CN1115725C - 形成多级互连结构的方法 - Google Patents

形成多级互连结构的方法 Download PDF

Info

Publication number
CN1115725C
CN1115725C CN99106081A CN99106081A CN1115725C CN 1115725 C CN1115725 C CN 1115725C CN 99106081 A CN99106081 A CN 99106081A CN 99106081 A CN99106081 A CN 99106081A CN 1115725 C CN1115725 C CN 1115725C
Authority
CN
China
Prior art keywords
interconnection
photoresist mask
copper
film
deielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99106081A
Other languages
English (en)
Other versions
CN1233853A (zh
Inventor
松原义久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1233853A publication Critical patent/CN1233853A/zh
Application granted granted Critical
Publication of CN1115725C publication Critical patent/CN1115725C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

形成多级铜互连结构的方法包括以下步骤：利用光刻胶掩模腐蚀层间介质膜，形成暴露铜互连的开口；在低于150℃的衬底温度和不高于0.7W/cm2的RF功率条件下，利用等离子灰化去掉光刻胶掩模。该等离子灰化防止了在铜互连的表面上形成氧化铜膜，所以减小了通孔芯柱与铜互连间的接触电阻。

Description

形成多级互连结构的方法
本发明涉及形成半导体器件的多级互连(布线)结构的方法，特别涉及形成具有较低电阻和较高布局密度的铜层的多级互连结构的方法。
用于制造半导体器件的常规布线工艺中，要对铝或铝合金层进行光刻和腐蚀步骤，以便形成第一级互连。然后，在第一级互连上淀积层间介质膜，之后，使之平面化。接着，在层间介质膜中形成通孔，并用钨芯柱填充。然后在层间介质膜上淀积铝或铝合金层，并进行光刻和腐蚀步骤，以形成第二级互连。
随着多级互连结构互连级数的增加，制造半导体器件的工艺因光刻和腐蚀步骤数增加而变得更复杂。另外，由于互连的间隔变得更细，层间介质膜的覆盖趋向于变得不完全，从而在其中形成有空洞。
在现阶段的具有0.18微米到0.20微米线宽的半导体器件中，互连的间隔减小，因而增大了互连间的寄生电容，所以半导体器件的性能因为大的RC时间常数而趋于退化。针对这个问题的一种解决方法是，提供具有比铝或铝合金互连小的电阻的铜互连。然而，对于铜特性腐蚀控制的难度妨碍了例如淀积和随后的腐蚀步骤的结合等普通腐蚀工艺的采用。
镶嵌工艺作为一种形成多级铜互连结构的工艺特别引人注目。下面将结合图1A-1I介绍利用镶嵌工艺形成多级铜互连结构的方法。参见图1A，在硅衬底12上形成如BPSG(硼磷硅玻璃)等第一SiO2膜14。在第一SiO2膜14中形成通孔(未示出)，以暴露硅衬底12的扩散区的部位(源/漏区)。然后在通孔中形成导电芯柱(未示出)例如钨芯柱，使扩散区与上层互连连接。
然后，如图1B所示，利用等离子CVD工艺，在第一SiO2膜14上形成第二SiO2膜16。该等离子体CVD工艺例如使用硅烷(SiH4)和氧(O2)作反应气体。
接着，如图1C所示，在第二SiO2膜16上形成光刻胶膜18。利用光刻和腐蚀步骤使光刻胶膜18构图，以形成其上具有互连图形的构图的掩模18。然后，利用已构图的掩模18作腐蚀掩模，腐蚀第二SiO2膜16，从而形成布线槽20，在其底部露出形成于SiO2膜14中的导电芯柱(未示出)。
然后，利用等离子灰化(ashing)系统例如具有平行板电极的系统进行氧等离子体灰化，去掉掩模18。RF电压加在等离子灰化系统的上电极和下电极之间以进行灰化。
然后，如图1D所示，在晶片上均厚淀积(blanket-deposited)用作阻挡层的TiN膜22。另外，在TiN膜22上淀积铜层24，以填充布线槽20。
然后，对铜层24和TiN膜22进行化学机械抛光(CMP)步骤，直到露出SiO2膜16的上部，从而在槽中形成第一级铜互连24，如图1E所示。第一级铜互连24与其底部的导电芯柱(未示出)电接触，其在铜互连的上表面被露出，并被嵌埋于SiO2膜14中。
另外，在第二SiO2膜16和第一级互连24上形成如BPSG膜等第三SiO2膜26。然后在第三SiO2膜26上形成光刻胶膜28。使光刻胶膜28构图，以形成构图的掩模28。接着，如图1F所示，利用已构图的掩模28作腐蚀掩模，通过等离子腐蚀工艺选择性腐蚀第三SiO2膜26，从而形成通孔30，露出第一级铜互连24的顶部。
然后，在与用于已构图的掩模18类似的特定灰化条件下，通过氧等离子体灰化，去掉已构图的掩模28。在氧等离子体灰化工艺中，第一级铜互连24通过通孔30暴露于氧等离子气氛中。
然后，如图1G所示，在晶片上均厚淀积用作阻挡层的TiN膜32，然后在TiN膜32上淀积钨层34。
对TiN膜32和钨层34进行CMP工艺，直到露出第三SiO2膜26的顶部为止，从而留下填充通孔30的钨芯柱34，如图1H所示。
另外，通过等离子CVD工艺在第三SiO2膜26上形成第四SiO2膜38。如同第一级铜互连24的情况，在第四SiO2膜38中形成布线槽。在第四SiO2膜38上形成TiN膜40，然后在TiN膜40上淀积另一铜层42。对TiN膜40和铜层42进行CMP工艺，在槽中留下第二级铜互连42。为了在形成布线槽后去掉腐蚀掩模，在与用于去掉掩模18和28类似的特定灰化条件下，进行氧等离子体灰化。在氧等离子体灰化工艺期间，钨芯柱34通过第四SiO2膜38中的布线槽暴露于氧等离子体气氛中。
上述形成多级铜互连结构的镶嵌工艺不可避免地增大了第一和第二级铜互连的电阻，并且增大了互连与钨芯柱间的接触电阻。
这种电阻和接触电阻的增大限制了在多级互连结构中实现较细间隔互连和更多的级数，因而妨碍了更高集成度的半导体器件的实现。
上述问题还会在常规普通工艺中产生，这种工艺包括以下步骤：形成铜层；使铜层构图，形成铜互连；用层间介质膜嵌埋铜互连；将通孔图形传递到层间介质膜上；形成通孔。
因此，本发明的一个目的是提供一种形成多级铜互连结构的工艺，该结构具有较低的互连电阻和较低的互连接触电阻。
本发明提供一种制造半导体器件的多级互连结构的方法，包括以下步骤：形成具有上部铜层并位于衬底上的第一级互连；在第一级互连上形成第一层间介质膜；在第一层间介质膜上形成光刻胶掩模，该光刻胶掩模具有位于第一级互连的一部分上的开口；利用该光刻胶掩模，选择性腐蚀第一层间介质膜，形成暴露该部分第一级互连的通孔；在衬底温度低于160℃且衬底的RF功率不大于约0.7瓦/cm2条件下，利用等离子体灰化，至少去掉该光刻胶掩模的上部；以及形成通过通孔与第一级互连连接的第二级互连。
根据本发明的工艺，通过氧等离子灰化去掉至少腐蚀掩模的上部，同时将铜互连暴露于氧等离子体气氛中。在低于160℃的村底温度和不高于0.7瓦/cm2的单位晶片表面积RF输出功率的条件下进行的氧等离子体灰化工艺防止了铜互连的氧化，可以实现具有较低电阻的多级铜互连结构。通过利用本发明的方法，可以提高半导体器件的集成度或布局密度。
形成铜互连的本发明工艺不限于任何特定工艺。这些工艺的例子包括镶嵌工艺、双镶嵌工艺和包括以下步骤的普通工艺：淀积铜层；形成用作掩模的光刻胶膜；以及利用该掩模腐蚀铜层，以形成铜互连。
结合附图，从以下的介绍中可以更清楚本发明的上述和其它目的、特点及优点。
图1A-1I是展示常规工艺和根据本发明一个实施例形成两级铜互连结构的各步骤的剖面图；
图2是展示等离子体灰化期间衬底温度和所形成铜氧化膜的厚度间的一般关系的曲线图；
图3是展示等离子灰化期间光刻胶去除率与衬底温度间一般关系的曲线图；以及
图4是展示等离子灰化系统的结构的示意框图。
在介绍本发明的实施例之间，首先介绍本发明的原理，以便于理解本发明。我们研究了形成铜多级互连结构的镶嵌工艺中涉及的铜互连电阻增大的原因，并已发现以下原因。
根据常规镶嵌工艺，在用钨填充形成于层间介质膜中的通孔，形成钨芯柱时，利用氧等离子体灰化去掉用作腐蚀掩模的光刻胶膜，同时将底层的互连暴露于氧等离子体气氛中。
就此，我们发现，铜互连的暴露表面被氧化，形成如Cu2O或CuO等氧化铜膜，因而引起了钨芯柱与铜互连间接触电阻的增大。我们还发现，该电阻的增大正比于形成于铜互连的暴露表面上的氧化铜膜的厚度。
我们研究了在单位村底面积的RF输出功率值变化时，衬底温度和形成于铜互连上的氧化铜膜的厚度间的关系。结果示出图2中。
图2中，在衬底温度超过160℃时，不管RF输出功率如何，氧化铜膜的厚度迅速增加，导致了铜互连和钨芯柱间接触电阻的增大。另外，在给定的衬底温度下，当衬底的RF输出功率超过0.7W/cm2时，氧化铜膜的厚度迅速增加，导致了铜互连和钨芯柱间接触电阻的增大。应注意，由于在RF输出功率为0.0W时不能进行光刻胶掩模的灰化，所以所示出的RF输出功率为0.0W的情况是为了比较而简单示出的，实际上不存在这种情况。
下面将讨论光刻胶去除率的下限。随着偏置功率的减小，光刻胶去除率下降。图3示出了光刻胶的去除率取决于衬底温度。由于典型的光刻胶膜厚度为约700nm，在偏置功率密度为7W/cm2且衬底温度不高于100℃时，光刻胶去除度下降到100nm/分钟。这种情况下，光刻胶掩模的去除至少要花10分钟，从处理时间来看是不实际的。因此，光刻胶去除的实际衬底温度在约100℃到低于160℃的范围。
根据上述发现，我们在本发明中得出以下结论，利用氧等离子灰化去除用作腐蚀掩模的光刻胶膜的工艺条件应包括低于160℃的衬底温度和不大于0.7W/cm2的单位衬底面积的RF输出功率。
本发明形成铜互连的工艺中，淀积铜层的方法没有特殊限制。这种方法的例子包括溅射、镀敷、和CVD。所淀积铜层的铜纯度基本上可以是100％。
用于本发明的等离子体灰化系统的类型没有特别限制。这种等离了体灰化系统的例子包括平行板型、下游(dowmstream)型和ICP型。
从防止铜氧化的观点来看，等离子体灰化系统的处理室内的氧压力最好尽可能低，只要能产生氧等离子体即可。
下面结合附图具体介绍本发明的一个实施例。本实施例旨在制造具有由铜构成的互连且其厚例如为2000-3000埃的两级互连结构的镶嵌工艺。图4示意性地展示了用于在本实施例的镶嵌工艺中进行等离子体灰化的等离子灰化系统。
图4中，等离子体灰化系统50是平行板型，包括灰化室52、平板型上电极54和平板型下电极56。上下电极54和56平行设置，并置于灰化室52内。
等离子体灰化系统50还包括用于抽空灰化室52的真空泵58、用于在上电极54和下电极56间提供RF电压的RF源60、及向灰化室52提供反应气体的气体供应系统62。等离子体产生于上电极54和下电极56之间，以便对设置于下电极56上的晶片进行等离子灰化。
气体供应系统62包括用作反应气体源的气缸64和用于控制反应气体的流量的质流控制器66。
下面结合图1A-1I介绍本实施例的工艺。本实施例的工艺与用于形成铜互连的常规工艺相同，只是实施例中的氧等离子体灰化步骤所用灰化条件不同，且能够用铜芯柱代替钨芯柱。
如图1A所示，在硅衬底12上形成(如BPSG)等第一SiO2膜14。在第一SiO2膜14中形成通孔(未示出)，以暴露硅衬底12的扩散区(源/漏区)的部位。然后在通孔中形成导电芯柱(未示出)例如钨芯柱，用于连接扩散区与上部互连。
然后，如图1B所示，利用等离子CVD工艺，在第一SiO2膜14上形成第二SiO膜16。该等离子体CVD工艺例如使用硅烷(SiH4)和氧(O2)作反应气体。
接着，如图1C所示，在第二SiO2膜16上形成光刻胶膜18。利用光刻和腐蚀步骤使光刻胶膜18构图，以形成其上具有传递过来的互连图形的构图的掩模18。然后，利用已构图的掩模18作腐蚀掩模，选择腐蚀第二SiO2膜16，从而形成具有开口上部并在其底部露出形成于SiO2膜14中的导电芯柱(未示出)的布线槽20。
本实施例使用用于光刻胶掩模的光刻胶材料，如PFI-15(Sumitomo Chemical Co.，Ltd.的产品)。
然后，利用等离子灰化(ashing)系统，通过氧等离子体灰化，去掉掩模18。如果导电芯柱例如由铜构成，则在以下条件下利用等离子灰化系统50进行去掉掩模18的氧等离子体灰化。灰化条件
衬底：温度150℃
反应气体和流量：O2/30sccm
处理室压力：3毫乇
单位面积的RF输出功率：0.7W/cm2
然后，如图1D所示，在晶片上均厚淀积用作阻挡层的TiN膜22。另外，在TiN膜22上淀积铜层24，以填充布线槽20。
然后，对铜层24和TiN膜22进行化学机械抛光(CMP)步骤，直到露出第二SiO2膜16的顶部为止，从而在槽中形成第一级铜互连24，如图1E所示。所示出的第一级铜互连24与其底部的导电芯柱(未示出)电接触，其上表面被露出，并互连24的俩侧被第二SiO2膜16掩埋。
另外，在第二SiO2膜16上形成(如BPSG)第三SiO2膜26。然后在第三SiO2膜26上形成另一光刻胶膜28。使光刻胶膜28构图，以形成构图的掩模28。接着，如图1F所示，通过氧等离子腐蚀工艺腐蚀第三SiO2膜26，从而形成通孔30，露出第一级铜互连24。本实施例使用用于光刻胶掩模的光刻胶材料，例如PFI-15(Sumitomo Chemical Co.，Ltd.的产品)。
然后，在与上述特定条件类似的灰化条件下，利用等离子灰化系统50，通过氧等离子体灰化，去掉掩模28。在氧等离子体灰化工艺中，第一级铜互连24的顶部通过通孔30暴露于氧等离子气氛中。
然后，如图1G所示，在晶片的整个表面上均厚淀积用作阻挡层的TiN膜32，然后在TiN膜32上淀积铜层34。
对TiN膜32和铜层34进行CMP步骤，直到露出第三SiO2膜26的顶部为止，从而形成填充通孔30的铜芯柱34，如图1H所示。
另外，利用等离子CVD工艺，在第三SiO2膜26上形成第四SiO2膜38。如同在第一级铜互连24的情况下，在第四SiO2膜38中形成布线槽。在第四SiO2膜38上形成TiN膜40，然后在该TiN膜40上淀积铜层42。对TiN膜40和铜层42进行CMP工艺，形成第二级铜互连42。
为了在形成用于第二级铜互连42的布线槽后去掉腐蚀掩模，利用等离子灰化系统50，并在与用于去掉掩模28类似的灰化条件下，进行氧等离子体灰化。在氧等离子体灰化工艺期间，铜芯柱34通过该布线槽暴露于氧等离子体气氛中。
结合去掉整个掩模18或28的氧等离子灰化介绍了上述实施例。然而，氧等离子灰化的应用不限于此。例如，可以通过氧等离子灰化只去掉掩模18或28的上部，可以利用如丙酮或任何其它有机溶剂等清洗溶液去掉掩模的其余部分。
由于仅为举例介绍了上述实施例，所以本发明不限于上述实施例，所属领域的技术人员可以由此容易地作出各种变形或替换，而不脱离本
发明的范围。

Claims (7)

1.一种制造半导体器件的多级互连结构的方法，包括以下步骤：
形成具有上部铜层并位于衬底上的第一级互连；
在所说的第一级互连上形成第一层间介质膜；
在所说的第一层间介质膜上形成光刻胶掩模，所说光刻胶掩模具有位于所说第一级互连的一部分上的开口；
利用所说光刻胶掩模选择性腐蚀所说第一层间介质膜，形成暴露所说第一级互连的所说部分的通孔；在衬底温度低于160℃且RF功率小于或等于0.7瓦/cm2条件下，利用等离子体灰化，至少去掉所说光刻胶掩模的上部；以及
形成通过所说通孔与所说第一级互连连接的第二级互连。
2.根据权利要求1的方法，其中所说第一级互连形成步骤包括在具有开口槽的底层介质膜上淀积铜层，并化学机械抛光所说铜层，留下所说开口槽中的所说铜层部分，从而形成所说第一级互连。
3.根据权利要求1的方法，还包括在所说第二级互连形成步骤之前，形成填充所说通孔用于连接所说第二级互连与所说第一级互连的通孔芯柱的步骤。
4.根据权利要求3的方法，其中所说通孔芯柱包括铜。
5.根据权利要求4的方法，其中所说第二级互连形成步骤包括以下步骤：
在所说第一层间介质膜上淀积第二层间介质膜；
在所说第二层间介质膜上形成另一光刻胶掩模；
利用所说另一光刻胶掩模选择性腐蚀所说第二层间介质膜，形成另一槽，以在其底部暴露所说通孔芯柱；
在衬底温度低于160℃，且所说衬底的RF功率小于或等于0.7W/cm2的条件下，去掉所说另一光刻胶掩模；以及
在所说另一槽中形成所说第二级互连。
6.根据权利要求1的方法，其中所说光刻胶掩模去除步骤包括利用所说等离子灰化去掉所说光刻胶掩模的上部，并利用清洗溶液去掉所说光刻胶掩模的其余部分。
7.根据权利要求1的方法，其中所说光刻胶掩模去除步骤去除了所说光刻胶掩模的全部。
CN99106081A 1998-04-30 1999-04-30 形成多级互连结构的方法 Expired - Fee Related CN1115725C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP120495/1998 1998-04-30
JP10120495A JP3102409B2 (ja) 1998-04-30 1998-04-30 配線の形成方法及びプラズマアッシング装置
JP120495/199 1998-04-30

Publications (2)

Publication Number Publication Date
CN1233853A CN1233853A (zh) 1999-11-03
CN1115725C true CN1115725C (zh) 2003-07-23

Family

ID=14787621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99106081A Expired - Fee Related CN1115725C (zh) 1998-04-30 1999-04-30 形成多级互连结构的方法

Country Status (6)

Country Link
US (1) US6037250A (zh)
JP (1) JP3102409B2 (zh)
KR (1) KR100297966B1 (zh)
CN (1) CN1115725C (zh)
GB (1) GB2336944B (zh)
TW (1) TW418447B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149846B2 (ja) * 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
JPH11345877A (ja) * 1998-06-03 1999-12-14 Mitsubishi Electric Corp 半導体装置
JPH11354637A (ja) * 1998-06-11 1999-12-24 Oki Electric Ind Co Ltd 配線の接続構造及び配線の接続部の形成方法
JP3137087B2 (ja) * 1998-08-31 2001-02-19 日本電気株式会社 半導体装置の製造方法
JP3293792B2 (ja) * 1999-01-12 2002-06-17 日本電気株式会社 半導体装置及びその製造方法
US6177347B1 (en) * 1999-07-02 2001-01-23 Taiwan Semiconductor Manufacturing Company In-situ cleaning process for Cu metallization
US6777344B2 (en) * 2001-02-12 2004-08-17 Lam Research Corporation Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications
KR100720403B1 (ko) * 2001-06-27 2007-05-22 매그나칩 반도체 유한회사 구리배선의 표면 처리방법
AU2003222115A1 (en) * 2002-04-02 2003-10-20 Dow Global Technology Inc. Tri-layer masking architecture for patterning dual damascene interconnects
US6849559B2 (en) * 2002-04-16 2005-02-01 Tokyo Electron Limited Method for removing photoresist and etch residues
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US6831363B2 (en) * 2002-12-12 2004-12-14 International Business Machines Corporation Structure and method for reducing thermo-mechanical stress in stacked vias
JP3834004B2 (ja) * 2003-01-29 2006-10-18 株式会社日立ハイテクノロジーズ エッチング後処理方法
KR101750122B1 (ko) * 2012-04-17 2017-06-22 현대중공업 주식회사 선박
CN103956353A (zh) * 2014-04-30 2014-07-30 上海华力微电子有限公司 半导体器件及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744176B2 (ja) * 1989-08-30 1995-05-15 株式会社東芝 プラズマアッシング方法
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5561082A (en) * 1992-07-31 1996-10-01 Kabushiki Kaisha Toshiba Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
JPH08139194A (ja) * 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
US5744376A (en) * 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
US5909637A (en) * 1996-09-20 1999-06-01 Sharp Microelectronics Technology, Inc. Copper adhesion to a diffusion barrier surface and method for same
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates

Also Published As

Publication number Publication date
CN1233853A (zh) 1999-11-03
GB2336944A (en) 1999-11-03
GB9909960D0 (en) 1999-06-30
US6037250A (en) 2000-03-14
JP3102409B2 (ja) 2000-10-23
TW418447B (en) 2001-01-11
KR100297966B1 (ko) 2001-09-26
KR19990083607A (ko) 1999-11-25
JPH11312669A (ja) 1999-11-09
GB2336944B (en) 2002-11-20

Similar Documents

Publication Publication Date Title
CN1115725C (zh) 形成多级互连结构的方法
KR100702549B1 (ko) 반도체 인터커넥트 구조 상의 금속층 증착 방법
US6846741B2 (en) Sacrificial metal spacer damascene process
CN1191623C (zh) 以金属硬遮罩层制作双镶嵌插销的方法
CN1167107C (zh) 一种制造低介电常数中间层的集成电路结构的方法
US6380084B1 (en) Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US7563710B2 (en) Method of fabrication of interconnect structures
CN1317756C (zh) 使用低－k介电材料形成双大马士革互连的方法
CN1790663A (zh) 半导体元件及制造铜导线的方法
CN1828884A (zh) 半导体装置及其制造方法
KR20040052345A (ko) 반도체 소자 제조방법
CN1933124A (zh) 制造半导体器件的方法
CN1783476A (zh) 集成电路的内连线结构
CN1466191A (zh) 形成多层导电线的方法
CN1967845A (zh) 半导体器件及其制造方法
CN1707787A (zh) 半导体装置
CN101064296A (zh) 半导体装置及其制造方法
CN1708846A (zh) 用于在具有帽盖层的半导体互连结构上沉积金属层的方法
CN1881558A (zh) 双镶嵌结构、内连结构及其制造方法
CN1707788A (zh) 半导体器件及其制造方法
CN1230898C (zh) 改进的器件互连
CN1205667C (zh) 一种无突出物形成的双镶嵌制程的湿式清洗方法
CN1579017A (zh) 以离子植入增加局部侧壁密度的方法
CN1652320A (zh) 内联机结构与其制造方法及集成电路组件
KR20040096322A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030723

Termination date: 20100430