JPH0744176B2 - プラズマアッシング方法 - Google Patents

プラズマアッシング方法

Info

Publication number
JPH0744176B2
JPH0744176B2 JP1221687A JP22168789A JPH0744176B2 JP H0744176 B2 JPH0744176 B2 JP H0744176B2 JP 1221687 A JP1221687 A JP 1221687A JP 22168789 A JP22168789 A JP 22168789A JP H0744176 B2 JPH0744176 B2 JP H0744176B2
Authority
JP
Japan
Prior art keywords
plasma ashing
chamber
high frequency
container
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1221687A
Other languages
English (en)
Other versions
JPH0385727A (ja
Inventor
英治 山下
輝美 六車
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1221687A priority Critical patent/JPH0744176B2/ja
Priority to US07/572,638 priority patent/US5294292A/en
Priority to KR1019900013452A priority patent/KR930003876B1/ko
Publication of JPH0385727A publication Critical patent/JPH0385727A/ja
Publication of JPH0744176B2 publication Critical patent/JPH0744176B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体製造において用いられるプラズマアッシ
ング方法に関し、特に詳細にはレジスト残渣の発生を抑
制するプラズマアッシング方法に関する。
（従来の技術） 第３図（ａ）はバレル型プラズマアッシング装置の構造
図であり主として石英チャンバー内部の断面図を示して
いる。第３図（ｂ）は第３図（ａ）のプラズマアッシン
グ装置の右側断面図を示す。これらの図において、21は
半導体基板であり石英ボード22上に設置されている。24
は石英チャンバー、即ちチャンバー23内を密閉するため
のセラミックス扉である。25は排気路28を介してチャン
バー23内を真空状態にする真空ポンプである。そしてチ
ャンバー23の外壁に沿って電極26が設けられている。電
極26は高周波電源27に接続されている。27はアッシング
ガスをチャンバー23内に導入するための導入路である。
上記構成を有するプラズマアッシング装置を用いていた
プラズマアッシング処理工程を以下に説明する。有機
物、例えばホトレジストパターン等が付着した半導体基
板21を石英ボード22上に乗せ、これをチャンバー23内に
おく。次にセラミック扉24を閉じチャンバー23内を密閉
する。真空ポンプ25により排気路28を介してチャンバー
23内を排気し所定の真空状態に保つ。そしてチャンバー
23内に導入路27を介して酸素を所定圧力に達するまで供
給する。次に電極26に所定周波数を有する高周波電力27
を印加し、チャンバー23内でプラズマを発生させる。こ
れにより、酸素は励起されて活性酸素となり半導体基板
21上の有機物と反応する。この反応過程は以下のように
表わすことができる。
CxHy＋０＊＝CO↑＋H2O↑＋CO2↑ ここで、０＊は活性酸素、↑は気化を意味する。上記反
応過程により半導体基板21上の有機物は除去されプラズ
マアッシング処理は完了する。
従来では、上記した反応を促進させるため、高周波電源
27からの印加電力を大きくすることにより、活性酸素０
＊濃度およびチャンバー23内の温度を高くしていた。ま
た、ヒータ等を設けチャンバー23を直接加熱して反応を
促進させる場合もあった。従来において用いられている
プラズマアッシング処理条件を以下に示す。
ところで上記示した従来のプラズマアッシング方法では
第４図に示すようにレジスト間で架橋が生じ易くこれが
プラズマアッシング後に半導体基板21上にレジスト残渣
として残ることがあり問題となっていた。このレジスタ
残渣は半導体基板上に強固に残るので容易に取り除くこ
とができないでいた。後の工程でウェット処理を行なっ
てもレジスト残渣を十分に取り除くことはできなかっ
た。そして、このレジスト残渣のため後の工程で半導体
基板上に形成される膜がこのレジスト残渣を核として堆
積し膜質異常が生じたり、また膜の平坦性が低下し、得
られる製品の信頼性が低下するという問題があった。こ
れは半導体装置の歩留りを低下させることになる製造コ
ストが高くなる原因の一つとなっていた。
（発明が解決しようとする課題） 以上説明したように、従来のプラズマアッシング方法に
よれば、プラズマアッシング処理後有機物が残渣として
半導体基板上に強固に残り、この残渣が後の膜形成工程
で膜質異常の発生を引き起こしたり、膜の平坦性の欠除
等の影響を引き起こすという問題があった。そして、得
られる半導体装置の信頼性を低下させていた。このた
め、半導体装置の歩留りが低下し製造コストが高くなる
という問題があった。
そこで本発明は上記した問題を解決するためになされた
ものであり、レジスト残渣の発生を抑制して信頼性の高
い半導体装置を得ることのできるプラズマアッシング方
法を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明のプラズマアッシング方法は有機物の付着した基
板を容器内に設置する工程と、前記容器を密閉し該容器
内を真空状態にする工程と、真空状態にされた前記容器
内にプラズマアッシング気体を充填する工程と、前記充
填されたプラズマアッシング気体に高周波電力を印加し
プラズマアッシングを行なう工程とを有し、印加される
前記高周波電力は前記容器内部の側面積に対し0.10W/cm
2以下の条件で印加されることを特徴としている。
（作用） 本発明のプラズマアッシング方法で用いられる高周波電
力は、容器、即ちチャンバー内部の側面積に対し、0.10
W/cm2以下の条件で印加される。このため付着した反応
生成物及び変質層を核にした架橋の発生が抑制されレジ
スト残渣の発生が低減される。従って、後の工程で所定
の膜形成を正しく行なうことができるので信頼性の高い
半導体装置を得ることができる。これにより歩留りの向
上および製造コストの低減を図ることができる。
（実施例） 本発明の一実施例を図面を参照して説明する。尚、本実
施例に用いたプラズマアッシング装置の構成は従来例で
用いられたものと同一であるのでその説明を省略し、ま
たこれと同一の符号を付して説明する。
上記したプラズマアッシング装置を用いて行なった本実
施例のプラズマアッシング処理を説明する。まず、半導
体基板21を石英ボード上に乗せ容器、即ち、チャンバー
23内に設置した（設置工程）。この半導体基板21上には
有機物、例えば主たる構成材料がノボラック樹脂である
ホトレジストを用いてレジストパターンが形成されてい
る。次にセラミックス扉24を閉じチャンバー23内を密閉
した。そして、真空ポンプ25を用いて排気路28をチャン
バー23内を真空にした。次に導入路27を介してプラズマ
アッシング気体、例えば酸素ガスを流し、排気量を制御
し、1Torrに保っている。そして、高周波電源27からの
高周波電力を電極26を介して酸素ガスに印加しチャンバ
ー23内でプラズマアッシングを生じさせた（プラズマア
ッシング工程）。所定時間プラズマアッシング処理を行
なった後、高周波電力の印加を停止しプラズマアッシン
グ処理を終了した。本実施例では上記したプラズマアッ
シング処理をチャンバー内側面積の異なる３種のチャン
バーについて行なった（チャンバー23の直径ｄ×胴体長
ｌが250×400、300×450および450×750の場合、単位m
m）。そして得られた半導体基板上のレジスト残渣数を
走査型電子顕微鏡を用いて調べた。倍率は23000倍とし
た。レジスト残渣数の確認は各半導体基板ごとに５×10
μｍ角のエリアを５点選んで行なった。
第２図（ａ）はチャンバー側面積と高周波印加電力との
関係に基づくレジスト残渣の発生の有無を示した図であ
る。同図において、横軸は石英チャンバー内の側面積、
縦軸はプラズマアッシングガスに印加した高周波電力の
大きさを表わしている。第２図（ｂ）はチャンバー側面
積と印加された高周波電力との比に対する半導体基板上
のレジスト残渣発生の有無を示した図である。同図にお
いて、横軸は石英チャンバー内の側面積、縦軸はチャン
バー内の側面積と高周波電力との比を表わしている。こ
れらの図において、○印はレジスト残渣が確認されなか
った場合、△印はレジスト残渣が有る場合を示す。ま
た、▲印は従来例でのレジスト残渣が確認された場合を
示す。
第２図（ｂ）は第２図（ａ）の測定結果を用いて作成し
たものである。本実施例のプラズマアッシング処理の結
果によると、チャンバー内の大きさ、即ちチャンバー内
側面積の異なるチャンバーを使用した場合であっても、
チャンバー内側面積と高周波印加電力との比が0.10（W/
cm2）以下の条件でプラズマアッシング処理を行なえば
レジスト残渣は発生しないことがわかった。従来例では
プラズマアッシング中の反応を促進させる目的で、例え
ば高周波印加電力を高く設定していたためレジスト残渣
が発生していた。本実施例では高周波印加電力を0.10W/
cm2以下に設定した。これにより、半導体基板21の温度
を低くすることができるので、反応生成物及び変質層を
核とした架橋の発生が抑制されたレジスト残渣の発生が
低減されたものと考えられる。
尚、本実施例においては、有機物としてノボラック樹脂
を用いたが他の有機物の場合であっても同様の効果があ
ると考えられる。また高周波印加電力の大きさを変えて
アッシングレートを変化させた場合であっても高周波印
加電力が0.10W/cm2以下の条件で設定されている限りレ
ジスト残渣の発生を抑制することができる。
［発明の効果］ 以上説明したように、本発明のプラズマアッシング方法
は、チャンバー内部側面積に対する高周波印加電力を0.
10W/cm2以下にしてプラズマアッシング処理を行なう。
これによりレジスト残渣の発生が抑制されるので得られ
る半導体装置の信頼性が向上する。従って歩留りが向上
して製造コストの低減を図ることができる。
【図面の簡単な説明】
第１図は本実施例のプラズマアッシング処理工程におけ
る半導体基板の変化を示した図、第２図（ａ）はチャン
バー側面積と高周波電力との関係に基づくレジスト残渣
の有無を示した図、第２図（ｂ）はチャンバー側面積と
高周波電力との比に対するレジスト残渣発生の有無を示
した図、第３図（ａ）および第３図（ｂ）はプラズマア
ッシング装置の構造図、第４図は従来例のプラズマアッ
シング処理工程におけるレジスト残渣の発生を示した図
である。 21……半導体基板 22……石英ボード 23……石英チャンバー 26……電極 27……高周波電源

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】有機物の付着した基板を容器内に設置する
    工程と、 前記容器を密閉し該容器内を真空状態にする工程と、 真空状態にされた前記容器内にプラズマアッシング気体
    を充填する工程と、 前記充填されたプラズマアッシング気体に高周波電力を
    印加しプラズマアッシングを行なう工程とを有し、 前記高周波電力は前記容器内部の側面積に対し0.10W/cm
    2以下の条件で印加される ことを特徴としたプラズマアッシング方法。
JP1221687A 1989-08-30 1989-08-30 プラズマアッシング方法 Expired - Lifetime JPH0744176B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1221687A JPH0744176B2 (ja) 1989-08-30 1989-08-30 プラズマアッシング方法
US07/572,638 US5294292A (en) 1989-08-30 1990-08-27 Plasma ashing method
KR1019900013452A KR930003876B1 (ko) 1989-08-30 1990-08-30 플라즈마에싱방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1221687A JPH0744176B2 (ja) 1989-08-30 1989-08-30 プラズマアッシング方法

Publications (2)

Publication Number Publication Date
JPH0385727A JPH0385727A (ja) 1991-04-10
JPH0744176B2 true JPH0744176B2 (ja) 1995-05-15

Family

ID=16770707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1221687A Expired - Lifetime JPH0744176B2 (ja) 1989-08-30 1989-08-30 プラズマアッシング方法

Country Status (3)

Country Link
US (1) US5294292A (ja)
JP (1) JPH0744176B2 (ja)
KR (1) KR930003876B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001431A (en) * 1992-12-28 1999-12-14 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating a magnetic recording medium
US7264850B1 (en) 1992-12-28 2007-09-04 Semiconductor Energy Laboratory Co., Ltd. Process for treating a substrate with a plasma
JPH07221075A (ja) * 1994-02-03 1995-08-18 Fujitsu Ltd アッシング処理方法
US5811022A (en) 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
JPH0936308A (ja) * 1995-07-14 1997-02-07 Matsushita Electron Corp 半導体装置の製造方法
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers
US5776832A (en) * 1996-07-17 1998-07-07 Taiwan Semiconductor Manufacturing Company Ltd. Anti-corrosion etch process for etching metal interconnections extending over and within contact openings
US6536449B1 (en) 1997-11-17 2003-03-25 Mattson Technology Inc. Downstream surface cleaning process
JP3102409B2 (ja) * 1998-04-30 2000-10-23 日本電気株式会社 配線の形成方法及びプラズマアッシング装置
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6805139B1 (en) 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
JP4683685B2 (ja) * 2000-01-17 2011-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法
DE10017512A1 (de) * 2000-04-10 2001-10-18 Atec Weiss Gmbh & Co Kg Ringlamelle für flexible Wellenkupplungen, aus solchen Ringlamellen gebildetes Lamellenpaket und flexible Wellenkupplung mit solchen Ringlamellen
US7232767B2 (en) * 2003-04-01 2007-06-19 Mattson Technology, Inc. Slotted electrostatic shield modification for improved etch and CVD process uniformity
US20070193602A1 (en) * 2004-07-12 2007-08-23 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
DE102011051434A1 (de) 2011-06-29 2013-01-03 Huf Hülsbeck & Fürst Gmbh & Co. Kg Kapazitive Sensoranordnung und Verfahren zur Erfassung von Betätigungsgesten an einem Kraftfahrzeug

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4474621A (en) * 1982-06-16 1984-10-02 International Telephone And Telegraph Corporation Method for low temperature ashing in a plasma

Also Published As

Publication number Publication date
US5294292A (en) 1994-03-15
JPH0385727A (ja) 1991-04-10
KR930003876B1 (ko) 1993-05-14
KR910005403A (ko) 1991-03-30

Similar Documents

Publication Publication Date Title
JPH0744176B2 (ja) プラズマアッシング方法
US4209357A (en) Plasma reactor apparatus
JP3115015B2 (ja) 縦型バッチ処理装置
US5911833A (en) Method of in-situ cleaning of a chuck within a plasma chamber
JPH05251391A (ja) 半導体ウエハーのプラズマ処理装置
KR20100063005A (ko) 기판 에지 구역을 처리하기 위한 장치 및 방법
JP2002182000A (ja) 電子ビーム処理装置
WO2003067636A1 (fr) Dispositif et procede de traitement de surface
US7731799B2 (en) Substrate processing method, substrate processing apparatus and computer-readable memory medium
JP3084243B2 (ja) Ｐｅｃｖｄ法による誘電体層付着方法
JPH10237657A (ja) プラズマ処理装置
JPH07153748A (ja) 灰化処理装置
JP3255966B2 (ja) プラズマ処理装置
JP3876025B2 (ja) 半導体素子の製造方法及びその製造装置
JP2007059617A (ja) 半導体装置の製造方法
JP2956640B2 (ja) プラズマ処理装置
JPS63179522A (ja) アツシング装置
JP2003229353A (ja) 表面処理装置
JPH01115118A (ja) 減圧ｃｖｄ装置
JPH05136097A (ja) 微細加工方法および微細加工装置
JPH05234949A (ja) プラズマ処理装置
JPS6247485A (ja) プラズマｃｖｄ法による堆積膜形成装置
JPS63179525A (ja) アッシング装置
US20050109459A1 (en) High density plasma apparatus and methods of operating the same
JPH065564A (ja) 枚葉式ドライエッチング装置およびその装置を用いた枚葉式ドライエッチング方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 15