JP2007059617A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007059617A
JP2007059617A JP2005243086A JP2005243086A JP2007059617A JP 2007059617 A JP2007059617 A JP 2007059617A JP 2005243086 A JP2005243086 A JP 2005243086A JP 2005243086 A JP2005243086 A JP 2005243086A JP 2007059617 A JP2007059617 A JP 2007059617A
Authority
JP
Japan
Prior art keywords
chamber
film
wafer
wall
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005243086A
Other languages
English (en)
Inventor
Keiji Fujita
田 敬 次 藤
Hideshi Miyajima
島 秀 史 宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005243086A priority Critical patent/JP2007059617A/ja
Priority to US11/508,230 priority patent/US7462569B2/en
Publication of JP2007059617A publication Critical patent/JP2007059617A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 電子線照射と加熱処理により改質される膜の膜厚や膜質のばらつきを抑制する。
【解決手段】 半導体製造装置は、チャンバ４内に設置されてウエハ１を載置可能なステージ９と、ステージ９の内部に設けられウエハ１を加熱するヒータ１０と、ウエハ１に電子線を照射する複数のEBチューブ１１と、チャンバ４内の空気を排気する排気バルブ１２と、チャンバ４内に特定のガスを送り込むガス導入バルブ１３とを備えている。ウエハ１上の膜に対してEBキュアを行う前に、犠牲膜に対してEBキュアを行ってチャンバ４の内壁をプリコートするため、その後にEBキュアを行う際に、チャンバ４の内壁から不所望の物質が放出されなくなり、ウエハ１上の膜質と膜厚を均一化および安定化することができる。
【選択図】 図１

Description

本発明は、電子線を照射して半導体基板上の膜を改質する半導体装置の製造方法に関する。
ウエハ上に塗布された低誘電率絶縁膜（以下、SOD膜：Spin On Dielectric膜）は、通常は加熱処理により重合反応や架橋反応を生じさせて、所望の膜構造にするのが一般的である。加熱処理を行うことにより、反応が促進されて絶縁膜の絶縁性向上、誘電率低下、機械的強度の増大などを達成できることが知られている。
加熱処理だけでなく、電子線を利用することにより、低温かつ短時間で、加熱処理だけでは得られなかった膜構造をもつ絶縁膜が得られる。具体的には、電子線の照射により、絶縁膜の比誘電率を上昇させずに、機械的強度と膜界面の密着性を向上できる（例えば、特許文献１，２参照）。
電子線を照射する際、電子銃の電子放射面から対象ウエハの基板表面までの間での電子ロスを減らして電子のエネルギー制御を行うために、真空チャンバ内にウエハを設置して処理を行うのが一般的である。
ここで、電子線の照射時にエネルギーをもった電子がチャンバ内に存在するガスを励起するため、チャンバ内にプラズマが発生する。このプラズマにより、SOD膜がスパッタリングされたり、エッチング除去されたりし、所望の膜厚とのずれが生じたり、膜質が変化するおそれがある。この種の膜厚や膜質の変化は、チャンバ内のプラズマの状態に依存するものと考えられる。
特開2002-353212公報 特開2004-253749公報
本発明の目的は、電子線照射と加熱処理により改質される膜においてチャンバ内のプラズマの状態に起因した膜厚や膜質のばらつきを抑制可能な半導体装置の製造方法を提供することにある。
本発明の一態様によれば、犠牲膜が形成された第１半導体基板を反応室内でベーキングし、前記反応室の内壁を前記犠牲膜から発生されたガスの成分でプリコートする工程と、前記犠牲膜と同じ成分を含む所定の膜が形成された第２半導体基板を前記プリコートされた反応室内でベーキングするとともに、前記所定の膜に電子線を照射して、前記所定の膜を改質する工程と、を具備したことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、電子線照射と加熱処理により改質される膜においてチャンバ内のプラズマの状態に起因した膜厚や膜質のばらつきを抑制できる。
以下、図面を参照しながら、本発明の一実施形態について説明する。
（第１の実施形態）
図１は本発明の一実施形態に係る半導体装置の製造方法を実施する半導体製造装置の概略構成図である。図１の半導体製造装置は、ウエハ１上に特定の膜を形成するチャンバ２と、ウエハ１を搬送する搬送室３と、特定の膜が形成されたウエハ１に対して電子線を照射するチャンバ４とを備えている。
搬送室３には、ロットごとにウエハ１が搬送され、各ウエハ１は順にチャンバ２に搬送される。チャンバ２では、ウエハ１を回転可能なステージ５に載置して、ウエハ１を回転させながら上方から所定の液体状物質を滴下してウエハ１上に特定の膜を形成する、いわゆるスピンオンによる膜形成を行い、このような膜が形成されたウエハ１は再び搬送室３に搬送される。チャンバ２内での処理は大気圧の下で行われる。
ロット内の全ウエハ１についてチャンバ２内での膜形成が終了すると、搬送室３とチャンバ２の間のゲートバルブ６とチャンバ４と搬送室３の間のゲートバルブ７をともに閉めて、搬送室３内の空気を排気バルブ８を介して排出して、搬送室３内を真空状態にする。なお、チャンバ４内は予め真空状態に設定してあるものとする。
搬送室３がチャンバ４と同じ真空度になると、ゲートバルブ７を開けて、搬送室３からチャンバ４にウエハ１を搬送する。チャンバ４内にはウエハ１を載置可能なステージ９と、ステージ９に内蔵されてウエハ１を加熱するヒータ１０と、ウエハ１に電子線を照射する複数のEB（Electron Beam）チューブ１１と、チャンバ４内の空気を排気する排気バルブ１２と、チャンバ４内に特定のガスを送り込むガス導入バルブ１３とが設けられている。
複数のEBチューブ１１を設けることで、ウエハ１に均一に電子線を照射することができる。各EBチューブ１１の底部には薄膜部１４が設けられている。薄膜部１４は、電子線の照射口を有し、EBチューブ１１内をチャンバ４よりも高真空に保持するとともに、チャンバ４内の物質がEBチューブ１１内のフィラメント（不図示）に付着しないようにする。
本実施形態は、電子線の照射により重合反応を生じさせる膜をウエハ１上に形成することを念頭に置いている。例えば、スピンオンにより形成される低誘電率絶縁膜の一種であるポリアリーレン（PAr）有機膜は、電子線の照射により、重合反応の加速が可能である。図２はポリアリーレンについて熱による重合度（曲線ａ）と電子線の照射による重合度（曲線ｂ）とを比較した図であり、曲線ａの横軸は熱処理時間、曲線ｂの横軸は電子線の照射量（EBドーズ量）である。いずれの曲線とも縦軸は重合度である。図示のように、電子線を照射した方がより効率よく重合度が促進することがわかる。
このような電子線の照射により、比誘電率を上げることなく、機械的強度を上げたり、膜とウエハ１との界面の密着性を向上できるなどの膜の改質が可能となる。ところが、複数枚のウエハにSOD膜を形成するために、各ウエハに順次電子線照射を行う場合、電子線照射によりSOD膜から発生された物質がチャンバの内壁に付着して堆積する。したがって、複数枚のウエハの処理が進むにつれて電子線照射時のチャンバの内壁の状態が異なってくる。
このとき、チャンバの内壁に付着した物質は、電子線照射後に加熱処理を行う際にガスとなってチャンバ内に放出され、プラズマの状態がウエハごとに変化する。これにより、ウエハ上のSOD膜の膜厚や膜質がウエハごとにばらついてしまう。
また、チャンバを大気開放すると、大気中の水分などによりチャンバの内壁の状態が変化する。したがって、大気開放後に電子線を照射すると、定常状態のプラズマとは異なるプラズマが発生して、やはりウエハ上のSOD膜の膜厚や膜質に影響を与える。
すなわち、チャンバ４内に不所望のガスが存在すると、そのガスが電子線により励起されて膜質や膜厚が変化するおそれがある。このため、本実施形態では、予めチャンバ４の内壁をプリコートして、内壁の状態の相違によりウエハ１ごとの膜質や膜厚が変化しないようにする。
チャンバ４での処理中は、ゲートバルブ７を閉めて、チャンバ４内における特定のガスの圧力と流量が所望の値になるように排出バルブ１２および導入バルブ１３が制御され、チャンバ４での処理が終わると、導入バルブ１３を閉めてチャンバ４内を真空状態とした上でゲートバルブ７を開けてウエハ１を搬送室３に搬送し、次のウエハ１がチャンバ４に搬送される。
図３は本実施形態による半導体装置の製造工程を示す工程フロー図である。この工程フロー図は、複数のウエハ１からなるロットについて、チャンバ２内での膜形成がすでに終了しているものとする。チャンバ２内で膜形成を行う場合、例えばポリアリーレンの有機膜100nmをスピンオンにより形成し、200℃程度の温度で同有機膜を蒸発させて、絶縁膜を形成する。このような膜が形成された複数のウエハ１（例えば２５枚）を１ロットとして、以下の処理を行う。
まず、ステージ９をヒータ１０で加熱して、ステージ９が所定の温度になると、チャンバ４内にダミーの膜（以下、犠牲膜）が形成されたダミーウエハ１を搬入してプリコート処理を行う（ステップＳ１）。
図４はプリコート処理の詳細な処理手順を示すフローチャートである。ダミーウエハ１をチャンバ４に搬入して（ステップＳ１１）、ヒータ１０で300〜400℃程度に加熱したステージ９上に載置してベーキングを行う（ステップＳ１２）。ダミーウエハ１上に形成された犠牲膜は、本来の膜と同じ材料の膜（例えば、ポリアリーレンなどの有機膜）であり、予めチャンバ２内でスピンオンにより形成されているものとする。
ステージ９はヒータ１０により加熱されているため、ウエハ１上の犠牲膜がベーキングされ、犠牲膜中の物質がガスとなって放出され、チャンバ４の内壁に付着し、内壁が安定化する。
次に、ウエハ１をベーキングした状態のままで、EBチューブ１１により犠牲膜に電子線を照射するEBキュアを行う（ステップＳ１３）。電子線の照射により、犠牲膜から放射された物質がチャンバ４の内壁に付着し、内壁がプリコートされる。この場合の電子線の照射条件は、例えばArガスを1000sccmの流量で導入しながら、加速電圧10kV、圧力10Torr、電子線のドーズ量1.0mC/cm2、処理時間６分である。電子線の照射が終了した後、チャンバ４からダミーウエハ１を搬出する（ステップＳ１４）。
上記ステップＳ１１〜Ｓ１４の処理により、チャンバ４内のプリコートが行われる。なお、プリコートの際にはステップＳ１３の処理を省略してもよい。すなわち、ステップＳ１２のベーキングだけでも、犠牲膜からのガスでチャンバ４内をプリコートできるためである。
犠牲膜は、基本的には本来の膜と同じ材料が望ましいが、本来の膜と同じ材料が採用できない場合には、少なくとも材料の一部原子は同じであるのが望ましい。特に、ともに有機膜など材料の中に炭素を成分として含んでいるものであることが望ましい。炭素は、電子線の照射によりチャンバ４の内壁に最も付着しやすい物質であるためである。
図３のステップＳ１におけるプリコート処理が終了すると、次に１ロット分のウエハ１に電子線を照射して重合反応を起こさせる、いわゆるＥＢキュア処理を行う（ステップＳ２）。
図５は図３のステップＳ２におけるＥＢキュア処理の詳細な処理手順を示すフローチャートである。まず、ロット内でまだＥＢキュア処理を行っていない任意のウエハ１を搬送室３からチャンバ４に搬入する（ステップＳ２１）。搬入したウエハ１は、ヒータ１０で300〜400℃程度に加温されたステージ９上に載置される。このウエハ１上には、特定の膜（例えば、ポリアリーレン）がスピンオンにより予め形成されている。
次に、ウエハ１上に電子線を照射して重合反応を起こさせるＥＢキュア処理を行う（ステップＳ２２）。EBキュアの条件は、例えばArガスを1000sccmの流量で導入しながら、加速電圧10kV、圧力10Torr、電子線のドーズ量0.5mC/cm2、処理時間３分として、所望の重合度を得る。
ＥＢキュア時にはステージ９が加温されているため、ベーキングをしながら電子線照射を行うことになり、ベーキングをしない場合に比べて、より短時間で重合反応を起こさせることができる。
次に、ＥＢキュア処理を行ったウエハ１を搬送室３に搬出する（ステップＳ２３）。この後、１ロット分の全ウエハ１についてＥＢキュア処理を行ったか否かを判定し（ステップＳ２４）、まだ行っていないウエハ１があればステップＳ２１〜Ｓ２３の処理を行う。
図３のステップＳ２におけるＥＢキュア処理が終了すると、次に、チャンバ４のクリーニング処理を行う（ステップＳ３）。ここでは、ステージ９にダミーウエハ１を載置し、あるいはステージ９に何も載置しないで、チャンバ４内に酸素を供給した状態で、ステージ９に向けて電子線を照射する。酸素の雰囲気下で電子線を照射すると、酸素のプラズマが発生し、このプラズマによりチャンバ４の内壁に付着した物質を除去することができる。
次に、次のロットの準備ができるまで待機する（ステップＳ４）。この待機期間中は、チャンバ４内を真空状態に戻す一方、ゲートバルブ７を閉じたままで、搬送室３内の１ロット分のウエハ１を搬出して、新たな１ロット分のウエハ１を搬送室３内に搬入し、チェンバ２での膜形成を行う。
次のロットについてチェンバ２内での膜形成が終了すると、上述したステップＳ１〜Ｓ３と同様の処理を行う。すなわち、チャンバ４の内壁のプリコート処理、１ロット分のＥＢキュア処理および内壁のクリーニング処理を順に行う。
クリーニング処理は、上述したステップＳ３のような酸素プラズマを発生させる方法以外に、チャンバ４を大気開放して、チャンバ４の内壁を拭き取る方法もある。複数ロットについて図３の処理を繰り返すと、チャンバ４内の内壁に次第に物質が付着していき、酸素プラズマだけでは内壁をクリーニングできなくなるため、その場合はチャンバ４を大気開放して拭き取り処理を行う。
図６は、チャンバ４をプリコートした場合としない場合でのウエハ１の処理枚数とEBキュア後の膜厚との関係を示す図である。図６は各ウエハ１上にポリアリーレンによる有機膜を95nmの膜厚で形成する例を示しており、横軸はウエハ１の処理枚数を示すウエハ番号、縦軸はポリアリーレン膜の膜厚である。図６のプロットｐ１はチャンバ４の内壁をプリコートしない場合を示し、プロットｐ２はプリコートした場合を示している。
プリコートしない場合、図６のプロットｐ１に示すように、約10枚目以降に処理されるウエハ１では膜厚がほぼ一定であるが、１〜10枚目に処理されるウエハ１はそれぞれ膜厚が大きく異なっている。一方、プリコートする場合、図６のプロットｐ２に示すように、すべてのウエハ１について膜厚をほぼ均一にすることができる。これは、プリコートによりチャンバ４の内壁の状態がウエハ１間で相違することが抑制され、不所望のプラズマが形成されるおそれがなくなるためである。
図７は、内壁がプリコートされたチャンバ４をいったん大気にさらした後に、チャンバ４内を真空状態に戻し、図６と同じ条件でポリアリーレン膜を形成してEBキュアを行った場合の大気開放後の経過時間とEBキュア後の膜厚との関係を示す図であり、横軸は真空状態に戻してからの経過時間、縦軸はポリアリーレン膜の膜厚である。図７のプロットｐ３はチャンバ４を大気にさらした後プリコートしない場合を示し、プロットｐ４はプリコートした場合を示している。
チャンバ４を大気にさらすと、チャンバ４の内壁に水分（H2O）が付着する。水分を構成する水素は、電子線の照射によりプラズマ状態になり、ウエハ１上に形成される膜中の原子の結合を切ってしまい、膜質や膜厚を変化させてしまう。大気開放後真空状態に戻しても、しばらくの間はチャンバ４の内壁に水分が残っているため、図７のプロットｐ３に示すように膜厚が大きく変化する。その後、膜厚が安定する理由は、チャンバ４の内壁に付着した水分がチャンバ４内から徐々に排出されて、水素のプラズマが発生しなくなるためである。
一方、チャンバ４をプリコートした場合には、図７のプロットｐ４に示すように、大気開放後の経過時間によらず、ウエハ１の膜厚をほぼ均一にすることができる。これは、大気にさらして外部から導入された水分がプリコートにより覆われ、水素のプラズマが発生しなくなるためである。
上述した図６および図７は膜厚の特性を示したが、以下に説明する図８および図９は膜質の特性を示すものである。
図８は、複数枚のウエハ１上に形成された有機シリコン酸化膜について、チャンバ４をプリコートした場合としない場合でのウエハ１の処理枚数とEBキュア後の表面接触角との関係を示す図であり、プロットｐ５はチャンバ４内をプリコートしない場合、プロットｐ６はチャンバ４内をプリコートする場合をそれぞれ示している。図示のように、プリコートした場合、すべてのウエハ１において表面接触角が略等しくなり、膜表面における膜質の変化が少なくばらつきが改善したことがわかる。
図９は、内壁がプリコートされたチャンバ４をいったん大気にさらした後にチャンバ４内を真空状態に戻し、図８と同じ条件で有機シリコン酸化膜を形成してEBキュアを行った場合の大気開放後の経過時間とＥＢキュア後の表面接触角との関係を示す図であり、プロットｐ７はチャンバ４を大気にさらした後プリコートしない場合、プロットｐ８はプリコートする場合をそれぞれ示している。図９においても、チャンバ４内をプリコートすることにより、大気開放後の経過時間にかかわらず、すべてのウエハ１において表面接触角が略等しくなり、膜表面における膜質の変化が少なくばらつきが改善されたことがわかる。
このように、本実施形態では、ウエハ上にスピンオンにより形成された膜に対してEBキュアを行う前に、犠牲膜を用いてチャンバ４の内壁をプリコートするため、その後にEBキュアを行う際に、チャンバ４の内壁の状態がウエハ１間で相違することなく、またチャンバ４の内壁から不所望の物質が放出されなくなり、ウエハ１上の膜質と膜厚を均一化および安定化することができる。
（第２の実施形態）
第１の実施形態では、１ロットごとにチャンバ４の内壁のクリーニングを行う例を説明したが、１ロットだけではチャンバ４の内壁への付着量が多くない場合には、数ロットごとに内壁のクリーニングを行ってもよい。
図１０は第２の実施形態による半導体装置の製造工程を示す工程フロー図である。第２の実施形態では、チャンバ４の内壁のプリコート処理（ステップＳ３１）と１ロット分のウエハ１のＥＢキュア処理（ステップＳ３２）を行った後、次のロットのための待機処理を行う（ステップＳ３）。
その後、予め定めた複数ロット分のＥＢキュア処理が完了したか否かを判定する（ステップＳ３４）。まだ、定めた複数ロット分のＥＢキュア処理が完了していなければ、ステップＳ３１に戻って、ステップＳ３１〜Ｓ３３の処理を行い、定めた複数ロット分のＥＢキュア処理が完了した場合には、チャンバ４の内壁のクリーニング処理を行い（ステップＳ３５）、ステップＳ３１以降の処理を繰り返す。
ステップＳ３５のクリーニング処理は、図３のステップＳ３と同様に、酸素プラズマを発生させてクリーニングを行ってもよいし、チャンバ４を大気開放して拭き取り処理を行ってもよい。
このように、第２の実施形態では、複数ロット分のＥＢキュアを行った後にクリーニング処理を行うため、第１の実施形態よりもクリーニング処理の回数を減らすことができ、全体の処理時間を短縮できる。
なお、上述した第１および第２の実施形態では、ステージ５を回転させながら液体状物質を滴下するスピンオンにより膜形成を行う例を説明したが、CVD（Chemical Vapor Deposition）装置により膜形成を行ってもよい。
本発明の一実施形態に係る半導体装置の製造方法を実施する半導体製造装置の概略構成図。 ポリアリーレンについて熱による重合度と電子線照射による重合度とを比較した図。 本発明の第１の実施形態による半導体装置の製造工程を示す工程フロー図。 プリコート処理の詳細な処理手順を示すフローチャート。 ＥＢキュア処理の詳細な処理手順を示すフローチャート。 チャンバ４をプリコートした場合としない場合でのウエハ１の処理枚数とEBキュア後の膜厚との関係を示す図。 大気にさらした後にチャンバ４をプリコートした場合としない場合での大気開放後の経過時間とEBキュア後の膜厚との関係を示す図。 チャンバ４をプリコートした場合としない場合でのウエハ１の処理枚数とEBキュア後の表面接触角との関係を示す図。 大気にさらした後にチャンバ４をプリコートした場合としない場合での大気開放後の経過時間とＥＢキュア後の表面接触角との関係を示す図。 本発明の第２の実施形態による半導体装置の製造工程を示す工程フロー図。
符号の説明
１ ウエハ
２，４ チャンバ
５，９ ステージ
１０ ヒータ
１１ ＥＢチューブ

Claims (5)

  1. 犠牲膜が形成された第１半導体基板を反応室内でベーキングし、前記反応室の内壁を前記犠牲膜から発生されたガスの成分でプリコートする工程と、
    前記犠牲膜と同じ成分を含む所定の膜が形成された第２半導体基板を前記プリコートされた反応室内でベーキングするとともに、前記所定の膜に電子線を照射して、前記所定の膜を改質する工程と、を具備したことを特徴とする半導体装置の製造方法。
  2. 前記第１半導体基板を前記反応室内でベーキングしつつ、前記犠牲膜に電子線を照射して、前記反応室の内壁をプリコートすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記反応室の内壁をプリコートする工程は、前記反応室の内壁のクリーニングを行った後に行われることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記反応室の内壁をプリコートする工程は、少なくとも前記反応室を大気にさらした後に行われることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  5. 前記犠牲膜および前記所定の膜は、有機膜であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
JP2005243086A 2005-08-24 2005-08-24 半導体装置の製造方法 Pending JP2007059617A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005243086A JP2007059617A (ja) 2005-08-24 2005-08-24 半導体装置の製造方法
US11/508,230 US7462569B2 (en) 2005-08-24 2006-08-23 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005243086A JP2007059617A (ja) 2005-08-24 2005-08-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007059617A true JP2007059617A (ja) 2007-03-08

Family

ID=37922843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005243086A Pending JP2007059617A (ja) 2005-08-24 2005-08-24 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7462569B2 (ja)
JP (1) JP2007059617A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129823A (ja) * 2008-11-28 2010-06-10 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理装置の洗浄方法
KR101610260B1 (ko) * 2008-12-15 2016-04-08 삼성전자주식회사 전자빔 어닐링 장치 및 이를 이용한 어닐링 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207314A (ja) * 2002-12-24 2004-07-22 Tokyo Electron Ltd 膜改質の終点検出方法、その終点検出装置及び電子ビーム処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400293B2 (ja) * 1996-05-01 2003-04-28 株式会社東芝 Ｃｖｄ装置及びそのクリーニング方法
TW559860B (en) * 2001-05-10 2003-11-01 Toshiba Corp Method for manufacturing semiconductor device
JP2002353212A (ja) 2001-05-22 2002-12-06 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP2003188256A (ja) * 2001-12-20 2003-07-04 Toshiba Corp 低誘電率絶縁膜の形成方法および半導体装置の製造方法
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
JP2004253749A (ja) 2002-12-27 2004-09-09 Tokyo Electron Ltd 薄膜処理方法及び薄膜処理システム
JP4257252B2 (ja) * 2004-04-01 2009-04-22 株式会社東芝 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207314A (ja) * 2002-12-24 2004-07-22 Tokyo Electron Ltd 膜改質の終点検出方法、その終点検出装置及び電子ビーム処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129823A (ja) * 2008-11-28 2010-06-10 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理装置の洗浄方法
KR101610260B1 (ko) * 2008-12-15 2016-04-08 삼성전자주식회사 전자빔 어닐링 장치 및 이를 이용한 어닐링 방법

Also Published As

Publication number Publication date
US20080216746A1 (en) 2008-09-11
US7462569B2 (en) 2008-12-09

Similar Documents

Publication Publication Date Title
US11735414B2 (en) Method of post-deposition treatment for silicon oxide film
JP4191137B2 (ja) 基板処理装置のクリーニング方法
US7456109B2 (en) Method for cleaning substrate processing chamber
JP4237833B2 (ja) プロセスチャンバクリーニング中にセラミックウエハを用いてサセプタを保護する方法及び装置
JP6537473B2 (ja) 被処理体を処理する方法
JP2009152640A (ja) 基板処理装置
WO2005109483A1 (ja) 電子装置用基板およびその処理方法
EP2200073A1 (en) Method for forming silicide and apparatus for forming the silicide
JP2006245089A (ja) 薄膜形成方法
JP2017183575A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR102353111B1 (ko) 성막 장치 및 성막 장치의 운전 방법
US20100006560A1 (en) Substrate heating apparatus and substrate heating method
US7023002B2 (en) Surface treating device and surface treating method
JP2020529739A5 (ja)
JP6742287B2 (ja) 半導体製造方法及びプラズマ処理装置
JP2007059617A (ja) 半導体装置の製造方法
US7776736B2 (en) Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
JPH10233389A (ja) 半導体処理装置およびそのクリーニング方法ならびに半導体装置の製造方法
JP6386394B2 (ja) 複合プロセス装置
JP4059792B2 (ja) 半導体製造方法
JP2009283794A (ja) 基板処理装置
US20240003011A1 (en) Substrate processing apparatus and substrate processing method
US20220254629A1 (en) Deposition method
JP2003289068A (ja) 表面処理装置及び表面処理方法
JPH05259153A (ja) シリコン酸化膜の製造方法と製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100910