JP2007059617A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007059617A
JP2007059617A JP2005243086A JP2005243086A JP2007059617A JP 2007059617 A JP2007059617 A JP 2007059617A JP 2005243086 A JP2005243086 A JP 2005243086A JP 2005243086 A JP2005243086 A JP 2005243086A JP 2007059617 A JP2007059617 A JP 2007059617A
Authority
JP
Japan
Prior art keywords
chamber
film
wafer
wall
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005243086A
Other languages
English (en)
Inventor
Keiji Fujita
田 敬 次 藤
Hideshi Miyajima
島 秀 史 宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005243086A priority Critical patent/JP2007059617A/ja
Priority to US11/508,230 priority patent/US7462569B2/en
Publication of JP2007059617A publication Critical patent/JP2007059617A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 電子線照射と加熱処理により改質される膜の膜厚や膜質のばらつきを抑制する。
【解決手段】 半導体製造装置は、チャンバ4内に設置されてウエハ1を載置可能なステージ9と、ステージ9の内部に設けられウエハ1を加熱するヒータ10と、ウエハ1に電子線を照射する複数のEBチューブ11と、チャンバ4内の空気を排気する排気バルブ12と、チャンバ4内に特定のガスを送り込むガス導入バルブ13とを備えている。ウエハ1上の膜に対してEBキュアを行う前に、犠牲膜に対してEBキュアを行ってチャンバ4の内壁をプリコートするため、その後にEBキュアを行う際に、チャンバ4の内壁から不所望の物質が放出されなくなり、ウエハ1上の膜質と膜厚を均一化および安定化することができる。
【選択図】 図1

Description

本発明は、電子線を照射して半導体基板上の膜を改質する半導体装置の製造方法に関する。
ウエハ上に塗布された低誘電率絶縁膜(以下、SOD膜:Spin On Dielectric膜)は、通常は加熱処理により重合反応や架橋反応を生じさせて、所望の膜構造にするのが一般的である。加熱処理を行うことにより、反応が促進されて絶縁膜の絶縁性向上、誘電率低下、機械的強度の増大などを達成できることが知られている。
加熱処理だけでなく、電子線を利用することにより、低温かつ短時間で、加熱処理だけでは得られなかった膜構造をもつ絶縁膜が得られる。具体的には、電子線の照射により、絶縁膜の比誘電率を上昇させずに、機械的強度と膜界面の密着性を向上できる(例えば、特許文献1,2参照)。
電子線を照射する際、電子銃の電子放射面から対象ウエハの基板表面までの間での電子ロスを減らして電子のエネルギー制御を行うために、真空チャンバ内にウエハを設置して処理を行うのが一般的である。
ここで、電子線の照射時にエネルギーをもった電子がチャンバ内に存在するガスを励起するため、チャンバ内にプラズマが発生する。このプラズマにより、SOD膜がスパッタリングされたり、エッチング除去されたりし、所望の膜厚とのずれが生じたり、膜質が変化するおそれがある。この種の膜厚や膜質の変化は、チャンバ内のプラズマの状態に依存するものと考えられる。
特開2002-353212公報 特開2004-253749公報
本発明の目的は、電子線照射と加熱処理により改質される膜においてチャンバ内のプラズマの状態に起因した膜厚や膜質のばらつきを抑制可能な半導体装置の製造方法を提供することにある。
本発明の一態様によれば、犠牲膜が形成された第1半導体基板を反応室内でベーキングし、前記反応室の内壁を前記犠牲膜から発生されたガスの成分でプリコートする工程と、前記犠牲膜と同じ成分を含む所定の膜が形成された第2半導体基板を前記プリコートされた反応室内でベーキングするとともに、前記所定の膜に電子線を照射して、前記所定の膜を改質する工程と、を具備したことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、電子線照射と加熱処理により改質される膜においてチャンバ内のプラズマの状態に起因した膜厚や膜質のばらつきを抑制できる。
以下、図面を参照しながら、本発明の一実施形態について説明する。
(第1の実施形態)
図1は本発明の一実施形態に係る半導体装置の製造方法を実施する半導体製造装置の概略構成図である。図1の半導体製造装置は、ウエハ1上に特定の膜を形成するチャンバ2と、ウエハ1を搬送する搬送室3と、特定の膜が形成されたウエハ1に対して電子線を照射するチャンバ4とを備えている。
搬送室3には、ロットごとにウエハ1が搬送され、各ウエハ1は順にチャンバ2に搬送される。チャンバ2では、ウエハ1を回転可能なステージ5に載置して、ウエハ1を回転させながら上方から所定の液体状物質を滴下してウエハ1上に特定の膜を形成する、いわゆるスピンオンによる膜形成を行い、このような膜が形成されたウエハ1は再び搬送室3に搬送される。チャンバ2内での処理は大気圧の下で行われる。
ロット内の全ウエハ1についてチャンバ2内での膜形成が終了すると、搬送室3とチャンバ2の間のゲートバルブ6とチャンバ4と搬送室3の間のゲートバルブ7をともに閉めて、搬送室3内の空気を排気バルブ8を介して排出して、搬送室3内を真空状態にする。なお、チャンバ4内は予め真空状態に設定してあるものとする。
搬送室3がチャンバ4と同じ真空度になると、ゲートバルブ7を開けて、搬送室3からチャンバ4にウエハ1を搬送する。チャンバ4内にはウエハ1を載置可能なステージ9と、ステージ9に内蔵されてウエハ1を加熱するヒータ10と、ウエハ1に電子線を照射する複数のEB(Electron Beam)チューブ11と、チャンバ4内の空気を排気する排気バルブ12と、チャンバ4内に特定のガスを送り込むガス導入バルブ13とが設けられている。
複数のEBチューブ11を設けることで、ウエハ1に均一に電子線を照射することができる。各EBチューブ11の底部には薄膜部14が設けられている。薄膜部14は、電子線の照射口を有し、EBチューブ11内をチャンバ4よりも高真空に保持するとともに、チャンバ4内の物質がEBチューブ11内のフィラメント(不図示)に付着しないようにする。
本実施形態は、電子線の照射により重合反応を生じさせる膜をウエハ1上に形成することを念頭に置いている。例えば、スピンオンにより形成される低誘電率絶縁膜の一種であるポリアリーレン(PAr)有機膜は、電子線の照射により、重合反応の加速が可能である。図2はポリアリーレンについて熱による重合度(曲線a)と電子線の照射による重合度(曲線b)とを比較した図であり、曲線aの横軸は熱処理時間、曲線bの横軸は電子線の照射量(EBドーズ量)である。いずれの曲線とも縦軸は重合度である。図示のように、電子線を照射した方がより効率よく重合度が促進することがわかる。
このような電子線の照射により、比誘電率を上げることなく、機械的強度を上げたり、膜とウエハ1との界面の密着性を向上できるなどの膜の改質が可能となる。ところが、複数枚のウエハにSOD膜を形成するために、各ウエハに順次電子線照射を行う場合、電子線照射によりSOD膜から発生された物質がチャンバの内壁に付着して堆積する。したがって、複数枚のウエハの処理が進むにつれて電子線照射時のチャンバの内壁の状態が異なってくる。
このとき、チャンバの内壁に付着した物質は、電子線照射後に加熱処理を行う際にガスとなってチャンバ内に放出され、プラズマの状態がウエハごとに変化する。これにより、ウエハ上のSOD膜の膜厚や膜質がウエハごとにばらついてしまう。
また、チャンバを大気開放すると、大気中の水分などによりチャンバの内壁の状態が変化する。したがって、大気開放後に電子線を照射すると、定常状態のプラズマとは異なるプラズマが発生して、やはりウエハ上のSOD膜の膜厚や膜質に影響を与える。
すなわち、チャンバ4内に不所望のガスが存在すると、そのガスが電子線により励起されて膜質や膜厚が変化するおそれがある。このため、本実施形態では、予めチャンバ4の内壁をプリコートして、内壁の状態の相違によりウエハ1ごとの膜質や膜厚が変化しないようにする。
チャンバ4での処理中は、ゲートバルブ7を閉めて、チャンバ4内における特定のガスの圧力と流量が所望の値になるように排出バルブ12および導入バルブ13が制御され、チャンバ4での処理が終わると、導入バルブ13を閉めてチャンバ4内を真空状態とした上でゲートバルブ7を開けてウエハ1を搬送室3に搬送し、次のウエハ1がチャンバ4に搬送される。
図3は本実施形態による半導体装置の製造工程を示す工程フロー図である。この工程フロー図は、複数のウエハ1からなるロットについて、チャンバ2内での膜形成がすでに終了しているものとする。チャンバ2内で膜形成を行う場合、例えばポリアリーレンの有機膜100nmをスピンオンにより形成し、200℃程度の温度で同有機膜を蒸発させて、絶縁膜を形成する。このような膜が形成された複数のウエハ1(例えば25枚)を1ロットとして、以下の処理を行う。
まず、ステージ9をヒータ10で加熱して、ステージ9が所定の温度になると、チャンバ4内にダミーの膜(以下、犠牲膜)が形成されたダミーウエハ1を搬入してプリコート処理を行う(ステップS1)。
図4はプリコート処理の詳細な処理手順を示すフローチャートである。ダミーウエハ1をチャンバ4に搬入して(ステップS11)、ヒータ10で300〜400℃程度に加熱したステージ9上に載置してベーキングを行う(ステップS12)。ダミーウエハ1上に形成された犠牲膜は、本来の膜と同じ材料の膜(例えば、ポリアリーレンなどの有機膜)であり、予めチャンバ2内でスピンオンにより形成されているものとする。
ステージ9はヒータ10により加熱されているため、ウエハ1上の犠牲膜がベーキングされ、犠牲膜中の物質がガスとなって放出され、チャンバ4の内壁に付着し、内壁が安定化する。
次に、ウエハ1をベーキングした状態のままで、EBチューブ11により犠牲膜に電子線を照射するEBキュアを行う(ステップS13)。電子線の照射により、犠牲膜から放射された物質がチャンバ4の内壁に付着し、内壁がプリコートされる。この場合の電子線の照射条件は、例えばArガスを1000sccmの流量で導入しながら、加速電圧10kV、圧力10Torr、電子線のドーズ量1.0mC/cm2、処理時間6分である。電子線の照射が終了した後、チャンバ4からダミーウエハ1を搬出する(ステップS14)。
上記ステップS11〜S14の処理により、チャンバ4内のプリコートが行われる。なお、プリコートの際にはステップS13の処理を省略してもよい。すなわち、ステップS12のベーキングだけでも、犠牲膜からのガスでチャンバ4内をプリコートできるためである。
犠牲膜は、基本的には本来の膜と同じ材料が望ましいが、本来の膜と同じ材料が採用できない場合には、少なくとも材料の一部原子は同じであるのが望ましい。特に、ともに有機膜など材料の中に炭素を成分として含んでいるものであることが望ましい。炭素は、電子線の照射によりチャンバ4の内壁に最も付着しやすい物質であるためである。
図3のステップS1におけるプリコート処理が終了すると、次に1ロット分のウエハ1に電子線を照射して重合反応を起こさせる、いわゆるEBキュア処理を行う(ステップS2)。
図5は図3のステップS2におけるEBキュア処理の詳細な処理手順を示すフローチャートである。まず、ロット内でまだEBキュア処理を行っていない任意のウエハ1を搬送室3からチャンバ4に搬入する(ステップS21)。搬入したウエハ1は、ヒータ10で300〜400℃程度に加温されたステージ9上に載置される。このウエハ1上には、特定の膜(例えば、ポリアリーレン)がスピンオンにより予め形成されている。
次に、ウエハ1上に電子線を照射して重合反応を起こさせるEBキュア処理を行う(ステップS22)。EBキュアの条件は、例えばArガスを1000sccmの流量で導入しながら、加速電圧10kV、圧力10Torr、電子線のドーズ量0.5mC/cm2、処理時間3分として、所望の重合度を得る。
EBキュア時にはステージ9が加温されているため、ベーキングをしながら電子線照射を行うことになり、ベーキングをしない場合に比べて、より短時間で重合反応を起こさせることができる。
次に、EBキュア処理を行ったウエハ1を搬送室3に搬出する(ステップS23)。この後、1ロット分の全ウエハ1についてEBキュア処理を行ったか否かを判定し(ステップS24)、まだ行っていないウエハ1があればステップS21〜S23の処理を行う。
図3のステップS2におけるEBキュア処理が終了すると、次に、チャンバ4のクリーニング処理を行う(ステップS3)。ここでは、ステージ9にダミーウエハ1を載置し、あるいはステージ9に何も載置しないで、チャンバ4内に酸素を供給した状態で、ステージ9に向けて電子線を照射する。酸素の雰囲気下で電子線を照射すると、酸素のプラズマが発生し、このプラズマによりチャンバ4の内壁に付着した物質を除去することができる。
次に、次のロットの準備ができるまで待機する(ステップS4)。この待機期間中は、チャンバ4内を真空状態に戻す一方、ゲートバルブ7を閉じたままで、搬送室3内の1ロット分のウエハ1を搬出して、新たな1ロット分のウエハ1を搬送室3内に搬入し、チェンバ2での膜形成を行う。
次のロットについてチェンバ2内での膜形成が終了すると、上述したステップS1〜S3と同様の処理を行う。すなわち、チャンバ4の内壁のプリコート処理、1ロット分のEBキュア処理および内壁のクリーニング処理を順に行う。
クリーニング処理は、上述したステップS3のような酸素プラズマを発生させる方法以外に、チャンバ4を大気開放して、チャンバ4の内壁を拭き取る方法もある。複数ロットについて図3の処理を繰り返すと、チャンバ4内の内壁に次第に物質が付着していき、酸素プラズマだけでは内壁をクリーニングできなくなるため、その場合はチャンバ4を大気開放して拭き取り処理を行う。
図6は、チャンバ4をプリコートした場合としない場合でのウエハ1の処理枚数とEBキュア後の膜厚との関係を示す図である。図6は各ウエハ1上にポリアリーレンによる有機膜を95nmの膜厚で形成する例を示しており、横軸はウエハ1の処理枚数を示すウエハ番号、縦軸はポリアリーレン膜の膜厚である。図6のプロットp1はチャンバ4の内壁をプリコートしない場合を示し、プロットp2はプリコートした場合を示している。
プリコートしない場合、図6のプロットp1に示すように、約10枚目以降に処理されるウエハ1では膜厚がほぼ一定であるが、1〜10枚目に処理されるウエハ1はそれぞれ膜厚が大きく異なっている。一方、プリコートする場合、図6のプロットp2に示すように、すべてのウエハ1について膜厚をほぼ均一にすることができる。これは、プリコートによりチャンバ4の内壁の状態がウエハ1間で相違することが抑制され、不所望のプラズマが形成されるおそれがなくなるためである。
図7は、内壁がプリコートされたチャンバ4をいったん大気にさらした後に、チャンバ4内を真空状態に戻し、図6と同じ条件でポリアリーレン膜を形成してEBキュアを行った場合の大気開放後の経過時間とEBキュア後の膜厚との関係を示す図であり、横軸は真空状態に戻してからの経過時間、縦軸はポリアリーレン膜の膜厚である。図7のプロットp3はチャンバ4を大気にさらした後プリコートしない場合を示し、プロットp4はプリコートした場合を示している。
チャンバ4を大気にさらすと、チャンバ4の内壁に水分(H2O)が付着する。水分を構成する水素は、電子線の照射によりプラズマ状態になり、ウエハ1上に形成される膜中の原子の結合を切ってしまい、膜質や膜厚を変化させてしまう。大気開放後真空状態に戻しても、しばらくの間はチャンバ4の内壁に水分が残っているため、図7のプロットp3に示すように膜厚が大きく変化する。その後、膜厚が安定する理由は、チャンバ4の内壁に付着した水分がチャンバ4内から徐々に排出されて、水素のプラズマが発生しなくなるためである。
一方、チャンバ4をプリコートした場合には、図7のプロットp4に示すように、大気開放後の経過時間によらず、ウエハ1の膜厚をほぼ均一にすることができる。これは、大気にさらして外部から導入された水分がプリコートにより覆われ、水素のプラズマが発生しなくなるためである。
上述した図6および図7は膜厚の特性を示したが、以下に説明する図8および図9は膜質の特性を示すものである。
図8は、複数枚のウエハ1上に形成された有機シリコン酸化膜について、チャンバ4をプリコートした場合としない場合でのウエハ1の処理枚数とEBキュア後の表面接触角との関係を示す図であり、プロットp5はチャンバ4内をプリコートしない場合、プロットp6はチャンバ4内をプリコートする場合をそれぞれ示している。図示のように、プリコートした場合、すべてのウエハ1において表面接触角が略等しくなり、膜表面における膜質の変化が少なくばらつきが改善したことがわかる。
図9は、内壁がプリコートされたチャンバ4をいったん大気にさらした後にチャンバ4内を真空状態に戻し、図8と同じ条件で有機シリコン酸化膜を形成してEBキュアを行った場合の大気開放後の経過時間とEBキュア後の表面接触角との関係を示す図であり、プロットp7はチャンバ4を大気にさらした後プリコートしない場合、プロットp8はプリコートする場合をそれぞれ示している。図9においても、チャンバ4内をプリコートすることにより、大気開放後の経過時間にかかわらず、すべてのウエハ1において表面接触角が略等しくなり、膜表面における膜質の変化が少なくばらつきが改善されたことがわかる。
このように、本実施形態では、ウエハ上にスピンオンにより形成された膜に対してEBキュアを行う前に、犠牲膜を用いてチャンバ4の内壁をプリコートするため、その後にEBキュアを行う際に、チャンバ4の内壁の状態がウエハ1間で相違することなく、またチャンバ4の内壁から不所望の物質が放出されなくなり、ウエハ1上の膜質と膜厚を均一化および安定化することができる。
(第2の実施形態)
第1の実施形態では、1ロットごとにチャンバ4の内壁のクリーニングを行う例を説明したが、1ロットだけではチャンバ4の内壁への付着量が多くない場合には、数ロットごとに内壁のクリーニングを行ってもよい。
図10は第2の実施形態による半導体装置の製造工程を示す工程フロー図である。第2の実施形態では、チャンバ4の内壁のプリコート処理(ステップS31)と1ロット分のウエハ1のEBキュア処理(ステップS32)を行った後、次のロットのための待機処理を行う(ステップS3)。
その後、予め定めた複数ロット分のEBキュア処理が完了したか否かを判定する(ステップS34)。まだ、定めた複数ロット分のEBキュア処理が完了していなければ、ステップS31に戻って、ステップS31〜S33の処理を行い、定めた複数ロット分のEBキュア処理が完了した場合には、チャンバ4の内壁のクリーニング処理を行い(ステップS35)、ステップS31以降の処理を繰り返す。
ステップS35のクリーニング処理は、図3のステップS3と同様に、酸素プラズマを発生させてクリーニングを行ってもよいし、チャンバ4を大気開放して拭き取り処理を行ってもよい。
このように、第2の実施形態では、複数ロット分のEBキュアを行った後にクリーニング処理を行うため、第1の実施形態よりもクリーニング処理の回数を減らすことができ、全体の処理時間を短縮できる。
なお、上述した第1および第2の実施形態では、ステージ5を回転させながら液体状物質を滴下するスピンオンにより膜形成を行う例を説明したが、CVD(Chemical Vapor Deposition)装置により膜形成を行ってもよい。
本発明の一実施形態に係る半導体装置の製造方法を実施する半導体製造装置の概略構成図。 ポリアリーレンについて熱による重合度と電子線照射による重合度とを比較した図。 本発明の第1の実施形態による半導体装置の製造工程を示す工程フロー図。 プリコート処理の詳細な処理手順を示すフローチャート。 EBキュア処理の詳細な処理手順を示すフローチャート。 チャンバ4をプリコートした場合としない場合でのウエハ1の処理枚数とEBキュア後の膜厚との関係を示す図。 大気にさらした後にチャンバ4をプリコートした場合としない場合での大気開放後の経過時間とEBキュア後の膜厚との関係を示す図。 チャンバ4をプリコートした場合としない場合でのウエハ1の処理枚数とEBキュア後の表面接触角との関係を示す図。 大気にさらした後にチャンバ4をプリコートした場合としない場合での大気開放後の経過時間とEBキュア後の表面接触角との関係を示す図。 本発明の第2の実施形態による半導体装置の製造工程を示す工程フロー図。
符号の説明
1 ウエハ
2,4 チャンバ
5,9 ステージ
10 ヒータ
11 EBチューブ

Claims (5)

  1. 犠牲膜が形成された第1半導体基板を反応室内でベーキングし、前記反応室の内壁を前記犠牲膜から発生されたガスの成分でプリコートする工程と、
    前記犠牲膜と同じ成分を含む所定の膜が形成された第2半導体基板を前記プリコートされた反応室内でベーキングするとともに、前記所定の膜に電子線を照射して、前記所定の膜を改質する工程と、を具備したことを特徴とする半導体装置の製造方法。
  2. 前記第1半導体基板を前記反応室内でベーキングしつつ、前記犠牲膜に電子線を照射して、前記反応室の内壁をプリコートすることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記反応室の内壁をプリコートする工程は、前記反応室の内壁のクリーニングを行った後に行われることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記反応室の内壁をプリコートする工程は、少なくとも前記反応室を大気にさらした後に行われることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  5. 前記犠牲膜および前記所定の膜は、有機膜であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
JP2005243086A 2005-08-24 2005-08-24 半導体装置の製造方法 Pending JP2007059617A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005243086A JP2007059617A (ja) 2005-08-24 2005-08-24 半導体装置の製造方法
US11/508,230 US7462569B2 (en) 2005-08-24 2006-08-23 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005243086A JP2007059617A (ja) 2005-08-24 2005-08-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007059617A true JP2007059617A (ja) 2007-03-08

Family

ID=37922843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005243086A Pending JP2007059617A (ja) 2005-08-24 2005-08-24 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7462569B2 (ja)
JP (1) JP2007059617A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129823A (ja) * 2008-11-28 2010-06-10 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理装置の洗浄方法
KR101610260B1 (ko) * 2008-12-15 2016-04-08 삼성전자주식회사 전자빔 어닐링 장치 및 이를 이용한 어닐링 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207314A (ja) * 2002-12-24 2004-07-22 Tokyo Electron Ltd 膜改質の終点検出方法、その終点検出装置及び電子ビーム処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400293B2 (ja) * 1996-05-01 2003-04-28 株式会社東芝 Cvd装置及びそのクリーニング方法
TW559860B (en) * 2001-05-10 2003-11-01 Toshiba Corp Method for manufacturing semiconductor device
JP2002353212A (ja) 2001-05-22 2002-12-06 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP2003188256A (ja) * 2001-12-20 2003-07-04 Toshiba Corp 低誘電率絶縁膜の形成方法および半導体装置の製造方法
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
JP2004253749A (ja) 2002-12-27 2004-09-09 Tokyo Electron Ltd 薄膜処理方法及び薄膜処理システム
JP4257252B2 (ja) * 2004-04-01 2009-04-22 株式会社東芝 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207314A (ja) * 2002-12-24 2004-07-22 Tokyo Electron Ltd 膜改質の終点検出方法、その終点検出装置及び電子ビーム処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129823A (ja) * 2008-11-28 2010-06-10 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理装置の洗浄方法
KR101610260B1 (ko) * 2008-12-15 2016-04-08 삼성전자주식회사 전자빔 어닐링 장치 및 이를 이용한 어닐링 방법

Also Published As

Publication number Publication date
US20080216746A1 (en) 2008-09-11
US7462569B2 (en) 2008-12-09

Similar Documents

Publication Publication Date Title
US11735414B2 (en) Method of post-deposition treatment for silicon oxide film
JP4191137B2 (ja) 基板処理装置のクリーニング方法
US7456109B2 (en) Method for cleaning substrate processing chamber
JP4237833B2 (ja) プロセスチャンバクリーニング中にセラミックウエハを用いてサセプタを保護する方法及び装置
JP6537473B2 (ja) 被処理体を処理する方法
JP2009152640A (ja) 基板処理装置
WO2005109483A1 (ja) 電子装置用基板およびその処理方法
EP2200073A1 (en) Method for forming silicide and apparatus for forming the silicide
JP2006245089A (ja) 薄膜形成方法
JP2017183575A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR102353111B1 (ko) 성막 장치 및 성막 장치의 운전 방법
US20100006560A1 (en) Substrate heating apparatus and substrate heating method
US7023002B2 (en) Surface treating device and surface treating method
JP2020529739A5 (ja)
JP6742287B2 (ja) 半導体製造方法及びプラズマ処理装置
JP2007059617A (ja) 半導体装置の製造方法
US7776736B2 (en) Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
JPH10233389A (ja) 半導体処理装置およびそのクリーニング方法ならびに半導体装置の製造方法
JP6386394B2 (ja) 複合プロセス装置
JP4059792B2 (ja) 半導体製造方法
JP2009283794A (ja) 基板処理装置
US20240003011A1 (en) Substrate processing apparatus and substrate processing method
US20220254629A1 (en) Deposition method
JP2003289068A (ja) 表面処理装置及び表面処理方法
JPH05259153A (ja) シリコン酸化膜の製造方法と製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100910