JP2020529739A5 - - Google Patents

Download PDF

Info

Publication number
JP2020529739A5
JP2020529739A5 JP2020505880A JP2020505880A JP2020529739A5 JP 2020529739 A5 JP2020529739 A5 JP 2020529739A5 JP 2020505880 A JP2020505880 A JP 2020505880A JP 2020505880 A JP2020505880 A JP 2020505880A JP 2020529739 A5 JP2020529739 A5 JP 2020529739A5
Authority
JP
Japan
Prior art keywords
plasma
etching
precursor
alp
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020505880A
Other languages
English (en)
Other versions
JP2020529739A (ja
JP7391830B2 (ja
Filing date
Publication date
Priority claimed from US15/669,871 external-priority patent/US10950454B2/en
Application filed filed Critical
Publication of JP2020529739A publication Critical patent/JP2020529739A/ja
Publication of JP2020529739A5 publication Critical patent/JP2020529739A5/ja
Application granted granted Critical
Publication of JP7391830B2 publication Critical patent/JP7391830B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

したがって、実施形態例の開示は、以下の請求項およびそれらの等価物に記載される開示の範囲の例示を意図するものであるが、それらを限定するものではない。理解を深めるために、開示の実施形態例について、ある程度詳しく説明したが、添付の特許請求の範囲内でいくらかの変更および変形を行ってもよいことは明らかである。以下の特許請求の範囲において、要素および/または工程は、請求項の中で特に言及せず、また、本開示によって暗に求められていない限り、全く特定の動作順序を示すものではない。
本発明は、たとえば、以下のような態様で実現することもできる。
適用例1:
プラズマチャンバ内で基板をエッチングするための方法であって、
前記プラズマチャンバ内で下部電極上に前記基板を受け入れる工程であって、前記基板は、フィーチャを形成するためにエッチングされる材料を有し、エッチングされる前記フィーチャの位置を規定するために、マスクが前記基板の上に提供されている、工程と、
前記プラズマチャンバ内で、プラズマエッチング処理を用いて前記材料の第1エッチングを実行する工程であって、前記第1エッチングは、プラズマエッチングガスを用いて、前記材料内に第1深さまでフィーチャを形成する、工程と、
前記プラズマチャンバ内で、前記マスクと、前記第1エッチング中に形成された前記フィーチャとの上に、共形パッシベーション膜を堆積させるために、原子層パッシベーション(ALP)処理を実行する工程であって、前記ALP処理は、
(a)前記マスクおよび前記フィーチャの上に或る量の前駆体をコーティングするために、液体前駆体の蒸気を前記プラズマチャンバ内に導入する工程と、
(b)前記共形パッシベーション層の単原子層を形成するために、前記或る量の前駆体を硬化させる工程と、
(c)前記プラズマチャンバから前記基板を取り出すことなしに、目標厚さを有する共形パッシベーション膜が形成されるまで、(a)において前記液体前駆体の前記蒸気を導入する工程および(b)において前記或る量の前駆体を硬化させる工程を繰り返す工程と、を含む、工程と、
前記プラズマチャンバ内で、前記プラズマエッチング処理を用いて前記材料の第2エッチングを実行する工程であって、前記第2エッチングは、プラズマエッチングガスを用いて、前記材料内に第2深さまでフィーチャを形成し、前記共形パッシベーション膜は、前記第2エッチング中に前記マスクと前記フィーチャの側壁とを保護するよう構成されている、工程と、
を備える、方法。
適用例2:
適用例1の方法であって、前記共形パッシベーション膜は、a)最小限のクリティカルディメンションロス、b)異なる材料の間および異なるアスペクト比の間の最小限のCDローディング、もしくは、c)異なる材料の間および異なるアスペクト比の間の最小限のプロファイルローディング、のいずれかで、前記第2深さまで前記フィーチャをエッチングすることを可能にするよう構成されている、方法。
適用例3:
適用例1の方法であって、液体前駆体の前記蒸気は、液体供給システムを用いて前記プラズマチャンバ内に導入され、前記プラズマエッチングガスは、エッチングガス供給システムを用いて前記プラズマチャンバ内に導入され、前記液体供給システムおよび前記エッチングガス供給システムは、前記材料の前記第1エッチングおよび第2エッチング中に前記プラズマエッチングガスを導入し、前記ALP処理中に前記液体前駆体の前記蒸気を導入するように、コントローラによって制御されるマニホルドに接続されている、方法。
適用例4:
適用例1の方法であって、前記ALP処理中に、前記或る量の前駆体を硬化させる工程は、プラズマフラッシュ処理を実行するために、酸素ガスと共に前記プラズマチャンバの電極に高周波(RF)電力を印加する工程を含み、前記プラズマフラッシュ処理は、約0.5秒〜約4秒の期間にわたって処理され、前記RF電力は、約200ワット〜約3,000ワットの電力レベルで印加される、方法。
適用例5:
適用例1の方法であって、前記ALP処理中、工程(a)および(b)の実行後に、前記プラズマチャンバのパージが実行され、工程(a)および(b)が繰り返されるごとに、1回のALPサイクルが完了する、方法。
適用例6:
適用例4の方法であって、各ALPサイクルは、1つの単原子層を生成し、特定の目標厚さを有する共形膜が、特定の回数の前記ALPサイクルを実行することによって形成されうる、方法。
適用例7:
適用例1の方法であって、前記APL処理中、工程(a)および(b)が繰り返されるごとに、前記共形パッシベーション膜の1つの単原子層が形成され、前記共形パッシベーション膜の厚さは、前記1つの単原子層または複数の単原子層によって規定される、方法。
適用例8:
適用例1の方法であって、さらに、
前記第2エッチングの後に、1または複数回のさらなるエッチングを実行する工程を備え、
それぞれのさらなるエッチングが実行される前に、それぞれの共形パッシベーション膜を形成するために、ALP処理が実行され、
前記共形パッシベーション膜は、工程(a)および(b)を複数回繰り返して前記共形パッシベーション膜の前記目標厚さに到達することによって規定される、方法。
適用例9:
適用例1の方法であって、前記共形パッシベーション膜は、前記フィーチャの前記側壁の材料の有意な量を消費することなしに、前記フィーチャの前記側壁と前記マスクとの上に堆積される、方法。
適用例10:
適用例9の方法であって、エッチングされる前記材料は、シリコン、シリコンゲルマニウム、または、ゲルマニウムで構成され、前記共形パッシベーション膜は、前記フィーチャの前記側壁の材料の有意な量を消費せず、異なる材料の上に実質的に同質のパッシベーションを形成する、方法。
適用例11:
適用例1の方法であって、前記ALP処理中に、前記或る量の前駆体を硬化させる工程は、プラズマフラッシュ処理を実行するために、酸素ガスと共に前記プラズマチャンバの電極に高周波(RF)電力を印加する工程を含む、方法。
適用例12:
プラズマ処理システムであって、
処理領域を含むチャンバと、
前記チャンバ内で前記処理領域の下に配置された下部電極と、
前記処理領域の上かつ前記下部電極の上方に配置された誘電体窓と、
前記処理領域に高周波(RF)電力を供給するために前記誘電体窓の上方に配置されたコイルと、
前記下部電極の上に配置された時に基板の材料の第1エッチングを実行してフィーチャを形成するために用いられる1または複数のガス源に接続されたエッチングガス供給システムであって、マニホルドに接続された出力を有する、エッチングガス供給システムと、
液体前駆体源と、前記液体前駆体源に接続された液体流量コントローラと、前記液体流量コントローラに接続された蒸発器と、を備えた液体供給システムであって、前記液体供給システムは、前記マニホルドに接続された出力を有し、前記マニホルドは、コントローラによって制御される、液体供給システムと、
を備え、
前記コントローラは、前記第1エッチングを実行するために、前記エッチングガス供給システムを作動させるよう構成され、前記第1エッチングの後に原子層パッシベーション(ALP)処理を実行して、前記第1エッチング中に形成された前記フィーチャを共形パッシベーション膜でコーティングするために、少なくとも前記液体供給システムを作動させるよう構成され、前記ALP処理は、1または複数回完了され、各回に、前記共形パッシベーション膜の1つの単原子層が形成され、
前記コントローラは、前記フィーチャの第2エッチングを実行するために、前記エッチングガス供給システムを作動させるよう構成され、前記共形パッシベーション膜は、前記第2エッチング中にマスクと前記フィーチャの側壁とを保護するよう構成されている、プラズマ処理システム。
適用例13:
適用例12のプラズマ処理システムであって、前記共形パッシベーション膜は、a)最小限のクリティカルディメンションロス、b)異なる材料の間および異なるアスペクト比の間の最小限のCDローディング、もしくは、c)異なる材料の間および異なるアスペクト比の間の最小限のプロファイルローディング、のいずれかで、第2深さまで前記フィーチャをエッチングすることを可能にするよう構成されている、プラズマ処理システム。
適用例14:
適用例12のプラズマ処理システムであって、前記ALP処理中に、前記コントローラは、前記液体流量コントローラおよび前記蒸発器を作動させ、次いで、前記蒸発器によって生成されて前記フィーチャ上に塗布された或る量の前駆体を硬化させるために、前記コイルに前記RF電力を印加するよう構成され、前記RF電力は、酸素ガスと共に印加される、プラズマ処理システム。
適用例15:
適用例12のプラズマ処理システムであって、前記チャンバは、真空システムを備え、前記真空システムは、前記ALP処理が完了した各回の後に、前記コントローラによって作動される、プラズマ処理システム。
適用例16:
適用例12のプラズマ処理システムであって、バイアス電力が、前記第1エッチングおよび第2エッチング中、ならびに、前記蒸発器によって生成されて前記フィーチャ上に塗布された或る量の前駆体の硬化中に、前記下部電極に結合され、前記バイアス電力は、前記第1エッチング、前記第2エッチング、および、前記ALP処理を処理するために前記コントローラに結合される、プラズマ処理システム。
適用例17:
適用例12のプラズマ処理システムであって、インジェクタが、前記誘電体窓に配置され、前記インジェクタは、前記マニホルドの出力を前記チャンバに接続する経路を提供する、プラズマ処理システム。
適用例18:
適用例17のプラズマ処理システムであって、1または複数のサイドインジェクタが、前記チャンバの側壁に配置され、前記1または複数のサイドインジェクタは、前記マニホルドの出力1または複数の経路に接続されている、プラズマ処理システム。
適用例19:
適用例12のプラズマ処理システムであって、前記マニホルドは、前記第1エッチングおよび前記第2エッチング中に供給されるガスならびに前記ALP処理中に供給される蒸気を切り替えるための複数のバルブを備える、プラズマ処理システム。
適用例20:
適用例12のプラズマ処理システムであって、前記第1エッチング、前記第2エッチング、および、前記ALP処理は、前記第2エッチング中に前記フィーチャの前記側壁を保護する前記共形パッシベーション膜を形成するために、前記チャンバから前記基板を取り出すことなしに、前記チャンバ内で実行される、プラズマ処理システム。
適用例21:
プラズマチャンバ内で基板をエッチングするための方法であって、
前記プラズマチャンバ内で下部電極上に前記基板を受け入れる工程であって、前記基板は、フィーチャを形成するためにエッチングされる材料を有し、エッチングされる前記フィーチャの位置を規定するために、マスクが前記基板の上に提供されている、工程と、
前記プラズマチャンバ内で、プラズマエッチング処理を用いて前記材料の第1エッチングを実行する工程であって、前記第1エッチングは、プラズマエッチングガスを用いて、前記材料内に第1深さまでフィーチャを形成する、工程と、
前記プラズマチャンバから前記基板を取り出すことなしに前記プラズマチャンバ内で、前記マスクと、前記第1エッチング中に形成された前記フィーチャとの上に、共形パッシベーション膜を堆積させるために、原子層パッシベーション(ALP)処理を実行する工程であって、前記ALP処理は、液体前駆体からの蒸気を用いて、前記フィーチャおよび前記マスクの上に共形パッシベーション膜を形成する、工程と、
前記プラズマチャンバ内で、前記プラズマエッチング処理を用いて前記材料内に第2深さまで前記フィーチャを形成する前記材料の第2エッチングを実行する工程であって、前記共形パッシベーション膜は、前記第2エッチング中に前記マスクと前記フィーチャの側壁とを保護するよう構成されている、工程と、
を備える、方法。
適用例22:
適用例21の方法であって、前記共形パッシベーション膜は、a)最小限のクリティカルディメンションロス、b)異なる材料の間および異なるアスペクト比の間の最小限のCDローディング、もしくは、c)異なる材料の間および異なるアスペクト比の間の最小限のプロファイルローディング、のいずれかで、前記第2深さまで前記フィーチャをエッチングすることを可能にするよう構成されている、方法。
適用例23:
適用例21の方法であって、前記ALP処理は、
(a)前記マスクおよび前記フィーチャの上に或る量の前駆体をコーティングするために、前記液体前駆体の前記蒸気を前記プラズマチャンバ内に導入する工程と、
(b)前記共形パッシベーション層の原子層を形成するために、前記或る量の前駆体を硬化させる工程と、
(c)目標厚さを有する共形パッシベーション膜が形成されるまで、(a)において前記液体前駆体の前記蒸気を導入する工程および(b)において前記或る量の前駆体を硬化させる工程を繰り返す工程と、
を含む、方法。
適用例24:
適用例21の方法であって、液体前駆体の前記蒸気は、液体供給システムを用いて前記プラズマチャンバ内に導入され、前記プラズマエッチングガスは、エッチングガス供給システムを用いて前記プラズマチャンバ内に導入され、前記液体供給システムおよび前記エッチングガス供給システムは、前記材料の前記第1エッチングおよび前記第2エッチング中に前記プラズマエッチングガスを導入し、前記ALP処理中に前記液体前駆体の前記蒸気を導入するように、コントローラによって制御されるマニホルドに接続されている、方法。
適用例25:
適用例23の方法であって、前記ALP処理中、工程(a)および(b)の実行後に、前記プラズマチャンバのパージが実行され、工程(a)および(b)が繰り返されるごとに、1回のALPサイクルが完了する、方法。
適用例26:
適用例25の方法であって、各ALPサイクルは、1つの単原子層を生成し、特定の目標厚さを有する共形膜が、特定の回数の前記ALPサイクルを実行することによって、異なる材料および異なるアスペクト比において実質的に同じ厚さおよび実質的に同じ質で形成されうる、方法。
適用例27:
適用例23の方法であって、前記ALP処理中、工程(a)および(b)が繰り返されるごとに、前記共形パッシベーション膜の1つの単原子層が形成され、前記共形パッシベーション膜の厚さは、前記1つの単原子層または複数の単原子層によって規定される、方法。

Claims (25)

  1. プラズマチャンバ内で基板をエッチングするための方法であって、
    前記プラズマチャンバ内で下部電極上に前記基板を受け入れる工程であって、前記基板は、フィーチャを形成するためにエッチングされる材料を有し、エッチングされる前記フィーチャの位置を規定するために、マスクが前記基板の上に提供されている、工程と、
    前記プラズマチャンバ内で、プラズマエッチング処理を用いて前記材料の第1エッチングを実行する工程であって、前記第1エッチングは、プラズマエッチングガスを用いて、前記材料内に第1深さまでフィーチャを形成する、工程と、
    前記プラズマチャンバ内で、前記マスクと、前記第1エッチング中に形成された前記フィーチャとの上に、共形パッシベーション膜を堆積させるために、原子層パッシベーション(ALP)処理を実行する工程であって、前記ALP処理は、
    (a)前記マスクおよび前記フィーチャを前駆体でコーティングするために、シリコンを含む前記前駆体の蒸気を前記プラズマチャンバ内に導入する工程と、
    (b)前記マスクおよび前記フィーチャの上にコーティングされた前記前駆体の存在下で、前記プラズマチャンバ内でプラズマを生成する工程であって、前記プラズマは、酸素ガスおよびRF電力を用いて生成され、前記プラズマは、前記前駆体を硬化させて前記共形パッシベーション第1単原子層を形成させる工程と、
    (c)前記共形パッシベーション膜の前記第1単原子層を前記前駆体でコーティングするために、シリコンを含む記前駆体の前記蒸気を前記プラズマチャンバに導入する工程と
    (d)第1単原子層の上にコーティングされた前記前駆体の存在下で、前記プラズマチャンバ内でプラズマを生成する工程であって、前記プラズマは、前記酸素ガスおよび前記RF電力を用いて生成され、前記プラズマは、前記前駆体を硬化させて前記共形パッシベーション膜の第2単原子層を形成させる工程と、を備え、
    前記前駆体の前記蒸気を導入する工程および前記プラズマを生成する工程は、前記プラズマエッチング処理を用いて前記材料の第2エッチングを実行する工程であって、前記第2エッチングは、プラズマエッチングガスを用いて、前記材料内に第2深さまでフィーチャを形成し、前記共形パッシベーション膜は、前記第2エッチング中に前記マスクと前記フィーチャの側壁とを保護するよう構成されている、工程の前に、第3単原子層またはより多くの単原子層を形成するために、前記共形パッシベーション膜が目標厚さを有するまで繰り返される、方法。
  2. 請求項1に記載の方法であって、前記共形パッシベーション膜は、a)最小限のクリティカルディメンションロス、b)異なる材料の間および異なるアスペクト比の間の最小限のCDローディング、もしくは、c)異なる材料の間および異なるアスペクト比の間の最小限のプロファイルローディング、のいずれかで、前記第2深さまで前記フィーチャをエッチングすることを可能にするよう構成されている、方法。
  3. 請求項1に記載の方法であって、シリコンを含む前記前駆体の前記蒸気は、液体供給システムを用いて前記プラズマチャンバ内に導入され、前記プラズマエッチングガスは、エッチングガス供給システムを用いて前記プラズマチャンバ内に導入され、前記液体供給システムおよび前記エッチングガス供給システムは、前記材料の前記第1エッチングおよび第2エッチング中に前記プラズマエッチングガスを導入し、前記ALP処理中に前記前駆体の前記蒸気を導入するように、コントローラによって制御されるマニホルドに接続されている、方法。
  4. 請求項1に記載の方法であって、前記ALP処理中、シリコンを含む前記前駆体の前記蒸気を導入する工程および前記前駆体の存在下で前記プラズマチャンバ内でプラズマを生成する程の実行後に、前記プラズマチャンバのパージが実行され、シリコンを含む前記前駆体の前記蒸気を導入する工程および前記前駆体の存在下で前記プラズマチャンバ内でプラズマを生成する程が繰り返されるごとに、1回のALPサイクルが完了する、方法。
  5. 請求項に記載の方法であって、各ALPサイクルは、1つの単原子層を生成し、特定の目標厚さを有する共形膜が、特定の回数の前記ALPサイクルを実行することによって形成されうる、方法。
  6. 請求項1に記載の方法であって、前記ALP処理中、シリコンを含む前記前駆体の前記蒸気を導入する工程および前記前駆体の存在下で前記プラズマチャンバ内でプラズマを生成する程が繰り返されるごとに、前記共形パッシベーション膜の1つの単原子層が形成され、前記共形パッシベーション膜の厚さは、前記1つの単原子層または複数の単原子層によって規定される、方法。
  7. 請求項1に記載の方法であって、さらに、
    前記第2エッチングの後に、1または複数回のさらなるエッチングを実行する工程を備え、
    それぞれのさらなるエッチングが実行される前に、それぞれの共形パッシベーション膜を形成するために、ALP処理が実行され、
    前記共形パッシベーション膜は、シリコンを含む前記前駆体の前記蒸気を導入する工程および前記前駆体の存在下で前記プラズマチャンバ内でプラズマを生成する程を複数回繰り返して前記共形パッシベーション膜の前記目標厚さに到達することによって規定される、方法。
  8. 請求項1に記載の方法であって、前記共形パッシベーション膜は、前記フィーチャの前記側壁の材料の有意な量を消費することなしに、前記フィーチャの前記側壁と前記マスクとの上に堆積される、方法。
  9. 請求項8に記載の方法であって、エッチングされる前記材料は、シリコン、シリコンゲルマニウム、または、ゲルマニウムで構成され、前記共形パッシベーション膜は、前記フィーチャの前記側壁の材料の有意な量を消費せず、異なる材料の上に実質的に同質のパッシベーションを形成する、方法。
  10. プラズマ処理システムであって、
    処理領域を含むチャンバと、
    前記チャンバ内で前記処理領域の下に配置された下部電極と、
    前記処理領域の上かつ前記下部電極の上方に配置された誘電体窓と、
    前記処理領域に高周波(RF)電力を供給するために前記誘電体窓の上方に配置されたコイルと、
    前記下部電極の上に配置された時に基板の材料の第1エッチングを実行してフィーチャを形成するために用いられる1または複数のガス源に接続されたエッチングガス供給システムであって、マニホルドに接続された出力を有する、エッチングガス供給システムと、
    液体前駆体源と、前記液体前駆体源に接続された液体流量コントローラと、前記液体流量コントローラに接続された蒸発器と、を備えた液体供給システムであって、前記液体供給システムは、前記マニホルドに接続された出力を有し、前記マニホルドは、コントローラによって制御される、液体供給システムと、
    を備え、
    前記コントローラは、前記第1エッチングを実行するために、前記エッチングガス供給システムを作動させるよう構成され、前記第1エッチングの後に原子層パッシベーション(ALP)処理を実行して、前記第1エッチング中に形成された前記フィーチャを共形パッシベーション膜でコーティングするために、少なくとも前記液体供給システムを作動させるよう構成され、前記ALP処理は、1または複数回完了され、各回に、前記共形パッシベーション膜の1つの単原子層が形成され、
    前記コントローラは、前記フィーチャの第2エッチングを実行するために、前記エッチングガス供給システムを作動させるよう構成され、前記共形パッシベーション膜は、前記第2エッチング中にマスクと前記フィーチャの側壁とを保護するよう構成されている、プラズマ処理システム。
  11. 請求項10に記載のプラズマ処理システムであって、前記共形パッシベーション膜は、a)最小限のクリティカルディメンションロス、b)異なる材料の間および異なるアスペクト比の間の最小限のCDローディング、もしくは、c)異なる材料の間および異なるアスペクト比の間の最小限のプロファイルローディング、のいずれかで、第2深さまで前記フィーチャをエッチングすることを可能にするよう構成されている、プラズマ処理システム。
  12. 請求項10に記載のプラズマ処理システムであって、前記ALP処理中に、前記コントローラは、前記液体流量コントローラおよび前記蒸発器を作動させ、次いで、前記蒸発器によって生成されて前記フィーチャ上に塗布された或る量の前駆体を硬化させるために、前記コイルに前記RF電力を印加するよう構成され、前記RF電力は、酸素ガスと共に印加される、プラズマ処理システム。
  13. 請求項10に記載のプラズマ処理システムであって、前記チャンバは、真空システムを備え、前記真空システムは、前記ALP処理が完了した各回の後に、前記コントローラによって作動される、プラズマ処理システム。
  14. 請求項10に記載のプラズマ処理システムであって、バイアス電力が、前記第1エッチングおよび第2エッチング中、ならびに、前記蒸発器によって生成されて前記フィーチャ上に塗布された或る量の前駆体の硬化中に、前記下部電極に結合され、前記バイアス電力は、前記第1エッチング、前記第2エッチング、および、前記ALP処理を処理するために前記コントローラに結合される、プラズマ処理システム。
  15. 請求項10に記載のプラズマ処理システムであって、インジェクタが、前記誘電体窓に配置され、前記インジェクタは、前記マニホルドの出力を前記チャンバに接続する経路を提供する、プラズマ処理システム。
  16. 請求項15に記載のプラズマ処理システムであって、1または複数のサイドインジェクタが、前記チャンバの側壁に配置され、前記1または複数のサイドインジェクタは、前記マニホルドの出力1または複数の経路に接続されている、プラズマ処理システム。
  17. 請求項10に記載のプラズマ処理システムであって、前記マニホルドは、前記第1エッチングおよび前記第2エッチング中に供給されるガスならびに前記ALP処理中に供給される蒸気を切り替えるための複数のバルブを備える、プラズマ処理システム。
  18. 請求項10に記載のプラズマ処理システムであって、前記第1エッチング、前記第2エッチング、および、前記ALP処理は、前記第2エッチング中に前記フィーチャの前記側壁を保護する前記共形パッシベーション膜を形成するために、前記チャンバから前記基板を取り出すことなしに、前記チャンバ内で実行される、プラズマ処理システム。
  19. プラズマチャンバ内で基板をエッチングするための方法であって、
    前記プラズマチャンバ内で下部電極上に前記基板を受け入れる工程であって、前記基板は、フィーチャを形成するためにエッチングされる材料を有し、エッチングされる前記フィーチャの位置を規定するために、マスクが前記基板の上に提供されている、工程と、
    前記プラズマチャンバ内で、プラズマエッチング処理を用いて前記材料の第1エッチングを実行する工程であって、前記第1エッチングは、プラズマエッチングガスを用いて、前記材料内に第1深さまでフィーチャを形成する、工程と、
    記プラズマチャンバ内で、前記マスクと、前記第1エッチング中に形成された前記フィーチャとの上に、共形パッシベーション膜を堆積させるために、原子層パッシベーション(ALP)処理を実行する工程であって、前記ALP処理は
    (a)前記フィーチャおよび前記マスクを前駆体でコーティングするために、シリコンを含む前記前駆体の蒸気を前記プラズマチャンバに導入する工程と、
    (b)前記プラズマチャンバ内でO 2 プラズマフラッシュ処理を用いる工程であって、前記O 2 プラズマフラッシュ処理は、前記フィーチャおよび前記マスクの上にコーティングされた前記前駆体の存在下で、前記プラズマチャンバ内でプラズマを生成する工程を含み、前記プラズマは、酸素ガスおよびRF電力を用いて生成され、前記プラズマは、前記前駆体を硬化させて前記共形パッシベーション膜の第1単原子層を形成させる工程と、
    (c)前記共形パッシベーション膜の前記第1単原子層を前記前駆体でコーティングするために、シリコンを含む前記前駆体の前記蒸気を前記プラズマチャンバに導入する工程と、
    (d)前記プラズマチャンバ内でO 2 プラズマフラッシュ処理を用いる工程であって、前記O 2 プラズマフラッシュ処理は、前記共形パッシベーション膜の前記第1単原子層の上にコーティングされた前記前駆体の存在下で、前記プラズマチャンバ内でプラズマを生成する工程を含み、前記プラズマは、酸素ガスおよびRF電力を用いて生成され、前記プラズマは、前記前駆体を硬化させて前記共形パッシベーション膜の第2単原子層を形成させる工程と、を含む工程と、
    前記プラズマチャンバ内で、前記プラズマエッチング処理を用いて前記材料内に第2深さまで前記フィーチャを形成する前記材料の第2エッチングを実行する工程であって、前記共形パッシベーション膜は、前記第2エッチング中に前記マスクと前記フィーチャの側壁とを保護するよう構成されている、工程と、
    を備える、方法。
  20. 請求項19に記載の方法であって、前記共形パッシベーション膜は、a)最小限のクリティカルディメンションロス、b)異なる材料の間および異なるアスペクト比の間の最小限のCDローディング、もしくは、c)異なる材料の間および異なるアスペクト比の間の最小限のプロファイルローディング、のいずれかで、前記第2深さまで前記フィーチャをエッチングすることを可能にするよう構成されている、方法。
  21. 請求項19に記載の方法であって、前記ALP処理は、さらに、
    )目標厚さを有する共形パッシベーション膜が形成されるまで、シリコンを含む記前駆体の前記蒸気を導入する工程および前記O 2 プラズマフラッシュ処理用いる工程を繰り返す工程と、
    を含む、方法。
  22. 請求項19に記載の方法であって、シリコンを含む前駆体の前記蒸気は、液体供給システムを用いて前記プラズマチャンバ内に導入され、前記プラズマエッチングガスは、エッチングガス供給システムを用いて前記プラズマチャンバ内に導入され、前記液体供給システムおよび前記エッチングガス供給システムは、前記材料の前記第1エッチングおよび前記第2エッチング中に前記プラズマエッチングガスを導入し、前記ALP処理中にシリコンを含む記前駆体の前記蒸気を導入するように、コントローラによって制御されるマニホルドに接続されている、方法。
  23. 請求項21に記載の方法であって、前記ALP処理中、シリコンを含む前記前駆体の前記蒸気を導入する工程および前記O 2 プラズマフラッシュ処理を用いる程の実行後に、前記プラズマチャンバのパージが実行され、シリコンを含む前記前駆体の前記蒸気を導入する工程および前記O 2 プラズマフラッシュ処理を用いる程が繰り返されるごとに、1回のALPサイクルが完了する、方法。
  24. 請求項23に記載の方法であって、各ALPサイクルは、1つの単原子層を生成し、特定の目標厚さを有する共形膜が、特定の回数の前記ALPサイクルを実行することによって、異なる材料および異なるアスペクト比において実質的に同じ厚さおよび実質的に同じ質で形成されうる、方法。
  25. 請求項21に記載の方法であって、前記ALP処理中、シリコンを含む前記前駆体の前記蒸気を導入する工程および前記O 2 プラズマフラッシュ処理を用いる程が繰り返されるごとに、前記共形パッシベーション膜の1つの単原子層が形成され、前記共形パッシベーション膜の厚さは、前記1つの単原子層または複数の単原子層によって規定される、方法。
JP2020505880A 2017-08-04 2018-07-17 Tcpエッチングチャンバ内での統合原子層パッシベーションおよびインサイチュエッチング-alp方法 Active JP7391830B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/669,871 2017-08-04
US15/669,871 US10950454B2 (en) 2017-08-04 2017-08-04 Integrated atomic layer passivation in TCP etch chamber and in-situ etch-ALP method
PCT/US2018/042560 WO2019027672A1 (en) 2017-08-04 2018-07-17 INTEGRATED ATOMIC LAYER PASSIVATION IN TCP ETCHING CHAMBER AND ALP IN SITU ETCHING METHOD

Publications (3)

Publication Number Publication Date
JP2020529739A JP2020529739A (ja) 2020-10-08
JP2020529739A5 true JP2020529739A5 (ja) 2021-09-30
JP7391830B2 JP7391830B2 (ja) 2023-12-05

Family

ID=65229945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020505880A Active JP7391830B2 (ja) 2017-08-04 2018-07-17 Tcpエッチングチャンバ内での統合原子層パッシベーションおよびインサイチュエッチング-alp方法

Country Status (6)

Country Link
US (2) US10950454B2 (ja)
JP (1) JP7391830B2 (ja)
KR (2) KR20240104224A (ja)
CN (1) CN110998805B (ja)
TW (1) TWI759516B (ja)
WO (1) WO2019027672A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020069206A1 (en) 2018-09-28 2020-04-02 Lam Research Corporation Vacuum pump protection against deposition byproduct buildup
JP7330078B2 (ja) * 2019-11-25 2023-08-21 東京エレクトロン株式会社 エッチング方法およびエッチング装置
TWI714366B (zh) * 2019-11-26 2020-12-21 聚昌科技股份有限公司 線圈垂直位置可動態調整之蝕刻機結構
US20210381107A1 (en) * 2020-06-03 2021-12-09 Micron Technology, Inc. Material deposition systems, and related methods and microelectronic devices
CN111584411A (zh) * 2020-06-11 2020-08-25 中国科学院微电子研究所 半导体加工设备、沉积钝化层方法及pram制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140208A (en) * 1999-02-05 2000-10-31 International Business Machines Corporation Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
JP2004327606A (ja) * 2003-04-23 2004-11-18 Denso Corp ドライエッチング方法
WO2007042797A1 (en) * 2005-10-11 2007-04-19 Aviza Technology Limited Positive displacement pumping chamber
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
US20100062149A1 (en) * 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
EP2362411A1 (en) * 2010-02-26 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for reactive ion etching
US8562785B2 (en) * 2011-05-31 2013-10-22 Lam Research Corporation Gas distribution showerhead for inductively coupled plasma etch reactor
US9230825B2 (en) * 2012-10-29 2016-01-05 Lam Research Corporation Method of tungsten etching
US9378971B1 (en) * 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10937634B2 (en) * 2013-10-04 2021-03-02 Lam Research Corporation Tunable upper plasma-exclusion-zone ring for a bevel etcher
WO2015143371A1 (en) * 2014-03-21 2015-09-24 Brookhaven Science Associates, Llc Hole blocking, electron transporting and window layer for optimized cuin(1-x)ga(x)se2 solar cells
US9704973B2 (en) 2014-04-01 2017-07-11 Globalfoundries Inc. Methods of forming fins for FinFET semiconductor devices and the selective removal of such fins
US9711365B2 (en) * 2014-05-02 2017-07-18 International Business Machines Corporation Etch rate enhancement for a silicon etch process through etch chamber pretreatment
US9431297B2 (en) 2014-10-01 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure for a semiconductor device
GB201420366D0 (en) * 2014-11-17 2014-12-31 Univ Liverpool Dielectric barrier layer
US9997373B2 (en) 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10170324B2 (en) * 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9934956B2 (en) 2015-07-27 2018-04-03 Lam Research Corporation Time multiplexed chemical delivery system
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US10283348B2 (en) * 2016-01-20 2019-05-07 Versum Materials Us, Llc High temperature atomic layer deposition of silicon-containing films
US10074543B2 (en) * 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications

Similar Documents

Publication Publication Date Title
JP2020529739A5 (ja)
US10494715B2 (en) Atomic layer clean for removal of photoresist patterning scum
JP6537473B2 (ja) 被処理体を処理する方法
KR102309936B1 (ko) 피처리체를 처리하는 방법
JP6366454B2 (ja) 被処理体を処理する方法
US10763123B2 (en) Method for processing workpiece
JP7061653B2 (ja) 被処理体を処理する方法
KR102623770B1 (ko) 성막 방법
US9330935B2 (en) Plasma etching method and plasma etching apparatus
JP2012033833A (ja) プラズマ処理方法及びプラズマ処理装置
KR102461750B1 (ko) 피처리체를 처리하는 방법
US11823903B2 (en) Method for processing workpiece
KR20190077238A (ko) 성막 방법
US9257299B2 (en) Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
KR102531901B1 (ko) 피처리체를 처리하는 방법
US10991594B2 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
TWI829787B (zh) 被處理體之電漿蝕刻方法及電漿蝕刻裝置
US9721766B2 (en) Method for processing target object
CN109659228B (zh) 图案形成方法和衬底蚀刻方法
KR20070078007A (ko) 박막 증착 장치의 운영 방법
KR101776848B1 (ko) 원자층 식각 장비 및 이를 이용한 원자층 식각 방법
TW202031921A (zh) 使用介穩活化自由基物種的原子層處理製程
KR20240047769A (ko) 가스 펄싱을 이용한 원자층 식각 방법
KR20030010324A (ko) 산소 플라즈마 전처리 공정을 구비하는 반도체 소자의제조 방법