KR20030010324A - 산소 플라즈마 전처리 공정을 구비하는 반도체 소자의제조 방법 - Google Patents

산소 플라즈마 전처리 공정을 구비하는 반도체 소자의제조 방법 Download PDF

Info

Publication number
KR20030010324A
KR20030010324A KR1020010045224A KR20010045224A KR20030010324A KR 20030010324 A KR20030010324 A KR 20030010324A KR 1020010045224 A KR1020010045224 A KR 1020010045224A KR 20010045224 A KR20010045224 A KR 20010045224A KR 20030010324 A KR20030010324 A KR 20030010324A
Authority
KR
South Korea
Prior art keywords
film
oxygen plasma
semiconductor device
silicon
photoresist pattern
Prior art date
Application number
KR1020010045224A
Other languages
English (en)
Inventor
정우찬
정영교
박종왕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010045224A priority Critical patent/KR20030010324A/ko
Publication of KR20030010324A publication Critical patent/KR20030010324A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

고밀도 플라즈마를 이용한 반도체 소자 제조 장치에서 실시되는 산소 플라즈마 전처리 공정에 의해 원하는 임게 치수의 패턴을 구비하는 반도체 소자를 제조한다. 먼저, 실리콘을 구성 원소로 하는 막을 표면에 구비하는 반도체 기판이 로딩되어 있는 고밀도 플라즈마를 이용한 반도체 제조 장치에 반응 가스로 산소 가스를 공급하고 바이어스 파워는 인가하지 않고 소오스 파워만 인가하여 산소 플라즈마를 형성하여 상기 실리콘을 구성 원소로 하는 막 표면에 상기 산소 플라즈마를 처리한다. 이어서, 사진 식각 공정으로 상기 패터닝 대상막을 패터닝한다.

Description

산소 플라즈마 전처리 공정을 구비하는 반도체 소자의 제조 방법 {Fabrication method for semiconductor device including oxygen plasma pre-treatment process}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 구체적으로, 고밀도 플라즈마 장치에서 행해지는 산소 플라즈마 전처리 공정을 구비하는 반도체 소자의 제조 방법에 관한 것이다.
포토레지스트 패턴이 이상적인 수직 프로파일을 지니지 못하고, 패터닝 대상막(1)상에 형성된 포토레지스트 패턴(2)의 단면이 하부로(도 1a) 또는 상부로(도1b) 테이퍼질 경우, 이를 이용하여 식각 공정을 진행하게 되면 이와 같은 테이퍼 형태가 패터닝 공정시 그대로 하부 패터닝 대상막(1)에 전사되게 되어 패턴의 임계 치수(critical dimension)에 상당한 변동을 가져오게 된다.
현재까지 알려진 바로는 패터닝 대상막(1)이 실리콘을 구성 원소로 하는 막인 경우 패터닝 대상막(1) 표면에 노출되어 있는 비결합손(dangling bond)이 포토레지스트막과 상호 반응하여 테이퍼 현상을 일으키는 것으로 알려져 있다.
이와 같은 테이퍼 현상에 따른 임계 치수의 변동은 소자의 불량을 유발하게 되고, 반도체 소자가 고집적화되면 될수록 더욱 심각한 불량의 원인이 된다.
따라서, 소자의 고집적화에 따라 이상적인 수직 프로파일의 포토레지스트 패턴을 형성할 수 있는 방법에 대한 요구가 증대되고 있다.
본 발명이 이루고자 하는 과제는 이상적인 수직 프로파일의 포토레지스트 패턴을 형성하여 정확한 임계 치수의 패턴을 형성할 수 있는 반도체 소자의 제조 방법을 제공하고자 하는 것이다.
도 1a 및 도 1b는 종래 기술에 의하여 제조된 포토레지스트 패턴을 도시한 단면도들이다.
도 2는 본 발명의 일 실시예에 사용되는 고밀도 플라즈마 장치의 단면도이다.
도 3 내지 도 5는 본 발명의 일 실시예에 의한 반도체 소자의 제조 공정을 나타내는 단면도들이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 방법은 실리콘을 구성 원소로 포함하는 패터닝 대상막에 대해서 사진 식각 공정을 실시하기 전에 산소 플라즈마 처리 공정을 실시한다. 특히 산소 플라즈마 처리 공정을 고밀도 플라즈마를 이용하는 반도체 소자 제조 장치를 이용하여 실시한다. 먼저, 실리콘을 구성 원소로 하는 막을 표면에 구비하는 반도체 기판이 로딩되어 있는 고밀도 플라즈마를 이용하는 반도체 소자 제조 장치에 반응 가스로 산소 가스를 공급하고 바이어스 파워는 인가하지 않고 소오스 파워만 인가하여 산소 플라즈마를 형성하여 상기 실리콘을 구성 원소로 하는 막 표면에 상기 산소 플라즈마를 처리한다. 이어서, 통상의 사진 식각 공정으로 상기 패터닝 대상막을 패터닝한다.
실리콘을 구성 원소로 하는 막은 실리콘 산화막, 실리콘 질화막 또는 실리콘산질화막(SiON)이고, 실리콘을 구성 원소로 하는 막은 상기 고밀도 플라즈마를 이용하는 반도체 소자 제조 장치에서 인-시츄로 형성된 막인 것이 바람직하다.
산소 플라즈마 처리시, 산소 가스는 10 내지 500 sccm 의 유량으로 공급되고, 소오스 파워는 100 KHz 내지 1000 KHz 의 주파수를 갖는 5000 W 이하의 파워인 것이 바람직하다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
반도체 소자를 완성하기까지는 수 회에 걸쳐 사진 식각 공정이 수행된다. 따라서, 본 발명은 패터닝될 대상막이 실리콘을 구성 원소로 하는 막인 모든 사진 식각 공정에 적용된다. 즉, 실리콘을 구성 원소로 하는 막 상에 포토레지스트막을 형성하기 전에 산소 플라즈마를 처리하되, 산소 플라즈마 처리를 고밀도 플라즈마를 이용하는 반도체 소자 제조 장치를 사용하여 실시한다.
도 2는 본 발명에 따른 산소 플라즈마 전 처리 공정이 행해지는 고밀도 플라즈마를 이용하는 반도체 소자 제조 장치의 개략도이다.
도 2를 참조하면, 고밀도 플라즈마를 이용하는 반도체 소자 제조 장치는 반도체 기판(100)을 올려놓을 수 있는 기판 지지대(101)를 갖는 반응챔버(10)와, 이 기판 지지대(101)와 대응하여 반응챔버(10) 내의 일측에 마련된 가스공급부(103)와 반응챔버(10)에 교류 주파수를 가진 파워를 인가하는 교류 주파수 파워 발생기(20)를 포함하고 있다. 이 때 교류 주파수 파워 발생기(20)는 저주파수 파워 발생기(LF: 20a)와 고주파수 파워 발생기(HF: 20b)로 구성된다. 저주파수 파워 발생기(20a)는 반응챔버(10) 내에 플라즈마를 발생시키기 위한 소오스 파워로 작용하며, 반도체 기판(100)과 대응하여 상부에 위치한 반응챔버(10)의 상부벽(10a)에 인가된다. 고주파수 파워 발생기(20b)는 바이어스 파워로 작용하며, 반도체 기판(100)을 지지하고 있는 하부의 기판 지지대(101)에 인가된다. 저주파수 파워 발생기(20a)는 100 KHz 내지 1000 KHz 의 저주파수를 인가하고, 고주파수 파워 발생기(HF)는 13.56MHz의 RF(Radio Frequency)를 발생시킨다. 반응챔버(10)의 상부벽(10a)에 걸리는 저주파수 파워는 5000W 이하이고, 기판 지지대(101)에 인가되는 고주파수 파워는 500W 내지 1500W 정도이다.
한편, 반응챔버(10)의 외부에는 가스공급부(103)에 반응가스와 분위기가스를 공급해주는 가스공급장치(30)가 마련되어 있고, 반응챔버(10)의 일측에는 반응챔버(10)의 내부 압력을 저압으로 유지시킬 수 있도록 진공펌프를 포함하는 진공장치(40)가 연결되어 있다.
도 2에 도시되어 있는 고밀도 플라즈마를 이용하는 반도체 소자 제조 장치는 종전에는 산화막 또는 질화막의 증착 장치 및 스퍼터 식각 장치로 사용되어 왔다.
그런데, 본 발명에서는 증착 또는 스퍼터 식각 장치로 사용되던 장치를 정교하게 조절함으로써 실리콘을 구성 원소로 포함하는 패터닝 대상막을 손상시키지 않으면서 대상막 표면에 노출되어 있는 비결합손(dangling bond)을 제거하거나 박막 상태의 산화막으로 전환시켜 후속 공정에서 형성되는 포토레지스트막과의 상호 작용을 방지하기 위한 산소 플라즈마 전처리 공정을 실시한다. 실리콘을 구성 원소로 포함하는 패터닝 대상막으로는 실리콘 산화막, 실리콘 질화막 또는 실리콘산질화막등을 예로 들 수 있다.
산소 플라즈마 전처리 공정을 도 2와 도 3을 참조하여 설명한다. 도 2에 도시되어 있는 장치의 기판 지지대(101) 위에, 실리콘을 구성 원소로 하는 패터닝 대상막(310)이 형성되어 있는 반도체 기판(300)(도 3 참고)이 로딩되어 있는 시점에서부터 산소 플라즈마 전처리 공정이 시작된다.
상기 실리콘을 구성 원소로 하는 패터닝 대상막(310)은 상기 산소 플라즈마 전처리 공정과 상기 고밀도 플라즈마를 이용하는 반도체 소자 제조 장치에서 인-시츄로 형성되는 것이 바람직하다. 따라서 산소 플라즈마 전처리 공정을 설명하기 전에 실리콘을 구성 원소로 하는 패터닝 대상막(310)을 형성하는 단계를 먼저 간단히 설명한다. 패터닝 대상막(310)으로 실리콘 산화막을 예로 들어 설명한다. 소정의 공정을 통해 하부 구조물들(미도시)이 형성되어 있는 반도체 기판(300)을 상기 장치의 기판 지지대(도 2의 101) 위에 로딩한 후, 가스 공급 장치(30)와 연결되어 있는 밸브를 모두 열어서 실란(SiH4) 가스, 산소(O2) 가스 및 헬륨(He)가스를 모두 공급한다. 이어서, 반응챔버(10)의 상부벽(10a)에 저주파 소오스 파워(20a)를, 기판 지지대(101)에 고주파 바이어스 파워(20b)를 인가하면, 반응 챔버(10)내에서 글로벌 방전(global discharge)이 일어나서, 실란과 산소가 플라즈마화되어 기판(300) 표면에 증착하게 된다. 헬륨은 증착 반응에 직접 참여하지는 않으나 반응 가스들을 반응 챔버(10)내로 운반하는 캐리어 가스 역할을 하고 반응 챔버(10)내에서 글로벌 방전시 주변의 반응가스들과 전자를 주고받으면서 플라즈마화되어 이동하면서 충돌 횟수를 증가시킴으로써 고밀도의 플라즈마를 형성하는데 중요한 매개적 역할을 한다. 반응 가스와 인가되는 주파수 및 전력은 실리콘 산화막의 증착 속도에 따라 조절한다. 이렇게 하여 실리콘 산화막(310) 형성 공정이 완료되면, 가스 공급 장치(30)의 밸브를 모두 잠그어 가스의 공급을 중단하고, 챔버(10) 내의 산화막 증착 공정에 참여했던 플라즈마들을 배기장치(미도시)를 사용하여 모두 챔버(10) 외부로 펌핑하여 제거한다.
이어서, 산소 플라즈마 전처리 공정을 실시한다. 앞서도 설명한 바와 같이, 산소 플라즈마 전처리 공정은 실리콘을 구성원소로 하는 패터닝 대상막(310)을 형성한 상기 고밀도 플라즈마를 이용한 반도체 제조 장치에서 인-시츄로 실시하는 것이 바람직하다. 먼저, 실리콘을 구성 원소로 하는 패터닝 대상막(310)이 형성되어 있는 기판(300)이 로딩되어 있는 반응 챔버(10) 내의 일측에 마련된 가스 공급부(103)로 산소 가스만 공급한다. 가스 공급 장치(30) 중, 산소 가스 저장부와연결된 공급관의 밸브만 열고 기타 다른 가스(실란 및 헬륨) 저장부와 연결된 공급관의 밸브는 차단시켜서 반응 챔버(10) 내로 산소 가스만 공급한다. 산소 가스는 10 내지 500 sccm의 유량으로 공급한다.
이어서, 교류 주파수 파워 발생기(20)중 저주파수 파워 발생기(LF: 20a)만 작동시켜 저주파수 파워만 반응챔버(10)의 상부벽(10a)에 인가하고 고주파수 파워 발생기(HF: 20b)는 차단시켜 고주파수 파워는 인가하지 않는다. 저주파수 파워는 100 KHz 내지 1000 KHz 의 저주파를 5000W 이하의 파워로 바람직하기로는 3500W 내지 5000W의 파워로 인가한다.
그 결과 반응챔버(10) 내에 산소 플라즈마가 형성되고 이 산소 플라즈마가 패터닝 대상막(310) 표면에 노출되어 있는 실리콘 비결합손(dangling bond)의 일부는 제거하고 일부는 실리콘과 반응하여 박막 상태의 산화막을 형성하게 된다.
본 공정은 패터닝 대상막(310) 표면에 손상을 주지 않고 종래에 알려져 있던 산소 플라즈마 장치에 비해 패터닝 대상막(310) 표면이 전혀 오염되지 않는 청정(clean) 공정으로 진행된다.
산소 플라즈마 전처리시 산소 가스만 사용하고, 고주파수 파워인 바이어스 파워는 인가하지 않는 것이 중요한데, 이는 다음의 실험결과를 통해서 확인되었다. 자연산화막이 20Å 두께로 형성되어 있는 반도체 기판상에 하기 표 1의 조건으로 산소 플라즈마 처리 공정을 실시하였다. 그 결과 하기 표 1에 기재되어 있는 바와 같이 바이어스 파워의 값이 증가할수록 산소 플라즈마 처리에 의해 산화막이 형성되기 보다는 오히려 자연산화막이 식각되었음을 알 수 있었다.
SiH4(sccm) 02(sccm) He (sccm) 저주파수 파워(W) 고주파수 파워(W) 산화막 두께(Å)
0 200 0 4250 0 65
100 14.5
200 8.6
300 -2
400 -12.7
500 -14.3
*산화막 두께에서 (-) 는 자연산화막이 식각되었음을 나타낸다.
산소 플라즈마 전처리 공정이 완료된 기판은 상기 챔버(10)로부터 언로딩한 뒤 통상적인 사진 식각 공정을 거친다. 즉, 산소 플라즈마 전처리 공정이 완료된 기판 상에 포토레지스트막을 도포한 뒤 노광 및 현상을 거쳐 도 4에 도시된 바와 같은 포토레지스트패턴(320)을 형성한다. 산소 플라즈마 전처리 공정을 거쳤기 때문에 이상적인 수직한 프로파일을 지닌 포토레지스트패턴(320)이 형성된다. 이 포토레지스트패턴(320)을 사용하여 하부 패터닝 대상막(310)을 식각하면 정확한 임계 치수를 지니는 패턴(310P)이 형성된다. 마지막으로 포토레지스트 패턴(320)을 제거하여 패턴 형성을 완성한다.(도 5)
본 발명에 따르면, 사진 식각 공정을 진행하기 전에 패터닝 대상막 표면에 산소 플라즈마 처리 공정을 실시한다. 특히 산소 플라즈마 처리 공정을 고밀도 플라즈마를 이용하는 반도체 제조 장치를 사용하여 실시하므로 패터닝 대상막 표면에 손상을 주지 않으면서 청정 공정으로 진행할 수 있다. 또, 패터닝 대상막 형성 공정과 산소 플라즈마 처리 공정을 동일한 고밀도 플라즈마 처리 장치를 사용하여인-시츄로 실시할 수 있으므로 공정 조절이 용이한 장점이 있다.

Claims (4)

  1. 실리콘을 구성 원소로 하는 막을 표면에 구비하는 반도체 기판이 로딩되어 있는 고밀도 플라즈마를 이용하는 반도체 소자 제조 장치에 반응 가스로 산소 가스를 공급하고 바이어스 파워는 인가하지 않고 소오스 파워만 인가하여 산소 플라즈마를 형성하여 상기 실리콘을 구성 원소로 하는 막 표면에 상기 산소 플라즈마를 처리하는 단계; 및
    상기 산소 플라즈마 처리된 막 위에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 사용하여 상기 실리콘을 구성 원소로 하는 막을 패터닝하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 실리콘을 구성 원소로 하는 막은 실리콘 산화막, 실리콘 질화막 또는 실리콘산질화막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 실리콘을 구성 원소로 하는 막은 상기 고밀도 플라즈마를 이용하는 반도체 소자 제조 장치에서 인-시츄로 형성된 막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항에 있어서, 상기 산소 가스는 10 내지 500 sccm 의 유량으로 공급되고, 상기 소오스 파워는 100 KHz 내지 1000 KHz 의 주파수를 갖는 5000 W 이하의 파워인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020010045224A 2001-07-26 2001-07-26 산소 플라즈마 전처리 공정을 구비하는 반도체 소자의제조 방법 KR20030010324A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010045224A KR20030010324A (ko) 2001-07-26 2001-07-26 산소 플라즈마 전처리 공정을 구비하는 반도체 소자의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010045224A KR20030010324A (ko) 2001-07-26 2001-07-26 산소 플라즈마 전처리 공정을 구비하는 반도체 소자의제조 방법

Publications (1)

Publication Number Publication Date
KR20030010324A true KR20030010324A (ko) 2003-02-05

Family

ID=27716831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010045224A KR20030010324A (ko) 2001-07-26 2001-07-26 산소 플라즈마 전처리 공정을 구비하는 반도체 소자의제조 방법

Country Status (1)

Country Link
KR (1) KR20030010324A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037491B1 (ko) * 2003-12-19 2011-05-26 주식회사 하이닉스반도체 반도체소자의 3층 레지스트 패턴 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267835A (ja) * 1993-03-12 1994-09-22 Seiko Instr Inc 薄膜のパターニング方法
KR980003884A (ko) * 1996-06-24 1998-03-30 김주용 레지스트 패턴 형성방법
KR0137985B1 (ko) * 1994-06-15 1998-04-28 김주용 미세패턴 형성방법
KR20010063778A (ko) * 1999-12-24 2001-07-09 박종섭 스컴제거방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267835A (ja) * 1993-03-12 1994-09-22 Seiko Instr Inc 薄膜のパターニング方法
KR0137985B1 (ko) * 1994-06-15 1998-04-28 김주용 미세패턴 형성방법
KR980003884A (ko) * 1996-06-24 1998-03-30 김주용 레지스트 패턴 형성방법
KR20010063778A (ko) * 1999-12-24 2001-07-09 박종섭 스컴제거방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037491B1 (ko) * 2003-12-19 2011-05-26 주식회사 하이닉스반도체 반도체소자의 3층 레지스트 패턴 형성방법

Similar Documents

Publication Publication Date Title
US6069092A (en) Dry etching method and semiconductor device fabrication method
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
US20200381263A1 (en) Method of processing target object
EP3007205B1 (en) Workpiece processing method
US7056830B2 (en) Method for plasma etching a dielectric layer
JP6366454B2 (ja) 被処理体を処理する方法
JP2006203035A (ja) プラズマエッチング方法
JP5486883B2 (ja) 被処理体の処理方法
JP7447093B2 (ja) 準安定活性ラジカル種を使用する原子層処置プロセス
TW201732892A (zh) 在氫電漿處理之表面上使用摻雜物氣體之保形摻雜
JP2023530299A (ja) 金属含有フォトレジスト堆積のための表面改質
TWI713486B (zh) 蝕刻方法（二）
US10991594B2 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
JP2010016213A (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP2015070232A (ja) 半導体装置の製造方法及び半導体製造装置
KR20030010324A (ko) 산소 플라즈마 전처리 공정을 구비하는 반도체 소자의제조 방법
TWI822918B (zh) 電漿處理方法及電漿處理裝置
KR100458851B1 (ko) 반도체소자의소자분리방법
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
KR20210095170A (ko) 기판 처리 방법 및 기판 처리 시스템
WO2005024922A1 (en) A method of forming a teos cap layer at low temperature and reduced deposition rate
KR100329787B1 (ko) 반도체 소자의 감광막 제거방법
US11658038B2 (en) Method for dry etching silicon carbide films for resist underlayer applications
TWI837338B (zh) 基板處理方法及基板處理裝置
US11201063B2 (en) Substrate processing method and substrate processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee