KR100458851B1 - 반도체소자의소자분리방법 - Google Patents
반도체소자의소자분리방법 Download PDFInfo
- Publication number
- KR100458851B1 KR100458851B1 KR1019970044614A KR19970044614A KR100458851B1 KR 100458851 B1 KR100458851 B1 KR 100458851B1 KR 1019970044614 A KR1019970044614 A KR 1019970044614A KR 19970044614 A KR19970044614 A KR 19970044614A KR 100458851 B1 KR100458851 B1 KR 100458851B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- gas
- nitride film
- oxide film
- wafer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 단일 플라즈마 화학 증착(PECVD) 장치를 이용하여 여러 웨이퍼 공정을 하나의 플라즈마 화학 증착 장치에서 연속적으로 진행하여 이물질 침입, 웨이퍼 레벨의 휨 현상, 및 스트레스를 방지하는 반도체 소자의 소자분리방법을 제공한다.
소자의 소자분리 공정에서, 패드 질화막의 증착 및 질화막의 표면 산소 플라즈마 처리를 단일 플라즈마 화학 증착(PECVD) 장치를 이용한다. 또한, 패드산 화막형성 전 벌크 웨이퍼 표면에 존재하는 자연 산화막의 제거를 동일 장치에서 수소기체 원거리 플라즈마를 이용하여 제거하고 난 후 패드 산화막을 증착한다. 패드 산화막 증착이 끝난 후 웨이퍼는 그 위치에서 질화막 증착 기체로 바뀌고 플라즈마가 켜져서 원하는 두께의 실리콘 질화막이 생성되고, 패드 질화막 증착이 완료된 다음, 다시 플라즈마 처리용 기체인 산소나 N2O기체로 다시 반응실이 채워져 플라즈마처리가 진행되어 패드 질화막의 표면이 산화된 상태에서 공정용 웨이퍼는 장치 밖으로 나오게 된다. 이렇게 되면, 전면 증착되는 플라즈마 화학 증착 특성 상 후면 박막에 의한 웨이퍼 휨이 제거된다.
Description
본 발명은 반도체소자의 분리방법에 관한 것으로, 특히 CVD에 의한 패드 산화막 및 패드 질화막 증착 및 플라즈마 표면처리 등의 여러 웨이퍼 공정을 하나의 플라즈마 화학 증착 장치에서 연속적으로 진행하여 박막의 접착력 증대 및 스트레스를 완화시킬 수 있는 반도체 소자의 소자분리방법에 관한 것이다.
기존의 패드 산화막(4)과 패드 질화막(5)에 의한 소자의 소자분리기술은 다음과 같이 설명한다.
도 1 은 웨이퍼(3) 상에 박막을 증착할 때 사용되는 퍼니스를 도시한 개략도로서, 석영튜브(2) 내에 웨이퍼(3)가 형성되고 상기 석영튜브(2)의 외측에 히터(1)가 구비된 것이다.
도 2A 및 도 2B 내지 도 5 는 종래기술에 따른 반도체소자의 소자분리 방법을 도시한 단면도이다.
도 2A를 참조하면, 웨이퍼(3) 상의 자연 산화막 혹은 표면 이물질 제거를 위한 클리닝 ( CLEANING ) 장치에서 클리닝을 한다.
상기 웨이퍼(3) 상에 수 십~수 백Å 정도의 패드 산화막(4)과 수 백~수 천Å정도의 패드 질화막(5)을 형성하되, 각각 열적 산화공정과 CVD 공정으로 증착한다.
이때, 상기 패드산화막(4) 및 패드질화막(5)은 웨이퍼(3) 양면에 존재하게 된다.
또한, 반응로에서 CVD 특성에 따라 단일박막 증착 후 후속 장치에 들어가기까지는 공정용 웨이퍼(3)가 외부에 노출되므로, 소자 제조공정 중 게이트 산화막(4) 공정 이전의 초기 단계서부터 웨이퍼(3) 표면에 이물질에 의한 오염이 심해진다는 단점이 있다.
그 다음, 상기 패드질화막(5) 상부에 감광막패턴(6)을 형성한다.
이때, 상기 감광막패턴(6)은 Deep-UV용 감광막을 이용한 Deep-UV 노광 공정인 경우 Deep-UV용 감광막의 산성(ACID)성분과 Si-N 혹은 N-H 결합을 다량으로 함유하는 박막 사이의 상호작용에 의해, 감광된 부분에 원하지 않는 스컴(scum)이나 테일 ( tail ) 형태로 감광막 찌꺼기(7)가 남게 된다.
최근에는, 상기 감광막 찌꺼기(7)를 완전히 제거하기 위하여, 노광공정 전에 산소 혹은 N2O 기체 등의 산소를 포함한 플라즈마를 이용하여 질화막(5) 표면의 수십 Å정도를 산화시키고 노광공정을 실시함으로써 도 2B와 같은 깨끗한 감광막 패턴(6)을 얻는다.
도 3를 참조하면, 상기 감광막 패턴(6)을 마스크로 하여 상기 패드 질화막(5)과 패드 산화막(4) 식각하고 상기 감광막패턴(6)을 제거한다.
이로 인하여, 소자분리 산화막이 형성될 부분의 웨이퍼(3) 상부가 노출된다.
도 4를 참조하면, 상기 도 3 의 공정후 웨이퍼(3) 관점에서 보면, 도 4와 같이, 웨이퍼(3) 양면은 패터닝에 의해 웨이퍼(3) 전체 면적에 대하여 패드산화막(4)/패드질화막(5) 적층이 실리콘에 접촉하는 면적비율이 약 20~90%(패턴 밀도에 따라 다름)정도이고 벌크(BULK) 실리콘/ 패드산화막(4)/패드질화막(5) 구조의 패턴은 각각 분리되어 있는 것과는 달리, 웨이퍼 후면은 증착시와 동일하게 전체 웨이퍼 표면에 패드산화막(4)/패드질화막(5)의 적층구조가 존재하게 된다.
이러한 웨이퍼(3) 앞면과 후면의 패드산화막(4)/패드질화막(5)의 밀도의 차이는 웨이퍼(3)에 스트레스(STRESS)를 유발시켜, 웨이퍼 레벨의 휨 ( WARPAGE ) 현상을 유발시킨다.
도 5를 참조하면, 상기 웨이퍼(3)를 열산화시켜 상기 노출된 웨이퍼(3) 표면에 소자분리 산화막(4')을 형성하며 웨이퍼 레벨의 휨 현상은 증가하여 실제 200mm 웨이퍼(3)가 50um이상의 휘는 현상이 유발된다.
또한, 웨이퍼-레벨의 휨현상은 실리콘 웨이퍼(3) 직경이 작고 제작할 소자의 디자인 룰 ( DESIGN RULE ) 이 작은 경우 별 문제가 없지만 웨이퍼 직경이 커지면 커질수록 디자인 룰이 작을수록,
즉 200mm 혹은 300mm이상의 웨이퍼에서 0.25um이하의 디자인 룰을 갖는 소자를 기존의 방법으로 제작하는 경우, 소자가 및 소자분리막이 형성될 부분이 왜곡되어 소자간 절연특성 및 게이트 산화막(4)의 전기적인 특성이 나빠진다. 더구나 기존의 CVD공정으로 절연막 및 도전막을 증착할 때에는 두 물질의 열 팽창계수 차이에 의한 스트레스가 문제되는 경우도 있다.
상기한 바와 같이 종래기술에 따른 반도체소자의 분리방법은, 웨이퍼가 휘는 현상이 심하게 유발되어 반도체소자의 수율 및 생산성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 패드산화막, 패드질화막 및 플라즈마 처리 공정을 하나의 플라즈마 장치에서 실시할 수 있도록 하여 웨이퍼 레벨의 휨 현상이나 오염을 억제할 수 있어 반도체소자의 수율 및 생산성을 향상시킬 수 있는 반도체소자의 소자분리 방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리방법은,
반도체 소자의 소자분리 방법에 있어서,
단일 플라즈마 장치에서 웨이퍼 상의 자연산화막을 수소 플라즈마로 제거하는 단계,
상기 웨이퍼 상에 플라즈마 화학 증착법에 의한 패드 산화막을 증착하는 단계,
상기 패드 산화막 상부에 플라즈마 화학 증착법으로 패드 질화막을 증착하는 단계,
상기 패드 질화막 표면을 플라즈마 처리하는 단계; 및
상기 패드 산화막/패드질화막의 적층구조를 식각하고 노출된 웨이퍼를 열산화시켜 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 6 및 도 7 은 본 발명에 따른 반도체소자의 소자분리 방법에 사용되는 플라즈마 장치를 도시한 단면도로서, 상기 플라즈마 장치를 이용하여 웨이퍼 세정, 패드산화막 및 패드질화막의 증착 그리고 감광막 찌꺼기 제거를 위한 플라즈마 처리공정을 연속적으로 실시할 수 있도록 하는 반도체소자의 소자분리 방법을 제공할 수 있는 장치를 도시한 것이다. 여기서, 상기 도 7 은 상기 도 6 의 플라즈마 장치에 결착된 보조 플라즈마 방전 장치를 도시한 것이다.
먼저, 도 6에서와 같이 20Å 이하의 자연 산화막(4)이 존재하는 공정용 웨이퍼(3)가 플라즈마 장치에 들어와서, 패드 산화막(4) 증착 전 자연 산화막(4)을 제거한다. 이때, 상기 자연 산화막(4) 제거 공정은 수소 플라즈마를 이용하여 실시하되, 수소 플라즈마는 자연 산화막(4)의 하단부에 존재하는 결정성 실리콘 표면이 플라즈마에 의해서 격자 손상 받는 것을 최소화하기 위해, 정전 결합된 플라즈마를 이용하는 것이 아니라, 정전 결합된 플라즈마 주장치에서 반응실로 기체 유입되는 상단 전극 부분에 부착되는 보조플라즈마 방전 장치에 의해 발생시킨다. 상기 정전 결합된 (CAPACITIVE-COUPLED) 플라즈마 장치 대신 ECR ( Electron Cyclotron Resonance ) 플라즈마CVD 장치, Inductive Coupled 플라즈마(ICP) CVD 장치, Helical 플라즈마 CVD 장치, Helical 플라즈마 CVD 장치, Helicon 플라즈마 CVD 장치등 고 밀도 플라즈마(HDP) CVD 장치를 사용 할 수도 있다.
여기서, 상기 보조 플라즈마 방전 장치의 반응실은 재질이 실린더형 석영으로 되어 있어 수소 기체가 내부에 흐르며, 그 외부가 실린더형 금속관으로 되어 있어 마이크로파가 전원으로부터 실린더형 석영에 반경 방향으로 입사하며, 실린더형 반응실의 축방향으로 마이크로파가 진행하면서 그 전력이 감소될 수 있도록 실린더형 금속관의 직경을 작게 하여, 보조 플라즈마 방전 장치의 반응실 내 국부적으로 수소 플라즈마를 발생시킨다.
상기 보조 플라즈마 방전 장치는, 도 7 과 같이 마이크로파(2.45GHz)를 전원으로 하여, 공정용 웨이퍼(3)가 놓여 있는 하단 전극과 멀리 떨어진 실린더형 방전관 내 국부적으로 플라즈마를 발생시키기 때문에, 공정 중에 플라즈마 내 수소 이온들에 의한 손상이나 플라즈마 방사선에 의한 손상을 최소화하면서, 수소 라디칼(RADICAL)에 의해서 자연 산화막(4)의 제거를 용이하게 한다.
또한, 보조 플라즈마 방전 장치에 의한 수소 플라즈마 공정시, 반응실 내 양단 전극 사이에 고주파 전력(13.56MHz 혹은 100~800KHz)을 10~500W 정도 인가하여 약한 정전 결합된 플라즈마를 발생시켜 수소 플라즈마에 의한 자연 산화막 제거속도를 조절할 수 있다.
그리고, 상기 마이크로파를 이용한 수소 플라즈마는 수소 유량을 10~10000sccm 으로 하고, 보조 플라즈마 방전관 내 기체 압력을 0.01~100 Torr 로 하며, 마이크로파의 전력을 10~1000W 으로 하는 조건에서 수행한다.
그리고, 수소 플라즈마에 의한 자연 산화막(4)이 제거된 후, 보조 방전장치와 주장치 사이는 밸브로 분리되고, 공정용 웨이퍼(3)가 들어있는 반응실은 질소 기체나 불활성 기체로 정화(PURGE)시키고 펌핑하여 반응실 내 모든 기체를 제거한다.
상기 반응실은 후속 공정으로 실리콘 산화막(4) 증착용 기체가 채워지고, 일정 압력이 되면 고주파를 인가하여 플라즈마를 발생시킴으로써 공정용 웨이퍼(3) 상에 패드 산화막(4)을 10~500Å정도 증착한다.
이때, 상기 패드 산화막(4)의 증착 공정은, 5~1000sccm의 SiH4 유량, 10~10000sccm의 N2O 유량, 0.01~100 Torr의 기체 압력, 10~3000W의 고주파 전력, 100~500℃의 기판온도, 그리고 100~1000mils 의 상단전극과 하단 전극 거리를 유지하는 조건에서 형성하고, 상기 패드산화막(4)의 박막 균일도를 조절하기 위해서 분위기 기체로 Ar이나 He등의 불활성 기체나 N2 기체를 0~10000sccm으로 혼입할 수도 있다.
그 다음, 상기 패드 산화막(4) 증착 후 증착용 기체를 잠그고 다시 반응실은 질소 기체나 불활성 기체로 정화시킨 다음, 펌핑하여 반응실 내 모든 기체를 제거한다.
그리고, 패드 질화막(5) 증착용 기체를 반응실 내로 유입시키고 일정 압력을 유지하면, 플라즈마가 켜지면서 상기 패드 산화막(4) 상에 패드질화막(5)이 증착된다.
이때, 싱기 패드질화막(5)의 두께는 후속 열산화 공정에 의한 소자 분리막(4) 형성시에 발생되는 버즈 빅(BIRD'S BEAK)을 최소화하기 위한 두께로 결정되며, 증착시간에 선형적으로 비례한다.
상기 패드 질화막(5)의 증착 공정은, 5~1000sccm의 SiH4 유량, 10~10000sccm의 NH3 유량, 100~10000sccm의 N2 유량, 0.01~100 Torr의 기체 압력, 10~3000W의 고주파 전력, 100∼600℃의 기판온도, 그리고 100~1000mils 의 상단전극과 하단 전극거리를 유지하는 조건에서 수행하고, 박막 균일도를 조절하기 위해서 분위기 기체로 Ar이나 He등의 불활성 기체를 0~10000sccm으로 혼입할 수 있다.
또한, 상기 패드 질화막(5)에 의한 스트레스를 조절하기 위해서 증착 중 플라즈마를 발생시키는 고주파 전력 인가와는 별도로 하부전극 혹은 상부전극에 플라즈마 내 이온들이 전계에 의해 움직일 수 있는 저주파(100~1000KHz)를 인가하여 공정을 진행할 수 있다.
그 다음, 산소 혹은 N2O 기체 등과 같이 산소를 포함한 플라즈마 표면 처리공정으로 상기 패드질화막(5) 표면의 수 십 Å 정도를 산화시키고, 상기 도 6 의 플라즈마 장치에서 웨이퍼(3)를 꺼낸다.
그 다음, 상기 패드질화막(5) 상부에 감광막패턴(6)을 형성한다. 이때, Deep-UV용 감광막을 이용한 Deep-UV 노광 공정시 Deep-UV 용 감광막의 ACID 성분과 Si-N 혹은 N-H 결합을 다량으로 함유하는 박막사이의 상호 작용에 의해 감광막 찌꺼기(7)가 유발될 수 있으나, 상기 플라즈마 표면 처리 공정으로 인하여 감광막 찌꺼기가 없는 깨끗한 감광막 패턴(6)을 얻을 수 있다.
여기서, 상기 감광막패턴(6)으로 i-라인용이나 g-라인용 감광막을 사용하여 형성하는 경우는 상기 플라즈마를 이용한 표면 처리 공정을 생략할 수도 있다.
그 다음, 상기 감광막 패턴(6)을 마스크로 하여 상기 패드 질화막(5)과 패드 산화막(4)을 식각하고 상기 감광막패턴(6)을 제거하여 소자분리막(4')이 형성될 부분의 웨이퍼(3)를 노출시킨다.
후속 공정으로 소자분리막(4')을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리 방법은, 하나의 플라즈마 장치를 이용하여 웨이퍼 세정, 패드산화막 및 패드질화막의 증착공정 그리고 플라즈마 처리 공정을 연속적으로 실시함으로써 생산단가를 절감시키고 웨이퍼의 오염을 최소화시키며, 상기 플라즈마 장치의 플라즈마 조건을 변화시켜 웨이퍼에 증착된 박막에 의한 스트레스를 최소화시키고 그에 따른 웨이퍼의 휨 현상을 억제할 수 있도록 함으로써 반도체소자의 수율 및 생산성을 향상시킬 수 있도록 하는 효과를 제공한다.
도 1 은 열산화 공정에 사용되는 퍼니스 ( furnace ) 를 도시한 개략도.
도 2A 및 도 2B 내지 도 5 는 종래기술에 따른 반도체소자의 소자분리 방법을 도시한 단면도.
도 6은 본 발명에 따라 정전 결합된 플라즈마 장치에서의 공정 흐름을 도시한 단면도.
도 7은 상기 도 6 의 플라즈마 장치 일측에 결착된 보조 플라즈마 방전 장치를 도시한 단면도.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
1 : 히터 2 : 석영 튜브
3 : 웨이퍼 4 : 패드 산화막
4' : 소자분리막 5 : 패드 질화막
6 : 감광막 패턴 7 : 감광막 찌꺼기
8 : 산화된 표면 9 : 노출된 실리콘 표면
10 : 휘어진 웨이퍼 11 : 플라즈마 반응실
12 : 바이어스 전원 13 : 하부전극
14 : 상부전극 15 : 기체흐름 방향
16 : 플라즈마 방전용 전원 17 : 보조 플라즈마 방전 장치
18 : 수소 플라즈마 19 : 마이크로파 발생 전원
20 : 내부실린더형 석영 반응실 21 : 외부실린더형 석영 도파관
22 : 국부 발생된 플라즈마 24 : 마이크로파 진행 방향
Claims (18)
- 반도체 소자의 소자분리 방법에 있어서,단일 플라즈마 장치에서 웨이퍼 상의 자연산화막을 수소 플라즈마로 제거하는 단계,상기 웨이퍼 상에 플라즈마 화학 증착법에 의한 패드 산화막을 증착하는 단계,상기 패드 산화막 상부에 플라즈마 화학 증착법으로 패드 질화막을 증착하는 단계,상기 패드 질화막 표면을 플라즈마 처리하는 단계; 및상기 패드 산화막/패드질화막의 적층구조를 식각하고 노출된 웨이퍼를 열산화시켜 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 1항에 있어서,상기 자연산화막 제거공정, 패드산화막/패드질화막 증착 공정 및 플라즈마 표면 처리 공정을 하나의 플라즈마 화학 증착(PECVD)용 반응실에서 연속적으로 진행하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 1항에 있어서,상기 자연산화막 제거공정, 패드산화막/패드질화막 증착 공정 및 플라즈마 표면 처리 공정을 한 개 이상의 플라즈마 화학 증착(PECVD)용 반응실에서 외부 대기노출 없이 연속적으로 진행하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 2 항 및 제 3 항 중 어느 한항에 있어서,상기 플라즈마 화학 증착용 반응실을 포함하는 플라즈마 화학 증착 ( PECVD ) 장치는 정전 결합된 플라즈마 장치, Electron Dyclotron Resonance(ECR) 플라즈마 CVD 장치, Inductive Coupled 플라즈마(ICP) CVD 장치, Helical 플라즈마 CVD 장치, Helicon 플라즈마 CVD 장치 및 High Density 플라즈마(HDP) CVD 장치 중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 소자분리 방법.
- 제 1 항에 있어서,상기 자연산화막을 제거하는 수소 플라즈마 공정은 상기 단일 플라즈마 장치의 주 플라즈마 장치에 부착된 마이크로파를 이용한 보조 플라즈마 방전 장치를 사용하여 실시하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 5 항에 있어서,상기 보조 플라즈마 방전 장치는 플라즈마 발생주파수가 2.45GHz이고, 그 전력이 10∼1000W의 범위에 있는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 5 항에 있어서,상기 보조 플라즈마 방전 장치는 반응실이 실린더형 석영으로 구비되고, 그 외부가 실린더형 금속관으로 구비되며, 상기 실린더형 금속관의 직경을 주 플라즈마 방전 장치보다 작게 하여, 보조 플라즈마 방전 장치의 반응실 내에서 국부적으로 수소 플라즈마를 발생시키는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 5 항에 있어서,상기 보조 플라즈마 방전장치를 이용한 수소 플라즈마 공정은 수소 유량을 10~10000 sccm 으로 하고, 보조 플라즈마 방전관 내 기체 압력을 0.01~100 Torr로 하여 수행하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 5 항에 있어서,상기 보조 플라즈마 방전 장치를 이용한 수소 플라즈마 공정은 반응실 내 양단 전극 사이에 13.56MHz 혹은 100~800KHz의 고주파를 10~50 W 전력으로 인가시켜 실시하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 1 항 및 제 3 항 중 어느 한항에 있어서,상기 패드산화막 증착 공정은, 5~1000sccm의 SiH4 유량, 10~10000sccm의 N2O 유량, 0.01~100 Torr 의 기체 압력, 10~3000W 의 고주파(13.56MHz)전력, 100~500℃의 기판온도, 그리고 상단전극과 하단 전극사이의 거리를 100~1000mils 만큼 유지하는 조건으로 Ar 또는 He을 포함하는 불활성 기체 또는 N2 기체를 0~10000sccm으로 혼입하는 분위기에서 실시하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 1 항 및 제 3 항 중 어느 한항에 있어서,상기 패드질화막 증착 공정은, SiH4 유량은 5~1000sccm, NH3 유량은 10~10000sccm, N2 유량은 100~10000sccm, 기체 압력은 0.01~100 Torr, 고주파 전력은 10~3000W, 기판온도는 100~600℃, 그리고 상단전극과 하단 전극사이의 거리는 100~1000 mils 만큼을 유지하는 조건에서 N2기체의 유량을 조절하거나 분위기 기체로 Ar 또는 He을 포함하는 불활성 기체를 0~10000sccm 만큼 혼입하며 실시하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 11 항에 있어서,상기 패드질화막 증착 공정은, 상기 패드질화막 증착 공정 초기에 웨이퍼가 탑재되는 전극 부분에 저주파(100~1000KHz) 또는 고주파(13.56MHz)의 전압을 인가하여 실시하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 1 항 및 제 3 항 중 어느 한항에 있어서,상기 패드질화막의 플라즈마 표면 처리 공정은 산소, N2O 또는 산소와 N2O의 혼합기체를 사용하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 13 항에 있어서,상기 플라즈마 표면 처리 공정을 산소를 사용하여 실시하는 경우는 유량을 10~10000sccm, 반응실 압력을 0.01~100 Torr, 고주파 전력을 10~3000W, 기판온도를 100~500℃ 그리고 상단전극과 하단 전극사이의 거리를 100~1000mils 사이의 조건으로 유지하고, 분위기 기체로 Ar 또는 He 를 포함하는 불활성 기체를 0~10000sccm 으로 혼입하여 실시하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 13 항에 있어서,상기 플라즈마 표면 처리 공정을 N2O 기체를 사용하여 실시하는 경우는, 유량을 10~10000sccm, 반응실 압력을 0.01~100 Torr, 고주파 전력을 10~3000W, 기판온도를 100~500℃ 그리고 상단전극과 하단 전극사이의 거리를 100~1000mils 의 조건으로 유지하고, 분위기 기체로 Ar 이나 He을 포함하는 불활성 기체를 0~10000sccm 으로 혼입하여 실시하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 13 항에 있어서,상기 플라즈마 표면 처리 공정을 산소 기체와 N2O 기체를 혼입하여 실시하는 경우는, 산소기체에 대한 N2O기체의 혼합비를 0.1~0.95, 유량을 10~10000sccm, 반응실 압력을 0.01∼100 Torr, 고주파 전력을 10~3000W, 기판온도를 100~500℃ 그리고 상단전극과 하단 전극사이의 거리를 100∼1000mils 의 조건으로 유지하고, 분위기 기체로 Ar 또는 He을 포함하는 불활성 기체를 0~10000sccm으로 혼입하여 실시하는 것을 특징으로 한 반도체 소자의 소자분리 방법.
- 제 1 항에 있어서,상기 패드 질화마기의 증착 공정과 상기 패드질화막의 플라즈마 처리 공정을 플라즈마 중단없이 연속적으로 진행하는 것을 특징으로 하는 반도체 소자의 소자분리 방법.
- 제 17 항에 있어서,상기 패드질화막의 증착 공정의 완료후 플라즈마 처리용 기체로 반응실 내 혼합기체가 바뀌는 일정 시간 동안, 상기 패드질화막 증착용 고주파 전력값에서 상기 플라즈마 처리용 고주파 전력값으로 선형 증가, 선형 감소 혹은 두 고주파 전력값 사이의 임의의 전력값으로 상기 플라즈마 화학 증착(PECVD)용 반응실의 전력값을 고정시키는 것을 특징으로 한 반도체 소자의 소자분리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044614A KR100458851B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의소자분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044614A KR100458851B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의소자분리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990021109A KR19990021109A (ko) | 1999-03-25 |
| KR100458851B1 true KR100458851B1 (ko) | 2005-04-06 |
Family
ID=37301868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970044614A KR100458851B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의소자분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100458851B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013074369A1 (en) * | 2011-11-15 | 2013-05-23 | Applied Materials, Inc. | Method and apparatus for selective nitridation process |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010074387A (ko) * | 2000-01-25 | 2001-08-04 | 황 철 주 | 실리콘질화막 형성방법 |
| KR100731102B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이의 제조방법 |
| KR101026383B1 (ko) * | 2008-10-23 | 2011-04-07 | 주식회사 하이닉스반도체 | 얕은트렌치소자분리 형성 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210638A (ja) * | 1985-03-15 | 1986-09-18 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| KR970003816A (ko) * | 1995-06-30 | 1997-01-29 | 김주용 | 소자분리막 제조방법 |
| KR19980072812A (ko) * | 1997-03-07 | 1998-11-05 | 김광호 | 반도체장치의 제조방법 |
| KR0176155B1 (ko) * | 1995-06-22 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리 방법 |
-
1997
- 1997-08-30 KR KR1019970044614A patent/KR100458851B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210638A (ja) * | 1985-03-15 | 1986-09-18 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| KR0176155B1 (ko) * | 1995-06-22 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리 방법 |
| KR970003816A (ko) * | 1995-06-30 | 1997-01-29 | 김주용 | 소자분리막 제조방법 |
| KR19980072812A (ko) * | 1997-03-07 | 1998-11-05 | 김광호 | 반도체장치의 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013074369A1 (en) * | 2011-11-15 | 2013-05-23 | Applied Materials, Inc. | Method and apparatus for selective nitridation process |
| US8808564B2 (en) | 2011-11-15 | 2014-08-19 | Applied Materials, Inc. | Method and apparatus for selective nitridation process |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990021109A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11676812B2 (en) | Method for forming silicon nitride film selectively on top/bottom portions | |
| US6392350B1 (en) | Plasma processing method | |
| US20200111669A1 (en) | Method for depositing oxide film by peald using nitrogen | |
| CN111286719B (zh) | 调节远程等离子源以获得具有可重复蚀刻与沉积率的增进性能 | |
| KR101265827B1 (ko) | 웨이퍼의 베벨 에지 및 이면상의 필름들을 제거하는 장치및 방법들 | |
| KR101427505B1 (ko) | 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법 | |
| KR100743374B1 (ko) | 프로세싱 챔버용 원격 플라즈마 클리닝 방법 | |
| CN112242300A (zh) | 自由基辅助点火等离子体系统和方法 | |
| KR100432392B1 (ko) | 드라이에칭방법및반도체장치의제조방법 | |
| KR102483741B1 (ko) | 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들 | |
| CN106876264B (zh) | 用于蚀刻低k及其它介电质膜的制程腔室 | |
| TW201633017A (zh) | 被處理體之處理方法 | |
| KR100564168B1 (ko) | 플라즈마 처리 장치 및 플라즈마 처리 방법 | |
| KR100595090B1 (ko) | 포토레지스트 마스크를 사용한 개선된 엣칭방법 | |
| KR101029286B1 (ko) | 조정 가능한 광학적 특성 및 에칭 특성을 갖는 물질을 증착하는 방법 및 장치 | |
| KR101226274B1 (ko) | 카본 하드마스크층 형성방법 및 이를 이용한 반도체소자의 패턴 형성방법 | |
| TW202045749A (zh) | 基板處理方法 | |
| JP2004363558A (ja) | 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法 | |
| KR20200000377A (ko) | 마이크로전자 공작물의 제조를 위해 실리콘 질화물층을 영역 선택 에칭하는 방법 | |
| KR100458851B1 (ko) | 반도체소자의소자분리방법 | |
| JP3520577B2 (ja) | プラズマ処理装置 | |
| US20200373129A1 (en) | Surface Pretreatment Process To Improve Quality Of Oxide Films Produced By Remote Plasma | |
| KR20070076721A (ko) | 웨이퍼의 박막 형성 공정 개선 방법 | |
| KR100497607B1 (ko) | 박막 형성 방법 및 박막 증착 장치 | |
| US20060281323A1 (en) | Method of cleaning substrate processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |