TW201633017A - 被處理體之處理方法 - Google Patents

被處理體之處理方法 Download PDF

Info

Publication number
TW201633017A
TW201633017A TW104132757A TW104132757A TW201633017A TW 201633017 A TW201633017 A TW 201633017A TW 104132757 A TW104132757 A TW 104132757A TW 104132757 A TW104132757 A TW 104132757A TW 201633017 A TW201633017 A TW 201633017A
Authority
TW
Taiwan
Prior art keywords
mask
plasma
gas
region
oxide film
Prior art date
Application number
TW104132757A
Other languages
English (en)
Other versions
TWI668530B (zh
Inventor
木原嘉英
久松亨
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201633017A publication Critical patent/TW201633017A/zh
Application granted granted Critical
Publication of TWI668530B publication Critical patent/TWI668530B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

本發明可提升多重圖案化法中遮罩之尺寸控制性。本發明之一實施形態之方法中，執行於第1遮罩及抗反射膜上形成矽氧化膜之步驟。於此步驟中，交互產生含鹵化矽氣體之第1氣體之電漿與含氧氣之第2氣體之電漿。接著，去除矽氧化膜之其他區域，使得僅留下於第1遮罩側面上所形成之區域。接著，去除第1遮罩。其後，蝕刻抗反射膜及有機膜。

Description

被處理體之處理方法
本發明之實施形態係關於被處理體之處理方法，特別係關於包含遮罩製作之方法。
於如半導體元件等電子元件之製造過程中，於被蝕刻層上形成遮罩，為了將該遮罩圖案轉印至被蝕刻層而進行蝕刻。遮罩一般係使用光阻遮罩。光阻遮罩係利用光微影技術形成。因此，於被蝕刻層所形成之圖案之極限尺寸，會受到以光微影技術所形成之光阻遮罩之解像極限之影響。
然而，隨著近年來電子元件之高度積體化，逐漸要求形成尺寸小於光阻遮罩解像極限之圖案。因此，如專利文獻1所記載，有人使用如雙重圖案化法或四重圖案化法等多重圖案化法。
於雙重圖案化法中，以將作為第1遮罩之光阻遮罩予以覆蓋之方式，形成矽氧化膜，於該矽氧化膜之全區域中，僅留下光阻遮罩之沿著側壁之區域，之後去除光阻遮罩。如此，藉由以留下之氧化矽製區域作為第2遮罩來蝕刻有機膜，而形成被蝕刻層之蝕刻用之第3遮罩。
於四重圖案化法中，以將藉由雙重圖案化法所得之第3遮罩予以覆蓋之方式，形成矽氧化膜，於該矽氧化膜之全區域中，僅留下第3遮罩之沿著側壁之區域，之後去除第3遮罩。藉此，形成被蝕刻層之蝕刻用之第4遮罩。
於上述之多重圖案化法中，為了形成矽氧化膜，一般係使用採用矽烷氣體之化學氣相沉積法(CVD法)。 【先前技術文獻】 【專利文獻】
【專利文獻1】國際公開第2009／101878號
【發明欲解決之問題】
CVD法中，於遮罩頂面或該遮罩正下層表面所形成之矽氧化膜之膜厚變大，而沿著遮罩側面所形成之矽氧化膜之膜厚變小。又，對於沿著遮罩側面所形成之矽氧化膜之膜厚，難以精確度地控制。因此，於習知之多重圖案化法中，遮罩尺寸之控制性，例如，遮罩寛度、及／或遮罩開口寛度之控制性為低。由於如此背景，亟需提高多重圖案化法中遮罩尺寸之控制性。 【解決問題之方法】
於一態樣中，提供一種被處理體之處理方法。被處理體具備：被蝕刻層；有機膜，設於該被蝕刻層上；含矽抗反射膜，設於該有機膜上；及第1遮罩，由光阻材料所構成，並設置於抗反射膜上。此方法包含：(a)步驟，係於收容被處理體之電漿處理裝置之處理容器內於第1遮罩及抗反射膜上形成矽氧化膜之步驟，該矽氧化膜具有於該第1遮罩頂面上所形成之第1區域、於該抗反射膜上所形成之第2區域、及於該第1遮罩側面上所形成之第3區域；(b)步驟，係藉由在處理容器內所產生之電漿去除第1區域及第2區域之步驟，形成基於第3區域而成之第2遮罩；(c)步驟，藉由在處理容器內所產生之電漿去除第1遮罩；(d)步驟，藉由在處理容器內所產生之電漿，蝕刻抗反射膜；及(e)步驟，係藉由在處理容器內所產生之電漿蝕刻有機膜之步驟，形成由該有機膜所構成之第3遮罩。形成矽氧化膜之步驟，藉由執行包含下述步驟之程序，而形成矽氧化膜：(a1)第1步驟，於收容被處理體之處理容器內，產生含鹵化矽氣體之第1氣體之電漿，而形成反應前驅物；(a2)第2步驟，沖洗處理容器內之空間；(a3)第3步驟，於處理容器內產生含氧氣之第2氣體之電漿，而形成矽氧化膜；及(a4)第4步驟，沖洗處理容器內之空間。
於一態樣之方法所使用之鹵化矽氣體(例如，SiCl4 氣體、SiBr4 氣體、SiF4 氣體或SiH2 Cl2 氣體)，於常溫下為汽化狀態。因此，因此，依據一態樣之方法，可不必使用具有汽化器之專用成膜裝置，而於低溫下使含矽前驅物沉積於遮罩上。
又，於一態樣之方法中，於第1步驟中，含矽前驅物沉積於第1遮罩及抗反射膜上，第2步驟之沖洗後，在後續第3步驟中，前驅物中之鹵素元素被置換成氧。其後，於第4步驟中，進行沖洗。又，第2步驟及第4步驟中之沖洗，其係為了防止鹵化矽氣體與氧氣同時存在於處理容器內，而以置換處理容器內氣體為目的而進行，其亦可為使惰性氣體流入處理容器內之氣體沖洗或利用抽真空之沖洗。因此，與ALD法相同，藉由執行包含第1～第4步驟之1次程序，可以較均勻之膜厚於遮罩上形成具有薄的膜厚之矽氧化膜。亦即，藉由執行1次程序，可保形地形成具有薄的膜厚之矽氧化膜。此方法中，因使用該矽氧化膜而形成第2遮罩，故該第2遮罩之尺寸控制性變高。又，使用該第2遮罩而由有機膜所形成之第3遮罩之尺寸控制性亦變高。又，依據一態樣之方法所製作之第3遮罩，可用於被蝕刻層之蝕刻，或於四重圖案化法中用於形成第4遮罩。
於一實施形態中，亦可重複執行上述程序。於此實施形態中，藉由程序之重複次數，可調整所形成之矽氧化膜之膜厚。藉此，可提高第2遮罩之寛度、及／或以第2遮罩所區劃之開口寛度之控制性。
於一實施形態中，於第1步驟中，亦可設定成高壓低電力之條件：處理容器內之壓力為13.33Pa以上之壓力，電漿產生用之高頻電源之電力為100W以下。藉由在如此高壓且低功率之條件下產生電漿，而可抑制過多鹵素元素活性種之產生。藉此，可抑制第1遮罩之損傷、及／或已形成之矽氧化膜之損傷。又，可減少遮罩上各區域中之矽氧化膜之膜厚差異。又，於一實施形態中，離子導入用之偏壓電力未施加於支撐被處理體之載置台。依據此實施形態，可更為提高分別於第1遮罩頂面、抗反射膜表面、及第1遮罩側面所形成之矽氧化膜，亦即第1區域、第2區域及第3區域之膜厚均勻性。
於一實施形態中，電漿處理裝置亦可為電容耦合型之電漿處理裝置，該實施形態之方法亦可更包含下述步驟：於執行形成矽氧化膜之該步驟前，藉由使處理容器內產生電漿，並對該電漿處理裝置之上部電極施加負直流電壓，而對遮罩照射二次電子。依據此實施形態，使第1遮罩改質，而可抑制因後續步驟所導致之第1遮罩之損傷。
一實施形態包含：(f)步驟，係於處理容器內於第3遮罩及被蝕刻層上形成其他的矽氧化膜之步驟，該其他的矽氧化膜具有於第3遮罩頂面上所形成之第4區域、於被蝕刻層上所形成之第5區域、及於第3遮罩側面上所形成之第6區域；(g)步驟，係藉由在處理容器內所產生之電漿去除第4區域及第5區域之步驟，形成由第6區域所構成之第4遮罩；及(h)步驟，藉由在處理容器內所產生之電漿，去除第3遮罩。形成其他的矽氧化膜之該步驟，藉由執行包含下述步驟之程序，形成矽氧化膜：(f1)第5步驟，於收容被處理體之處理容器內，產生含鹵化矽氣體之第3氣體之電漿，而形成反應前驅物；(f2)第6步驟，沖洗處理容器內之空間；(f3)第7步驟，於處理容器內產生含氧氣之第4氣體之電漿，而形成矽氧化膜；及(f4)第8步驟，沖洗處理容器內之空間。
此實施形態之方法，係藉由四重圖案化法形成第4遮罩。第4遮罩係由利用與第1～第4步驟相同之第5～第8步驟所製作而成之矽氧化膜之第6區域所構成。因此，依據此實施形態之方法，可提高第4遮罩之尺寸控制性。又，於第5步驟中，亦可不使用具有汽化器之專用成膜裝置，而於低溫下使含矽前驅物沉積於遮罩上。
於一實施形態中，可重複含有第5～第8步驟之程序。又，於一實施形態之第5步驟中，亦可設定成高壓低電力之條件：處理容器內之壓力為13.33Pa以上之壓力，電漿產生用之高頻電源之電力為100W以下。又，一實施形態之第5步驟中，離子導入用之偏壓電力亦可未施加於支撐被處理體之載置台。
於一實施形態中，電漿處理裝置係電容耦合型之電漿處理裝置，該實施形態之方法，亦可更包含下述步驟：於執行形成其他的矽氧化膜之該步驟前，藉由使處理容器內產生電漿，並對該電漿處理裝置之上部電極施加負直流電壓，而對第3遮罩照射二次電子。依據此實施形態，可使第3遮罩改質，而可抑制因後續步驟所導致之第3遮罩之損傷。 【發明效果】
如以上所述，可提高多重圖案化法中遮罩尺寸之控制性。
以下，參考圖式，詳細說明各種實施形態。又，對各圖式中相同或相當部分，賦予相同符號。
圖1係一實施形態之被處理體之處理方法之流程圖。圖1所示之方法MT1，係藉由雙重圖案化法製作遮罩製作之方法。一實施形態之方法MT1，更為被蝕刻層之蝕刻方法。又，於一實施形態之方法MT1中，可使用單一電漿處理裝置執行一連串步驟。
圖2係電漿處理裝置之一例圖。圖2係概略顯示可使用於被處理體之處理方法之各種實施形態中之電漿處理裝置10之剖面構造。如圖2所示，電漿處理裝置10係電容耦合型電漿蝕刻裝置，具備處理容器12。處理容器12為大致圓筒狀。處理容器12例如由鋁所構成，對其內壁面施予陽極氧化處理。此處理容器12為保護接地。
於處理容器12之底部上，設置大致圓筒狀之支撐部14。支撐部14例如由絕緣材料構成。構成支撐部14之絕緣材料，可如石英般含有氧。於處理容器12內，支撐部14從處理容器12底部往鉛直方向延伸。又，於處理容器12內，設置載置台PD。載置台PD由支撐部14所支撐。
於載置台PD之頂面，固持著晶圓W。載置台PD具有下部電極LE及靜電吸盤ESC。下部電極LE含有第1板18a及第2板18b。第1板18a及第2板18b，例如由鋁等金屬所構成，成大致圓盤狀。第2板18b設於第1板18a上，並與第1板18a電連接。
於第2板18b上，設置靜電吸盤ESC。靜電吸盤ESC具有：將作為導電膜之電極配置於一對絕緣層或絕緣片間之構造。直流電源22經由切換器23電連接至靜電吸盤ESC之電極。此靜電吸盤ESC藉由以來自直流電源22之直流電壓所產生之庫侖力等靜電力，來吸附晶圓W。藉此，靜電吸盤ESC可固持晶圓W。
於第2板18b之周緣部上，以圍著晶圓W邊緣及靜電吸盤ESC之方式，配置對焦環FR。對焦環FR係設置用以提升蝕刻均勻性。對焦環FR係由依蝕刻對象之膜之材料適當選擇之材料所構成，例如，可由石英構成。
於第2板18b內部，設置冷媒通道24。冷媒通道24構成調溫機構。冷媒從設於處理容器12外部之急冷器單元經由配管26a而供給至冷媒通道24。供給至冷媒通道24之冷媒，經由配管26b返回至急冷器單元。如此，以冷媒循環方式供給至冷媒通道24。藉由控制此冷媒溫度，而控制由靜電吸盤ESC所支撐之晶圓W之溫度。
又，於電漿處理裝置10，設置氣體供給管線28。氣體供給管線28將來自熱傳氣體供給機構之熱傳氣體(例如He氣體)，供給至靜電吸盤ESC頂面與晶圓W背面之間。
又，於電漿處理裝置10，設置作為加熱元件之加熱器HT。加熱器HT例如嵌入至第2板18b內。加熱器HT連接著加熱器電源HP。藉由從加熱器電源HP對加熱器HT供給電力，而調整載置台PD之溫度，進而調整載置於該載置台PD上之晶圓W之溫度。又，加熱器HT亦可內設於靜電吸盤ESC。
又，電漿處理裝置10具備上部電極30。上部電極30於載置台PD上方，與該載置台PD相對配置。下部電極LE與上部電極30設置成彼此大致平行。於此等上部電極30與下部電極LE之間，提供用以對晶圓W進行電漿處理之處理空間S。
上部電極30經由絕緣性遮蔽構件32，支撐於處理容器12之上部。絕緣性遮蔽構件32由絕緣材料所構成，可如石英般含有氧。上部電極30可包含電極板34及電極支撐體36。電極板34面向處理空間S，於該電極板34設置複數個氣體噴注孔34a。此電極板34於一實施形態中，由矽構成。
電極支撐體36可任意拆裝地支撐著電極板34，可由如鋁等導電性材料構成。此電極支撐體36可具有水冷構造。於電極支撐體36內部，設置氣體擴散室36a。連通至氣體噴注孔34a之複數個氣體流通孔36b，由此氣體擴散室36a往下方延伸。又，於電極支撐體36，形成將處理氣體導入氣體擴散室36a之氣體導入口36c，於此氣體導入口36c連接著氣體供給管38。
氣體供給管38介隔著閥組42及流量控制器組44，連接著氣體源組40。氣體源組40具有複數個氣體源。複數個氣體源可包含鹵化矽氣體源、氧氣體源、氮氣體源、氟碳化物氣體源及惰性氣體源。鹵化矽氣體可使用如SiCl4 氣體。又，鹵化矽氣體亦可使用SiBr4 氣體、SiF4 氣體或SiH2 Cl2 氣體。又，氟碳化物氣體可使用如CF4 氣體、C4 F6 氣體、C4 F8 氣體等任意氟碳化物氣體。又，惰性氣體可使用如He氣體、Ar氣體等任意惰性氣體。又，於其他實施形態中，複數個氣體源亦可更具有如HBr氣體等多結晶矽層之蝕刻用氣體來源。
閥組42包含複數個閥，流量控制器組44包含如質量流量控制器等之複數個流量控制器。氣體源組40之複數個氣體源，分別經由閥組42之對應閥及流量控制器組44之對應流量控制器，連接至氣體供給管38。因此，電漿處理裝置10可將來自從氣體源組40之複數個氣體源中所選擇之一個以上之氣體源之氣體，以個別調整過之流量，供給至處理容器12內。
又，於電漿處理裝置10中，沿著處理容器12內壁，可任意拆裝地設置沉積物屏蔽46。沉積物屏蔽46亦設置於支撐部14外周。沉積物屏蔽46係用以防止蝕刻副產物(沉積物)附著於處理容器12，可藉由將Y2 O3 等陶瓷覆蓋於鋁材而構成。沉積物屏蔽除了Y2 O3 之外，亦可由如石英般之含氧材料構成。
於處理容器12之底部側且於支撐部14與處理容器12側壁之間，設置排氣板48。排氣板48例如可藉由將Y2 O3 等陶瓷覆蓋於鋁材而構成。於此排氣板48下方且於處理容器12上，設置排氣口12e。排氣口12e隔著排氣管52連接著排氣裝置50。排氣裝置50具有渦輪分子泵等真空泵，可將處理容器12內之空間減壓至期望之真空度。又，於處理容器12之側壁，設置晶圓W之搬出入口12g，此搬出入口12g藉由閘閥54而可開閉。
又，電漿處理裝置10更具備第1高頻電源62及第2高頻電源64。第1高頻電源62係用以產生電漿產生用之第1高頻電力之電源，產生27～100MHz頻率(於一例中為40MHz)之高頻電力。第1高頻電源62經由整合器66連接至上部電極30。整合器66係用以整合第1高頻電源62之輸出阻抗與負載側(下部電極LE側)之輸入阻抗之電路。又，第1高頻電源62亦可經由整合器66連接至下部電極LE。
第2高頻電源64係產生用以將離子導入至晶圓W之第2高頻電力(亦即高頻偏壓電力)之電源，產生400kHz～13.56MHz範圍內頻率(於一例中為13.56MHz)之高頻偏壓電力。第2高頻電源64經由整合器68連接至下部電極LE。整合器68係用以整合第2高頻電源64之輸出阻抗與負載側(下部電極LE側)之輸入阻抗之電路。
又，電漿處理裝置10更具備電源70。電源70連接至上部電極30。電源70對上部電極30施加用以將存在處理空間S內之正離子導入至電極板34之電壓。於一例中，電源70係產生負直流電壓之直流電源。若從電源70對上部電極30施加如此電壓，則存在於處理空間S之正離子會衝擊電極板34。藉此，從電極板34釋出二次電子。
又，於一實施形態中，電漿處理裝置10可更具備控制部Cnt。此控制部Cnt係具備處理器、記憶部、輸入裝置、顯示器等之電腦，用以控制電漿處理裝置10之各部。具體而言，控制部Cnt連接至閥組42、流量控制器組44、排氣裝置50、第1高頻電源62、整合器66、第2高頻電源64、整合器68、電源70、加熱器電源HP及急冷器單元。
控制部Cnt依循基於所輸入配方而成之程式而動作，並送出控制信號。藉由來自控制部Cnt之控制信號，可控制由氣體源組所供給之氣體之選擇及流量、排氣裝置50之排氣、來自第1高頻電源62及第2高頻電源64之電力供給、來自電源70之電壓施加、加熱器電源HP之電力供給、來自急冷器單元之冷媒流量及冷媒溫度。又，本說明書中所揭示之被處理體之處理方法之各步驟，可藉由利用依控制部Cnt之控制使電漿處理裝置10之各部產生動作，而得以執行。
再次參考圖1，詳細說明方法MT1。以下，針對使用電漿處理裝置10以實施方法MT1之例加以說明。又，於以下說明中，參考圖3、圖4、圖5及圖6。圖3、圖4及圖5，係圖1所示方法之各步驟執行後之被處理體狀態之剖面圖。圖6係矽氧化膜之形成原理之說明圖。
圖1所示之方法MT1中，首先，於步驟ST1中準備晶圓W。如圖3(a)所示，步驟ST1中所準備之晶圓W具有：基板SB、被蝕刻層EL、有機膜OL、抗反射膜AL及遮罩MK1(第1遮罩)。被蝕刻層EL設於基板SB上。被蝕刻層EL係由相對於有機膜OL被選擇性蝕刻之材料所構成之層。例如，被蝕刻層EL可由氧化矽(SiO2)所構成。又，被蝕刻層EL亦可由如多結晶矽等其他材料所構成。有機膜OL設於被蝕刻層EL上。有機膜OL係含碳層，例如為SOH(旋轉塗佈硬罩)層。抗反射膜AL係含矽抗反射膜，設於有機膜OL上。
遮罩MK1設於抗反射膜AL上。遮罩MK1係由光阻材料所構成之光阻遮罩，其係藉由以光微影技術使光阻層圖案化而製成。遮罩MK1局部覆蓋抗反射膜AL。又，遮罩MK1區劃出使抗反射膜AL部分露出之開口OP1。遮罩MK1之圖案例如為線寬/間隔圖案。
於步驟ST1中，準備如圖3(a)所示之晶圓W，該晶圓W收容於電漿處理裝置10之處理容器12內，並載置於載置台PD上。
於一實施形態之方法MT1中，接著執行步驟ST2。於步驟ST2，對晶圓W照射二次電子。具體而言，對處理容器12內供給氫氣及惰性氣體，藉由從第1高頻電源62供給高頻電力，而產生電漿。又，藉由電源70，對上部電極30施加負直流電壓。藉此，將處理空間S中之正離子被導入至上部電極30，使得該正離子衝擊上部電極30。藉由正離子衝擊上部電極30，而從上部電極30釋出二次電子。藉由被釋出之二次電子照射至晶圓W，使遮罩MK1改質。又，當施加於上部電極30之負直流電壓絕對值之位準為高時，由於正離子衝擊電極板34，使得該電極板34之構成材料亦即矽，與二次電子共同被釋出。被釋出之矽，與從暴露於電漿之電漿處理裝置10之構成組件被釋出之氧結合。該氧例如從支撐部14、絕緣性遮蔽構件32、及沉積物屏蔽46等構件被釋出。藉由如此之矽與氧之結合，產生氧化矽化合物，該氧化矽化合物沉積於晶圓W上，而覆蓋並保護遮罩MK1。藉由此等改質及保護效果，抑制後續步驟所致之遮罩MK1損傷。又，於步驟ST2中，為了達成二次電子照射所致之改質或保護膜之形成，有必要將第2高頻電源64之偏壓電力設為最低限。
接著，於方法MT1中，程序SQ1係執行一次以上。程序SQ1包含步驟ST3、步驟ST4、步驟ST5及步驟ST6。於步驟ST3中，於處理容器12內，產生含鹵化矽氣體之第1氣體之電漿。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，對處理容器12內供給鹵化矽氣體及惰性氣體。又，從第1高頻電源62供給高頻電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生第1氣體之電漿。第1氣體例如含有SiCl4 氣體以作為鹵化矽氣體。又，第1氣體亦可更含有如Ar氣體或He氣體等惰性氣體。又，第1氣體亦可含有SiBr4 氣體、SiF4 氣體或SiH2 Cl2 氣體以作為鹵化矽氣體。
如圖6(a)所示，當產生第1氣體之電漿P1，則產生第1氣體所含之如鹵化矽之解離物種等之反應前驅物。所產生之前驅物附著於晶圓W。又，於圖6(a)中，鹵化矽氣體係以使用SiCl4 氣體為例，於同圖中，電漿P1中之Si與Cl之結合，表示前驅物。
於後續步驟ST4中，沖洗處理容器12內之空間。具體而言，將步驟ST3中所供給之第1氣體予以排氣。於步驟ST4中，亦可將如氮氣等惰性氣體供給至電漿處理裝置之處理容器，以作為沖洗氣體。亦即，步驟ST4之沖洗，可為使惰性氣體流入處理容器內之氣體沖洗，或為利用抽真空之沖洗。於此步驟ST4中，過量附著於晶圓W上之前驅物亦予以去除。藉此，前驅物可於晶圓W上形成極薄之膜。
於後續步驟ST5中，於處理容器12內，產生含氧氣之第2氣體之電漿。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含氧氣之第2氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。再者，藉由使排氣裝置50動作，將處理容器12內之空間壓力設定為既定壓力。
如上所述，藉由執行步驟ST3，使得附著於晶圓W之前驅物含有矽與鹵素元素(例如氯)之鍵結。矽與鹵素元素之鍵結能，低於矽與氧之鍵結能。因此，如圖6(b)所示，產生第2氣體之電漿P2，當產生氧之活性種(例如氧自由基)，則前驅物之鹵素元素被置換成氧。藉此，於晶圓W上形成矽氧化膜。又，於圖6(b)中，「O」係表示氧。
回到圖1，於後續步驟ST6中，沖洗處理容器12內之空間。具體而言，將步驟ST5中所供給之第2氣體予以排氣。於步驟ST6中，亦可將如氮氣等惰性氣體供給至電漿處理裝置之處理容器，以作為沖洗氣體。亦即，步驟ST6之沖洗，可為使惰性氣體流入處理容器內之氣體沖洗，或為利用抽真空之沖洗。
於上述程序SQ1之步驟ST3中，使用鹵化矽氣體作為前驅物用氣體。鹵化矽氣體(例如，SiCl4 氣體、SiBr4 氣體、SiF4 氣體或SiH2 Cl2 氣體)於常溫下為汽化狀態。因此，於步驟ST3中，可不使用具有汽化器之專用成膜裝置，而於低溫下使含矽前驅物沉積於晶圓W上。
又，於程序SQ1中，在步驟ST4中進行沖洗，於後續步驟ST5中，前驅物中之鹵素元素被置換成氧。因此，與ALD法相同，藉由執行1次程序SQ1，可以均勻膜厚於晶圓W表面上形成具有薄膜厚之矽氧化膜。亦即，藉由執行1次程序，可保形地形成具有薄膜厚之矽氧化膜。因此，包含程序SQ1之方法MT1，對於由遮罩MK1所構成之開口之寛度調整，具有優良控制性。又，方法MT1，對於沿著遮罩MK1側面所形成之矽氧化膜之膜厚調整，具有優良控制性。此外，方法MT1對於由該矽氧化膜所形成之後述遮罩MK2、及使用該遮罩MK2而由有機膜OL所形成之後述遮罩MK3之尺寸，具有優良控制性。
方法MT1中，於後續步驟ST7中，判定是否結束程序SQ1之執行。具體而言，於步驟ST7中，判定程序SQ1之執行次數是否已達到既定次數。程序SQ1之執行次數，決定於晶圓W上所形成之矽氧化膜之膜厚。亦即，依據執行1次程序SQ1所形成之矽氧化膜膜厚與程序SQ1執行次數之乘積，實質決定最終在晶圓W上所形成之矽氧化膜之膜厚。因此，因應於晶圓W上所形成之矽氧化膜之期望膜厚，設定程序SQ1之執行次數。
於方法MT1中，當判定步驟ST7中程序SQ1之執行次數未達到既定次數時，則再次重複程序SQ1之執行。另一方面，當判定步驟ST7中程序SQ1之執行次數已達到既定次數之情形時，則結束程序SQ1之執行。藉此，如圖3(b)所示，於晶圓W表面上形成矽氧化膜SX1。矽氧化膜SX1包含區域R1、區域R2及區域R3。區域R3係於遮罩MK1側面上沿著該側面延伸之區域。區域R3從抗反射膜AL表面延伸至區域R1下側。區域R1於遮罩MK1頂面上及區域R3上延伸。又，區域R2於相鄰之區域R3間且於抗反射膜AL表面上延伸。如上所述，程序SQ1因與ALD法一樣形成矽氧化膜，因此區域R1、區域R2及區域R3之個別膜厚，成互為大致相等之膜厚。又，依據方法MT1，可得到緻密之矽氧化膜SX1，例如膜密度2.28g／cm3 之膜。
於一實施形態中，步驟ST3執行時之處理容器12內之壓力，係設定為13.33Pa(100mTorr)以上之壓力。又，步驟ST3執行時之第1高頻電源62之高頻電力，設定為100W以下之電力。藉由在如此高壓且低功率之條件下產生電漿，可抑制鹵化矽氣體之過度解離。亦即，可抑制鹵素元素之活性種之過度產生。又，作為產生抑制過度解離之相同電漿狀態之手法，亦可使用第2高頻電源64。藉此，可抑制遮罩MK1之損傷、及／或已形成之矽氧化膜之損傷。又，可減少區域R1、區域R2及區域R3之膜厚差異。
又，於一實施形態中，於執行步驟ST3時，來自第2高頻電源64之高頻偏壓電力幾乎不供給至下部電極LE。此係因若施加偏壓電力，則會產生異向性成分。如此，藉由將偏壓電力設為最低限，可使前驅物等向地附著於晶圓W。結果，可更提升分別於遮罩MK1頂面與側面、及該遮罩MK1基底表面所形成之矽氧化膜之膜厚均勻性。又，於使用第2高頻電源64產生電漿之情形時，為了使前驅物等向地附著，「將離子能量設為最低限」之條件為必要選擇。又，步驟ST5之執行，為了將於步驟ST3所附著之前驅物置換成矽氧化膜，必須有與前述步驟ST3相同之等向性反應。因此，於步驟ST5中，來第2高頻電源64之高頻偏壓電力，亦幾乎不供給至下部電極LE。
當上述程序SQ1之執行結束，於方法MT1中，執行步驟ST8。於步驟ST8中，蝕刻矽氧化膜SX1，以去除區域R1及區域R2。為了去除此等區域R1及區域R2，異向性之蝕刻條件為必要。因此，於步驟ST8中，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含有氟碳化物氣體之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力，而產生電漿。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生氟碳化物氣體之電漿。所產生電漿中之含氟活性種，利用高頻偏壓電力所致之往鉛直方向之導入，而優先蝕刻區域R1及區域R2。結果，如圖4(a)所示，選擇地去除區域R1及區域R2。藉此，形成基於區域R3而成之遮罩MK2(第2遮罩)。
於後續步驟ST9中，去除遮罩MK1。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含氧氣之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生含氧氣之處理氣體之電漿。如圖4(b)所示，所產生電漿中之氧之活性種，蝕刻遮罩MK1。藉此，去除遮罩MK1，而於抗反射膜AL上，留下遮罩MK2。
於後續步驟ST10中，蝕刻抗反射膜AL。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含有氟碳化物氣體之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生氟碳化物氣體之電漿。如圖5(a)所示，所產生電漿中之含氟活性種，蝕刻抗反射膜AL之全區域中從遮罩MK2露出之區域。
於後續之步驟ST11中，蝕刻有機膜OL。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含氧氣之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生含氧氣之處理氣體之電漿。所產生電漿中之氧之活性種，蝕刻有機膜OL之全區域中從遮罩MK2露出之區域。藉此，如圖5(b)所示，由有機膜OL形成遮罩MK3(第3遮罩)。又，蝕刻有機膜OL之氣體，亦可使用含有氮氣與氫氣之處理氣體。
於後續步驟ST12中，蝕刻被蝕刻層EL。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將處理氣體供給至處理容器12內。處理氣體可因應構成被蝕刻層EL之材料而適當選擇。例如，於被蝕刻層EL由氧化矽構成之情形時，處理氣體可含有氟碳化物氣體。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此產生電漿。所產生電漿中之活性種，蝕刻被蝕刻層EL之全區域中從遮罩MK3露出之區域。藉此，如圖5(c)所示，使遮罩MK3之圖案轉印至被蝕刻層EL。依據此方法MT1，可使用單一電漿處理裝置10執行步驟ST2～步驟ST12(亦即，從根據光阻遮罩之遮罩製作起至被蝕刻層之蝕刻為止之全部步驟)。
方法MT1中，遮罩MK2於原本遮罩MK1存在處所提供之開口寛度W1(參考圖4(b))，與遮罩MK1之寛度(參考圖3(a))大致相同。又，遮罩MK2於原本利用遮罩MK1而提供開口之處所提供之開口寛度W4(參考圖4(b))，具有以下記關係式(1)所特別限定之關係。 W4＝W2－2×W3　　　…(1) 在此，W2係利用遮罩MK1所提供之開口之寛度(參考圖3(a))，W3係區域R3之膜厚(參考圖3(b))，亦即，遮罩MK2之水平方向之寛度(參考圖4(b))。由上述關係式(1)可知，寛度W4可藉由區域R3之膜厚來調整；區域R3之膜厚可藉由程序SQ1之執行次數而任意調整。亦即，遮罩MK2之寛度W3，可藉由程序SQ1之執行次數而任意調整。因此，依據方法MT1，可任意調整寛度W4。例如，依據方法MT1，可使利用遮罩MK2所提供之全部開口之寛度大致相等。又，例如，依據方法MT1，可製作具有全部間隔寛度大致相同之線寬/間隔圖案之遮罩MK2。再者，藉由調整遮罩MK1之寛度與利用遮罩MK1所提供之開口之寛度，利用程序SQ1之執行次數來調整區域R3之膜厚，可形成具有任意尺寸之遮罩寛度及開口寛度之遮罩MK2。如此，依據方法MT1，可提高遮罩MK2之尺寸控制性。再者，方法MT1中，因使遮罩MK2之圖案轉印至有機膜OL，故關於由該有機膜OL所形成之遮罩MK3，亦與遮罩MK2相同，可提高尺寸之控制性。
以下，說明其他實施形態之被處理體之處理方法。圖7係其他實施形態之被處理體之處理方法之流程圖。如圖7所示之方法MT2，係利用四重圖案化法製作遮罩之方法。以下，針對於圖7所示之方法MT2中使用電漿處理裝置10之例，加以說明。又，以下說明中，參考圖8及圖9。圖8及圖9係圖7所示方法之各步驟執行後之被處理體狀態之剖面圖。
於方法MT2中，與方法MT1相同，對於晶圓W執行步驟ST1、步驟ST2、程序SQ1、及步驟ST7～步驟ST11。藉此，晶圓W成為圖5(b)所示之狀態。其後，可去除遮罩MK2及抗反射膜AL。遮罩MK2及抗反射膜AL之去除，可藉由使用電漿處理裝置10使晶圓W暴露於含有氟碳化物氣體之處理氣體之電漿而進行。藉此，晶圓W成為圖8(a)所示之狀態。又，於此例之晶圓W中，如圖8(a)所示，被蝕刻層EL具有第1層EL1及第2層EL2。第2層EL2設於基板SB上。第1層EL1設於第2層EL2上。第1層EL1係由可相對於第2層EL2選擇性蝕刻之材料所構成，第2層EL2係由可相對於第1層EL1選擇性蝕刻之材料所構成。例如，第1層EL1可由多結晶矽所構成，第2層EL2可由氧化矽所構成。
方法MT2中，於後續之步驟ST22中，對晶圓W照射二次電子。此步驟ST22為與步驟ST2相同之步驟。藉由執行此步驟ST22，使遮罩MK3改質。又，當施加於上部電極30之負直流電壓絕對值之位準為高時，關於步驟ST2如上所述，利用電極板34之濺鍍而從該電極板34所釋出之矽，與從暴露於電漿之電漿處理裝置10之構成組件所釋出之氧結合，藉此而產生氧化矽化合物，該氧化矽化合物亦可沉積於晶圓W上而保護遮罩MK3。藉由該等遮罩之改質及／或保護膜之形成，可抑制後續步驟所導致之遮罩MK3損傷。
接著，與程序SQ1相同之程序SQ2執行一次以上。程序SQ2包含步驟ST23、步驟ST24、步驟ST25及步驟ST26。步驟ST23、步驟ST24、步驟ST25及步驟ST26，分別為與步驟ST3、步驟ST4、步驟ST5、步驟ST6相同之步驟。
於後續步驟ST27中，判定是否結束程序SQ2之執行。具體而言，於步驟ST27中，判定程序SQ2之執行次數是否已達到既定次數。程序SQ2之執行次數，決定於晶圓W上所形成之矽氧化膜之膜厚。亦即，依據執行1次程序SQ2所形成之矽氧化膜之膜厚與程序SQ2之執行次數之乘積，實質決定最終在晶圓W上所形成之矽氧化膜之膜厚。因此，因應於晶圓W上所形成之矽氧化膜之期望膜厚，設定程序SQ2之執行次數。
方法MT2中，當判定步驟ST27中程序SQ2之執行次數未達到既定次數時，則再次重複程序SQ2之執行。另一方面，當判定步驟ST7中程序SQ2之執行次數已達到既定次數之情形時，則結束程序SQ2之執行。藉此，如圖8(b)所示，於晶圓W之表面上形成矽氧化膜SX2。矽氧化膜SX2包含區域R4、區域R5及區域R6。區域R6係於遮罩MK3側面上沿著該側面延伸之區域。區域R6從被蝕刻層EL表面延伸至區域R4下側。區域R4於遮罩MK3頂面上及區域R6上延伸。又，區域R5於相鄰之區域R6間且於被蝕刻層EL表面上延伸。與程序SQ1相同，程序SQ2因與ALD法一樣形成矽氧化膜，因此區域R4、區域R5及區域R6之個別膜厚，成互為大致相等之膜厚。
於一實施形態中，與步驟ST3相同，步驟ST23執行時之處理容器12內之壓力，係設定為13.33Pa(100mTorr)以上之壓力。又，將步驟ST23執行時之第1高頻電源62之高頻電力，係設定為100W以下之電力。藉由在如此高壓且低功率之條件下產生電漿，可抑制鹵化矽氣體之過度解離。亦即，可抑制鹵素元素之活性種之過度產生。又，作為產生抑制過度解離之相同電漿狀態之手法，亦可使用第2高頻電源64。藉此，可抑制遮罩MK3之損傷、及／或已形成之矽氧化膜之損傷。又，可減少區域R4、區域R5及區域R6之膜厚差異。
又，於一實施形態中，於執行步驟ST23時，來自第2高頻電源64之高頻偏壓電力幾乎不供給至下部電極LE。此係因若施加偏壓電力，則會產生異向性成分。如此，藉由將偏壓電力設為最低限，可使前驅物等向地附著於晶圓W。結果，可更提升分別於遮罩MK3頂面及側面、及該遮罩MK3基底表面所形成之矽氧化膜之膜厚均勻性。又，於使用第2高頻電源64產生電漿之情形時，為了使前驅物等向地附著，「將離子能量設為最低限」之條件為必要選擇。又，為了將於步驟ST23所附著之前驅物置換成矽氧化膜，步驟ST25之執行必須有與前述步驟ST23相同之等向性反應。因此，於步驟ST25中，來自第2高頻電源64之高頻偏壓電力，亦幾乎不供給至下部電極LE。
當上述程序SQ2之執行結束，於方法MT2中，執行步驟ST28。於步驟ST28中，蝕刻矽氧化膜SX2，以去除區域R4及區域R5。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含有氟碳化物氣體之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生氟碳化物氣體之電漿。所產生電漿中之含氟活性種，利用高頻偏壓電力所致之往鉛直方向之導入，而優先蝕刻區域R4及區域R5。結果，如圖8(c)所示，選擇性地去除區域R4及區域R5。藉此，形成基於區域R6而成之遮罩MK4(第4遮罩)。
於後續步驟ST29中，去除遮罩MK3。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含氧氣之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生含氧氣之處理氣體之電漿。如圖9(a)所示，所產生電漿中之氧之活性種，蝕刻遮罩MK3。藉此，去除遮罩MK3，而於被蝕刻層EL上，留下遮罩MK4。
接著，於方法MT2中，蝕刻被蝕刻層EL。當被蝕刻層EL具有由多結晶矽所構成之第1層EL1及由氧化矽所構成之第2層EL2之情形時，於步驟ST30中，蝕刻第1層EL1，於步驟ST31中，蝕刻第2層EL2。
具體而言，步驟ST30中，從自氣體源組40之複數個氣體源中所選擇之氣體源，將多結晶矽之蝕刻用之鹵素氣體(例如含有Cl2氣體之處理氣體)供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生電漿。如圖9(b)所示，所產生電漿中之活性種，蝕刻第1層EL1之全區域中從遮罩MK4露出之區域。結果，使遮罩MK4之圖案轉印至第1層EL1。
於後續步驟ST31中，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含有氟碳化物氣體之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生電漿。所產生電漿中之含氟活性種，蝕刻第2層EL2之全區域中從遮罩MK4露出之區域。結果，圖9(c)所示，反映遮罩MK4圖案之第1層EL1圖案，轉印至第2層EL2。依據此方法MT2，可使用單一電漿處理裝置10執行步驟ST2～步驟ST31(亦即，從根據光阻遮罩之遮罩製作起至被蝕刻層之蝕刻為止之全部步驟)。
又，依據方法MT2，可藉由程序SQ2之執行次數而任意調整區域R6之膜厚(亦即，遮罩MK4之寛度)。因此，亦可任意調整利用遮罩MK4所提供之開口之寛度。例如，若設定遮罩MK3之寛度W21(參考圖8(a))、利用遮罩MK3所提供之開口寛度W22(參考圖8(b))、遮罩MK4之寛度W23(參考圖8(c))、及MK4於原本利用遮罩MK3而提供開口之處所提供之開口寛度W24(參考圖9(a))，使其滿足下記關係式(2)，則利用遮罩MK4所提供之全部開口之寛度為相同。 W21＝W22－2×W23＝W24　　　…(2) 方法MT2中，因寛度W23相當於區域R6之膜厚，故可藉由程序SQ2之執行次數而設定。因此，依據方法MT2，可容易地滿足上述關係式(2)。如此，方法MT2有利於遮罩MK4之尺寸控制性。
又，因為遮罩MK3之寛度W21反映遮罩MK2之寛度W3，故從關係式(2)可導出以下關係式(3)。 W3＝W21＝W22－2×W23　　　…(3) 由此關係式(3)可知，為了使利用遮罩MK4所提供之全部開口之寛度為相同，遮罩MK4之寛度W23必須小於遮罩MK2之寛度。如此，四重圖案化法中，依所製作之遮罩之設計，遮罩MK2之寛度與遮罩MK4之寛度(亦即，矽氧化膜SX1之膜厚與矽氧化膜SX2之膜厚)有時會不同。依據方法MT2，矽氧化膜SX1之膜厚可藉由程序SQ1之執行次數來調整，而矽氧化膜SX2之膜厚可藉由程序SQ2之執行次數來調整，故可因應以四重圖案化法所製作之遮罩設計而進行膜厚控制。
以上，真對各種實施形態加以說明，然而不限於上述實施形態，可有各種變形態樣。例如，於上述實施形態中，使用電容耦合型之電漿處理裝置10，但若為分別由方法MT1及方法MT2中省略從上部電極釋出二次電子之步驟之方法，則可使用任意具有電漿源之電漿處理裝置來實施。如此之電漿處理裝置，如為：電感結合型之電漿處理裝置、使用如微波等表面波之電漿處理裝置。
以下，針對用以形成上述矽氧化膜之程序之評價所進行之實驗，加以說明。
(實驗例1～3)
於實驗例1～3中，對圖3(a)所示之晶圓，使用電漿處理裝置10執行步驟ST2及程序SQ1。又，於實驗例1～3中，改變步驟ST3執行時之處理容器12內之壓力及第1高頻電源62之高頻電力作為參數。具體而言，於實驗例1中，將步驟ST3之處理容器12內之壓力及第1高頻電源62之高頻電力設定為20mTorr(2.66Pa)、500W；於實驗例2中，將步驟ST3之處理容器12內之壓力及第1高頻電源62之高頻電力設定為200mTorr(26.66Pa)、500W；於實驗例3中，將步驟ST3之處理容器12內之壓力及第1高頻電源62之高頻電力設定為200mTorr(26.66Pa)、100W。以下為實驗例1～3中所執行之步驟ST2及程序SQ1之其他條件。又，程序SQ1之執行次數為72次。
＜步驟ST2之條件＞ ・處理容器內壓力：50mTorr(6.66Pa) ・氫氣流量：100sccm ・Ar氣體流量：800sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、300W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・電源70之施加電壓：－1000V ・處理時間：60秒 ＜步驟ST3之條件＞ ・處理容器內壓力：200mTorr(26.66Pa) ・SiCl4氣體流量：20sccm ・Ar氣體流量：200sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、100W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・處理時間：5秒 ＜步驟ST5之條件＞ ・處理容器內壓力：200mTorr(26.66Pa) ・氧氣流量：200sccm ・Ar氣體流量：200sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、500W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・處理時間：5秒
接著，個別於遮罩MK1之線圖案設為稀疏之區域(以下稱「疏區域」)與設為密集之區域(以下稱「密區域」)中，測量於遮罩MK1頂面上所形成之矽氧化膜之膜厚(圖3(b)所示區域R1之膜厚T1)及於遮罩MK1側面上所形成之矽氧化膜之膜厚(圖3(b)所示區域R3之膜厚W3)。其後，求得膜厚比(亦即，疏區域之區域R1膜厚相對於密區域之區域R1膜厚之比、及疏區域之區域R3膜厚相對於密區域之區域R3膜厚之比)。結果示於圖10。又，圖10中，標記「R1」表示從區域R1膜厚所求得之膜厚比；標記「R3」表示從區域R3膜厚所求得之膜厚比。
如圖10所示，第1高頻電源62之高頻電力越小，膜厚比越接近1。亦即，於密區域及疏區域所形成之矽氧化膜之膜厚之差異變小。詳言之，與第1高頻電源62之高頻電力為500W時相較，當第1高頻電源62之高頻電力為100W時，其膜厚比接近1。因此確認：藉由使第1高頻電源62之高頻電力為100W以下，可縮小在密區域所形成之矽氧化膜與在疏區域所形成之矽氧化膜之膜厚差異。又，如圖10所示，確認：藉由在處理容器12內之壓力為高之條件，亦即高壓條件下執行步驟ST3，可縮小區域R1膜厚比與區域R3膜厚比之差異。亦即，確認：藉由在高壓條件下執行步驟ST3，使得區域R1之膜厚T1與區域R3之膜厚W3之差異變小。因此確認：依據上述程序SQ1及程序SQ2，可保形地形成矽氧化膜。
(實驗例4)
於實驗例4中，如圖11所示，準備具有遮罩MK1之樣本1～4之晶圓W，該遮罩MK1提供排列成二維之橢圓形之複數開口OP。使各樣本之開口OP之短軸方向寛度CD1及長軸方向寛度CD2，與其他樣本之CD1及CD2相異。之後，使用電漿處理裝置10，對該等樣本1～4執行步驟ST2及程序SQ1。又，於實驗例4中，改變程序SQ1之執行次數作為參數。以下，顯示實驗例4中所執行之步驟ST2及程序SQ1之條件。
＜步驟ST2之條件＞ ・處理容器內壓力：50mTorr(6.66Pa) ・氫氣流量：100sccm ・Ar氣體流量：800sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、300W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・電源70之施加電壓：－1000V ・處理時間：60秒 ＜步驟ST3之條件＞ ・處理容器內壓力：200mTorr(26.66Pa) ・SiCl4氣體流量：20sccm ・Ar氣體流量：200sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、100W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・處理時間：5秒 ＜步驟ST5之條件＞ ・處理容器內壓力：200mTorr(26.66Pa) ・氧氣流量：200sccm ・Ar氣體流量：200sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、500W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・處理時間：5秒
接著，針對樣本1～4，分別求得程序SQ1之執行次數與開口OP之短軸方向寛度CD1之變化量、開口OP之長軸方向寛度CD2之變化量之關係。結果示於圖12。圖12中，橫軸表示程序SQ1之執行次數；縱軸表示CD1及CD2之變化量。如圖12所示，實驗例4之結果為：開口OP之短軸方向寛度CD1之變化量及長軸方向寛度CD2之變化量，隨著程序SQ1之執行次數而同樣增加。由此確認：可對應程序SQ1之執行次數，於任意方向中均衡地縮小橢圓形開口之寛度。由此確認：可對應程序SQ1之執行次數，使橢圓形開口之寛度於任意方向均衡地縮小。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
12e‧‧‧排氣口
12g‧‧‧搬出入口
14‧‧‧支撐部
18a‧‧‧第1板
18b‧‧‧第2板
22‧‧‧直流電源
23‧‧‧切換器
24‧‧‧冷媒通道
26a、26b‧‧‧配管
28‧‧‧氣體供給管線
30‧‧‧上部電極
32‧‧‧絕緣性遮蔽構件
34‧‧‧電極板
34a‧‧‧氣體噴注孔
36‧‧‧電極支撐體
36a‧‧‧氣體擴散室
36b‧‧‧氣體流通孔
36c‧‧‧氣體導入口
38‧‧‧氣體供給管
40‧‧‧氣體源組
42‧‧‧閥組
44‧‧‧流量控制器組
46‧‧‧沉積物屏蔽
48‧‧‧排氣板
50‧‧‧排氣裝置
52‧‧‧排氣管
54‧‧‧閘閥
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
66、68‧‧‧整合器
70‧‧‧電源
AL‧‧‧抗反射膜
Cnt‧‧‧控制部
EL‧‧‧被蝕刻層
EL1‧‧‧第1層
EL2‧‧‧第2層
ESC‧‧‧靜電吸盤
FR‧‧‧對焦環
HP‧‧‧加熱器電源
HT‧‧‧加熱器
LE‧‧‧下部電極
MK1~MK4‧‧‧遮罩
MT1、MT2‧‧‧方法
OL‧‧‧有機膜
P1、P2‧‧‧電漿
PD‧‧‧載置台
R1~R6‧‧‧區域
S‧‧‧處理空間
SB‧‧‧基板
ST1~ST12、ST22~ST31‧‧‧步驟
SQ1、SQ2‧‧‧程序
SX1、SX2‧‧‧矽氧化膜
T1‧‧‧區域R1之膜厚
W‧‧‧晶圓
W1~W2、W4、W21~W24‧‧‧開口寬度
W3‧‧‧區域R3之膜厚
【圖1】一實施形態之被處理體之處理方法之流程圖。 【圖2】電漿處理裝置之一例圖。 【圖3】(a)~(b)圖1所示方法之各步驟之執行後之被處理體狀態之剖面圖。 【圖4】(a)~(b)圖1所示方法之各步驟之執行後之被處理體狀態之剖面圖。 【圖5】(a)~(c)圖1所示方法之各步驟之執行後之被處理體狀態之剖面圖。 【圖6】(a)~(b)矽氧化膜之形成原理之說明圖。 【圖7】其他實施形態之被處理體之處理方法之流程圖。 【圖8】(a)~(c)圖7所示方法之各步驟之執行後之被處理體狀態之剖面圖。 【圖9】(a)~(c)圖7所示方法之各步驟之執行後之被處理體狀態之剖面圖。 【圖10】實驗結果之圖表。 【圖11】實驗所用遮罩MK1之圖案之頂視圖。 【圖12】實驗結果之圖表。
MT1‧‧‧方法
ST1~ST12‧‧‧步驟
SQ1‧‧‧程序

Claims (12)

  1. 一種被處理體之處理方法，該被處理體具有：被蝕刻層；有機膜，設於該被蝕刻層上；含矽抗反射膜，設於該有機膜上；及第1遮罩，由光阻材料所構成，並設置於該抗反射膜上； 該方法包含下述步驟： 於收容該被處理體之電漿處理裝置之處理容器內，在該第1遮罩及該抗反射膜上形成矽氧化膜之步驟，該矽氧化膜具有於該第1遮罩頂面上所形成之第1區域、於該抗反射膜上所形成之第2區域、及於該第1遮罩側面上所形成之第3區域； 藉由在該處理容器內所產生之電漿去除該第1區域及該第2區域之步驟，形成基於該第3區域而成之第2遮罩； 藉由在該處理容器內所產生之電漿，去除該第1遮罩； 藉由在該處理容器內所產生之電漿，蝕刻該抗反射膜；及 藉由在該處理容器內所產生之電漿蝕刻該有機膜之步驟，形成由該有機膜所構成之第3遮罩； 形成該矽氧化膜之該步驟，藉由執行包含下述步驟之程序，而形成矽氧化膜： 第1步驟，於收容該被處理體之該處理容器內，產生含鹵化矽氣體之第1氣體之電漿，而形成反應前驅物； 第2步驟，沖洗該處理容器內之空間； 第3步驟，於該處理容器內產生含氧氣之第2氣體之電漿，而形成矽氧化膜； 第4步驟，沖洗該處理容器內之空間。
  2. 如申請專利範圍第1項之被處理體之處理方法，其中， 於形成該矽氧化膜之該步驟中，重複執行包含該第1步驟、該第2步驟、該第3步驟及該第4步驟之該程序。
  3. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 於該第1步驟中，設定成高壓低電力之條件：該處理容器內之壓力為13.33Pa以上之壓力，電漿產生用之高頻電源之電力為100W以下。
  4. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 該第1步驟中，離子導入用之偏壓電力未施加於支撐該被處理體之載置台。
  5. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 該電漿處理裝置係電容耦合型之電漿處理裝置， 該方法更包含下述步驟： 於執行形成該矽氧化膜之該步驟前，藉由使該處理容器內產生電漿，並對該電漿處理裝置之上部電極施加負直流電壓，而對該第1遮罩照射二次電子。
  6. 如申請專利範圍第1或2項之被處理體之處理方法，其更包含下述步驟： 於該處理容器內在該第3遮罩及該被蝕刻層上形成其他的矽氧化膜之步驟，該其他的矽氧化膜具有於該第3遮罩頂面上所形成之第4區域、於該被蝕刻層上所形成之第5區域、及於該第3遮罩側面上所形成之第6區域； 藉由在該處理容器內所產生之電漿，而去除該第4區域及該第5區域之步驟，形成由該第6區域所構成之第4遮罩；及 藉由在該處理容器內所產生之電漿，而去除該第3遮罩； 形成該其他的矽氧化膜之該步驟，藉由執行包含下述步驟之程序，形成矽氧化膜： 第5步驟，於收容該被處理體之該處理容器內，產生含鹵化矽氣體之第3氣體之電漿，而形成反應前驅物； 第6步驟，沖洗該處理容器內之空間； 第7步驟，於該處理容器內產生含氧氣之第4氣體之電漿，而形成矽氧化膜；及 第8步驟，沖洗該處理容器內之空間。
  7. 如申請專利範圍第6項之被處理體之處理方法，其中， 於形成該其他的矽氧化膜之該步驟中，重複執行包含該第5步驟、該第6步驟、該第7步驟及該第8步驟之該程序。
  8. 如申請專利範圍第6項之被處理體之處理方法，其中， 於該第5步驟中，設定成高壓低電力之條件：該處理容器內之壓力為13.33Pa以上之壓力，電漿產生用之高頻電源之電力為100W以下。
  9. 如申請專利範圍第6項之被處理體之處理方法，其中， 該第5步驟中，離子導入用之偏壓電力未施加於支撐該被處理體之載置台。
  10. 如申請專利範圍第6項之被處理體之處理方法，其中， 該電漿處理裝置係電容耦合型之電漿處理裝置， 該方法更包含下述步驟： 於執行形成該其他的矽氧化膜之該步驟前，藉由使該處理容器內產生電漿，並對該電漿處理裝置之上部電極施加負直流電壓，而對該第3遮罩照射二次電子。
  11. 如申請專利範圍第1或2項之被處理體之處理方法，其更包含下述步驟： 藉由在該處理容器內所產生之電漿，而蝕刻該被蝕刻層。
  12. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 該鹵化矽氣體係SiCl4 氣體。
TW104132757A 2014-10-07 2015-10-06 被處理體之處理方法 TWI668530B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-206602 2014-10-07
JP2014206602A JP6366454B2 (ja) 2014-10-07 2014-10-07 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
TW201633017A true TW201633017A (zh) 2016-09-16
TWI668530B TWI668530B (zh) 2019-08-11

Family

ID=54256554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104132757A TWI668530B (zh) 2014-10-07 2015-10-06 被處理體之處理方法

Country Status (6)

Country Link
US (2) US9911607B2 (zh)
EP (1) EP3007208B1 (zh)
JP (1) JP6366454B2 (zh)
KR (1) KR102309941B1 (zh)
CN (1) CN105489485B (zh)
TW (1) TWI668530B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
JP6462477B2 (ja) 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6770848B2 (ja) * 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法
JP6541618B2 (ja) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
JP6757624B2 (ja) 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP6759004B2 (ja) * 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6767302B2 (ja) * 2017-04-14 2020-10-14 東京エレクトロン株式会社 成膜方法
JP6895352B2 (ja) * 2017-09-12 2021-06-30 東京エレクトロン株式会社 被加工物を処理する方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US11114304B2 (en) * 2018-11-30 2021-09-07 Tokyo Electron Limited Substrate processing method
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP2024035044A (ja) * 2022-08-30 2024-03-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137725A (ja) * 1990-09-28 1992-05-12 Tonen Corp ガラス基板多結晶シリコン薄膜
JP2000114257A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 半導体装置の製造方法
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US20060210723A1 (en) * 2005-03-21 2006-09-21 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4456533B2 (ja) 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
TWI462179B (zh) 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
US7807575B2 (en) 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
KR101573949B1 (ko) * 2007-11-08 2015-12-02 램 리써치 코포레이션 산화물 스페이서를 이용한 피치 감소
JP2009194248A (ja) 2008-02-15 2009-08-27 Tokyo Electron Ltd パターン形成方法、半導体製造装置及び記憶媒体
US20110104901A1 (en) * 2008-06-13 2011-05-05 Tokyo Electron Limited Semiconductor device manufacturing method
US10378106B2 (en) * 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US8647722B2 (en) * 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
JP2011066164A (ja) 2009-09-16 2011-03-31 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
US9373521B2 (en) * 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP5632240B2 (ja) * 2010-08-31 2014-11-26 東京エレクトロン株式会社 微細パターンの形成方法
JP5541183B2 (ja) 2011-02-07 2014-07-09 日本精工株式会社 電動パワーステアリング装置の制御装置
JP2012178378A (ja) * 2011-02-25 2012-09-13 Tokyo Electron Ltd 半導体装置の製造方法
JP2012195513A (ja) * 2011-03-17 2012-10-11 Tokyo Electron Ltd プラズマ処理装置
KR102038649B1 (ko) 2012-02-20 2019-10-30 도쿄엘렉트론가부시키가이샤 전원 시스템, 플라즈마 에칭 장치 및 플라즈마 에칭 방법
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6136613B2 (ja) * 2012-09-21 2017-05-31 東京エレクトロン株式会社 プラズマ処理方法
KR102052936B1 (ko) 2012-11-13 2019-12-06 삼성전자 주식회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
EP3007208B1 (en) 2018-04-18
US9911607B2 (en) 2018-03-06
US20180158684A1 (en) 2018-06-07
JP2016076620A (ja) 2016-05-12
US20160099148A1 (en) 2016-04-07
TWI668530B (zh) 2019-08-11
KR20160041778A (ko) 2016-04-18
JP6366454B2 (ja) 2018-08-01
CN105489485A (zh) 2016-04-13
CN105489485B (zh) 2019-09-17
EP3007208A1 (en) 2016-04-13
KR102309941B1 (ko) 2021-10-07

Similar Documents

Publication Publication Date Title
TWI668530B (zh) 被處理體之處理方法
TWI661464B (zh) 被處理體之處理方法
TWI760555B (zh) 蝕刻方法
TWI682461B (zh) 被處理體之處理方法
TWI689995B (zh) 被處理體之處理方法
TWI709996B (zh) 被處理體之處理方法
TWI716378B (zh) 蝕刻方法
TW201717276A (zh) 蝕刻方法
TW201705273A (zh) 蝕刻有機膜之方法
TWI737785B (zh) 被處理體之處理方法
TW201701349A (zh) 蝕刻方法（一）
TWI713486B (zh) 蝕刻方法（二）
TW201724252A (zh) 蝕刻方法
KR20200000377A (ko) 마이크로전자 공작물의 제조를 위해 실리콘 질화물층을 영역 선택 에칭하는 방법
JP2020177958A (ja) 基板処理方法及び基板処理装置