CN105489485B - 处理被处理体的方法 - Google Patents

处理被处理体的方法 Download PDF

Info

Publication number
CN105489485B
CN105489485B CN201510645212.XA CN201510645212A CN105489485B CN 105489485 B CN105489485 B CN 105489485B CN 201510645212 A CN201510645212 A CN 201510645212A CN 105489485 B CN105489485 B CN 105489485B
Authority
CN
China
Prior art keywords
mask
gas
plasma
process container
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510645212.XA
Other languages
English (en)
Other versions
CN105489485A (zh
Inventor
木原嘉英
久松亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN105489485A publication Critical patent/CN105489485A/zh
Application granted granted Critical
Publication of CN105489485B publication Critical patent/CN105489485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明提供一种处理被处理体的方法，其能够提高多重图案形成法中掩模尺寸的控制性。在一实施方式的方法中，执行在第一掩模和防反射膜上形成氧化硅膜的步骤。在该步骤中，交替地生成包含卤化硅气体的第一气体的等离子体和包含氧气的第二气体的等离子体。接着，以仅残留形成于第一掩模的侧面上的区域的方式除去氧化硅膜的其他区域。接着，除去第一掩模。然后，对防反射膜和有机膜进行蚀刻。

Description

处理被处理体的方法
技术领域
本发明的实施方式涉及处理被处理体的方法，特别涉及包含掩模制作的方法。
背景技术
在半导体器件等电子器件的制造工艺中，在被蚀刻层上形成掩模，并且为了将该掩模的图案转印到被蚀刻层而进行蚀刻。作为掩模，通常使用抗蚀剂掩模。抗蚀剂掩模由光刻技术形成。因此，形成于被蚀刻层的图案的临界尺寸受到由光刻技术形成的抗蚀剂掩模的分辨极限的影响。
然而，近年来，伴随电子器件的高集成化，要求形成尺寸比抗蚀剂掩模的分辨极限小的图案。因此，如专利文献1记载的那样，使用双重图案形成法或四重图案形成法等多重图案形成法。
在双重图案形成法中，以覆盖作为第一掩模的抗蚀剂掩模的方式形成氧化硅膜，该氧化硅膜的整个区域中仅沿着抗蚀剂掩模的侧壁的区域残留，之后将抗蚀剂掩模除去。然后，将残留的氧化硅制的区域作为第二掩模对有机膜进行蚀刻，由此形成被蚀刻层的用于蚀刻的第三掩模。
在四重图案形成法中，以覆盖通过双重图案形成法而得到的第三掩模的方式形成氧化硅膜，该氧化硅膜的整个区域中仅沿着第三掩模的侧壁的区域残留，之后将第三掩模除去。由此，形成被蚀刻层的用于蚀刻的第四掩模。
在上述的多重图案形成法中，为了形成氧化硅膜，通常使用采用硅烷气的化学气相沉积法(CVD法)。
现有技术文献
专利文献1：国际公开第2009/101878号
发明内容
发明想要解决的技术问题
在CVD法中，形成于掩模的上表面或该掩模的正下方的层的表面的氧化硅膜的膜厚增大，沿着掩模的侧面形成的氧化硅膜的膜厚减小。此外，难以精度良好地控制沿着掩模的侧面形成的氧化硅膜的膜厚。因此，在现有的多重图案形成法中，掩模尺寸的控制性例如掩模的宽度和/或掩模的开口的宽度的控制性较低。基于这样的背景，要求提高多重图案形成法中掩模尺寸的控制性。
用于解决技术问题的技术方案
本发明的一实施方式提供处理被处理体的方法。
被处理体包括被蚀刻层、设置在该被蚀刻层上的有机膜、设置在该有机膜上的含硅防反射膜和由抗蚀剂材料构成的设置在防反射膜上的第一掩模。该方法包括：(a)在收纳有被处理体的等离子体处理装置的处理容器内，在第一掩模和防反射膜上形成氧化硅膜的步骤，该氧化硅膜包括形成于第一掩模的上表面上的第一区域、形成于防反射膜上的第二区域和形成于第一掩模的侧面上的第三区域；(b)利用在处理容器内产生的等离子体除去第一区域和第二区域而形成基于第三区域的第二掩模的步骤；(c)利用在处理容器内产生的等离子体除去第一掩模的步骤；(d)利用在处理容器内产生的等离子体对防反射膜进行蚀刻的步骤；和(e)利用在处理容器内产生的等离子体对有机膜进行蚀刻而形成由该有机膜构成的第三掩模的步骤，形成氧化硅膜的步骤通过执行包括下述步骤的流程来成膜氧化硅膜：(a1)在收纳有被处理体的处理容器内，生成包含卤化硅气体的第一气体的等离子体来形成反应前驱体的第一步骤；(a2)对处理容器内的空间进行吹扫的第二步骤；(a3)在处理容器内生成含有氧气的第二气体的等离子体来形成氧化硅膜的第三步骤；和(a4)对处理容器内的空间进行吹扫的第四步骤。
一实施方式中使用的卤化硅气体例如SiCl4气体、SiBr4气体、SiF4气体或SiH2Cl4气体在常温下处于气化状态。因此，根据一实施方式涉及的方法，不使用具有气化器的专用的成膜装置，就能够使含硅的前驱体在低温下堆积在掩模上。
此外，在一实施方式涉及的方法中，在第一步骤中将含硅的前驱体堆积在第一掩模和防反射膜上，在第二步骤的吹扫后接下来的第三步骤中，将前驱体中的卤元素置换为氧。然后，在第四步骤中进行吹扫。另外，第二步骤和第四步骤中的吹扫是为了防止卤化硅气体和氧气同时存在于处理容器内而以置换处理容器内的气体为目的进行的，可以是使不活泼气体在处理容器内流动的气体吹扫和形成真空进行吹扫的任意一种。因此，能够与ALD法同样地，通过执行包括第一～第四步骤的1次流程，能够在掩模上以比较均匀的膜厚形成具有较薄的膜厚的氧化硅膜。即，通过执行1次流程，能够将具有较薄的膜厚的氧化硅膜形成为共性膜(conformal)。在该方法中，使用该氧化硅膜来形成第二掩模，因此该第二掩模的尺寸的控制性变高。此外，使用该第二掩模由有机膜形成的第三掩模的尺寸的控制性也提高。另外，通过一实施方式涉及的方法而制作的第三掩模，能够为了被蚀刻层的蚀刻或在四重图案形成法中为了形成第四掩模而使用。
在一实施方式中，可以反复执行上述流程。在该实施方式中，能够通过流程的反复次数来调整所形成的氧化硅膜的膜厚。由此，提高第二掩模的宽度和/或由第二掩模划分的开口的宽度的控制性。
在一实施方式中，在第一步骤中设定成下述高压低电力的条件：处理容器内的压力为13.33Pa以上的压力，等离子体生成用的高频电源的电力为100W以下。通过在这样的高压力且低功率的环境下生成等离子体，能够抑制产生过剩的卤元素的活性种。由此，能够抑制第一掩模的损伤和/或已经生成的氧化硅膜的损伤。此外，能够减少掩模上的各区域的氧化硅膜的膜厚的差异。此外，在一实施方式中，不对支承被处理体的载置台施加用于引入离子的偏置电力。根据该实施方式，进一步提高分别形成于第一掩模的上表面、防反射膜的表面和第一掩模的侧面的氧化硅膜、即第一区域、第二区域和第三区域的膜厚的均匀性。
在一实施方式中，等离子体处理装置可以是电容耦合型的等离子体处理装置，该实施方式的方法在上述执行形成氧化硅膜的步骤之前还包括下述步骤：在处理容器内产生等离子体并对等离子体处理装置的上部电极施加负的直流电压，由此对掩模照射二次电子。根据该实施方式，将第一掩模改性，能够抑制后续步骤给第一掩模带来的损伤。
一实施方式的方法，包括：(f)在处理容器内在第三掩模和被蚀刻层上形成另一氧化硅膜的步骤，该另一氧化硅膜包括形成于第三掩模的上表面上的第四区域、形成于被蚀刻层上的第五区域和形成于第三掩模的侧面上的第六区域；(g)利用在处理容器内产生的等离子体除去第四区域和第五区域而形成由第六区域构成的第四掩模的步骤；和(h)利用在处理容器内产生的等离子体除去第三掩模的步骤。形成另一氧化硅膜的步骤通过执行包括下述步骤的流程来成膜氧化硅膜：(f1)在收纳有被处理体的处理容器内，生成包含卤化硅气体的第三气体的等离子体来形成反应前驱体的第五步骤；(f2)对处理容器内的空间进行吹扫的第六步骤；(f3)在处理容器内生成含有氧气的第四气体的等离子体来形成氧化硅膜的第七步骤；和(f4)对处理容器内的空间进行吹扫的第八步骤。
该实施方式的方法通过四重图案形成法形成第四掩模。第四掩模由通过与第一～第四步骤同样的第五～第八步骤制作的氧化硅膜的第六区域构成。因此，根据该实施方式的方法，能够提高第四掩模的尺寸的控制性。此外，在第五步骤中，不使用具有气化器的专用成膜装置，就能够使含硅的前驱体在低温下堆积在掩模上。
在一实施方式中，能够反复进行包括第五～第八步骤的流程。此外，在一实施方式的第五步骤中能够设定成下述高压低电力的条件：处理容器内的压力为13.33Pa以上的压力，等离子体生成用的高频电源的电力为100W以下。此外，在一实施方式的第五步骤中，不对支承被处理体的载置台施加用于引入离子的偏置电力。
在一实施方式中，等离子体处理装置是电容耦合型的等离子体处理装置，该实施方式的方法在执行形成另一氧化硅膜的步骤之前还包括下述步骤：在处理容器内产生等离子体并对等离子体处理装置的上部电极施加负的直流电压，由此对第三掩模照射二次电子。根据该实施方式，能够将第三掩模改性，并且能够抑制后续步骤给第三掩模带来的损伤。
发明效果
如上所述，能够提高多重图案形成法中掩模尺寸的控制性。
附图说明
图1是表示一实施方式涉及的处理被处理体的方法的流程图。
图2是表示等离子体处理装置的一例的图。
图3是表示执行图1所示的方法的各步骤之后的被处理体的状态的截面图。
图4是表示执行图1所示的方法的各步骤之后的被处理体的状态的截面图。
图5是表示执行图1所示的方法的各步骤之后的被处理体的状态的截面图。
图6是用于说明氧化硅膜的形成原理的图。
图7是表示另一实施方式涉及的处理被处理体的方法的流程图。
图8是表示执行图7所示的方法的各步骤之后的被处理体的状态的截面图。
图9是表示执行图7所示的方法的各步骤之后的被处理体的状态的截面图。
图10是表示实验结果的图表。
图11是表示实验中所使用的掩模MK1的图案的俯视图。
图12是表示实验结果的图表。
附图标记说明
10 等离子体处理装置
12 处理容器
PD 载置台
ESC 静电吸盘
LE 下部电极
30 上部电极
34 电极板
40 气体源组
50 排气装置
62 第一高频电源
64 第二高频电源
70 电源
Cnt 控制部
W 晶片
SB 基板
EL 被蚀刻层
OL 有机膜
AL 防反射膜
MK1、MK2、MK3、MK4 掩模
SX1、SX2 氧化硅膜
具体实施方式
下面，参照附图对各种实施方式进行详细说明。另外，在各附图中对相同或相当的部分标注相同的附图标记。
图1是表示一实施方式涉及的处理被处理体的方法的流程图。图1所示的方法MT1是通过双重图案形成法制作掩模的方法。一实施方式的方法MT1还是对被蚀刻层进行蚀刻的方法。此外，在一实施方式的方法MT1中，能够使用单一的等离子体处理装置来执行一系列的步骤。
图2是表示等离子体处理装置的一例的图。图2中概略地示出了处理被处理体的方法的各种实施方式中能够利用的等离子体处理装置10的截面结构。如图2所示，等离子体处理装置10是电容耦合型等离子体蚀刻装置，具有处理容器12。处理容器12具有大致圆筒形状。处理容器12例如由铝构成，对其内壁面实施了阳极氧化处理。该处理容器12被安全接地。
在处理容器12的底部上设置有大致圆筒状的支承部14。支承部14例如由绝缘材料构成。构成支承部14的绝缘材料能够如石英一样含氧。支承部14在处理容器12内从处理容器12的底部沿着铅直方向延伸。此外，在处理容器12内设置有载置台PD。载置台PD由支承部14支承。
载置台PD在其上表面保持晶片W。载置台PD具有下部电极LE和静电吸盘ESC。下部电极LE包含第一板18a和第二板18b。第一板18a和第二板18b例如由铝等金属构成，呈大致圆盘形状。第二板18b设置于第一板18a上，与第一板18a电连接。
在第二板18b上设置有静电吸盘ESC。静电吸盘ESC具有将作为导电膜的电极配置在一对绝缘层或绝缘片之间的结构。直流电源22经由开关23与静电吸盘ESC的电极电连接。该静电吸盘ESC通过由来自直流电源22的直流电压产生的库仑力等静电力吸附晶片W。由此，静电吸盘ESC能够保持晶片W。
在第二板18b的周缘部上以包围晶片W的边缘和静电吸盘ESC的方式配置有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜的材料而适当选择的材料构成，例如能够由石英构成。
在第二板18b的内部设置有制冷剂流路24。制冷剂流路24构成温度调整机构。从设置于处理容器12外部的制冷单元经由配管26a向制冷剂流路24供给制冷剂。被供给到制冷剂流路24的制冷剂经由配管26b返回到制冷单元。这样，以使制冷剂循环的方式将其供给到制冷剂流路24。通过控制该制冷剂的温度，来控制由静电吸盘ESC支承的晶片W的温度。
此外，在等离子体处理装置10设置有气体供给线路28。气体供给线路28将来自传热气体供给机构的传热气体、例如He气供给到静电吸盘ESC的上表面与晶片W的背面之间。
此外，在等离子体处理装置10设置有作为加热元件的加热器HT。加热器HT例如埋设于第二板18b内。加热器电源HP与加热器HT连接。通过从加热器电源HP向加热器HT供给电力，来调整载置台PD的温度，调整载置在该载置台PD上的晶片W的温度。另外，加热器HT也可以内置于静电吸盘ESC。
此外，等离子体处理装置10具有上部电极30。上部电极30在载置台PD的上方与该载置台PD相对配置。下部电极LE与上部电极30相互大致平行地设置。在该上部电极30和下部电极LE之间提供有用于对晶片W进行等离子体处理的处理空间S。
上部电极30隔着绝缘性遮蔽部件32支承于处理容器12的上部。绝缘性遮蔽部件32由绝缘材料构成，例如能够如石英一样含氧。上部电极30能够包括电极板34和电极支承体36。电极板34面对处理空间S，在该电极板34设置有多个气体排出孔34a。该电极板34在一实施方式中由硅构成。
电极支承体36以装卸自由的方式支承电极板34，例如能够由铝等导电性材料构成。该电极支承体36能够具有水冷结构。在电极支承体36的内部设置有气体扩散室36a。与气体排出孔34a连通的多个气体通流孔36b从该气体扩散室36a向下方延伸。此外，在电极支承体36形成有将处理气体导向气体扩散室36a的气体导入口36c，气体供给管38与该气体导入口36c连接。
气体源组40经由阀门组42和流量控制器组44与气体供给管38连接。气体源组40具有多个气体源。多个气体源能够包括卤化硅气体源、氧气源、氮气源、氟碳气体源和稀有气体源。作为卤化硅气体，例如能够使用SiCl4气体。此外，作为卤化硅气体，也可以使用SiBr4气体、SiF4气体或SiH2Cl4气体。此外，作为氟碳气体，能够使用CF4气体、C4F6气体、C4F8气体等任意的氟碳气体。此外，作为稀有气体，能够使用He气体、Ar气体等任意的稀有气体。另外，在另一实施方式中，多个气体源可以还包括HBr气体等多晶硅层的蚀刻用气体源。
阀门组42包括多个阀门，流量控制器组44包括质量流量控制器等多个流量控制器。气体源组40的多个气体源分别经由阀门组42的对应的阀门和流量控制器组44的对应的流量控制器与气体供给管38连接。因此，等离子体处理装置10能够将来自从气体源组40的多个气体源中选择的一个以上的气体源的气体以单独进行调整的流量供给到处理容器12内。
此外，在等离子体处理装置10中，沿着处理容器12的内壁以装卸自由的方式设置有沉积物屏蔽件46。沉积物屏蔽件46还设置于支承部14的外周。沉积物屏蔽件46防止蚀刻副生成物(沉积物)附着于处理容器12，能够通过使Y2O3等陶瓷覆盖在铝材上而构成。沉积物屏蔽能够由Y2O3以外的、例如如石英一样含氧的材料构成。
在处理容器12的底部侧并且在支承部14与处理容器12的侧壁之间设置有排气板48。排气板48例如能够通过使Y2O3等陶瓷覆盖在铝材上而构成。在该排气板48的下方并且在处理容器12内设置有排气口12e。排气装置50经由排气管52与排气口12e连接。排气装置50具有涡轮高真空泵等真空泵，能够将处理容器12内的空间减压至所期望的真空度。此外，在处理容器12的侧壁设置有晶片W的搬入搬出口12g，该搬入搬出口12g能够由闸阀54进行开关。
此外，等离子体处理装置10还包括第一高频电源62和第二高频电源64。第一高频电源62是产生等离子体生成用的第一高频电力的电源，其产生27MHz～100MHz的频率，在一个例子中产生40MHz的高频电力。第一高频电源62通过匹配器66与上部电极30连接。匹配器66是用于使第一高频电源62的输出阻抗和负载侧(下部电极LE侧)的输入阻抗匹配的电路。另外，第一高频电源62也可以经由匹配器66与下部电极LE连接。
第二高频电源64是产生用于向晶片W引入离子的第二高频电力、即高频偏置电力的电源，其产生400kHz～13.56MHz的范围内的频率、在一例子中是13.56MHz的高频偏置电力。第二高频电源64经由匹配器68与下部电极LE连接。匹配器68是用于使第二高频电源64的输出阻抗和负载侧(下部电极LE侧)的输入阻抗匹配的电路。
此外，等离子体处理装置10还包括电源70。电源70与上部电极30连接。电源70对上部电极30施加用于将存在于处理空间S内的正离子引入到电极板34的电压。在一例中，电源70是产生负的直流电压的直流电源。如果从电源70对上部电极30施加这样的电压，则存在于处理空间S内的正离子冲撞电极板34。由此，从电极板34释放二次电子。
此外，在一实施方式中，等离子体处理装置10还包括控制部Cnt。该控制部Cnt是包括处理器、存储部、输入装置、显示装置等的计算机，其用于控制等离子体处理装置10的各部分。具体而言，控制部Cnt与阀门组42、流量控制器组44、排气装置50、第一高频电源62、匹配器66、第二高频电源64、匹配器68、电源70、加热器电源HP和制冷单元连接。
控制部Cnt根据基于所输入的处理方案的流程而工作，发送控制信号。利用来自控制部Cnt的控制信号，能够控制从气体源组供给的气体的选择和流量、排气装置50的排气、来自第一高频电源62和第二高频电源64的电力供给、来自电源70的电压施加、加热器电源HP的电力供给、来自制冷单元的制冷剂流量和制冷剂温度。另外，在本说明书中公开的处理被处理体的方法的各步骤，能够通过控制部Cnt的控制使等离子体处理装置10的各部分动作来执行。
再次参照图1，对方法MT1进行详细说明。以下，对使用等离子体处理装置10来实施方法MT1的例子进行说明。此外，在以下的说明中，参照图3、图4、图5和图6。图3、图4和图5是表示执行图1所示的方法的各步骤之后的被处理体的状态的截面图。图6是用于说明氧化硅膜的形成原理的图。
在图1所示的方法MT1中，首先，在步骤ST1中准备晶片W。如图3(a)所示，在步骤ST1中准备的晶片W具有基板SB、被蚀刻层EL、有机膜OL、防反射膜AL和掩模MK1(第一掩模)。被蚀刻层EL设置在基板SB上。被蚀刻层EL是由相对于有机膜OL有选择地被蚀刻的材料构成的层。例如，被蚀刻层EL能够由氧化硅(SiO2)构成。另外，被蚀刻层EL也可以由多晶硅等其他材料构成。有机膜OL设置在被蚀刻层EL上。有机膜OL是包含碳的层，例如是SOH(Spin-onhard mask，旋涂硬掩模)层。防反射膜AL是含硅防反射膜，设置在有机膜OL上。
掩模MK1设置在防反射膜AL上。掩模MK1是由抗蚀剂材料构成的抗蚀剂掩模，通过光刻技术对抗蚀剂层进行图案形成来制作。掩模MK1覆盖防反射膜AL的一部分。此外，掩模MK1划分出使防反射膜AL露出一部分的开口OP1。掩模MK1的图案例如是线宽和间隔图案(Line and space pattern)。
在步骤ST1中，准备图3(a)所示的晶片W，将该晶片W收容在等离子体处理装置10的处理容器12内，载置在载置台PD上。
在一实施方式的方法MT1中，接着执行步骤ST2。在步骤ST2中，对晶片W照射二次电子。具体而言，通过向处理容器12内供给氢气和稀有气体，从第一高频电源62供给高频电力，生成等离子体。此外，通过电源70，向上部电极30施加负的直流电压。由此，处理空间S中的正离子被引入到上部电极30，该正离子与上部电极30冲撞。通过正离子与上部电极30冲撞，从上部电极30释放二次电子。通过对晶片W照射释放出的二次电子，将掩模MK改性。另外，在施加于上部电极30的负的直流电压的绝对值的电平较高的情况下，正离子与电极板34冲撞，由此作为该电极板34的构成材料的硅与二次电子一起被释放。被释放出的硅与暴露在等离子体中的、从等离子体处理装置10的结构部件释放的氧结合。该氧例如从支承部14、绝缘性遮蔽部件32和沉积物屏蔽件46等部件释放。通过这样的硅和氧的结合，生成氧化硅化合物，该氧化硅化合物堆积在晶片W上覆盖掩模MK1来保护。通过这样的改性和保护的效果，抑制掩模MK1在后续步骤中的损伤。另外，在步骤ST2中通过照射二次电子来改性并形成保护膜，因此需要使第二高频电源64的偏置电力成为最小限度。
接着，在方法MT1中，执行一次以上的流程SQ1。流程SQ1包括步骤ST3、步骤ST4、步骤ST5和步骤ST6。在步骤ST3中，在处理容器12内生成包含卤化硅气体的第一气体的等离子体。具体而言，从自气体源组40的多个气体源中选择的气体源向处理容器12内供给卤化硅气体和稀有气体。此外，从第一高频电源62供给高频电力。进而，通过使排气装置50工作，将处理容器12内的空间的压力设定为规定的压力。由此，生成第一气体的等离子体。第一气体作为卤化硅气体例如包含SiCl4。此外，第一气体还能够包含Ar气体或He气体等稀有气体。另外，第一气体作为卤化硅气体也可以包含SiBr4气体、SiF4气体或SiH2Cl4气体。
如图6(a)所示，当生成第一气体的等离子体P1时，生成第一气体中所包含的卤化硅的离解种等反应前驱体。生成的前驱体附着于晶片W。另外，在图6(a)中示出了使用SiCl4气体作为卤化硅气体的例子，在该图中，等离子体P1中的Si与Cl的结合表示前驱体。
在接下来的步骤ST4中，对处理容器12内的空间进行吹扫。具体而言，在步骤ST3中供给的第一气体被排出。在步骤ST4中，也可以向等离子体处理装置的处理容器内供给氮气等不活泼气体作为吹扫气体。即，步骤ST4的吹扫可以是使不活泼气体在处理容器内流动的气体吹扫和形成真空进行吹扫的任意一种。在该步骤ST4中，还将过剩地附着于晶片W上的前驱体除去。由此，前驱体在晶片W上形成极薄的膜。
在接下来的步骤ST5中，在处理容器12内生成包含氧气的第二气体的等离子体。具体而言，从自气体源组40的多个气体源中选择的气体源向处理容器12内供给含氧气的第一气体。此外，从第一高频电源62供给高频电力。进而，通过使排气装置50工作，将处理容器12内的空间的压力设定为规定的压力。
如上所述，通过执行步骤ST3，附着于晶片W的前驱体包含硅和卤元素例如氯的结合。硅和卤元素的结合能比硅和氧的结合能低。因此，如图6(b)所示，生成第二气体的等离子体P2，生成氧的活性种、例如氧自由基时，前驱体的卤元素被置换成氧。由此，在晶片W上形成氧化硅膜。另外，在图6的(b)中，“O”表示氧。
返回图1，在接下来的步骤ST6中，对处理容器12内的空间进行吹扫。具体而言，在步骤ST5中被供给的第二气体被排出。在步骤ST6中，也可以向等离子体处理装置的处理容器内供给氮气等不活泼气体作为吹扫气体。即，步骤ST6的吹扫可以是使不活泼气体在处理容器内流动的气体吹扫和形成真空进行吹扫的任意一种。
在该流程SQ1的步骤ST3中，使用卤化硅气体作为前驱体用的气体。卤化硅气体例如SiCl4气体、SiBr4气体、SiF4气体或SiH2Cl4气体在常温下处于气化状态。因此，在步骤ST3中，不使用具有气化器的专用成膜装置，就能够使含硅的前驱体在低温下堆积在晶片W上。
此外，在流程SQ1中，在步骤ST4中进行吹扫，在接下来的步骤ST5中将前驱体中的卤元素置换成氧。因此，与ALD法同样地，通过执行1次流程SQ1，能够在晶片W的表面上以均匀的膜厚形成具有较薄膜厚的氧化硅膜。即，通过执行1次流程，能够将具有较薄膜厚的氧化硅膜形成为共性膜(Conformal)。因此，包含硅SQ1的方法MT1在由掩模MK1构成的开口的宽度调整的控制性方面优异。此外，方法MT1在沿着掩模MK1的侧面形成的氧化硅膜的膜厚调整的控制性方面优异。而且，方法MT1在从该氧化硅膜形成的后述的掩模MK2、以及使用该掩模MK2从有机膜OL形成的后述的掩模MK3的尺寸控制性方面优异。
在方法MT1中，在接下来的步骤ST7中，判断流程SQ1的执行是否结束。具体而言，在步骤ST7中，判断流程SQ1的执行次数是否达到规定次数。流程SQ1的执行次数决定形成于晶片W上的氧化硅膜的膜厚。即，由通过执行1次流程SQ1而形成的氧化硅膜的膜厚与流程SQ1的执行次数之积，实质性决定最终形成于晶片W上的氧化硅膜的膜厚。因此，根据形成于晶片W上的氧化硅膜的所期望的膜厚，设定流程SQ1的执行次数。
在方法MT1中，在判断为步骤ST7中流程SQ1的执行次数没有达到规定次数的情况下，再次反复执行流程SQ1。另一方面，在判断为步骤ST7中流程SQ1的执行次数已达到规定次数的情况下，结束执行流程SQ1。由此，如图3(b)所示，在晶片W的表面上形成氧化硅膜SX1。氧化硅膜SX1包含区域R1、区域R2和区域R3。区域R3是在掩模MK1的侧面上沿着该侧面延伸的区域。区域R3从防反射膜AL的表面延伸至区域R1的下侧。区域R1在掩模MK1的上表面上和区域R3上延伸。此外，区域R2在相邻的区域R3之间并且在防反射膜AL的表面上延伸。如上所述，流程SQ1与ALD法同样地形成氧化硅膜，因此区域R1、区域R2和区域R3各自的膜厚彼此成为大致相等的膜厚。此外，根据方法MT1，能够得到致密的氧化硅膜SX1、例如膜密度为2.28g/cm3的膜。
在一实施方式中，将执行步骤ST3时的处理容器12内的压力设定为13.33Pa(100mTorr)以上的压力。此外，将执行步骤ST3时的第一高频电源62的高频电力设定为100W以下的电力。通过这样的高压且低功率的条件下生成等离子体，能够抑制卤化硅气体的过剩的离解。即，能够抑制过剩地产生卤元素的活性种。另外，作为生成可抑制过剩离解的同样的等离子体状态的方法，也可以使用第二高频电源64。由此，能够抑制掩模MK1的损伤和/或已经形成的氧化硅膜的损伤。此外，能够减少区域R1、区域R2和区域R3的膜厚的差异。
此外，在一实施方式中，在执行步骤ST3时，也可以几乎不对下部电极LE供给来自第二高频电源64的高频偏置电力。这是由于如果施加偏置电力则产生各向异性成分。这样，通过使偏置电力成为最小限度，能够使前驱体各向同性地附着于晶片W。其结果，进一步提高分别形成于掩模MK1的上表面和侧面、以及该掩模MK1的基底的表面上的氧化硅膜的膜厚的均匀性。另外，在使用第二高频电源64生成等离子体的情况下，为了使前驱体各向同性地附着，需要选择使离子能成为最小限度的条件。此外，步骤ST5的执行将在步骤ST3中附着的前驱体置换成氧化硅膜，因此需要与上述的步骤ST3同样的各向同性的反应。因此，在步骤ST5中，也几乎不对下部电极LE供给来自第二高频电源64的高频偏置电力。
当上述的流程SQ1的执行结束时，在方法MT1中执行步骤ST8。在步骤ST8中，以除去区域R1和区域R2的方式对氧化硅膜SX1进行蚀刻。为了除去该区域R1和区域R2，需要各向异性的蚀刻条件。因此，在步骤ST8中，从自气体源组40的多个气体源中选择的气体源向处理容器12内供给包含氟碳气体的处理气体。此外，从第一高频电源62供给高频电力，生成等离子体。此外，从第二高频电源64供给高频偏置电力。进而，通过使排气装置50工作，将处理容器12内的空间的压力设定为规定的压力。由此，生成氟碳气体的等离子体。所生成的等离子体中的含氟的活性种，通过由高频偏置电力将其向铅直方向的引入，优先对区域R1和区域R2进行蚀刻。其结果，如图4(a)所示，有选择地除去区域R1和区域R2。由此，形成基于区域R3的掩模MK2(第二掩模)。
在接下来的步骤ST9中，除去掩模MK1。具体而言，从自气体源组40的多个气体源中选择的气体源向处理容器12内供给包含氧气的处理气体。此外，从第一高频电源62供给高频电力。此外，从第二高频电源64供给高频偏置电力。进而，通过使排气装置50工作，将处理容器12内的空间的压力设定为规定的压力。由此，生成包含氧气的处理气体的等离子体。所生成的等离子体中的氧的活性种如图4(b)所示，对掩模MK1进行蚀刻。由此，掩模MK1被除去，掩模MK2残留在防反射膜AL上。
在接下来的步骤ST10中，对防反射膜AL进行蚀刻。具体而言，从自气体源组40的多个气体源中选择的气体源向处理容器12内供给包含氟碳气体的处理气体。此外，从第一高频电源62供给高频电力。此外，从第二高频电源64供给高频偏置电力。进而，通过使排气装置50工作，将处理容器12内的空间的压力设定为规定的压力。由此，生成氟碳气体的等离子体。所生成的等离子体中的含氟的活性种如图5(a)所示，对防反射膜AL的整个区域中的从掩模MK2露出的区域进行蚀刻。
在接下来的步骤ST11中，对有机膜OL进行蚀刻。具体而言，从自气体源组40的多个气体源中选择的气体源向处理容器12内供给包含氧气的处理气体。此外，从第一高频电源62供给高频电力。此外，从第二高频电源64供给高频偏置电力。进而，通过使排气装置50工作，将处理容器12内的空间的压力设定为规定的压力。由此，生成包含氧气的处理气体的等离子体。所生成的等离子体中的氧的活性种，对有机膜OL的整个区域中的从掩模MK2露出的区域进行蚀刻。由此，如图5(b)所示，从有机膜OL形成掩模MK3(第三掩模)。另外，作为对有机膜OL进行蚀刻的气体，也可以使用包含氮气和氢气的处理气体。
接着，在步骤ST12中，对被蚀刻层EL进行蚀刻。具体而言，从自气体源组40的多个气体源中选择的气体源向处理容器12内供给处理气体。处理气体能够根据构成被蚀刻层EL的材料而适当选择。例如在被蚀刻层EL由氧化硅构成的情况下，处理气体能够包含氟碳气体。此外，从第一高频电源62供给高频电力。此外，从第二高频电源64供给高频偏置电力。进而，通过使排气装置50工作，将处理容器12内的空间的压力设定为规定的压力。由此，生成等离子体。所生成的等离子体中的活性种，对被蚀刻层EL的整个区域中的从掩模MK3露出的区域进行蚀刻。由此，如图5(c)所示，将掩模MK3的图案转印到被蚀刻层EL。根据该方法MT1，能够使用单一的等离子体处理装置10来执行步骤ST2～步骤ST12、即从基于抗蚀剂掩模的掩模制作到被蚀刻层的蚀刻的所有步骤。
在方法MT1中，掩模MK2在掩模MK1曾存在的部位提供的开口的宽度W1(参照图4(b))与掩模MK1的宽度(参照图3(a))大致相同。此外，掩模MK2在由掩模MK1提供了开口的部位提供的开口的宽度W4(参照图4(b))具有由下述关系式(1)确定的关系。
W4＝W2－2×W3…(1)
这里，W2是由掩模MK1提供了开口的宽度(参照图3(a))，W3是区域R3的膜厚(参照图3(b))、即掩模MK2的水平方向上的宽度(参照图4(b))。从上述关系式(1)可知，宽度W4能够通过区域R3的膜厚调整，区域R3的膜厚能够通过流程SQ1的执行次数来任意调整。即，掩模MK2的宽度W3能够通过流程SQ1的执行次数来任意调整。因此，根据方法MT1，能够任意调整宽度W4。例如根据方法MT1，能够使由掩模MK2提供的全部开口的宽度大致相等。此外，例如根据方法MT1，能够制作全部的空间的宽度大致相同的具有二维和三维图案的掩模MK2。进而，调整掩模MK1的宽度和由掩模MK1提供的开口的宽度，通过流程SQ1的执行次数调整区域R3的膜厚，由此能够形成具有任意尺寸的掩模宽度和开口宽度的掩模MK2。这样，根据方法MT1，能够提高掩模MK2的尺寸的控制性。进而，在方法MT1中，由于将掩模MK2的图案转印到有机膜OL，所以对于从该有机膜OL形成的掩模MK3，也与掩模MK2同样地能够提高尺寸的控制性。
下面，对其他实施方式的处理被处理体的方法进行说明。图7是表示另一实施方式涉及的处理被处理体的方法的流程图。图7所示的方法MT2是利用四重图案形成法制作掩模的方法。以下，对图7所示的方法MT2中使用等离子体处理装置10的例子进行说明。此外，在以下的说明中参照图8和图9。图8和图9是表示执行图7所示的方法的各步骤之后的被处理体的状态的截面图。
在方法MT2中，与方法MT1同样地对晶片W执行步骤ST1、步骤ST2、流程SQ1、以及步骤ST7～步骤ST11。由此，晶片W成为图5(b)所示的状态。然后，能够除去掩模MK2和防反射膜AL。掩模MK2和防反射膜AL的除去能够通过使用等离子体处理装置10将晶片W暴露在包含氟碳气体的处理气体的等离子体中进行。由此，晶片W成为图8(a)所示的状态。另外，在该例中的晶片W，如图8(a)所示，被蚀刻层EL具有第一层EL1和第二层EL2。第二层EL2设置在基板SB上。第一层EL1设置在第二层EL2上。第一层EL1由相对于第二层EL2能够有选择地进行蚀刻的材料构成，第二层EL2由相对于第一层EL1能够有选择地进行蚀刻的材料构成。例如第一层EL1能够由多晶硅构成，第二层EL2能够由氧化硅构成。
在方法MT2中，在接下来的步骤ST22中，对晶片W照射二次电子。该步骤ST22是与步骤ST2相同的步骤。通过执行该步骤ST22，将掩模MK3改性。此外，在施加于上部电极30的负的直流电压的绝对值的电平较高的情况下，关于步骤ST2如上所述，因电极板34的溅射而从该电极板34释放的硅与暴露在等离子体中的从等离子体处理装置10的结构部件释放的氧结合，由此生成氧化硅化合物，该氧化硅化合物堆积在晶片W上，可以保护掩模MK3。由于这些掩模的改性和/或形成保护膜，所以抑制后续步骤中掩模MK3的损伤。
接着，执行1次以上的与流程SQ1同样的流程SQ2。流程SQ2包括步骤ST23、步骤ST24、步骤ST25和步骤ST26。步骤ST23、步骤ST24、步骤ST25和步骤ST26分别是与步骤ST3、步骤ST4、步骤ST5和步骤ST6同样的步骤。
在接下来的步骤ST27中，判断流程SQ2的执行是否结束。具体而言，在步骤ST27中，判断流程SQ2的执行次数是否达到规定次数。流程SQ2的执行次数决定形成于晶片W上的氧化硅膜的膜厚。即，由通过执行1次流程SQ2而形成的氧化硅膜的膜厚与流程SQ2的执行次数之积，实质性决定最终形成于晶片W上的氧化硅膜的膜厚。因此，根据形成于晶片W上的氧化硅膜的所期望的膜厚，设定流程SQ2的执行次数。
在方法MT2中，在判断为步骤ST27中流程SQ2的执行次数没有达到规定次数的情况下，再次反复执行流程SQ2。另一方面，在判断为步骤ST27中流程SQ2的执行次数已达到规定次数的情况下，结束执行流程SQ2。由此，如图8(b)所示，在晶片W的表面上形成氧化硅膜SX2。氧化硅膜SX2包含区域R4、区域R5和区域R6。区域R6是在掩模MK3的侧面上沿着该侧面延伸的区域。区域R6从被蚀刻层EL的表面延伸至区域R4的下侧。区域R4在掩模MK3的上表面上和区域R6上延伸。此外，区域R5在相邻的区域R6之间并且在被蚀刻层EL的表面上延伸。由于与流程SQ1同样地形成流程SQ2，与ALD法同样地形成氧化硅膜，所以区域R4、区域R5和区域R6各自的膜厚为彼此大致相等的膜厚。
在一实施方式中，将与步骤ST3同样地执行步骤ST23时的处理容器12内的压力设定为13.33Pa(100mTorr)以上的压力。此外，将执行步骤ST23时的第一高频电源62的高频电力设定为100W以下的电力。通过这样的高压及低功率的条件下生成等离子体，能够抑制卤化硅气体的过剩的离解。即，能够抑制过剩地产生卤元素的活性种。另外，作为生成可抑制过剩离解的同样的等离子体状态的方法，也可以使用第二高频电源64。由此，能够抑制掩模MK3的损伤和/或已经形成的氧化硅膜的损伤。此外，能够减少区域R4、区域R5和区域R6的膜厚的差异。
此外，在一实施方式中，在执行步骤ST23时，几乎不对下部电极LE供给来自第二高频电源64的高频偏置电力。这是由于如果施加偏置电力则产生各向异性成分。这样，通过使偏置电力成为最小限度，能够使前驱体各向同性地附着于晶片W。其结果，进一步提高分别形成于掩模MK3的上表面和侧面、以及该掩模MK3的基底的表面上的氧化硅膜的膜厚的均匀性。另外，在使用第二高频电源64生成等离子体的情况下，为了使前驱体各向同性地附着，需要选择使离子能成为最小限度的条件。此外，步骤ST25的执行将在步骤ST23中附着的前驱体置换成氧化硅膜，因此需要与上述的步骤ST23同样的各向同性的反应。因此，在步骤ST25中，也几乎不对下部电极LE供给来自第二高频电源64的高频偏置电力。
当上述的流程SQ2的执行结束时，在方法MT2中执行步骤ST28。在步骤ST28中，以除去区域R4和区域R5的方式对氧化硅膜SX2进行蚀刻。具体而言，从自气体源组40的多个气体源中选择的气体源向处理容器12内供给包含氟碳气体的处理气体。此外，从第一高频电源62供给高频电力。此外，从第二高频电源64供给高频偏置电力。进而，通过使排气装置50工作，将处理容器12内的空间的压力设定为规定的压力。由此，生成氟碳气体的等离子体。所生成的等离子体中的含氟的活性种，通过由高频偏置电力将其向铅直方向的引入，优先对区域R4和区域R5进行蚀刻。其结果，如图8(c)所示，有选择地除去区域R4和区域R5。由此，形成基于区域R6的掩模MK4(第四掩模)。
在接下来的步骤ST29中，除去掩模MK3。具体而言，从自气体源组40的多个气体源中选择的气体源向处理容器12内供给包含氧气的处理气体。此外，从第一高频电源62供给高频电力。此外，从第二高频电源64供给高频偏置电力。进而，通过使排气装置50工作，将处理容器12内的空间的压力设定为规定的压力。由此，生成包含氧气的处理气体的等离子体。所生成的等离子体中的氧的活性种如图9(a)所示，对掩模MK3进行蚀刻。由此，掩模MK3被除去，掩模MK4残留在被蚀刻层EL上。
接着，在方法MT2中，被蚀刻层EL被蚀刻。在具有被蚀刻层EL由多晶硅构成的第一层EL1和由氧化硅构成的第二层EL2的情况下，在步骤ST30中第一层EL1被蚀刻，在步骤ST31中第二层EL2被蚀刻。
具体而言，在步骤ST30中，从自气体源组40的多个气体源中选择的气体源向处理容器12内供给包含多晶硅的蚀刻用的卤素气体例如C12气体的处理气体。此外，从第一高频电源62供给高频电力。此外，从第二高频电源64供给高频偏置电力。进而，通过使排气装置50工作，将处理容器12内的空间的压力设定为规定的压力。由此，生成等离子体。所生成的等离子体中的活性种如图9(b)所示，对第一层EL1的整个区域中的从掩模MK4露出的区域进行蚀刻。其结果，将掩模MK4的图案转印到第一层EL1。
在接下来的ST31中，从自气体源组40的多个气体源中选择的气体源向处理容器12内供给包含氟碳气体的处理气体。此外，从第一高频电源62供给高频电力。此外，从第二高频电源64供给高频偏置电力。进而，通过使排气装置50工作，将处理容器12内的空间的压力设定为规定的压力。由此，生成等离子体。所生成的等离子体中的含氟的活性种，对第二层EL2的整个区域中的从掩模MK4露出的区域进行蚀刻。其结果，如图9(c)所示，将反映了掩模MK4的图案的第一层EL1的图案转印到第二层EL2。根据该方法MT2，能够使用单一的等离子体处理装置10来执行步骤ST2～步骤ST31、即从基于抗蚀剂掩模的掩模制作到被蚀刻层的蚀刻的所有步骤。
此外，根据方法MT2，通过流程SQ2的执行次数能够任意地调整区域R6的膜厚、即掩模MK4。因此，也能够任意地调整由掩模MK4提供的开口的宽度。例如当设定掩模MK3的宽度W21(参照图8(a))、由掩模MK3提供的开口的宽度W22(参照图8(b))、掩模MK4的宽度W23(参照图8(c))、以及掩模MK4在由掩模MK3提供了开口的部位提供的开口的宽度W24(参照图9(a))满足下述的关系式(2)时，由掩模MK4提供的全部开口的宽度相同。
W21＝W22－2×W23＝W24…(2)
在方法MT2中，由于宽度W23相当于区域R6的膜厚，所以能够由流程SQ2的执行次数设定。因此，根据方法MT2，能够容易地满足上述关系式(2)。这样，方法MT2在掩模MK4的尺寸控制性方面优异。
此外，掩模MK3的宽度W21反映掩模MK2的宽度W3，因此从关系式(2)导出以下的关系式(3)。
W3＝W21＝W22－2×W23…(3)
从该关系式(3)可知，为了使由掩模MK4提供的全部开口的宽度相同，掩模MK4的宽度W23必须比掩模MK2的宽度小。这样，在四重图案形成法中，通过所制作的掩模的设计，存在掩模MK2的宽度和掩模MK4的宽度、即氧化硅膜SX1的膜厚和氧化硅膜SX2的膜厚不同的情况。根据方法MT2，氧化硅膜SX1的膜厚能够通过流程SQ1的执行次数调整，氧化硅膜SX2的膜厚能够通过流程SQ2的执行次数调整，因此能够实现与通过四重图案形成法制作的掩模的设计对应的膜厚控制。
以上，对各种实施方式进行了说明，但是不限定于上述实施方式，能够构成各种变形方式。例如在上述的实施方式中使用电容耦合型的等离子体处理装置10，但是如果是分别从方法MT1和方法MT2中省略了从上部电极释放二次电子的步骤的方法，则能够使用具有任意的等离子体源的等离子体处理装置来实施。作为这样的等离子体处理装置，例如例示感应结合型的等离子体处理装置、使用微波等表面波的等离子体处理装置。
以下，说明为了评价用于形成上述的氧化硅膜的流程而进行的实验。
(实验例1～3)
在实验例1～3中，使用等离子体处理装置10对图3(a)所示的晶片执行步骤ST2、以及流程SQ1。此外，在实验例1～3中，将执行步骤ST3时的处理容器12内的压力和第一高频电源62的高频电力作为参数变更。具体而言，在实验例1中，将步骤ST3的处理容器12内的压力和第一高频电源62的高频电力设定为200mTorr(26.66Pa)、500W，在实验例2中，将步骤ST3的处理容器12内的压力和第一高频电源62的高频电力设定为200mTorr(26.66Pa)、500W，在实验例3中，将步骤ST3的处理容器12内的压力和第一高频电源62的高频电力设定为200mTorr(26.66Pa)、100W。在实验例1～3中执行的步骤ST2以及流程SQ1的其他条件如下所示。另外，流程SQ1的执行次数为72次。
(步骤ST2的条件)
处理容器内压力：50mTorr(6.66Pa)
氢气流量：100sccm
Ar气体流量：800sccm
第一高频电源62的高频电力(对上部电极30供给)：60MHz、300W
第二高频电源64的高频偏置电力：13MHz、0W
电源70的施加电压：-1000V
处理时间：60秒
(步骤ST3的条件)
处理容器内压力：200mTorr(26.66Pa)
SiCl4气体流量：20sccm
Ar气体流量：200sccm
第一高频电源62的高频电力(对上部电极30供给)：60MHz、100W
第二高频电源64的高频偏置电力：13MHz、0W
处理时间：5秒
(步骤ST5的条件)
处理容器内压力：200mTorr(26.66Pa)
氧气流量：200sccm
Ar气体流量：200sccm
第一高频电源62的高频电力(对上部电极30供给)：60MHz、500W
第二高频电源64的高频偏置电力：13MHz、0W
处理时间：5秒
然后，形成于掩模MK1的上表面上的氧化硅膜的膜厚(图3(b)所示的区域R1的膜厚T1)、以及形成于掩模MK1的侧面上的氧化硅膜的膜厚(图3(b)所示的区域R3的膜厚W3)，分别在较粗地设置有掩模MK1的线图案的区域(以下称为“粗区域”)和较密地设置有掩模MK1的线图案的区域(以下称为“密区域”)中测量。然后，求出膜厚比、即粗区域的区域R1的膜厚相对于密区域的区域R1的膜厚之比、以及粗区域的区域R3的膜厚相对于密区域的区域R3的膜厚之比。其结果在图10中示出。另外，在图10中，凡例“R1”示出了基于区域R1的膜厚求出的膜厚比，凡例“R3”示出了基于区域R3的膜厚求出的膜厚比。
如图10所示，第一高频电源62的高频电力越小，膜厚比越接近1。即，形成于密区域和粗区域中的氧化硅膜的膜厚的差异减小。更详细而言，与第一高频电源62的高频电力为500W时相比，在为100W时某厚比更接近1。因此，可以确认，通过使第一高频电源62的高频电力为100W以下，能够减小形成于密区域中的氧化硅膜与形成于粗区域中的氧化硅膜的膜厚差异。此外，如图10所示，通过在处理容器12内的压力较高的条件、即高压条件下执行步骤ST3，区域R1的膜厚比和区域R3的膜厚比的差异减小。即，可以确认，通过在高压条件下执行步骤ST3，区域R1的膜厚T1和区域R3的膜厚W3的差异减小。由此，可以确认，根据上述的流程SQ1和流程SQ2，能够将氧化硅膜形成为共性膜。
(实验例4)
在实验例4中，如图11所示，准备具有提供二维排列的椭圆形状的多个开口OP的掩模MK1的样本1～4的晶片W。各样本的开口OP的短轴方向的宽度CD1和长轴方向的宽度CD2与其他样本的CD1和CD2不同。然后，对于这些样本1～4，使用等离子体处理装置10执行步骤ST2和流程SQ1。此外，在实验例4中，将流程SQ1的执行次数作为参数变更。以下，示出了在实验例4中执行的步骤ST2和流程SQ1的条件。
(步骤ST2的条件)
处理容器内压力：50mTorr(6.66Pa)
氢气流量：100sccm
Ar气体流量：800sccm
第一高频电源62的高频电力(向上部电极30供给)：60MHz、300W
第二高频电源64的高频偏置电力：13MHz、0W
电源70的施加电压：-1000V
处理时间：60秒
(步骤ST3的条件)
处理容器内压力：200mTorr(26.66Pa)
SiCl4气体流量：20sccm
Ar气体流量：200sccm
第一高频电源62的高频电力(向上部电极30供给)：60MHz、100W
第二高频电源64的高频偏置电力：13MHz、0W
处理时间：5秒
(步骤ST5的条件)
处理容器内压力：200mTorr(26.66Pa)
氧气流量：200sccm
Ar气体流量：200sccm
第一高频电源62的高频电力(向上部电极30供给)：60MHz、500W
第二高频电源64的高频偏置电力：13MHz、0W
处理时间：5秒
然后，对于样本1～4中的每个样本，求出流程SQ1的执行次数和开口OP的短轴方向的宽度CD1的变化量、开口OP的长轴方向的宽度CD2的变化量的关系。图12示出了该结果。在图12中，横轴表示流程SQ1的执行次数，纵轴表示CD1和CD2的变化量。如图12所示，作为实验例4的结果，开口OP的短轴方向的宽度CD1的变化量和长轴方向的宽度CD2的变化量随着流程SQ1的执行次数同样地增加。基于此可以确认，能够根据流程SQ1的执行次数，使椭圆形状的开口的宽度在任意方向上均等地缩小。

Claims (10)

1.一种处理被处理体的方法，其特征在于：
所述被处理体包括被蚀刻层、设置在该被蚀刻层上的有机膜、设置在该有机膜上的含硅防反射膜和由抗蚀剂材料构成的设置在所述防反射膜上的第一掩模，
所述处理被处理体的方法包括：
在收纳有所述被处理体的等离子体处理装置的处理容器内，在所述第一掩模和所述防反射膜上形成氧化硅膜的步骤，该氧化硅膜包括形成于所述第一掩模的上表面上的第一区域、形成于所述防反射膜上的第二区域和形成于所述第一掩模的侧面上的第三区域；
利用在所述处理容器内产生的等离子体除去所述第一区域和所述第二区域而形成基于所述第三区域的第二掩模的步骤；
利用在所述处理容器内产生的等离子体除去所述第一掩模的步骤；
利用在所述处理容器内产生的等离子体对所述防反射膜进行蚀刻的步骤；和
利用在所述处理容器内产生的等离子体对所述有机膜进行蚀刻而形成由该有机膜构成的第三掩模的步骤，
所述形成氧化硅膜的步骤通过执行包括下述步骤的流程来成膜氧化硅膜：
在收纳有所述被处理体的所述处理容器内，生成包含卤化硅气体的第一气体的等离子体来形成反应前驱体的第一步骤；
对所述处理容器内的空间进行吹扫的第二步骤；
在所述处理容器内生成含有氧气的第二气体的等离子体来形成氧化硅膜的第三步骤；和
对所述处理容器内的空间进行吹扫的第四步骤，
在所述形成氧化硅膜的步骤中，反复进行包括所述第一步骤、所述第二步骤、所述第三步骤和所述第四步骤的所述流程，
所述流程的反复次数，根据氧化硅膜的所期望的膜厚和执行1次流程所形成的氧化硅膜的膜厚来决定，
所述等离子体处理装置是具有用硅形成的电极板的电容耦合型等离子体处理装置，
在执行所述形成氧化硅膜的步骤之前还包括下述步骤：在所述处理容器内产生含有氢气的第三气体的等离子体并对所述等离子体处理装置的上部电极施加负的直流电压，由此对所述第一掩模照射二次电子，
控制所述负的直流电压的绝对值，使得所述处理容器内的正离子与所述电极板冲撞时所述电极板的硅与所述二次电子一起被释放，从所述电极板释放出的硅与从暴露在所述第三气体的等离子体中的所述等离子体处理装置的结构部件释放的氧结合，生成氧化硅化合物，以覆盖于所述第一掩模的方式蒸镀在所述被处理体上。
2.如权利要求1所述的处理被处理体的方法，其特征在于：
在所述第一步骤中设定成下述高压低电力的条件：所述处理容器内的压力为13.33Pa以上的压力，等离子体生成用的高频电源的电力为100W以下。
3.如权利要求1或2所述的处理被处理体的方法，其特征在于：
在所述第一步骤中，不对支承所述被处理体的载置台施加用于引入离子的偏置电力。
4.如权利要求1或2所述的处理被处理体的方法，其特征在于，包括：
在所述处理容器内在所述第三掩模和所述被蚀刻层上形成另一氧化硅膜的步骤，该另一氧化硅膜包括形成于所述第三掩模的上表面上的第四区域、形成于所述被蚀刻层上的第五区域和形成于所述第三掩模的侧面上的第六区域；
利用在所述处理容器内产生的等离子体除去所述第四区域和所述第五区域而形成由所述第六区域构成的第四掩模的步骤；和
利用在所述处理容器内产生的等离子体除去所述第三掩模的步骤，
所述形成另一氧化硅膜的步骤通过执行包括下述步骤的流程来成膜氧化硅膜：
在收纳有所述被处理体的所述处理容器内，生成包含卤化硅气体的第四气体的等离子体来形成反应前驱体的第五步骤；
对所述处理容器内的空间进行吹扫的第六步骤；
在所述处理容器内生成含有氧气的第五气体的等离子体来形成氧化硅膜的第七步骤；和
对所述处理容器内的空间进行吹扫的第八步骤。
5.如权利要求4所述的处理被处理体的方法，其特征在于：
在所述形成另一氧化硅膜的步骤中，反复进行包括所述第五步骤、所述第六步骤、所述第七步骤和所述第八步骤的所述流程。
6.如权利要求4所述的处理被处理体的方法，其特征在于：
在所述第五步骤中设定成下述高压低电力的条件：所述处理容器内的压力为13.33Pa以上的压力，等离子体生成用的高频电源的电力为100W以下。
7.如权利要求4所述的处理被处理体的方法，其特征在于：
在所述第五步骤中，不对支承所述被处理体的载置台施加用于引入离子的偏置电力。
8.如权利要求4所述的处理被处理体的方法，其特征在于：
所述等离子体处理装置是电容耦合型等离子体处理装置，
在执行所述形成另一氧化硅膜的所述步骤之前还包括下述步骤：在所述处理容器内产生等离子体并对所述等离子体处理装置的上部电极施加负的直流电压，由此对所述第三掩模照射二次电子。
9.如权利要求1或2所述的处理被处理体的方法，其特征在于，还包括：
利用在所述处理容器内产生的等离子体对所述被蚀刻层进行蚀刻的步骤，
在所述方法中，使用单一的等离子体处理装置来执行上述一系列的步骤。
10.如权利要求1或2所述的处理被处理体的方法，其特征在于：
所述卤化硅气体是SiCl4气体。
CN201510645212.XA 2014-10-07 2015-10-08 处理被处理体的方法 Active CN105489485B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-206602 2014-10-07
JP2014206602A JP6366454B2 (ja) 2014-10-07 2014-10-07 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
CN105489485A CN105489485A (zh) 2016-04-13
CN105489485B true CN105489485B (zh) 2019-09-17

Family

ID=54256554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510645212.XA Active CN105489485B (zh) 2014-10-07 2015-10-08 处理被处理体的方法

Country Status (6)

Country Link
US (2) US9911607B2 (zh)
EP (1) EP3007208B1 (zh)
JP (1) JP6366454B2 (zh)
KR (1) KR102309941B1 (zh)
CN (1) CN105489485B (zh)
TW (1) TWI668530B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
JP6462477B2 (ja) 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6770848B2 (ja) * 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法
JP6541618B2 (ja) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
JP6757624B2 (ja) 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP6759004B2 (ja) * 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6767302B2 (ja) * 2017-04-14 2020-10-14 東京エレクトロン株式会社 成膜方法
JP6895352B2 (ja) * 2017-09-12 2021-06-30 東京エレクトロン株式会社 被加工物を処理する方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US11114304B2 (en) * 2018-11-30 2021-09-07 Tokyo Electron Limited Substrate processing method
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP2024035044A (ja) * 2022-08-30 2024-03-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542685A (zh) * 2006-11-29 2009-09-23 美光科技公司 减小半导体装置的临界尺寸的方法和具有减小的临界尺寸的部分制造的半导体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137725A (ja) * 1990-09-28 1992-05-12 Tonen Corp ガラス基板多結晶シリコン薄膜
JP2000114257A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 半導体装置の製造方法
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US20060210723A1 (en) * 2005-03-21 2006-09-21 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4456533B2 (ja) 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
TWI462179B (zh) 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
CN104037065A (zh) * 2007-11-08 2014-09-10 朗姆研究公司 使用氧化物垫片减小节距
JP2009194248A (ja) 2008-02-15 2009-08-27 Tokyo Electron Ltd パターン形成方法、半導体製造装置及び記憶媒体
US20110104901A1 (en) * 2008-06-13 2011-05-05 Tokyo Electron Limited Semiconductor device manufacturing method
US10378106B2 (en) * 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US8647722B2 (en) * 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
JP2011066164A (ja) 2009-09-16 2011-03-31 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
US9373521B2 (en) * 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP5632240B2 (ja) * 2010-08-31 2014-11-26 東京エレクトロン株式会社 微細パターンの形成方法
JP5541183B2 (ja) 2011-02-07 2014-07-09 日本精工株式会社 電動パワーステアリング装置の制御装置
JP2012178378A (ja) * 2011-02-25 2012-09-13 Tokyo Electron Ltd 半導体装置の製造方法
JP2012195513A (ja) * 2011-03-17 2012-10-11 Tokyo Electron Ltd プラズマ処理装置
US9922802B2 (en) 2012-02-20 2018-03-20 Tokyo Electron Limited Power supply system, plasma etching apparatus, and plasma etching method
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6136613B2 (ja) * 2012-09-21 2017-05-31 東京エレクトロン株式会社 プラズマ処理方法
KR102052936B1 (ko) 2012-11-13 2019-12-06 삼성전자 주식회사 반도체 소자 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542685A (zh) * 2006-11-29 2009-09-23 美光科技公司 减小半导体装置的临界尺寸的方法和具有减小的临界尺寸的部分制造的半导体装置

Also Published As

Publication number Publication date
EP3007208B1 (en) 2018-04-18
JP6366454B2 (ja) 2018-08-01
US20160099148A1 (en) 2016-04-07
KR102309941B1 (ko) 2021-10-07
JP2016076620A (ja) 2016-05-12
EP3007208A1 (en) 2016-04-13
US9911607B2 (en) 2018-03-06
US20180158684A1 (en) 2018-06-07
KR20160041778A (ko) 2016-04-18
TWI668530B (zh) 2019-08-11
TW201633017A (zh) 2016-09-16
CN105489485A (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
CN105489485B (zh) 处理被处理体的方法
CN105845550B (zh) 被处理体的处理方法
EP3007205B1 (en) Workpiece processing method
US10224221B2 (en) Internal plasma grid for semiconductor fabrication
CN106098523B (zh) 处理被处理体的方法
JP5514310B2 (ja) プラズマ処理方法
CN107731677A (zh) 处理被处理体的方法
CN109417029A (zh) 对被处理体进行处理的方法
CN110391140A (zh) 蚀刻方法和等离子体处理装置
JP2023053351A (ja) プラズマ処理装置
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant