JP2016076620A - 被処理体を処理する方法 - Google Patents

被処理体を処理する方法 Download PDF

Info

Publication number
JP2016076620A
JP2016076620A JP2014206602A JP2014206602A JP2016076620A JP 2016076620 A JP2016076620 A JP 2016076620A JP 2014206602 A JP2014206602 A JP 2014206602A JP 2014206602 A JP2014206602 A JP 2014206602A JP 2016076620 A JP2016076620 A JP 2016076620A
Authority
JP
Japan
Prior art keywords
mask
plasma
gas
silicon oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014206602A
Other languages
English (en)
Other versions
JP6366454B2 (ja
Inventor
嘉英 木原
Yoshihide Kihara
嘉英 木原
亨 久松
Toru Hisamatsu
亨 久松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014206602A priority Critical patent/JP6366454B2/ja
Priority to US14/863,863 priority patent/US9911607B2/en
Priority to EP15187641.4A priority patent/EP3007208B1/en
Priority to KR1020150137873A priority patent/KR102309941B1/ko
Priority to TW104132757A priority patent/TWI668530B/zh
Priority to CN201510645212.XA priority patent/CN105489485B/zh
Publication of JP2016076620A publication Critical patent/JP2016076620A/ja
Priority to US15/873,189 priority patent/US20180158684A1/en
Application granted granted Critical
Publication of JP6366454B2 publication Critical patent/JP6366454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

【課題】マルチパターニング法においてマスクの寸法の制御性を向上させる。
【解決手段】一実施形態の方法では、第１マスク及び反射防止膜上にシリコン酸化膜を形成する工程が実行される。この工程では、ハロゲン化ケイ素ガスを含む第１のガスのプラズマと酸素ガスを含む第２のガスのプラズマが交互に生成される。次いで、第１マスクの側面上に形成された領域のみが残るようにシリコン酸化膜の他の領域が除去される。次いで、第１マスクが除去される。しかる後に、反射防止膜及び有機膜がエッチングされる。
【選択図】図１

Description

本発明の実施形態は、被処理体を処理する方法に関するものであり、特にマスクの作成を含む方法に関するものである。
半導体デバイスといった電子デバイスの製造プロセスでは、被エッチング層上にマスクを形成し、当該マスクのパターンを被エッチング層に転写するためにエッチングが行われる。マスクとしては、一般的に、レジストマスクが用いられる。レジストマスクは、フォトリソグラフィ技術によって形成される。したがって、被エッチング層に形成されるパターンの限界寸法は、フォトリソグラフィ技術によって形成されるレジストマスクの解像限界の影響を受ける。
しかしながら、近年の電子デバイスの高集積化に伴い、レジストマスクの解像限界よりも小さい寸法のパターンを形成することが要求されるようになっている。このため、特許文献１に記載されているように、ダブルパターニング法又はクアドラパターニング法といったマルチパターニング法が用いられるようになっている。
ダブルパターニング法では、第１マスクであるレジストマスクを覆うようにシリコン酸化膜が形成され、当該シリコン酸化膜の全領域のうち、レジストマスクの側壁に沿った領域のみが残され、しかる後にレジストマスクが除去される。そして、残された酸化シリコン製の領域を第２マスクとして有機膜をエッチングすることにより、被エッチング層のエッチング用の第３マスクが形成される。
クアドラパターニング法では、ダブルパターニング法により得られた第３マスクを覆うようにシリコン酸化膜が形成され、当該シリコン酸化膜の全領域のうち、第３マスクの側壁に沿った領域のみが残され、しかる後に第３マスクが除去される。これにより、被エッチング層のエッチング用の第４マスクが形成される。
上述したマルチパターニング法では、シリコン酸化膜の形成のために、一般的には、シランガスを用いた化学気相成長法（ＣＶＤ法）が使用される。
国際公開第２００９／１０１８７８号
ＣＶＤ法では、マスクの上面や当該マスクの直下の層の表面に形成されるシリコン酸化膜の膜厚が大きくなり、マスクの側面に沿って形成されるシリコン酸化膜の膜厚は小さくなる。また、マスクの側面に沿って形成されるシリコン酸化膜の膜厚を精度よく制御することが困難である。したがって、従来のマルチパターニング法ではマスクの寸法の制御性、例えば、マスクの幅、及び／又は、マスクの開口の幅の制御性が低い。このような背景から、マルチパターニング法においてマスクの寸法の制御性を高めることが要請されている。
一態様では、被処理体を処理する方法が提供される。被処理体は、被エッチング層、該被エッチング層上に設けられた有機膜、該有機膜上に設けられたシリコン含有反射防止膜、及び、レジスト材料から構成された第１マスクであり反射防止膜上に設けられた該第１マスクを有する。この方法は、（ａ）被処理体を収容したプラズマ処理装置の処理容器内で、第１マスク及び反射防止膜上にシリコン酸化膜を形成する工程であり、該シリコン酸化膜は、前記第１マスクの上面の上に形成された第１領域、前記反射防止膜上に形成された第２領域、及び、前記第１マスクの側面上に形成された第３領域を有する、該工程と、（ｂ）処理容器内で発生させたプラズマにより、第１領域及び第２領域を除去する工程であり、第３領域に基づく第２マスクを形成する工程と、（ｃ）処理容器内で発生させたプラズマにより、第１マスクを除去する工程と、（ｄ）処理容器内で発生させたプラズマにより、反射防止膜をエッチングする工程と、（ｅ）処理容器内で発生させたプラズマにより、有機膜をエッチングする工程であり、該有機膜から構成された第３マスクを形成する、該工程と、を含む。シリコン酸化膜を形成する工程は、（ａ１）被処理体を収容した処理容器内で、ハロゲン化ケイ素ガスを含む第１のガスのプラズマを生成して反応前駆体を形成する第１工程と、（ａ２）処理容器内の空間をパージする第２工程と、（ａ３）処理容器内で酸素ガスを含む第２のガスのプラズマを生成してシリコン酸化膜を形成する第３工程と、（ａ４）処理容器内の空間をパージする第４工程と、を含むシーケンスの実行によりシリコン酸化膜を成膜する。
一態様に係る方法で用いられるハロゲン化ケイ素ガス、例えば、ＳｉＣｌ４ガス、ＳｉＢｒ４ガス、ＳｉＦ４ガス、又はＳｉＨ２Ｃｌ４ガスは、常温で気化状態にある。したがって、一態様に係る方法によれば、気化器を有する専用の成膜装置を用いずに、シリコンを含む前駆体を、低温でマスク上に堆積させることが可能である。
また、一態様に係る方法では、第１工程においてシリコンを含む前駆体が第１マスク及び反射防止膜上に堆積され、第２工程のパージ後、続く第３工程において、前駆体中のハロゲン元素が酸素に置換される。その後、第４工程においてパージが行われる。なお、第２工程及び第４工程におけるパージは、ハロゲン化ケイ素ガスと酸素ガスとが同時に処理容器内に存在することを防止するために処理容器内のガスを置換する目的で行われるのであり、不活性ガスを処理容器内に流すガスパージ又は真空引きによるパージの何れであってもよい。したがって、ＡＬＤ法と同様に、第１〜第４工程を含む１回のシーケンスの実行により、薄い膜厚を有するシリコン酸化膜をマスク上に比較的均一な膜厚で形成することができる。即ち、１回のシーケンスの実行により、薄い膜厚を有するシリコン酸化膜をコンフォーマルに形成することができる。この方法では、かかるシリコン酸化膜を用いて第２マスクが形成されるので、当該第２マスクの寸法の制御性が高くなる。また、当該第２マスクを用いて有機膜から形成される第３マスクの寸法の制御性も高くなる。なお、一態様に係る方法によって作成される第３マスクは、被エッチング層のエッチングのために、或いは、クアドラパターニング法において第４マスクを形成するために用いることが可能である。
一実施形態では、上述のシーケンスが繰り返し実行されてもよい。この実施形態では、シーケンスの繰り返し回数により、形成されるシリコン酸化膜の膜厚を調整することができる。これにより第２マスクの幅、及び／又は、第２マスクによって画成される開口の幅の制御性が高められる。
一実施形態では、第１工程において、処理容器内の圧力が１３．３３Ｐａ以上の圧力であり、プラズマ生成用の高周波電源の電力が１００Ｗ以下である高圧低電力の条件に設定されてもよい。このような高圧力且つ低パワーの環境でプラズマを生成することにより、過剰なハロゲン元素の活性種の発生を抑制することができる。これにより、第１マスクの損傷、及び／又は、既に生成されているシリコン酸化膜の損傷を抑制することが可能となる。また、マスク上の各領域におけるシリコン酸化膜の膜厚の差異を低減することが可能となる。また、一実施形態では、イオン引き込み用のバイアス電力が被処理体を支持する載置台に印加されない。この実施形態によれば、第１マスクの上面、反射防止膜の表面、及び第１マスクの側面のそれぞれに形成されるシリコン酸化膜、即ち第１領域、第２領域及び第３領域の膜厚の均一性がより高められる。
一実施形態では、プラズマ処理装置は容量結合型のプラズマ処理装置でもよく、当該実施形態の方法は、シリコン酸化膜を形成する前記工程の実行の前に、処理容器内でプラズマを発生させてプラズマ処理装置の上部電極に負の直流電圧を印加することにより、マスクに二次電子を照射する工程を更に含んでいてもよい。この実施形態によれば、第１マスクを改質し、後続の工程による第１マスクの損傷を抑制することが可能である。
一実施形態の方法は、（ｆ）処理容器内で第３マスク及び被エッチング層上に別のシリコン酸化膜を形成する工程であり、該別のシリコン酸化膜は、第３マスクの上面の上に形成された第４領域、被エッチング層上に形成された第５領域、及び第３マスクの側面上に形成された第６領域を有する、該工程と、（ｇ）処理容器内で発生させたプラズマにより、第４領域及び第５領域を除去する工程であり、第６領域から構成された第４マスクを形成する工程と、（ｈ）処理容器内で発生させたプラズマにより、第３マスクを除去する工程と、を含む。別のシリコン酸化膜を形成する前記工程は、（ｆ１）被処理体を収容した前処理容器内で、ハロゲン化ケイ素ガスを含む第３のガスのプラズマを生成して反応前駆体を形成する第５工程と、（ｆ２）処理容器内の空間をパージする第６工程と、（ｆ３）処理容器内で酸素ガスを含む第４のガスのプラズマを生成してシリコン酸化膜を形成する第７工程と、（ｆ４）処理容器内の空間をパージする第８工程と、を含むシーケンスの実行によりシリコン酸化膜を成膜する。
この実施形態の方法は、クアドラパターニング法によって第４マスクを形成するものである。第４マスクは、第１〜第４工程と同様の第５〜第８工程によって作成されるシリコン酸化膜の第６領域から構成される。したがって、この実施形態の方法によれば、第４マスクの寸法の制御性が高められる。また、第５工程においても、気化器を有する専用の成膜装置を用いずに、シリコンを含む前駆体を、低温でマスク上に堆積させることが可能である。
一実施形態では、第５〜第８工程を含むシーケンスが繰り返され得る。また、一実施形態の第５工程においては、処理容器内の圧力が１３．３３Ｐａ以上の圧力であり、プラズマ生成用の高周波電源の電力が１００Ｗ以下である高圧低電力の条件に設定され得る。また、一実施形態の第５工程では、イオンを引き込み用のバイアス電力が被処理体を支持する載置台に印加されなくてもよい。
一実施形態では、プラズマ処理装置は容量結合型のプラズマ処理装置であり、当該実施形態の方法は、別のシリコン酸化膜を形成する工程の実行の前に、処理容器内でプラズマを発生させてプラズマ処理装置の上部電極に負の直流電圧を印加することにより、第３マスクに二次電子を照射する工程を更に含んでいてもよい。この実施形態によれば、第３マスクを改質することができ、後続の工程による第３マスクの損傷を抑制することが可能である。
以上説明したように、マルチパターニング法においてマスクの寸法の制御性が高められる。
一実施形態に係る被処理体を処理する方法を示す流れ図である。 プラズマ処理装置の一例を示す図である。 図１に示す方法の各工程の実行後の被処理体の状態を示す断面図である。 図１に示す方法の各工程の実行後の被処理体の状態を示す断面図である。 図１に示す方法の各工程の実行後の被処理体の状態を示す断面図である。 シリコン酸化膜の形成の原理を説明するための図である。 別の実施形態に係る被処理体を処理する方法を示す流れ図である。 図７に示す方法の各工程の実行後の被処理体の状態を示す断面図である。 図７に示す方法の各工程の実行後の被処理体の状態を示す断面図である。 実験結果を示すグラフである。 実験に用いたマスクＭＫ１のパターンを示す平面図である。 実験結果を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る被処理体を処理する方法を示す流れ図である。図１に示す方法ＭＴ１は、ダブルパターニング法によってマスク作成する方法である。一実施形態の方法ＭＴ１は、更に、被エッチング層のエッチングを行う方法となっている。また、一実施形態の方法ＭＴ１では、一連の工程を単一のプラズマ処理装置を用いて実行することが可能である。
図２は、プラズマ処理装置の一例を示す図である。図２には、被処理体を処理する方法の種々の実施形態で利用可能なプラズマ処理装置１０の断面構造が概略的に示されている。図２に示すように、プラズマ処理装置１０は、容量結合型プラズマエッチング装置であり、処理容器１２を備えている。処理容器１２は、略円筒形状を有している。処理容器１２は、例えば、アルミニウムから構成されており、その内壁面には陽極酸化処理が施されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４を構成する絶縁材料は、石英のように酸素を含み得る。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。また、処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極ＬＥ及び静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａ及び第２プレート１８ｂを含んでいる。第１プレート１８ａ及び第２プレート１８ｂは、例えばアルミアルミニウムといった金属から構成されており、略円盤形状をなしている。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。この静電チャックＥＳＣは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジ及び静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給された冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４には、冷媒が循環するよう、供給される。この冷媒の温度を制御することにより、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０には、加熱素子であるヒータＨＴが設けられている。ヒータＨＴは、例えば、第２プレート１８ｂ内に埋め込まれている。ヒータＨＴには、ヒータ電源ＨＰが接続されている。ヒータ電源ＨＰからヒータＨＴに電力が供給されることにより、載置台ＰＤの温度が調整され、当該載置台ＰＤ上に載置されるウエハＷの温度が調整されるようになっている。なお、ヒータＨＴは、静電チャックＥＳＣに内蔵されていてもよい。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と下部電極ＬＥとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。絶縁性遮蔽部材３２は、絶縁材料から構成されており、例えば、石英のように酸素を含み得る。上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は処理空間Ｓに面しており、当該電極板３４には複数のガス吐出孔３４ａが設けられている。この電極板３４は、一実施形態では、シリコンから構成されている。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを有している。複数のガスソースは、ハロゲン化ケイ素ガスのソース、酸素ガスのソース、窒素ガスのソース、フルオロカーボンガスのソース、及び、希ガスのソースを含み得る。ハロゲン化ケイ素ガスとしては、例えば、ＳｉＣｌ４ガスが用いられ得る。また、ハロゲン化ケイ素ガスとしては、ＳｉＢｒ４ガス、ＳｉＦ４ガス、又はＳｉＨ２Ｃｌ４ガスが用いられてもよい。また、フルオロカーボンガスとしては、ＣＦ４ガス、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガスといった任意のフルオロカーボンガスが用いられ得る。また、希ガスとしては、Ｈｅガス、Ａｒガスといった任意の希ガスが用いられ得る。なお、別の実施形態では、複数のガスソースは、ＨＢｒガスといった多結晶シリコン層のエッチング用のガスのソースを更に有していてもよい。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。したがって、プラズマ処理装置１０は、ガスソース群４０の複数のガスソースのうち選択された一以上のガスソースからのガスを、個別に調整された流量で、処理容器１２内に供給することが可能である。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。デポシールドは、Ｙ２Ｏ３の他、例えば、石英のように酸素を含む材料から構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波電力を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては４０ＭＨｚの高周波電力を発生する。第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための第２の高周波電力、即ち高周波バイアス電力を発生する電源であり、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、一例においては１３．５６ＭＨｚの高周波バイアス電力を発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。
また、プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓ内に存在する正イオンを電極板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。このような電圧が電源７０から上部電極３０に印加されると、処理空間Ｓに存在する正イオンが、電極板３４に衝突する。これにより、電極板３４から二次電子が放出される。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。具体的に、制御部Ｃｎｔは、バルブ群４２、流量制御器群４４、排気装置５０、第１の高周波電源６２、整合器６６、第２の高周波電源６４、整合器６８、電源７０、ヒータ電源ＨＰ、及びチラーユニットに接続されている。
制御部Ｃｎｔは、入力されたレシピに基づくプログラムに従って動作し、制御信号を送出する。制御部Ｃｎｔからの制御信号により、ガスソース群から供給されるガスの選択及び流量、排気装置５０の排気、第１の高周波電源６２及び第２の高周波電源６４からの電力供給、電源７０からの電圧印加、ヒータ電源ＨＰの電力供給、チラーユニットからの冷媒流量及び冷媒温度を制御することが可能である。なお、本明細書において開示される被処理体を処理する方法の各工程は、制御部Ｃｎｔによる制御によってプラズマ処理装置１０の各部を動作させることにより、実行され得る。
再び図１を参照し、方法ＭＴ１について詳細に説明する。以下では、方法ＭＴ１の実施にプラズマ処理装置１０が用いられる例について説明を行う。また、以下の説明においては、図３、図４、図５、及び図６を参照する。図３、図４、及び図５は、図１に示す方法の各工程の実行後の被処理体の状態を示す断面図である。図６は、シリコン酸化膜の形成の原理を説明するための図である。
図１に示す方法ＭＴ１では、まず、工程ＳＴ１においてウエハＷが準備される。工程ＳＴ１において準備されるウエハＷは、図３の（ａ）に示すように、基板ＳＢ、被エッチング層ＥＬ、有機膜ＯＬ、反射防止膜ＡＬ、及びマスクＭＫ１（第１マスク）を有している。被エッチング層ＥＬは、基板ＳＢ上に設けられている。被エッチング層ＥＬは、有機膜ＯＬに対して選択的にエッチングされる材料から構成される層である。例えば、被エッチング層ＥＬは、酸化シリコン（ＳｉＯ２）から構成され得る。なお、被エッチング層ＥＬは、多結晶シリコンといった他の材料から構成されていてもよい。有機膜ＯＬは、被エッチング層ＥＬ上に設けられている。有機膜ＯＬは、炭素を含む層であり、例えば、ＳＯＨ（スピンオンハードマスク）層である。反射防止膜ＡＬは、シリコン含有反射防止膜であり、有機膜ＯＬ上に設けられている。
マスクＭＫ１は、反射防止膜ＡＬ上に設けられている。マスクＭＫ１は、レジスト材料から構成されたレジストマスクであり、フォトリソグラフィ技術によってレジスト層がパターニングされることにより作成される。マスクＭＫ１は、反射防止膜ＡＬを部分的に覆っている。また、マスクＭＫ１は、反射防止膜ＡＬを部分的に露出させる開口ＯＰ１を画成している。マスクＭＫ１のパターンは、例えば、ライン・アンド・スペースパターンである。
工程ＳＴ１では、図３の（ａ）に示すウエハＷが準備され、当該ウエハＷがプラズマ処理装置１０の処理容器１２内に収容され、載置台ＰＤ上に載置される。
一実施形態の方法ＭＴ１では、次いで、工程ＳＴ２が実行される。工程ＳＴ２では、ウエハＷに二次電子が照射される。具体的には、処理容器１２内に水素ガス及び希ガスが供給され、第１の高周波電源６２から高周波電力が供給されることにより、プラズマが生成される。また、電源７０によって、上部電極３０に負の直流電圧が印加される。これにより、処理空間Ｓ中の正イオンが上部電極３０に引き込まれて、当該正イオンが上部電極３０に衝突する。正イオンが上部電極３０に衝突することにより、上部電極３０からは二次電子が放出される。放出された二次電子がウエハＷに照射されることにより、マスクＭＫ１が改質される。なお、上部電極３０に印加される負の直流電圧の絶対値のレベルが高い場合には、電極板３４に正イオンが衝突することにより、当該電極板３４の構成材料であるシリコンが、二次電子と共に放出される。放出されたシリコンは、プラズマに晒されたプラズマ処理装置１０の構成部品から放出される酸素と結合する。当該酸素は、例えば、支持部１４、絶縁性遮蔽部材３２、及びデポシールド４６といった部材から放出される。このようなシリコンと酸素の結合により、酸化シリコン化合物が生成され、当該酸化シリコン化合物がウエハＷ上に堆積してマスクＭＫ１を覆い保護する。これら改質と保護の効果により、後続の工程によるマスクＭＫ１の損傷が抑制される。なお、工程ＳＴ２では二次電子の照射による改質や保護膜の形成のため、第２の高周波電源６４のバイアス電力を最小限にする必要がある。
次いで、方法ＭＴ１では、シーケンスＳＱ１が一回以上実行される。シーケンスＳＱ１は、工程ＳＴ３、工程ＳＴ４、工程ＳＴ５、及び工程ＳＴ６を含んでいる。工程ＳＴ３では、処理容器１２内においてハロゲン化ケイ素ガスを含む第１のガスのプラズマが生成される。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、ハロゲン化ケイ素ガス及び希ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、第１のガスのプラズマが生成される。第１のガスは、ハロゲン化ケイ素ガスとして、例えば、ＳｉＣｌ４ガスを含む。また、第１のガスは、Ａｒガス又はＨｅガスといった希ガスを更に含み得る。なお、第１のガスは、ハロゲン化ケイ素ガスとして、ＳｉＢｒ４ガス、ＳｉＦ４ガス、又はＳｉＨ２Ｃｌ４ガスを含んでいてもよい。
図６の（ａ）に示すように、第１のガスのプラズマＰ１が生成されると、第１のガスに含まれるハロゲン化ケイ素の解離種といった反応前駆体が生成される。生成された前駆体はウエハＷに付着する。なお、図６の（ａ）では、ハロゲン化ケイ素ガスとして、ＳｉＣｌ４ガスが用いられる例が示されており、同図中、プラズマＰ１中のＳｉとＣｌの結合は、前駆体を示している。
続く工程ＳＴ４では、処理容器１２内の空間がパージされる。具体的には、工程ＳＴ３において供給された第１のガスが排気される。工程ＳＴ４では、パージガスとして窒素ガスといった不活性ガスがプラズマ処理装置の処理容器に供給されてもよい。即ち、工程ＳＴ４のパージは、不活性ガスを処理容器内に流すガスパージ又は真空引きによるパージの何れであってもよい。この工程ＳＴ４では、ウエハＷ上に過剰に付着した前駆体も除去される。これにより、前駆体は極めて薄い膜をウエハＷ上に形成する。
続く工程ＳＴ５では、処理容器１２内において酸素ガスを含む第２のガスのプラズマが生成される。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、酸素ガスを含む第１のガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。
上述したように工程ＳＴ３の実行によってウエハＷに付着した前駆体はシリコンとハロゲン元素、例えば塩素との結合を含む。シリコンとハロゲン元素との結合エネルギーは、シリコンと酸素との結合エネルギーよりも低い。したがって、図６の（ｂ）に示すように、第２のガスのプラズマＰ２が生成され、酸素の活性種、例えば、酸素ラジカルが生成されると、前駆体のハロゲン元素が酸素に置換される。これにより、ウエハＷ上にシリコン酸化膜が形成される。なお、図６の（ｂ）において、「Ｏ」は酸素を示している。
図１に戻り、続く工程ＳＴ６では、処理容器１２内の空間がパージされる。具体的には、工程ＳＴ５において供給された第２のガスが排気される。工程ＳＴ６では、パージガスとして窒素ガスといった不活性ガスがプラズマ処理装置の処理容器に供給されてもよい。即ち、工程ＳＴ６のパージは、不活性ガスを処理容器内に流すガスパージ又は真空引きによるパージの何れであってもよい。
かかるシーケンスＳＱ１の工程ＳＴ３では、前駆体用のガスとしてハロゲン化ケイ素ガスが用いられている。ハロゲン化ケイ素ガス、例えば、ＳｉＣｌ４ガス、ＳｉＢｒ４ガス、ＳｉＦ４ガス、又はＳｉＨ２Ｃｌ４ガスは、常温で気化状態にある。したがって、工程ＳＴ３では、気化器を有する専用の成膜装置を用いずに、シリコンを含む前駆体を、低温でウエハＷ上に堆積させることが可能である。
また、シーケンスＳＱ１では、工程ＳＴ４においてパージが行われ、続く工程ＳＴ５において前駆体中のハロゲン元素が酸素に置換される。したがって、ＡＬＤ法と同様に、１回のシーケンスＳＱ１の実行により、薄い膜厚を有するシリコン酸化膜をウエハＷの表面上に均一な膜厚で形成することができる。即ち、１回のシーケンスの実行により、薄い膜厚を有するシリコン酸化膜をコンフォーマルに形成することができる。故に、シーケンスＳＱ１を含む方法ＭＴ１は、マスクＭＫ１によって構成される開口の幅の調整の制御性に優れている。また、方法ＭＴ１は、マスクＭＫ１の側面に沿って形成されるシリコン酸化膜の膜厚の調整の制御性に優れている。延いては、方法ＭＴ１は、当該シリコン酸化膜から形成される後述のマスクＭＫ２、及び、当該マスクＭＫ２を用いて有機膜ＯＬから形成される後述のマスクＭＫ３の寸法の制御性に優れる。
方法ＭＴ１では、続く工程ＳＴ７において、シーケンスＳＱ１の実行を終了するか否かが判定される。具体的には、工程ＳＴ７では、シーケンスＳＱ１の実行回数が所定回数に達したか否かが判定される。シーケンスＳＱ１の実行回数は、ウエハＷ上に形成されるシリコン酸化膜の膜厚を決定する。即ち、１回のシーケンスＳＱ１の実行によって形成されるシリコン酸化膜の膜厚とシーケンスＳＱ１の実行回数との積により、最終的にウエハＷ上に形成されるシリコン酸化膜の膜厚が実質的に決定される。したがって、ウエハＷ上に形成されるシリコン酸化膜の所望の膜厚に応じて、シーケンスＳＱ１の実行回数が設定される。
方法ＭＴ１では、工程ＳＴ７においてシーケンスＳＱ１の実行回数が所定回数に達していないと判定される場合には、シーケンスＳＱ１の実行が再び繰り返される。一方、工程ＳＴ７においてシーケンスＳＱ１の実行回数が所定回数に達していると判定される場合には、シーケンスＳＱ１の実行が終了する。これにより、図３の（ｂ）に示すように、ウエハＷの表面上にシリコン酸化膜ＳＸ１が形成される。シリコン酸化膜ＳＸ１は、領域Ｒ１、領域Ｒ２及び領域Ｒ３を含んでいる。領域Ｒ３は、マスクＭＫ１の側面上で当該側面に沿って延在する領域である。領域Ｒ３は、反射防止膜ＡＬの表面から領域Ｒ１の下側まで延在している。領域Ｒ１は、マスクＭＫ１の上面の上及び領域Ｒ３上で延在している。また、領域Ｒ２は、隣接する領域Ｒ３の間、且つ、反射防止膜ＡＬの表面上で延在している。上述したように、シーケンスＳＱ１は、ＡＬＤ法と同様にシリコン酸化膜を形成するので、領域Ｒ１、領域Ｒ２、及び領域Ｒ３のそれぞれの膜厚は、互いに略等しい膜厚となる。また、方法ＭＴ１によれば、緻密なシリコン酸化膜ＳＸ１、例えば、膜密度２．２８ｇ／ｃｍ３の膜が得られる。
一実施形態においては、工程ＳＴ３の実行時の処理容器１２内の圧力は、１３．３３Ｐａ（１００ｍＴｏｒｒ）以上の圧力に設定される。また、工程ＳＴ３の実行時の第１の高周波電源６２の高周波電力は、１００Ｗ以下の電力に設定される。このような高圧且つ低パワーの条件でプラズマを生成することにより、ハロゲン化ケイ素ガスの過剰な解離を抑制することができる。即ち、ハロゲン元素の活性種の過剰な発生を抑制することができる。なお、過剰解離を抑制した同様なプラズマ状態を生成する手法として第２の高周波電源６４を用いてもよい。これにより、マスクＭＫ１の損傷、及び／又は、既に形成されているシリコン酸化膜の損傷を抑制することが可能となる。また、領域Ｒ１、領域Ｒ２、及び領域Ｒ３の膜厚の差異を低減することが可能となる。
また、一実施形態では、工程ＳＴ３の実行時に、第２の高周波電源６４からの高周波バイアス電力は下部電極ＬＥに殆ど供給されない。これは、バイアス電力を印加すると異方性成分が生じることによる。このようにバイアス電力を最小限にすることにより、前駆体を等方的にウエハＷに付着させることができる。その結果、マスクＭＫ１の上面及び側面、及び当該マスクＭＫ１の下地の表面のそれぞれに形成されるシリコン酸化膜の膜厚の均一性が更に向上される。なお、第２の高周波電源６４を用いてプラズマを生成する場合は、前駆体を等方的に付着させるためにイオンエネルギーを最小限にする条件の選択が必要となる。また、工程ＳＴ５の実行は工程ＳＴ３で付着した前駆体をシリコン酸化膜に置換するため、前述の工程ＳＴ３と同様な等方的な反応が必要となる。そのため工程ＳＴ５においても第２の高周波電源６４からの高周波バイアス電力は下部電極ＬＥに殆ど供給されない。
上述したシーケンスＳＱ１の実行が終了すると、方法ＭＴ１では、工程ＳＴ８が実行される。工程ＳＴ８では、領域Ｒ１及び領域Ｒ２を除去するように、シリコン酸化膜ＳＸ１がエッチングされる。これら領域Ｒ１及び領域Ｒ２の除去のためには、異方性のエッチング条件が必要である。このため、工程ＳＴ８では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、フルオロカーボンガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給されプラズマが生成される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、フルオロカーボンガスのプラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、高周波バイアス電力による鉛直方向への引き込みにより、領域Ｒ１及び領域Ｒ２を優先的にエッチングする。その結果、図４の（ａ）に示すように、領域Ｒ１及び領域Ｒ２が選択的に除去される。これにより、領域Ｒ３に基づくマスクＭＫ２（第２マスク）が形成される。
続く工程ＳＴ９では、マスクＭＫ１が除去される。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、酸素ガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、酸素ガスを含む処理ガスのプラズマが生成される。生成されたプラズマ中の酸素の活性種は、図４の（ｂ）に示すように、マスクＭＫ１をエッチングする。これにより、マスクＭＫ１が除去され、反射防止膜ＡＬ上にマスクＭＫ２が残される。
続く工程ＳＴ１０では、反射防止膜ＡＬがエッチングされる。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、フルオロカーボンガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、フルオロカーボンガスのプラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、図５の（ａ）に示すように、反射防止膜ＡＬの全領域のうちマスクＭＫ２から露出した領域をエッチングする。
続く工程ＳＴ１１では、有機膜ＯＬがエッチングされる。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、酸素ガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、酸素ガスを含む処理ガスのプラズマが生成される。生成されたプラズマ中の酸素の活性種は、有機膜ＯＬの全領域のうちマスクＭＫ２から露出した領域をエッチングする。これにより、図５の（ｂ）に示すように、有機膜ＯＬからマスクＭＫ３（第３マスク）が形成される。なお、有機膜ＯＬをエッチングするガスとしては、窒素ガスと水素ガスを含む処理ガスを用いてもよい。
続く、工程ＳＴ１２では、被エッチング層ＥＬがエッチングされる。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、処理ガスが処理容器１２内に供給される。処理ガスは、被エッチング層ＥＬを構成する材料に応じて適宜選択され得る。例えば、被エッチング層ＥＬが酸化シリコンから構成されている場合には、処理ガスは、フルオロカーボンガスを含み得る。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、プラズマが生成される。生成されたプラズマ中の活性種は、被エッチング層ＥＬの全領域のうち、マスクＭＫ３から露出した領域をエッチングする。これにより、図５の（ｃ）に示すように、マスクＭＫ３のパターンが被エッチング層ＥＬに転写される。かかる方法ＭＴ１によれば、工程ＳＴ２〜工程ＳＴ１２、即ち、レジストマスクに基づくマスクの作成から被エッチング層のエッチングまでの全工程を、単一のプラズマ処理装置１０を用いて実行することが可能である。
方法ＭＴ１では、マスクＭＫ１が存在していた箇所にマスクＭＫ２が提供する開口の幅Ｗ１（図４の（ｂ）参照）は、マスクＭＫ１の幅（図３の（ａ）を参照）と略同一となる。また、マスクＭＫ１によって開口が提供されていた箇所にマスクＭＫ２が提供する開口の幅Ｗ４（図４の（ｂ）を参照）は、下記の関係式（１）で特定される関係を有する。
Ｗ４＝Ｗ２−２×Ｗ３ …（１）
ここで、Ｗ２は、マスクＭＫ１によって提供されていた開口の幅（図３の（ａ）を参照）であり、Ｗ３は、領域Ｒ３の膜厚（図３の（ｂ）を参照）、即ち、マスクＭＫ２の水平方向の幅（図４の（ｂ）を参照）である。上記の関係式（１）から分かるように、幅Ｗ４は、領域Ｒ３の膜厚によって調整することができ、領域Ｒ３の膜厚はシーケンスＳＱ１の実行回数によって任意に調整可能である。即ち、マスクＭＫ２の幅Ｗ３は、シーケンスＳＱ１の実行回数によって任意に調整可能である。したがって、方法ＭＴ１によれば、幅Ｗ４を任意に調整することが可能である。例えば、方法ＭＴ１によれば、マスクＭＫ２によって提供される全ての開口の幅を略等しくすることが可能である。また、例えば、方法ＭＴ１によれば、全てのスペースの幅が略同一のライン・アンド・スペースパターンを有するマスクＭＫ２を作成することが可能である。さらに、マスクＭＫ１の幅、及び、マスクＭＫ１によって提供される開口の幅を調整し、領域Ｒ３の膜厚をシーケンスＳＱ１の実行回数によって調整することにより、任意の寸法のマスク幅及び開口幅を有するマスクＭＫ２を形成することが可能である。このように、方法ＭＴ１によれば、マスクＭＫ２の寸法の制御性が高められる。さらに、方法ＭＴ１では、マスクＭＫ２のパターンが有機膜ＯＬに転写されるので、当該有機膜ＯＬから形成されるマスクＭＫ３についても、マスクＭＫ２と同様に、寸法の制御性が高められる。
以下、別の実施形態の被処理体を処理する方法について説明する。図７は別の実施形態に係る被処理体を処理する方法を示す流れ図である。図７に示す方法ＭＴ２は、クアドロパターニング法によってマスクを作成する方法である。以下では、図７に示す方法ＭＴ２においてプラズマ処理装置１０が用いられる例について説明を行う。また、以下の説明においては、図８及び図９を参照する。図８及び図９は、図７に示す方法の各工程の実行後の被処理体の状態を示す断面図である。
方法ＭＴ２では、ウエハＷに対して、方法ＭＴ１と同様に、工程ＳＴ１、工程ＳＴ２、シーケンスＳＱ１、及び工程ＳＴ７〜工程ＳＴ１１が実行される。これにより、ウエハＷは、図５の（ｂ）に示す状態となる。その後、マスクＭＫ２及び反射防止膜ＡＬが除去され得る。マスクＭＫ２及び反射防止膜ＡＬの除去は、プラズマ処理装置１０を用いてフルオロカーボンガスを含む処理ガスのプラズマにウエハＷを晒すことにより、行うことができる。これにより、ウエハＷは、図８の（ａ）に示す状態となる。なお、この例におけるウエハＷでは、図８の（ａ）に示すように、被エッチング層ＥＬは、第１層ＥＬ１及び第２層ＥＬ２を有している。第２層ＥＬ２は、基板ＳＢ上に設けられている。第１層ＥＬ１は、第２層ＥＬ２上に設けられている。第１層ＥＬ１は第２層ＥＬ２に対して選択的にエッチング可能な材料から構成されており、第２層ＥＬ２は第１層ＥＬ１に対して選択的にエッチング可能な材料から構成されている。例えば、第１層ＥＬ１は多結晶シリコンから構成され、第２層ＥＬ２は酸化シリコンから構成され得る。
方法ＭＴ２では、続く工程ＳＴ２２において、ウエハＷに二次電子が照射される。この工程ＳＴ２２は、工程ＳＴ２と同様の工程である。この工程ＳＴ２２の実行により、マスクＭＫ３が改質される。また、上部電極３０に印加される負の直流電圧の絶対値のレベルが高い場合には、工程ＳＴ２に関して上述したように、電極板３４のスパッタリングにより当該電極板３４から放出されるシリコンとプラズマに晒されたプラズマ処理装置１０の構成部品から放出される酸素との結合により酸化シリコン化合物が生成され、当該酸化シリコン化合物がウエハＷ上に堆積してマスクＭＫ３を保護してもよい。これらマスクの改質及び／又は保護膜形成により、後続の工程によるマスクＭＫ３の損傷が抑制される。
次いで、シーケンスＳＱ１と同様のシーケンスＳＱ２が一回以上実行される。シーケンスＳＱ２は、工程ＳＴ２３、工程ＳＴ２４、工程ＳＴ２５、及び工程ＳＴ２６を含んでいる。工程ＳＴ２３、工程ＳＴ２４、工程ＳＴ２５、及び工程ＳＴ２６はそれぞれ、工程ＳＴ３、工程ＳＴ４、工程ＳＴ５、工程ＳＴ６と同様の工程である。
続く工程ＳＴ２７では、シーケンスＳＱ２の実行を終了するか否かが判定される。具体的には、工程ＳＴ２７では、シーケンスＳＱ２の実行回数が所定回数に達したか否かが判定される。シーケンスＳＱ２の実行回数は、ウエハＷ上に形成されるシリコン酸化膜の膜厚を決定する。即ち、１回のシーケンスＳＱ２の実行によって形成されるシリコン酸化膜の膜厚とシーケンスＳＱ２の実行回数との積により、最終的にウエハＷ上に形成されるシリコン酸化膜の膜厚が実質的に決定される。したがって、ウエハＷ上に形成されるシリコン酸化膜の所望の膜厚に応じて、シーケンスＳＱ２の実行回数が設定される。
方法ＭＴ２では、工程ＳＴ２７においてシーケンスＳＱ２の実行回数が所定回数に達していないと判定される場合には、シーケンスＳＱ２の実行が再び繰り返される。一方、工程ＳＴ２７においてシーケンスＳＱ２の実行回数が所定回数に達していると判定される場合には、シーケンスＳＱ２の実行が終了する。これにより、図８の（ｂ）に示すように、ウエハＷの表面上にシリコン酸化膜ＳＸ２が形成される。シリコン酸化膜ＳＸ２は、領域Ｒ４、領域Ｒ５、及び領域Ｒ６を含む。領域Ｒ６は、マスクＭＫ３の側面上で当該側面に沿って延在する領域である。領域Ｒ６は、被エッチング層ＥＬの表面から領域Ｒ４の下側まで延在している。領域Ｒ４は、マスクＭＫ３の上面の上及び領域Ｒ６上で延在している。また、領域Ｒ５は、隣接する領域Ｒ６の間、且つ、被エッチング層ＥＬの表面上で延在している。シーケンスＳＱ１と同様にシーケンスＳＱ２は、ＡＬＤ法と同様にシリコン酸化膜を形成するので、領域Ｒ４、領域Ｒ５、及び領域Ｒ６のそれぞれの膜厚は、互いに略等しい膜厚となる。
一実施形態においては、工程ＳＴ３と同様に、工程ＳＴ２３の実行時の処理容器１２内の圧力は、１３．３３Ｐａ（１００ｍＴｏｒｒ）以上の圧力に設定される。また、工程ＳＴ２３の実行時の第１の高周波電源６２の高周波電力は、１００Ｗ以下の電力に設定される。このような高圧且つ低パワーの条件でプラズマを生成することにより、ハロゲン化ケイ素ガスの過剰な解離を抑制することができる。即ち、ハロゲン元素の活性種の過剰な発生を抑制することができる。なお、過剰解離を抑制した同様なプラズマ状態を生成する手法として第２の高周波電源６４を用いてもよい。これにより、マスクＭＫ３の損傷、及び／又は、既に形成されているシリコン酸化膜の損傷を抑制することが可能となる。また、領域Ｒ４、領域Ｒ５、及び領域Ｒ６の膜厚の差異を低減することが可能となる。
また、一実施形態では、工程ＳＴ２３の実行時に、第２の高周波電源６４からの高周波バイアス電力は下部電極ＬＥに殆ど供給されない。これはバイアス電力を印加すると異方性成分が生じることによる。このようにバイアス電力を最小限にすることにより、前駆体を等方的にウエハＷに付着させることができる。その結果、マスクＭＫ３の上面及び側面、及び当該マスクＭＫ３の下地の表面のそれぞれに形成されるシリコン酸化膜の膜厚の均一性が更に向上される。なお、第２の高周波電源６４を用いてプラズマを生成する場合は、前駆体を等方的に付着させるためにイオンエネルギーを最小限にする条件の選択が必要となる。また、工程ＳＴ２５の実行は工程ＳＴ２３で付着した前駆体をシリコン酸化膜に置換するため、前述の工程ＳＴ２３と同様な等方的な反応が必要となる。そのため工程ＳＴ２５においても第２の高周波電源６４からの高周波バイアス電力は下部電極ＬＥに殆ど供給されない。
上述したシーケンスＳＱ２の実行が終了すると、方法ＭＴ２では、工程ＳＴ２８が実行される。工程ＳＴ２８では、領域Ｒ４及び領域Ｒ５を除去するように、シリコン酸化膜ＳＸ２がエッチングされる。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、フルオロカーボンガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、フルオロカーボンガスのプラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、高周波バイアス電力による鉛直方向への引き込みにより、領域Ｒ４及び領域Ｒ５を優先的にエッチングする。その結果、図８の（ｃ）に示すように、領域Ｒ４及び領域Ｒ５が選択的に除去される。これにより、領域Ｒ６に基づくマスクＭＫ４（第４マスク）が形成される。
続く工程ＳＴ２９では、マスクＭＫ３が除去される。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、酸素ガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、酸素ガスを含む処理ガスのプラズマが生成される。生成されたプラズマ中の酸素の活性種は、図９の（ａ）に示すように、マスクＭＫ３をエッチングする。これにより、マスクＭＫ３が除去され、被エッチング層ＥＬ上にマスクＭＫ４が残される。
次いで、方法ＭＴ２では、被エッチング層ＥＬがエッチングされる。被エッチング層ＥＬが多結晶シリコンから構成された第１層ＥＬ１及び酸化シリコンから構成された第２層ＥＬ２を有する場合には、工程ＳＴ３０において第１層ＥＬ１がエッチングされ、工程ＳＴ３１において第２層ＥＬ２がエッチングされる。
具体的に、工程ＳＴ３０では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、多結晶シリコンのエッチング用のハロゲンガス、例えばＣｌ２ガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、プラズマが生成される。生成されたプラズマ中の活性種は、図９の（ｂ）に示すように、第１層ＥＬ１の全領域のうちマスクＭＫ４から露出した領域をエッチングする。その結果、マスクＭＫ４のパターンが第１層ＥＬ１に転写される。
続く工程ＳＴ３１では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、フルオロカーボンガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、プラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、第２層ＥＬ２の全領域のうち、マスクＭＫ４から露出した領域をエッチングする。その結果、図９の（ｃ）に示すように、マスクＭＫ４のパターンを反映した第１層ＥＬ１のパターンが第２層ＥＬ２に転写される。かかる方法ＭＴ２によれば、工程ＳＴ２〜工程ＳＴ３１、即ち、レジストマスクに基づくマスクの作成から被エッチング層のエッチングまでの全工程を、単一のプラズマ処理装置１０を用いて実行することが可能である。
また、方法ＭＴ２によれば、シーケンスＳＱ２の実行回数によって領域Ｒ６の膜厚、即ち、マスクＭＫ４の幅を任意に調整可能である。したがって、マスクＭＫ４によって提供される開口の幅も任意に調整可能である。例えば、マスクＭＫ３の幅Ｗ２１（図８の（ａ）を参照）、マスクＭＫ３によって提供される開口の幅Ｗ２２（図８の（ｂ）を参照）、マスクＭＫ４の幅Ｗ２３（図８の（ｃ）を参照）、及び、マスクＭＫ３によって開口が提供されていた箇所にマスクＭＫ４が提供する開口の幅Ｗ２４（図９の（ａ）を参照）が下記の関係式（２）を満たすように設定されると、マスクＭＫ４によって提供される全ての開口の幅が同一となる。
Ｗ２１＝Ｗ２２−２×Ｗ２３＝Ｗ２４ …（２）
方法ＭＴ２では、幅Ｗ２３は領域Ｒ６の膜厚に相当するので、シーケンスＳＱ２の実行回数により設定可能である。したがって、方法ＭＴ２によれば、上記の関係式（２）を容易に満たすことができる。このように、方法ＭＴ２は、マスクＭＫ４の寸法の制御性に優れている。
また、マスクＭＫ３の幅Ｗ２１は、マスクＭＫ２の幅Ｗ３を反映するので、関係式（２）から以下の関係式（３）が導かれる。
Ｗ３＝Ｗ２１＝Ｗ２２−２×Ｗ２３ …（３）
この関係式（３）から分かるように、マスクＭＫ４によって提供される全ての開口の幅を同一とするためには、マスクＭＫ４の幅Ｗ２３は、マスクＭＫ２の幅よりも小さくなければならない。このように、クアドロパターニング法では、作成するマスクの設計によって、マスクＭＫ２の幅とマスクＭＫ４の幅、即ち、シリコン酸化膜ＳＸ１の膜厚とシリコン酸化膜ＳＸ２の膜厚とが異なることがある。方法ＭＴ２によれば、シリコン酸化膜ＳＸ１の膜厚はシーケンスＳＱ１の実行回数によって調整可能であり、シリコン酸化膜ＳＸ２の膜厚はシーケンスＳＱ２の実行回数によって調整可能であるので、クアドロパターニング法によって作成するマスクの設計に応じた膜厚制御が可能である。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、上述した実施形態では、容量結合型のプラズマ処理装置１０が用いられているが、方法ＭＴ１及び方法ＭＴ２のそれぞれから、二次電子を上部電極から放出させる工程を省略した方法であれば、任意のプラズマ源を有するプラズマ処理装置を用いて実施することが可能である。そのようなプラズマ処理装置としては、例えば、誘導結合型のプラズマ処理装置、マイクロ波といった表面波を用いるプラズマ処理装置が例示される。
以下、上述したシリコン酸化膜の形成のためのシーケンスの評価のために行った実験について説明する。
（実験例１〜３）
実験例１〜３では、図３の（ａ）に示したウエハに対して、プラズマ処理装置１０を用いて工程ＳＴ２、及びシーケンスＳＱ１を実行した。また、実験例１〜３では、工程ＳＴ３の実行時の処理容器１２内の圧力及び第１の高周波電源６２の高周波電力をパラメータとして変更した。具体的には、実験例１では、工程ＳＴ３の処理容器１２内の圧力及び第１の高周波電源６２の高周波電力を、２００ｍＴｏｒｒ（２６.６６Ｐａ）、５００Ｗに設定し、実験例２では、工程ＳＴ３の処理容器１２内の圧力及び第１の高周波電源６２の高周波電力を、２００ｍＴｏｒｒ（２６．６６Ｐａ）、５００Ｗに設定し、実験例３では、工程ＳＴ３の処理容器１２内の圧力及び第１の高周波電源６２の高周波電力を、２００ｍＴｏｒｒ（２６．６６Ｐａ）、１００Ｗに設定した。実験例１〜３において実行した工程ＳＴ２、及びシーケンスＳＱ１の他の条件を以下に示す。なお、シーケンスＳＱ１の実行回数は７２回であった。
＜工程ＳＴ２の条件＞
・処理容器内圧力：５０ｍＴｏｒｒ（６．６６Ｐａ）
・水素ガス流量：１００ｓｃｃｍ
・Ａｒガス流量：８００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、３００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３ＭＨｚ、０Ｗ
・電源７０の印加電圧：−１０００Ｖ
・処理時間：６０秒
＜工程ＳＴ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：２０ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴ５の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・酸素ガス流量：２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３ＭＨｚ、０Ｗ
・処理時間：５秒
そして、マスクＭＫ１の上面上に形成されたシリコン酸化膜の膜厚（図３の（ｂ）に示す領域Ｒ１の膜厚Ｔ１）、及びマスクＭＫ１の側面上に形成されたシリコン酸化膜の膜厚（図３の（ｂ）に示す領域Ｒ３の膜厚Ｗ３）を、マスクＭＫ１のラインパターンが粗に設けられている領域（以下、「粗領域」という）と密に設けられている領域（以下、「密領域」という）のそれぞれにおいて測定した。そして、膜厚比、即ち、密領域の領域Ｒ１の膜厚に対する粗領域の領域Ｒ１の膜厚の比、及び、密領域の領域Ｒ３の膜厚に対する粗領域の領域Ｒ３の膜厚の比を求めた。その結果を、図１０に示す。なお、図１０において、凡例「Ｒ１」は、領域Ｒ１の膜厚から求めた膜厚比を示しており、凡例「Ｒ３」は、領域Ｒ３の膜厚から求めた膜厚比を示している。
図１０に示すように、第１の高周波電源６２の高周波電力が小さくなるほど、膜厚比は１により近くなっていた。即ち、密領域及び粗領域に形成されるシリコン酸化膜の膜厚の差異が少なくなっていた。より詳細には、第１の高周波電源６２の高周波電力が５００Ｗであるときよりも、１００Ｗであるときに、膜厚比が１に近くなっていた。したがって、第１の高周波電源６２の高周波電力が１００Ｗ以下であることにより、密領域に形成されるシリコン酸化膜と粗領域に形成されるシリコン酸化膜の膜厚の差異を小さくすることが可能であることが確認された。また、図１０に示すように、処理容器１２内の圧力が高い条件、即ち、高圧条件下で工程ＳＴ３を実行することにより、領域Ｒ１の膜厚比と領域Ｒ３の膜厚比との差異が小さくなることが確認された。即ち、高圧条件下で工程ＳＴ３を実行することにより、領域Ｒ１の膜厚Ｔ１と領域Ｒ３の膜厚Ｗ３との差異が小さくなることが確認された。よって、上述のシーケンスＳＱ１及びシーケンスＳＱ２によれば、シリコン酸化膜をコンフォーマルに形成することが可能であることが確認された。
（実験例４）
実験例４では、図１１に示すように、二次元的に配列された楕円形状の複数の開口ＯＰを提供するマスクＭＫ１を有するサンプル１〜４のウエハＷを準備した。各サンプルの開口ＯＰの短軸方向の幅ＣＤ１及び長軸方向の幅ＣＤ２は、他のサンプルのＣＤ１及びＣＤ２とは異ならせた。そして、これらのサンプル１〜４に対して、プラズマ処理装置１０を用いて、工程ＳＴ２及びシーケンスＳＱ１を実行した。また、実験例４では、シーケンスＳＱ１の実行回数をパラメータとして変更した。以下、実験例４において実行した工程ＳＴ２及びシーケンスＳＱ１の条件を示す。
＜工程ＳＴ２の条件＞
・処理容器内圧力：５０ｍＴｏｒｒ（６．６６Ｐａ）
・水素ガス流量：１００ｓｃｃｍ
・Ａｒガス流量：８００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、３００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３ＭＨｚ、０Ｗ
・電源７０の印加電圧：−１０００Ｖ
・処理時間：６０秒
＜工程ＳＴ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：２０ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴ５の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・酸素ガス流量：２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３ＭＨｚ、０Ｗ
・処理時間：５秒
そして、サンプル１〜４のそれぞれについて、シーケンスＳＱ１の実行回数と開口ＯＰの短軸方向の幅ＣＤ１の変化量、開口ＯＰの長軸方向の幅ＣＤ２の変化量の関係を求めた。図１２にその結果を示す。図１２においては、横軸はシーケンスＳＱ１の実行回数を示しており、縦軸はＣＤ１及びＣＤ２の変化量を示している。図１２に示すように、実験例４の結果、開口ＯＰの短軸方向の幅ＣＤ１の変化量及び長軸方向の幅ＣＤ２の変化量は、シーケンスＳＱ１の実行回数につれて同様に増加していた。このことから、シーケンスＳＱ１の実行回数に応じて、楕円形状の開口の幅を任意の方向において均等に縮小させることが可能であることが確認された。
１０…プラズマ処理装置、１２…処理容器、ＰＤ…載置台、ＥＳＣ…静電チャック、ＬＥ…下部電極、３０…上部電極、３４…電極板、４０…ガスソース群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、７０…電源、Ｃｎｔ…制御部、Ｗ…ウエハ、ＳＢ…基板、ＥＬ…被エッチング層、ＯＬ…有機膜、ＡＬ…反射防止膜、ＭＫ１，ＭＫ２，ＭＫ３，ＭＫ４…マスク、ＳＸ１，ＳＸ２…シリコン酸化膜。

Claims (12)

  1. 被処理体を処理する方法であって、
    前記被処理体は、被エッチング層、該被エッチング層上に設けられた有機膜、該有機膜上に設けられたシリコン含有反射防止膜、及び、レジスト材料から構成された第１マスクであり前記反射防止膜上に設けられた該第１マスクを有し、
    該方法は、
    前記被処理体を収容したプラズマ処理装置の処理容器内で、前記第１マスク及び前記反射防止膜上にシリコン酸化膜を形成する工程であり、該シリコン酸化膜は、前記第１マスクの上面の上に形成された第１領域、前記反射防止膜上に形成された第２領域、及び、前記第１マスクの側面上に形成された第３領域を有する、該工程と、
    前記処理容器内で発生させたプラズマにより、前記第１領域及び前記第２領域を除去する工程であり、前記第３領域に基づく第２マスクを形成する、該工程と、
    前記処理容器内で発生させたプラズマにより、前記第１マスクを除去する工程と、
    前記処理容器内で発生させたプラズマにより、前記反射防止膜をエッチングする工程と、
    前記処理容器内で発生させたプラズマにより、前記有機膜をエッチングする工程であり、該有機膜から構成された第３マスクを形成する、該工程と、
    を含み、
    前記シリコン酸化膜を形成する前記工程は、
    前記被処理体を収容した前記処理容器内で、ハロゲン化ケイ素ガスを含む第１のガスのプラズマを生成して反応前駆体を形成する第１工程と、
    前記処理容器内の空間をパージする第２工程と、
    前記処理容器内で酸素ガスを含む第２のガスのプラズマを生成してシリコン酸化膜を形成する第３工程と、
    前記処理容器内の空間をパージする第４工程と、
    を含むシーケンスの実行によりシリコン酸化膜を成膜する、方法。
  2. 前記シリコン酸化膜を形成する前記工程において、前記第１工程、前記第２工程、前記第３工程、及び前記第４工程を含む前記シーケンスが繰り返される、請求項１に記載の方法。
  3. 前記第１工程では、前記処理容器内の圧力が１３．３３Ｐａ以上の圧力であり、プラズマ生成用の高周波電源の電力が１００Ｗ以下である高圧低電力の条件に設定される、請求項１又は２に記載の方法。
  4. 前記第１工程では、イオンを引き込み用のバイアス電力が前記被処理体を支持する載置台に印加されない、請求項１〜３の何れか一項に記載の方法。
  5. 前記プラズマ処理装置は容量結合型のプラズマ処理装置であり、
    前記シリコン酸化膜を形成する前記工程の実行の前に、前記処理容器内でプラズマを発生させて前記プラズマ処理装置の上部電極に負の直流電圧を印加することにより、前記第１マスクに二次電子を照射する工程を更に含む、請求項１〜４の何れか一項に記載の方法。
  6. 前記処理容器内で前記第３マスク及び前記被エッチング層上に別のシリコン酸化膜を形成する工程であり、該別のシリコン酸化膜は、前記第３マスクの上面の上に形成された第４領域、前記被エッチング層上に形成された第５領域、及び前記第３マスクの側面上に形成された第６領域を有する、該工程と、
    前記処理容器内で発生させたプラズマにより、前記第４領域及び前記第５領域を除去する工程であり、前記第６領域から構成された第４マスクを形成する工程と、
    前記処理容器内で発生させたプラズマにより、前記第３マスクを除去する工程と、
    を含み、
    前記別のシリコン酸化膜を形成する前記工程は、
    前記被処理体を収容した前記処理容器内で、ハロゲン化ケイ素ガスを含む第３のガスのプラズマを生成して反応前駆体を形成する第５工程と、
    前記処理容器内の空間をパージする第６工程と、
    前記処理容器内で酸素ガスを含む第４のガスのプラズマを生成してシリコン酸化膜を形成する第７工程と、
    前記処理容器内の空間をパージする第８工程と、
    を含むシーケンスの実行によりシリコン酸化膜を成膜する、
    請求項１〜５の何れか一項に記載の方法。
  7. 前記別のシリコン酸化膜を形成する前記工程において、前記第５工程、前記第６工程、前記第７工程、及び前記第８工程を含む前記シーケンスが繰り返される、請求項６に記載の方法。
  8. 前記第５工程では、前記処理容器内の圧力が１３．３３Ｐａ以上の圧力であり、プラズマ生成用の高周波電源の電力が１００Ｗ以下である高圧低電力の条件に設定される、請求項６又は７に記載の方法。
  9. 前記第５工程では、イオンを引き込み用のバイアス電力が前記被処理体を支持する載置台に印加されない、請求項６〜８の何れか一項に記載の方法。
  10. 前記プラズマ処理装置は容量結合型のプラズマ処理装置であり、
    前記別のシリコン酸化膜を形成する前記工程の実行の前に、前記処理容器内でプラズマを発生させて前記プラズマ処理装置の上部電極に負の直流電圧を印加することにより、前記第３マスクに二次電子を照射する工程を更に含む、
    請求項６〜９の何れか一項に記載の方法。
  11. 前記処理容器内で発生させたプラズマにより、前記被エッチング層をエッチングする工程を更に含む、請求項１〜１０の何れか一項に記載の方法。
  12. 前記ハロゲン化ケイ素ガスは、ＳｉＣｌ４ガスである請求項１〜１１の何れか一項に記載の方法。
JP2014206602A 2014-10-07 2014-10-07 被処理体を処理する方法 Active JP6366454B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014206602A JP6366454B2 (ja) 2014-10-07 2014-10-07 被処理体を処理する方法
US14/863,863 US9911607B2 (en) 2014-10-07 2015-09-24 Method of processing target object
KR1020150137873A KR102309941B1 (ko) 2014-10-07 2015-09-30 피처리체를 처리하는 방법
EP15187641.4A EP3007208B1 (en) 2014-10-07 2015-09-30 Method of processing target object
TW104132757A TWI668530B (zh) 2014-10-07 2015-10-06 被處理體之處理方法
CN201510645212.XA CN105489485B (zh) 2014-10-07 2015-10-08 处理被处理体的方法
US15/873,189 US20180158684A1 (en) 2014-10-07 2018-01-17 Method of processing target object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014206602A JP6366454B2 (ja) 2014-10-07 2014-10-07 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
JP2016076620A true JP2016076620A (ja) 2016-05-12
JP6366454B2 JP6366454B2 (ja) 2018-08-01

Family

ID=54256554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014206602A Active JP6366454B2 (ja) 2014-10-07 2014-10-07 被処理体を処理する方法

Country Status (6)

Country Link
US (2) US9911607B2 (ja)
EP (1) EP3007208B1 (ja)
JP (1) JP6366454B2 (ja)
KR (1) KR102309941B1 (ja)
CN (1) CN105489485B (ja)
TW (1) TWI668530B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026495A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 被処理体を処理する方法
JP2019050342A (ja) * 2017-09-12 2019-03-28 東京エレクトロン株式会社 被加工物を処理する方法
WO2024048543A1 (ja) * 2022-08-30 2024-03-07 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
JP6462477B2 (ja) 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6770848B2 (ja) * 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法
JP6541618B2 (ja) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
JP6759004B2 (ja) * 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6767302B2 (ja) * 2017-04-14 2020-10-14 東京エレクトロン株式会社 成膜方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US11114304B2 (en) * 2018-11-30 2021-09-07 Tokyo Electron Limited Substrate processing method
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114257A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 半導体装置の製造方法
WO2009150870A1 (ja) * 2008-06-13 2009-12-17 東京エレクトロン株式会社 半導体装置の製造方法
JP2010511306A (ja) * 2006-11-29 2010-04-08 マイクロン テクノロジー， インク． 半導体デバイスのクリティカルディメンジョンを縮小する方法、及び、部分的に作製される縮小クリティカルディメンジョンを有する半導体デバイス
US20100124621A1 (en) * 2008-11-14 2010-05-20 Asm Japan K.K. Method of Forming Insulation Film by Modified PEALD
JP2011504295A (ja) * 2007-11-08 2011-02-03 ラム リサーチ コーポレーション 酸化物スペーサを使用したピッチ低減
JP2011216817A (ja) * 2010-04-02 2011-10-27 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
JP2012054343A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 微細パターンの形成方法
JP2012178378A (ja) * 2011-02-25 2012-09-13 Tokyo Electron Ltd 半導体装置の製造方法
JP2012195513A (ja) * 2011-03-17 2012-10-11 Tokyo Electron Ltd プラズマ処理装置
JP2014045077A (ja) * 2012-08-27 2014-03-13 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP2014078685A (ja) * 2012-09-21 2014-05-01 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137725A (ja) * 1990-09-28 1992-05-12 Tonen Corp ガラス基板多結晶シリコン薄膜
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US20060210723A1 (en) * 2005-03-21 2006-09-21 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4456533B2 (ja) 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
TWI462179B (zh) 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
JP2009194248A (ja) 2008-02-15 2009-08-27 Tokyo Electron Ltd パターン形成方法、半導体製造装置及び記憶媒体
US8647722B2 (en) * 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
JP2011066164A (ja) 2009-09-16 2011-03-31 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
US9373521B2 (en) * 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP5541183B2 (ja) 2011-02-07 2014-07-09 日本精工株式会社 電動パワーステアリング装置の制御装置
KR102038649B1 (ko) 2012-02-20 2019-10-30 도쿄엘렉트론가부시키가이샤 전원 시스템, 플라즈마 에칭 장치 및 플라즈마 에칭 방법
KR102052936B1 (ko) 2012-11-13 2019-12-06 삼성전자 주식회사 반도체 소자 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114257A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 半導体装置の製造方法
JP2010511306A (ja) * 2006-11-29 2010-04-08 マイクロン テクノロジー， インク． 半導体デバイスのクリティカルディメンジョンを縮小する方法、及び、部分的に作製される縮小クリティカルディメンジョンを有する半導体デバイス
JP2011504295A (ja) * 2007-11-08 2011-02-03 ラム リサーチ コーポレーション 酸化物スペーサを使用したピッチ低減
WO2009150870A1 (ja) * 2008-06-13 2009-12-17 東京エレクトロン株式会社 半導体装置の製造方法
US20100124621A1 (en) * 2008-11-14 2010-05-20 Asm Japan K.K. Method of Forming Insulation Film by Modified PEALD
JP2011216817A (ja) * 2010-04-02 2011-10-27 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
JP2012054343A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 微細パターンの形成方法
JP2012178378A (ja) * 2011-02-25 2012-09-13 Tokyo Electron Ltd 半導体装置の製造方法
JP2012195513A (ja) * 2011-03-17 2012-10-11 Tokyo Electron Ltd プラズマ処理装置
JP2014045077A (ja) * 2012-08-27 2014-03-13 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP2014078685A (ja) * 2012-09-21 2014-05-01 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026495A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 被処理体を処理する方法
CN107731677A (zh) * 2016-08-12 2018-02-23 东京毅力科创株式会社 处理被处理体的方法
US10707088B2 (en) 2016-08-12 2020-07-07 Tokyo Electron Limited Method of processing target object
JP2019050342A (ja) * 2017-09-12 2019-03-28 東京エレクトロン株式会社 被加工物を処理する方法
WO2024048543A1 (ja) * 2022-08-30 2024-03-07 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
EP3007208B1 (en) 2018-04-18
TW201633017A (zh) 2016-09-16
US9911607B2 (en) 2018-03-06
US20180158684A1 (en) 2018-06-07
US20160099148A1 (en) 2016-04-07
TWI668530B (zh) 2019-08-11
KR20160041778A (ko) 2016-04-18
JP6366454B2 (ja) 2018-08-01
CN105489485A (zh) 2016-04-13
CN105489485B (zh) 2019-09-17
EP3007208A1 (en) 2016-04-13
KR102309941B1 (ko) 2021-10-07

Similar Documents

Publication Publication Date Title
JP6366454B2 (ja) 被処理体を処理する方法
JP6382055B2 (ja) 被処理体を処理する方法
KR102385488B1 (ko) 피처리체를 처리하는 방법
JP6559430B2 (ja) 被処理体を処理する方法
JP6438831B2 (ja) 有機膜をエッチングする方法
CN105914144B (zh) 蚀刻方法
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
JP2016136606A (ja) エッチング方法
WO2017199946A1 (ja) エッチング方法
KR102531901B1 (ko) 피처리체를 처리하는 방법
CN109923648B (zh) 处理被处理体的方法
EP3046139A1 (en) Etching method
EP3046137A1 (en) Etching method
JP2019216235A (ja) 処理方法およびプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180703

R150 Certificate of patent or registration of utility model

Ref document number: 6366454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250