JP6767302B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP6767302B2
JP6767302B2 JP2017080800A JP2017080800A JP6767302B2 JP 6767302 B2 JP6767302 B2 JP 6767302B2 JP 2017080800 A JP2017080800 A JP 2017080800A JP 2017080800 A JP2017080800 A JP 2017080800A JP 6767302 B2 JP6767302 B2 JP 6767302B2
Authority
JP
Japan
Prior art keywords
gas
film
layer
plasma
treated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017080800A
Other languages
English (en)
Other versions
JP2018182104A5 (ja
JP2018182104A (ja
Inventor
翔 熊倉
翔 熊倉
雅弘 田端
雅弘 田端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017080800A priority Critical patent/JP6767302B2/ja
Priority to TW111106913A priority patent/TWI820613B/zh
Priority to TW107112019A priority patent/TWI760472B/zh
Priority to KR1020180042947A priority patent/KR102472335B1/ko
Priority to CN201810329353.4A priority patent/CN108735597B/zh
Priority to US15/952,359 priority patent/US10672605B2/en
Publication of JP2018182104A publication Critical patent/JP2018182104A/ja
Publication of JP2018182104A5 publication Critical patent/JP2018182104A5/ja
Priority to US15/930,637 priority patent/US11574806B2/en
Application granted granted Critical
Publication of JP6767302B2 publication Critical patent/JP6767302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Magnetic Heads (AREA)
  • Polarising Elements (AREA)

Description

本発明の実施形態は、被処理体に対する成膜方法に関する。
半導体の製造において、高詳細な配線パターンの形成が半導体素子の微細化に伴って要求されている。この場合、薄膜の膜厚の制御が必要となり、特許文献１にはＡＬＤ（Atomic Ｌayer Deposition）、ＣＶＤ（Chemical Vapor Deposition）を用いた薄膜の形成に係る技術が開示されている。
米国特許出願公開第２０１６／０１６３５５６号明細書 米国特許第７３４４９９６号明細書
それぞれ高さの異なる複数の端面（エッチング対象となる面）を有する複雑な立体的パターンの形成において成膜を行う場合、パターンの溝のうち比較的に高いアスペクト比の領域に堆積物が形成され、パターンの疎密に対応してパターンの溝が不均一な幅を有するように形成される、等の種々の問題が生じ得るので、立体的パターンの形成が困難となり得る。従って、立体的パターンの形成が良好に行える成膜に係る技術が望まれている。
一態様においては、被処理体に対するエッチング方法が提供される。被処理体は支持基体と被処理層とを備え、被処理層は支持基体の主面に設けられ複数の凸領域を備え、複数の凸領域のそれぞれは主面の上方に延びており、複数の凸領域のそれぞれの端面は主面上から見て露出している。この方法は、複数の凸領域のそれぞれの端面に膜を形成する第１の工程と、第１の工程によって形成された膜を異方性エッチングし、一または複数の端面を選択的に露出させる第２の工程と、を備え、膜は、第１の膜および第２の膜を含み、第１の工程は、第１の膜をコンフォーマルに形成する第３の工程と、第１の膜上に第２の膜を形成する第４の工程と、を備え、第４の工程は、主面から離れる程に、膜厚が増加するように、第２の膜を形成する。
上記方法において、それぞれ端面を有する複数の凸領域に対し、まず第１の工程によって各端面に膜が形成され、第２の工程によって特定の一または複数の端面上の膜のみが選択的に除去される。特に第１の工程においては、第１の膜がコンフォーマルに形成され、第１の膜上に第２の膜が、主面から離れる程に膜厚が増加するように形成される。従って、第１の工程によって形成される膜の膜厚は支持基体の主面からの距離に応じて異なるので、比較的に膜厚の薄い膜が設けられた端面が第２の工程によって選択的に露出される。
一実施形態では、第３の工程は、被処理体が配置される空間に第１のガスを供給する第５の工程と、第５の工程の実行後に被処理体が配置される空間をパージする第６の工程と、第６の工程の実行後に被処理体が配置される空間に第２のガスのプラズマを生成する第７の工程と、第７の工程の実行後に被処理体が配置される空間をパージする第８の工程と、を含む第１のシーケンスを繰り返し実行して第１の膜をコンフォーマルに形成し、第５の工程は、第１のガスのプラズマを生成しない。一実施形態において、被処理層の複数の凸領域の各端面には、いずれも、均一な膜厚の膜がコンフォーマルに形成される。
一実施形態では、第１のガスは、有機含有のアミノシラン系ガスを含み、第２のガスは、酸素原子を含む。一実施形態では、第１のガスは、モノアミノシランを含む。一実施形態では、第１のガスに含まれるアミノシラン系ガスは、１〜３個のケイ素原子を有するアミノシランを含む。一実施形態では、第１のガスに含まれるアミノシラン系ガスは、１〜３個のアミノ基を有するアミノシランを含むことができる。モノアミノシランを含む第１のガスを用いてシリコンの反応前駆体の形成が一実施形態に係る第５の工程において行える。第１のガスに含まれるアミノシラン系ガスには、１〜３個のケイ素原子を有するアミノシランを用いることが一実施形態において可能となる。また、第１のガスに含まれるアミノシラン系ガスには、１〜３個のアミノ基を有するアミノシランを用いることが一実施形態において可能となる。
一実施形態では、第４の工程は、被処理体が配置される空間に第３のガスのプラズマを生成する。一実施形態では、第３のガスは、シリコン原子を含み、且つ、塩素原子または水素原子を含む。一実施形態では、第３のガスは、ＳｉＣｌ４ガスまたはＳｉＨ４ガスを含む。シリコン原子を含み、且つ、塩素原子または水素原子を含む第３のガス、例えばＳｉＣｌ４ガスまたはＳｉＨ４ガスを含む第３のガスのプラズマによって、第４の工程前の第３の工程においてコンフォーマルに形成されたシリコン酸化膜の第１の膜上に対して更にシリコン酸化膜の第２の膜の成膜が一実施形態において可能になる。
一実施形態では、第４の工程は、被処理体が配置される空間に第４のガスを供給する第９の工程と、第９の工程の実行後に被処理体が配置される空間をパージする第１０の工程と、第１０の工程の実行後に被処理体が配置される空間に第５のガスのプラズマを生成する第１１の工程と、第１１の工程の実行後に被処理体が配置される空間をパージする第１２の工程と、を含む第２のシーケンスを繰り返し実行して第２の膜を形成し、第９の工程は、第４のガスのプラズマを生成しない。一実施形態では、第４のガスは、シリコン原子および塩素原子を含み、第５のガスは、酸素原子を含む。一実施形態では、第４のガスは、ＳｉＣｌ４ガスおよびＡｒガスを含む混合ガスを含むことができる。シリコン原子および塩素原子を含む第４のガス、例えばＳｉＣｌ４ガスおよびＡｒガスを含む混合ガスを含む第４のガスを用いた第９の工程と、酸素原子を含む第５のガスのプラズマを用いた第１１の工程とを含む第２のシーケンスが繰り返し実行されることによって、第４の工程前の第３の工程においてコンフォーマルに形成されたシリコン酸化膜の第１の膜上に対して更にシリコン酸化膜の第２の膜の成膜が一実施形態において可能になる。
一実施形態では、第２の工程は、被処理体が配置される空間に第６のガスのプラズマを生成し、第６のガスのプラズマにバイアス電力を印加する。一実施形態では、第６のガスは、フロオロカーボン系ガスを含む。一実施形態において、フルオロカーボン系ガスのプラズマを用いた異方性エッチングによって、比較的に膜厚の薄い膜が設けられた端面が選択的に露出される。
一実施形態では、第２の工程の実行後に、被処理層に対しエッチングを行う第１３の工程を備える。第１３の工程によって、特に第２の工程において露出された端面に対して好適なエッチングをすることが一実施形態において可能となる。
一実施形態では、被処理層は、シリコン窒化物を含み、膜は、シリコン酸化物を含む。
以上説明したように、立体的パターンの形成が良好に行える異方性エッチングに係る技術が提供される。
図１は、一実施形態に係る方法を示す流図である。 図２は、プラズマ処理装置の一例を示す図である。 図３は、図１に示す方法の実行前におけるウエハの表面の主要な部分の状態を模式的に示す断面図である。 図４は、図１に示す方法の実行中におけるウエハの表面の主要な部分の状態を模式的に示す断面図である。 図５は、図１に示す方法の実行中におけるウエハの表面の主要な部分の状態を模式的に示す断面図である。 図６は、図１に示す方法の実行中におけるウエハの表面の主要な部分の状態を模式的に示す断面図である。 図７は、図１に示す方法の実行中におけるウエハの表面の主要な部分の状態を模式的に示す断面図である。 図８は、図１に示す方法の実行後におけるウエハの表面の主要な部分の状態を模式的に示す断面図である。 図９は、図１に示す方法の一部の工程をより詳細に示す流れ図である。 図１０は、（ａ）部および（ｂ）部を含み、図１０の（ａ）部および図１０の（ｂ）部は、何れも、図１に示す方法の一部の工程をより詳細に示す流れ図である。 図１１は、図１に示す方法の一部の工程をより詳細に示す流れ図である。 図１２は、（ａ）部、（ｂ）部、および（ｃ）部を含み、図１２の（ａ）部、図１２の（ｂ）部、および図１２の（ｃ）部は、図１に示す方法において行われる成膜の原理を模式的に示す図である。 図１３は、（ａ）部、（ｂ）部、および（ｃ）部を含み、図１３の（ａ）部、図１３の（ｂ）部、および図１３の（ｃ）部は、図１に示す方法において行われるエッチングの原理を模式的に示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、図面において同一または相当の部分に対しては同一の符号を附すこととする。以下、図１を参照して、プラズマ処理装置１０を用いて実施し得る成膜方法（方法ＭＴ）について説明する。図１は、一実施形態の方法を示す流れ図である。図１に示す一実施形態の方法ＭＴは、被処理体（以下、「ウエハ」ということがある）に対する成膜方法の一例である。
一実施形態の方法ＭＴでは、一連の工程を単一のプラズマ処理装置を用いて実行することが可能である。図２は、プラズマ処理装置の一例を示す図である。図２には、被処理体を処理する方法の種々の実施形態で利用可能なプラズマ処理装置１０の断面構造が概略的に示されている。図２に示すように、プラズマ処理装置１０は、平行平板の電極を備えるプラズマエッチング装置であり、処理容器１２を備えている。処理容器１２は、略円筒形状を有している。処理容器１２は、例えば、アルミニウムから構成されており、処理容器１２の内壁面には陽極酸化処理が施されている。処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４を構成する絶縁材料は、石英のように酸素を含み得る。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、載置台ＰＤの上面においてウエハＷを保持する。載置台ＰＤは、下部電極ＬＥおよび静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａおよび第２プレート１８ｂを含んでいる。第１プレート１８ａおよび第２プレート１８ｂは、例えばアルミアルミニウム等の金属から構成されており、略円盤形状をなしている。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を、一対の絶縁層の間または一対の絶縁シートの間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。静電チャックＥＳＣは、直流電源２２からの直流電圧により生じるクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持し得る。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジおよび静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニット（図示略）から配管２６ａを介して冷媒が供給される。冷媒流路２４に供給される冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４には、冷媒が循環するように供給される。この冷媒の温度を制御することによって、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
プラズマ処理装置１０には、加熱素子であるヒータＨＴが設けられている。ヒータＨＴは、例えば、第２プレート１８ｂ内に埋め込まれている。ヒータＨＴには、ヒータ電源ＨＰが接続されている。ヒータ電源ＨＰからヒータＨＴに電力が供給されることにより、載置台ＰＤの温度が調整され、載置台ＰＤ上に載置されるウエハＷの温度が調整されるようになっている。なお、ヒータＨＴは、静電チャックＥＳＣに内蔵されていてもよい。
プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、載置台ＰＤと対向配置されている。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられている。上部電極３０と下部電極ＬＥとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。絶縁性遮蔽部材３２は、絶縁材料から構成されており、例えば、石英のように酸素を含み得る。上部電極３０は、電極板３４および電極支持体３６を含み得る。電極板３４は処理空間Ｓに面しており、当該電極板３４には複数のガス吐出孔３４ａが設けられている。電極板３４は、一実施形態では、シリコンを含有する。別の実施形態では、電極板３４は、酸化シリコンを含有し得る。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。ガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。電極支持体３６には、ガス拡散室３６ａにガスを導くガス導入口３６ｃが形成されており、ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２および流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを有している。一実施形態に係る複数のガスソースを以下に一例を示するが、当該一例に限定されない。複数のガスソースは、有機含有されたアミノシラン系ガスのソース、フルオロカーボン系ガス（ＣｘＦｙガス（ｘ、ｙは１〜１０の整数））のソース、酸素原子を有するガス（例えば酸素ガス等）のソース、ＮＦ４ガスのソース、水素含有ガス（例えば水素ガス、ＳｉＨ４ガス等）のソース、および、希ガス（例えばＡｒガス等）のソースを含み得る。フルオロカーボン系ガスとしては、ＣＦ４ガス、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガスといった任意のフルオロカーボン系ガスが用いられ得る。アミノシラン系ガスとしては、アミノ基の数が比較的に少ない分子構造のものが用いられることができ、例えば、モノアミノシラン（Ｈ３−Ｓｉ−Ｒ（Ｒは有機を含んでおり置換されていても良いアミノ基））が用いられ得る。また、上記のアミノシラン系ガス（後述の第１のガスＧ１に含まれるガス）は、１〜３個のケイ素原子を有し得るアミノシランを含むことができ、または、１〜３個のアミノ基を有するアミノシランを含むことができる。１〜３個のケイ素原子を有するアミノシランは、１〜３個のアミノ基を有するモノシラン（モノアミノシラン）、１〜３個のアミノ基を有するジシラン、または、１〜３個のアミノ基を有するトリシランであり得る。さらに、上記のアミノシランは、置換されていてもよいアミノ基を有し得る。さらに、上記のアミノ基は、メチル基、エチル基、プロピル基、および、ブチル基の何れかによって置換され得る。さらに、上記のメチル基、エチル基、プロピル基、または、ブチル基は、ハロゲンによって置換され得る。希ガスとしては、Ａｒガス、Ｈｅガスといった任意の希ガスが用いられ得る。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースのそれぞれは、バルブ群４２の対応のバルブおよび流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。したがって、プラズマ処理装置１０は、ガスソース群４０の複数のガスソースのうち選択された一以上のガスソースからのガスを、個別に調整された流量で、処理容器１２内に供給することが可能である。
プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。デポシールドは、Ｙ２Ｏ３の他に、例えば、石英のように酸素を含む材料から構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２の処理空間Ｓを所望の真空度まで減圧し得る。処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
プラズマ処理装置１０は、第１の高周波電源６２および第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波電力を発生する電源であり、２７〜１００［ＭＨｚ］の周波数、一例においては６０［ＭＨｚ］の高周波電力を発生する。第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための第２の高周波電力、すなわち高周波バイアス電力を発生する電源であり、４００［ｋＨｚ］〜４０．６８［ＭＨｚ］の範囲内の周波数、一例においては１３．５６［ＭＨｚ］の周波数の高周波バイアス電力を発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。
プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓに存在する正イオンを電極板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。このような電圧が電源７０から上部電極３０に印加されると、処理空間Ｓに存在する正イオンが、電極板３４に衝突する。これにより、電極板３４から二次電子および／またはシリコンが放出される。
一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。具体的に、制御部Ｃｎｔは、バルブ群４２、流量制御器群４４、排気装置５０、第１の高周波電源６２、整合器６６、第２の高周波電源６４、整合器６８、電源７０、ヒータ電源ＨＰ、およびチラーユニットに接続されている。
制御部Ｃｎｔは、入力されたレシピに基づくプログラムに従って動作し、制御信号を送出する。制御部Ｃｎｔからの制御信号により、ガスソース群４０から供給されるガスの選択および流量、排気装置５０の排気、第１の高周波電源６２および第２の高周波電源６４からの電力供給、電源７０からの電圧印加、ヒータ電源ＨＰの電力供給、チラーユニットからの冷媒流量および冷媒温度を制御することが可能である。なお、本明細書において開示される被処理体を処理する方法ＭＴの各工程は、制御部Ｃｎｔによる制御によってプラズマ処理装置１０の各部を動作させることにより、実行され得る。
図１に戻って、方法ＭＴについての説明を続ける。以下の説明では、図１と共に、図２〜図１３を参照する。まず、図１に示す方法ＭＴの工程ＳＴ１において準備されるウエハＷの主要な構成を図３を参照して説明する。工程ＳＴ１において準備されるウエハＷは、図３に示すウエハＷである。図３に示すウエハＷは、支持基体ＢＥと被処理層ＥＬとを備える。被処理層ＥＬは、支持基体ＢＥの主面ＢＥ１に設けられている。主面ＢＥ１は、面直方向ＤＲに垂直に延びている。面直方向ＤＲは、図２に示すようにウエハＷが静電チャックＥＳＣ上に載置されている状態で、鉛直方向に対応する。
被処理層ＥＬは、複数の凸領域（例えば凸領域ＰＪ１、凸領域ＰＪ２等）を備える。被処理層ＥＬの複数の凸領域のそれぞれは、主面ＢＥ１の上方に延びている。被処理層ＥＬの複数の凸領域のそれぞれは、端面を備える。凸領域ＰＪ１は、端面ＴＥ１を備える。凸領域ＰＪ２は、端面ＴＥ２を備える。被処理層ＥＬの複数の凸領域のそれぞれの端面は、主面ＢＥ１上から見て露出されている。凸領域ＰＪ１の端面ＴＥ１、および、凸領域ＰＪ２の端面ＴＥ２は、共に、主面ＢＥ１上から見て露出されている。
凸領域の高さは、主面ＢＥ１から当該凸領域の端面までの距離である。凸領域ＰＪ１の高さＴＴ１は、主面ＢＥ１から端面ＴＥ１までの距離である。凸領域ＰＪ２の高さＴＴ２は、主面ＢＥ１から端面ＴＥ２までの距離である。被処理層ＥＬの複数の凸領域のそれぞれの高さは、凸領域ごとに異なり得る。凸領域ＰＪ１は凸領域ＰＪ２よりも低い（凸領域ＰＪ１の高さＴＴ１の値は、凸領域ＰＪ２の高さＴＴ２の値よりも小さい）。
支持基体ＢＥの材料は、例えばＳｉ（シリコン）等を含有する材料である。被処理層ＥＬの材料は、例えばシリコン窒化物（例えばＳｉＮ）等を含有する材料であり、一実施形態においてはＳｉＮである。被処理層ＥＬの材料は、シリコン窒化物と異なる他の材料でもあり得る。ウエハＷは、具体的には、例えばＦｉｎＦＥＴ（フィン電界効果トランジスタ）の形成に用いられる基板生産物であり得る。この場合、ウエハＷの凸領域ＰＪ１はＦｉｎＦＥＴのフィン領域に対応し、ウエハＷの凸領域ＰＪ２はＦｉｎＦＥＴのゲート電極に対応する。フィン領域は、ドレイン電極およびソース電極を含み、ゲート電極に交差して延びる。フィン領域の一の端部にはドレイン電極が設けられ、フィン領域の他の一の端部にはソース電極が設けられる。
被処理層ＥＬの複数の凸領域（凸領域ＰＪ１、凸領域ＰＪ２等）の端部（端面ＴＥ１、端面ＴＥ２等の端面を含む領域）は、先細る形状（テーパ形状）であってもよい。この場合、各凸領域において、端面（端面ＴＥ１、端面ＴＥ２等）の幅は、基端側（支持基体ＢＥに近い側）の幅よりも短い。被処理層ＥＬの各凸領域がこのような先細り形状を有する場合には、各凸領域の端部によって画定される開口の幅が比較的に広くなるので、各凸領域の端部における堆積物の形成が十分に抑制され得る。
工程ＳＴ１に引き続き、図２に示すようにウエハＷが静電チャックＥＳＣ上に載置されている状態で、被処理層ＥＬの複数の凸領域（凸領域ＰＪ１および凸領域ＰＪ２を含む）のそれぞれの端面に膜を形成する工程（第１の工程）を実行する。当該工程は、図１に示す工程ＳＴ２（第１の工程および第３の工程）および工程ＳＴ３（第１の工程および第４の工程）を備え、当該膜は、後述する第１の膜ＳＦ１および第２の膜ＳＦ２を含む。当該膜は、一例としてシリコン酸化物（例えばＳｉＯ２膜）を含んでもよく、または、シリコン酸化物と異なる他の材料（例えばＳｉＮ、金属等）を含んでもよい。
工程ＳＴ１に引き続く工程ＳＴ２は、図２に示すようにウエハＷが静電チャックＥＳＣ上に載置されている状態で、被処理層ＥＬの表面ＥＬ１（特に被処理層ＥＬの複数の凸領域のそれぞれの端面）に第１の膜ＳＦ１をコンフォーマルに形成する。工程ＳＴ２の詳細は、図９に示される。図９に示すように、工程ＳＴ２は、工程ＳＴ２ａ（第５の工程）、工程ＳＴ２ｂ（第６の工程）、工程ＳＴ２ｃ（第７の工程）、工程ＳＴ２ｄ（第８の工程）、工程ＳＴ２ｅを備える。工程ＳＴ２ａ〜工程ＳＴ２ｄは、シーケンスＳＱ１（第１のシーケンス）を構成する。工程ＳＴ２において、シーケンスＳＱ１は一回以上実行される。シーケンスＳＱ１および工程ＳＴ２ｅは、ＡＬＤ（Atomic Layer Deposition）法と同様の方法によって、図４に示すように被処理層ＥＬの表面ＥＬ１に第１の膜ＳＦ１をコンフォーマルに形成する工程である。シーケンスＳＱ１および工程ＳＴ２ｅの一連の工程が実行されることによって、ウエハＷの表面（具体的には、被処理層ＥＬの表面ＥＬ１）に対して、精度良く制御されたコンフォーマルな膜厚の第１の膜ＳＦ１が形成される。以下、一実施形態として、第１の膜ＳＦ１がシリコン酸化物（例えばＳｉＯ２膜）を含む場合に行われる工程ＳＴ２の詳細が説明されるが、第１の膜ＳＦ１がシリコン酸化物を含むシリコン酸化膜以外の膜であって他の材料を含む場合には以下に示すガス種だけではなく他のガス種も利用され得る。
工程ＳＴ２ａは、ウエハＷが配置される処理容器１２の処理空間Ｓに第１のガスＧ１を供給する。具体的には、工程ＳＴ２ａにおいて、図１２の（ａ）部に示すように、処理容器１２の処理空間Ｓに第１のガスＧ１を導入する。第１のガスＧ１は、有機含有のアミノシラン系ガスを含む。ガスソース群４０の複数のガスソースのうち選択したガスソースから有機含有のアミノシラン系ガスの第１のガスＧ１を処理容器１２の処理空間Ｓに供給する。第１のガスＧ１は、有機含有のアミノシラン系ガスとして、例えばモノアミノシラン（Ｈ３−Ｓｉ−Ｒ（Ｒは有機含有のアミノ基））が用いられる。工程ＳＴ２ａでは、第１のガスＧ１のプラズマを生成しない。
第１のガスＧ１の分子は、図１２の（ｂ）部に示すように、反応前駆体（層Ｌｙ１）としてウエハＷの表面（被処理層ＥＬの表面ＥＬ１を含む）に付着する。第１のガスＧ１の分子（モノアミノシラン）は、化学結合に基づく化学吸着によって被処理層ＥＬの表面ＥＬ１に付着するのであり、プラズマは用いられない。化学結合によって被処理層ＥＬの表面ＥＬ１に付着可能であって且つシリコンを含有するものであれば、モノアミノシラン以外のガスの利用も可能である。第１のガスＧ１に含まれるアミノシラン系ガスは、モノアミノシランの他に、１〜３個のケイ素原子を有するアミノシランを含んでいても良く、また、第１のガスＧ１に含まれるアミノシラン系ガスは、１〜３個のアミノ基を有するアミノシランを含んでいても良い。
以上のように、第１のガスＧ１が有機含有のアミノシラン系ガスを含むので、工程ＳＴ２ａによって、シリコンの反応前駆体（層Ｌｙ１）がウエハＷの表面の原子層に沿ってウエハＷの表面に形成される。
工程ＳＴ２ａに引き続く工程ＳＴ２ｂは、処理容器１２の処理空間Ｓをパージする。具体的には、工程ＳＴ２ａにおいて供給された第１のガスＧ１が排気される。工程ＳＴ２ｂにおいて、パージガスとして窒素ガスまたは希ガス（例えばＡｒ等）ガスといった不活性ガスを処理容器１２に供給してもよい。すなわち、工程ＳＴ２ｂのパージは、不活性ガスを処理容器１２の処理空間Ｓに流すガスパージ、または、真空引きによるパージの何れであってもよい。工程ＳＴ２ｂにおいて、ウエハＷ上に過剰に付着した分子も除去され得る。以上によって、反応前駆体の層Ｌｙ１は、極めて薄い単分子層となる。
工程ＳＴ２ｂに引き続く工程ＳＴ２ｃにおいて、図１２の（ｂ）部に示すように、処理容器１２の処理空間Ｓにおいて第２のガスのプラズマＰ１を生成する。第２のガスは、酸素原子を含有するガスを含み、例えば酸素ガスを含み得る。ガスソース群４０の複数のガスソースのうち選択したガスソースから酸素原子を含有するガスを含む第２のガスを処理容器１２の処理空間Ｓに供給する。そして、第１の高周波電源６２から高周波電力を供給する。この場合、第２の高周波電源６４のバイアス電力を印加することもできる。また、第１の高周波電源６２を用いずに第２の高周波電源６４のみを用いてプラズマを生成することもできる。排気装置５０を動作させることによって処理容器１２の処理空間Ｓの空間の圧力を予め設定された圧力に設定する。このようにして、第２のガスのプラズマＰ１が処理容器１２の処理空間Ｓにおいて生成される。図１２の（ｂ）部に示すように、第２のガスのプラズマＰ１が生成されると、酸素の活性種、例えば、酸素ラジカルが生成され、図１２の（ｃ）部に示すように、シリコン酸化膜である層Ｌｙ２（第１の膜ＳＦ１に対応している）が単分子層として形成される。
以上のように、第２のガスが酸素原子を含むので、工程ＳＴ２ｃにおいて、当該酸素原子が反応前駆体（層Ｌｙ１）と結合することによって、シリコン酸化膜の層Ｌｙ２がコンフォーマルに形成され得る。従って、シーケンスＳＱ１においては、ＡＬＤ法と同様に、一回（単位サイクル）のシーケンスＳＱ１の実行によって、シリコン酸化膜の層Ｌｙ２を、ウエハＷの表面上にコンフォーマルに形成し得る。
工程ＳＴ２ｃに引き続く工程ＳＴ２ｄにおいて、処理容器１２の処理空間Ｓをパージする。具体的には、工程ＳＴ２ｃにおいて供給された第２のガスが排気される。工程ＳＴ２ｄでは、パージガスとして窒素ガスまたは希ガス（例えばＡｒ等）といった不活性ガスを処理容器１２に供給してもよい。すなわち、工程ＳＴ２ｄのパージは、不活性ガスを処理容器１２の処理空間Ｓに流すガスパージ、または、真空引きによるパージの何れであってもよい。
シーケンスＳＱ１に引き続く工程ＳＴ２ｅにおいて、シーケンスＳＱ１の実行を終了するか否かを判定する。具体的には、工程ＳＴ２ｅにおいて、シーケンスＳＱ１の実行回数が予め設定された回数に達したか否かを判定する。シーケンスＳＱ１の実行回数の決定によって、図４に示す被処理層ＥＬの表面ＥＬ１上に形成される第１の膜ＳＦ１の膜厚が決定される。すなわち、一回（単位サイクル）のシーケンスＳＱ１の実行によって形成されるシリコン酸化膜の膜厚とシーケンスＳＱ１の実行回数との積によって、最終的に被処理層ＥＬの表面ＥＬ１上に形成される第１の膜ＳＦ１の膜厚が実質的に決定され得る。従って被処理層ＥＬの表面ＥＬ１上に形成される第１の膜ＳＦ１の所望の膜厚に応じて、シーケンスＳＱ１の実行回数が設定され得る。このように、シーケンスＳＱ１が繰り返し実行されることによって、被処理層ＥＬの表面ＥＬ１にシリコン酸化膜の第１の膜ＳＦ１がコンフォーマルに形成される。
工程ＳＴ２ｅにおいてシーケンスＳＱ１の実行回数が予め設定された回数に達していないと判定される場合には（工程ＳＴ２ｅ：ＮＯ）、シーケンスＳＱ１の実行が再び繰り返される。一方、工程ＳＴ２ｅにおいてシーケンスＳＱ１の実行回数が予め設定された回数に達していると判定される場合には（工程ＳＴ２ｅ：ＹＥＳ）、シーケンスＳＱ１の実行が終了される。これによって、図４に示すように、被処理層ＥＬの表面ＥＬ１にシリコン酸化膜である第１の膜ＳＦ１が形成される。すなわち、シーケンスＳＱ１が予め設定された回数だけ繰り返されることによって、予め設定された膜厚を有する第１の膜ＳＦ１がコンフォーマルに被処理層ＥＬの表面ＥＬ１に形成される。第１の膜ＳＦ１の膜厚は、シーケンスＳＱ１を繰り返し実行することによって、精度良く制御され得る。以上のように、シーケンスＳＱ１および工程ＳＴ２ｅの一連の工程は、ＡＬＤ法と同様の方法によって、被処理層ＥＬの表面ＥＬ１上に第１の膜ＳＦ１をコンフォーマルに形成できる。
工程ＳＴ２に引き続く工程ＳＴ３は、図２に示すようにウエハＷが静電チャックＥＳＣ上に載置されている状態で、工程ＳＴ２によって形成された第１の膜ＳＦ１上に第１の膜ＳＦ１と同じ材料の第２の膜ＳＦ２を形成する。工程ＳＴ３は、支持基体ＢＥの主面ＢＥ１から離れる程に、膜厚が増加するように、第２の膜ＳＦ２を形成する。より具体的に、工程ＳＴ３によって、第２の膜ＳＦ２が、図５に示すように、第１の膜ＳＦ１のうち、被処理層ＥＬの複数の凸領域の各端面（凸領域ＰＪ１の端面ＴＥ１、凸領域ＰＪ２の端面ＴＥ２等））に形成される。工程ＳＴ３の成膜処理は、図１０の（ａ）部に示す工程ＳＴ３１（第４の工程）にって実行される、または、図１０の（ｂ）部に示す工程ＳＴ３２（第４の工程）によって実行される。図１０の（ａ）部に示す工程ＳＴ３１は工程ＳＴ３の一例であり、図１０の（ｂ）部に示す工程ＳＴ３２は工程ＳＴ３の他の一例である。
第２の膜ＳＦ２の材料は、第１の膜ＳＦ１と同様である。図５に示すように、第２の膜ＳＦ２のうち凸領域ＰＪ１の端面ＴＥ１上に形成される部分の膜厚ＴＨ１は、第２の膜ＳＦ２のうち凸領域ＰＪ２の端面ＴＥ２上に形成される部分の膜厚ＴＨ２ａよりも薄い。凸領域ＰＪ１の端面ＴＥ１と支持基体ＢＥの主面ＢＥ１との間の距離（凸領域ＰＪ１の高さＴＴ１）は、凸領域ＰＪ２の端面ＴＥ２と支持基体ＢＥの主面ＢＥ１との間の距離（凸領域ＰＪ２の高さＴＴ２）よりも短い。このように、工程ＳＴ３による成膜は、支持基体ＢＥの主面ＢＥ１からの距離（凸領域の高さ）に応じて、成膜する膜の膜厚を調節することができる。支持基体ＢＥの主面ＢＥ１に設けられた被処理層ＥＬの複数の凸領域（凸領域ＰＪ１、凸領域ＰＪ２を含む）において、支持基体ＢＥの主面ＢＥ１からの高さが高い程、各凸領域の端面（凸領域ＰＪ１の端面ＴＥ１、凸領域ＰＪ２の端面ＴＥ２等）上に形成される第２の膜ＳＦ２の膜厚は厚い。
工程ＳＴ３の成膜処理が、図１０の（ａ）部に示す工程ＳＴ３１によって実行される場合について説明する。一実施形態として、第１の膜ＳＦ１、第２の膜ＳＦ２がシリコン酸化物（例えばＳｉＯ２膜）を含む場合に行われる工程ＳＴ３１の詳細が説明されるが、第１の膜ＳＦ１、第２の膜ＳＦ２がシリコン酸化物を含むシリコン酸化膜以外の膜であって他の材料を含む場合には以下に示すガス種だけではなく他のガス種も利用され得る。工程ＳＴ３１は、工程ＳＴ３１ａ、工程ＳＴ３１ｂを備える。工程ＳＴ３１ａにおいて、ガスソース群４０の複数のガスソースのうち選択したガスソースから第３のガスを処理容器１２の処理空間Ｓに供給する。第３のガスは、シリコン原子を含み、且つ、塩素原子または水素原子を含む。第３のガスは、ＳｉＣｌ４ガスまたはＳｉＨ４ガスを含む。第３のガスは、例えばＳｉＣｌ４ガス、Ａｒガス、酸素ガスを含む混合ガスである。第３のガスにおいて、ＳｉＣｌ４ガスをＳｉＨ４ガスに替えて用いてもよい。そして、第１の高周波電源６２から高周波電力を供給し、第２の高周波電源６４から高周波バイアス電力を供給し、排気装置５０を動作させることによって処理容器１２の処理空間Ｓの圧力を予め設定された圧力に設定する。このようにして、ウエハＷが配置される処理容器１２の処理空間Ｓに第３のガスのプラズマが生成される。
工程ＳＴ３の成膜処理が、図１０の（ｂ）部に示す工程ＳＴ３２によって実行される場合について説明する。図１０の（ｂ）部に示すように、工程ＳＴ３２は、工程ＳＴ３２ａ（第９の工程）、工程ＳＴ３２ｂ（第１０の工程）、工程ＳＴ３２ｃ（第１１の工程）、工程ＳＴ３２ｄ（第１２の工程）、工程ＳＴ３２ｅを備える。工程ＳＴ３２ａ〜工程ＳＴ３２ｄは、シーケンスＳＱ２（第２のシーケンス）を構成する。工程ＳＴ３２において、シーケンスＳＱ２は一回以上実行される。シーケンスＳＱ２および工程ＳＴ３２ｅは、工程ＳＴ２に類似する方法によって、第１の膜ＳＦ１に対して第２の膜ＳＦ２を形成する工程である。シーケンスＳＱ２および工程ＳＴ３２ｅの一連の工程が実行されることによって、第１の膜ＳＦ１（より具体的には、被処理層ＥＬの複数の凸領域の各端面（凸領域ＰＪ１の端面ＴＥ１、凸領域ＰＪ２の端面ＴＥ２等）に対して、第１の膜ＳＦ１と同様の材料の第２の膜ＳＦ２が形成される。以下、一実施形態として、第１の膜ＳＦ１、第２の膜ＳＦ２がシリコン酸化物（例えばＳｉＯ２膜）を含む場合に行われる工程ＳＴ３２の詳細が説明されるが、第１の膜ＳＦ１、第２の膜ＳＦ２がシリコン酸化物を含むシリコン酸化膜以外の膜であって他の材料を含む場合には以下に示すガス種だけではなく他のガス種も利用され得る。
工程ＳＴ３２ａは、処理容器１２の処理空間Ｓに第４のガスＧ４を供給する。具体的には、工程ＳＴ３２ａにおいて、図１２の（ａ）部に示すように、処理容器１２の処理空間Ｓに、第４のガスＧ４を導入する。工程ＳＴ３２ａにおいて、ガスソース群４０の複数のガスソースのうち選択したガスソースから第４のガスＧ４を処理容器１２の処理空間Ｓに供給する。第４のガスＧ４は、シリコン原子および塩素原子を含む。第４のガスＧ４は、例えば、ＳｉＣｌ４ガスおよびＡｒガスを含む混合ガスであり得る。工程ＳＴ３２ａでは、第４のガスＧ４のプラズマを生成しない。第４のガスＧ４の分子は、図１２の（ｂ）部に示すように、反応前駆体（層Ｌｙ１）としてウエハＷの表面（被処理層ＥＬの表面ＥＬ１を含む）に付着する。
工程ＳＴ３２ａに引き続く工程ＳＴ３２ｂは、処理容器１２の処理空間Ｓをパージする。具体的には、工程ＳＴ３２ａにおいて供給された第４のガスＧ４が排気される。工程ＳＴ３２ｂにおいて、パージガスとして窒素ガスまたは希ガス（例えばＡｒ等）ガスといった不活性ガスを処理容器１２に供給してもよい。すなわち、工程ＳＴ３２ｂのパージは、不活性ガスを処理容器１２の処理空間Ｓに流すガスパージ、または、真空引きによるパージの何れであってもよい。工程ＳＴ３２ｂにおいて、ウエハＷ上に過剰に付着した分子も除去され得る。
工程ＳＴ３２ｂに引き続く工程ＳＴ３２ｃにおいて、図１２の（ｂ）部に示すように、処理容器１２の処理空間Ｓにおいて第５のガスのプラズマＰ２を生成する。ガスソース群４０の複数のガスソースのうち選択したガスソースから第５のガスを処理容器１２の処理空間Ｓに供給する。第５のガスは、酸素原子を含む。第５のガスは、例えば、酸素ガスおよびＡｒガスを含む混合ガスであり得る。そして、第１の高周波電源６２から高周波電力を供給する。この場合、第２の高周波電源６４のバイアス電力を印加することもできる。また、第１の高周波電源６２を用いずに第２の高周波電源６４のみを用いてプラズマを生成することもできる。排気装置５０を動作させることによって処理容器１２の処理空間Ｓの圧力を予め設定された圧力に設定する。このようにして、第５のガスのプラズマＰ２が処理容器１２の処理空間Ｓにおいて生成される。図１２の（ｂ）部に示すように、第５のガスのプラズマＰ２が生成されると、酸素の活性種、例えば、酸素ラジカルが生成され、図１２の（ｃ）部に示すように、シリコン酸化膜である層Ｌｙ２（第２の膜ＳＦ２に対応している）が形成される。従って、シーケンスＳＱ２においては、工程ＳＴ２のように、一回（単位サイクル）のシーケンスＳＱ２の実行によって、シリコン酸化膜の層Ｌｙ２を、第１の膜ＳＦ１上に形成し得る。
工程ＳＴ３２ｃに引き続く工程ＳＴ３２ｄにおいて、処理容器１２の処理空間Ｓをパージする。具体的には、工程ＳＴ３２ｃにおいて供給された第５のガスが排気される。工程ＳＴ３２ｄでは、パージガスとして窒素ガスまたは希ガス（例えばＡｒ等）といった不活性ガスを処理容器１２に供給してもよい。すなわち、工程ＳＴ３２ｄのパージは、不活性ガスを処理容器１２の処理空間Ｓに流すガスパージ、または、真空引きによるパージの何れであってもよい。
シーケンスＳＱ２に引き続く工程ＳＴ３２ｅにおいて、シーケンスＳＱ２の実行を終了するか否かを判定する。具体的には、工程ＳＴ３２ｅにおいて、シーケンスＳＱ２の実行回数が予め設定された回数に達したか否かを判定する。シーケンスＳＱ２の実行回数の決定によって、第２の膜ＳＦ２の膜厚が概ね決定され得る。すなわち、一回（単位サイクル）のシーケンスＳＱ２の実行によって形成されるシリコン酸化膜の膜厚とシーケンスＳＱ２の実行回数との積によって、最終的に第２の膜ＳＦ２の膜厚が実質的に決定され得る。従って第２の膜ＳＦ２の所望の膜厚に応じて、シーケンスＳＱ２の実行回数が設定され得る。
工程ＳＴ３２ｅにおいてシーケンスＳＱ２の実行回数が予め設定された回数に達していないと判定される場合には（工程ＳＴ３２ｅ：ＮＯ）、シーケンスＳＱ２の実行が再び繰り返される。一方、工程ＳＴ３２ｅにおいてシーケンスＳＱ２の実行回数が予め設定された回数に達していると判定される場合には（工程ＳＴ３２ｅ：ＹＥＳ）、シーケンスＳＱ２の実行が終了される。これによって、シーケンスＳＱ２が予め設定された回数だけ繰り返されることによって、所望の膜厚を有する第２の膜ＳＦ２が第１の膜ＳＦ１（特に、第１の膜ＳＦ１のうち、被処理層ＥＬの複数の凸領域の各端面（凸領域ＰＪ１の端面ＴＥ１、凸領域ＰＪ２の端面ＴＥ２等））に形成され得る。
工程ＳＴ３に引き続く工程ＳＴ４（第２の工程）において、図２に示すようにウエハＷが静電チャックＥＳＣ上に載置されている状態で、工程ＳＴ２および工程ＳＴ３によって形成された膜（第１の膜ＳＦ１および第２の膜ＳＦ２）を、異方的にエッチングすることによって、部分的に（より具体的には、第１の膜ＳＦ１および第２の膜ＳＦ２のうち、被処理層ＥＬの複数の凸領域の一または複数の端面（例えば図５に示す凸領域ＰＪ１の端面ＴＥ１）上にある部分を）除去する。すなわち、工程ＳＴ４は、工程ＳＴ２および工程ＳＴ３によって形成された膜（第１の膜ＳＦ１および第２の膜ＳＦ２）を異方性エッチングし、一または複数の端面（例えば図６に示す凸領域ＰＪ１の端面ＴＥ１）を選択的に露出させる。
工程ＳＴ２および工程ＳＴ３によって形成された膜は、支持基体ＢＥの主面ＢＥ１からの高さが高い程、膜厚が厚いので、支持基体ＢＥの主面ＢＥ１からの高さが低い程、工程ＳＴ４の異方性エッチングによって除去される部分が多い。従って、工程ＳＴ４の異方性エッチングは、工程ＳＴ４のプロセス条件を調整することによって、例えば、図６に示すように、被処理層ＥＬの複数の凸領域のうち支持基体ＢＥの主面ＢＥ１からの高さが最も低い凸領域の端面（例えば、凸領域ＰＪ１の端面ＴＥ１）上に形成された膜（第１の膜ＳＦ１および第２の膜ＳＦ２）のみを除去することが可能である。また、工程ＳＴ４の異方性エッチングは、工程ＳＴ４のプロセス条件を更に調整することによって、被処理層ＥＬの複数の凸領域のうち支持基体ＢＥの主面ＢＥ１からの高さの最も低い方（第１番目）から順に第ｎ番目（ｎは２以上の整数であり、以下同様）までの複数の凸領域の各端面（例えば、凸領域ＰＪ１の端面ＴＥ１から凸領域ＰＪ２の端面ＴＥ２までの間にある複数の端面のそれぞれ）上に形成された膜（第１の膜ＳＦ１および第２の膜ＳＦ２）のみを除去することが可能である。このように、工程ＳＴ４の異方性エッチングによって、被処理層ＥＬの複数の凸領域の各端面のうち、支持基体ＢＥの主面ＢＥ１からの高さが最も低い凸領域の端面上に形成された膜（第１の膜ＳＦ１および第２の膜ＳＦ２）のみを、または、支持基体ＢＥの主面ＢＥ１からの高さの最も低い方（第１番目）から順に第ｎ番目までの複数の凸領域の各端面上に形成された膜（第１の膜ＳＦ１および第２の膜ＳＦ２）のみを、選択的に露出させることができる。
工程ＳＴ４のプロセスを説明する。以下、一実施形態として、第１の膜ＳＦ１、第２の膜ＳＦ２がシリコン酸化物（例えばＳｉＯ２膜）を含む場合に行われる工程ＳＴ４の詳細が説明されるが、第１の膜ＳＦ１、第２の膜ＳＦ２がシリコン酸化物を含むシリコン酸化膜以外の膜であって他の材料を含む場合には以下に示すガス種だけではなく他のガス種も利用され得る。ガスソース群４０の複数のガスソースのうち選択したガスソースから第６のガスを処理容器１２の処理空間Ｓに供給する。第６のガスは、フルオロカーボン系ガス（ＣｘＦｙはＣＦ４、Ｃ４Ｆ８、ＣＨＦ３）を含み得る。そして、第１の高周波電源６２から高周波電力を供給し、第２の高周波電源６４から高周波バイアス電力を供給し、排気装置５０を動作させることによって処理容器１２の処理空間Ｓの圧力を予め設定された圧力に設定する。このようにして、第６のガスのプラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、高周波バイアス電力による鉛直方向（面直方向ＤＲ）への引き込みによって、工程ＳＴ２および工程ＳＴ３によって形成された膜（第１の膜ＳＦ１および第２の膜ＳＦ２）のうち、被処理層ＥＬの複数の凸領域の各端面上にある部分を、異方的に（優先的に）エッチングする。工程ＳＴ４の異方性エッチングの結果、被処理層ＥＬの複数の凸領域のうち支持基体ＢＥの主面ＢＥ１からの高さが最も低い端面（例えば、図６に示す凸領域ＰＪ１の端面ＴＥ１）のみが、または、被処理層ＥＬの複数の凸領域のうち支持基体ＢＥの主面ＢＥ１からの高さが最も低い方（第１番目）から順に第ｎ番目までの複数の凸領域の各端面（例えば、凸領域ＰＪ１の端面ＴＥ１から凸領域ＰＪ２の端面ＴＥ２までの間にある複数の端面）のみが、選択的に露出され得る。工程ＳＴ４の実行前における凸領域ＰＪ１の端面ＴＥ２上に形成された第２の膜ＳＦ２の膜厚ＴＨ２ａは、工程ＳＴ４のエッチングによって、工程ＳＴ４の実行後においては、膜厚ＴＨ２ａよりも薄い膜厚ＴＨ２ｂとなる。
工程ＳＴ４に引き続く工程ＳＴ５（第１３の工程）において、図２に示すようにウエハＷが静電チャックＥＳＣ上に載置されている状態で、被処理層ＥＬを異方性エッチングする。工程ＳＴ５は、ＡＬＥ（Atomic Layer Etching）法と同様の方法によって、被処理層ＥＬの表面ＥＬ１うち、工程ＳＴ４の異方性エッチングによって選択的に露出された端面（例えば図７に示す端面ＴＥ１であり、以下、露出端面という場合がある）を原子層毎に面直方向ＤＲに異方性エッチングする。工程ＳＴ５の詳細は、図１１に示される。図１１に示すように、工程ＳＴ５は、工程ＳＴ５ａ、工程ＳＴ５ｂ、工程ＳＴ５ｃ、工程ＳＴ５ｄ、工程ＳＴ５ｅを備える。工程ＳＴ５ａ〜工程ＳＴ５ｄは、シーケンスＳＱ３を構成する。工程ＳＴ５において、シーケンスＳＱ３は一回（単位サイクル）以上実行される。シーケンスＳＱ３を繰り返し実行し、工程ＳＴ４によって露出された露出端面を原子層毎に除去することによって、当該露出端面に対して選択的に異方性エッチングを行う。以下、一実施形態として、第１の膜ＳＦ１、第２の膜ＳＦ２がシリコン酸化物（例えばＳｉＯ２膜）を含む場合に行われる工程ＳＴ５の詳細が説明されるが、第１の膜ＳＦ１、第２の膜ＳＦ２がシリコン酸化物を含むシリコン酸化膜以外の膜であって他の材料を含む場合には以下に示すガス種だけではなく他のガス種も利用され得る。
工程ＳＴ５ａは、ウエハＷが配置される処理空間Ｓにおいて第７のガスのプラズマを生成し、図７に示すように、被処理層ＥＬの露出端面の原子層に、第７のガスのプラズマに含まれるイオンを含む混合層ＭＸを形成する。例えば、工程ＳＴ５ａにおいて、第７のガスのプラズマに第２の高周波電源６４から高周波バイアス電力を面直方向ＤＲに印加して、被処理層ＥＬの露出端面の原子層に対し、第７のガスのプラズマに含まれるイオンを含む混合層ＭＸを形成し得る。
工程ＳＴ５ａにおいて、処理容器１２の処理空間Ｓに第７のガスを供給し、第７のガスのプラズマを生成する。第７のガスは、水素原子および酸素原子を含み、具体的にはＨ２ガスおよびＯ２ガスの混合ガスを含み得る。具体的には、ガスソース群４０の複数のガスソースのうち選択したガスソースから第７のガスを処理容器１２の処理空間Ｓに供給する。そして、第１の高周波電源６２から高周波電力を供給し、第２の高周波電源６４から高周波バイアス電力を供給し、排気装置５０を動作させることによって処理容器１２の処理空間Ｓの圧力を予め設定された圧力に設定する。第７のガスのプラズマが処理容器１２の処理空間Ｓにおいて生成され、第７のガスのプラズマに含まれるイオン（水素原子のイオン）が、第２の高周波電源６４から供給される高周波バイアス電力による鉛直方向（面直方向ＤＲ）への引き込みよって、被処理層ＥＬの露出端面に接触し、当該露出端面が異方的に改質される。このようにして、第７のガスのプラズマに第２の高周波電源６４からバイアス電力を印加して、工程ＳＴ４によって露出された露出端面の原子層に第７のプラズマに含まれるイオンを含む混合層ＭＸを形成する。工程ＳＴ５ａにおいて、被処理層ＥＬの表面ＥＬ１（具体的には、被処理層ＥＬの複数の凸領域の各端面）のうち異方的に改質された箇所が、混合層ＭＸとなる。
図１３は、（ａ）部、（ｂ）部、および、（ｃ）部を備え、図１１に示す方法（シーケンスＳＱ３）におけるエッチングの原理を示す図である。図１３において、白抜きの円（白丸）は、被処理層ＥＬを構成する原子（例えばＳｉＮを構成する原子）を示しており、黒塗りの円（黒丸）は、第７のガスのプラズマに含まれるイオン（水素原子のイオン）を示しており、円で囲まれた「×」は、後述の第８のガスのプラズマに含まれるラジカルを示している。図１３の（ａ）部に示すように、工程ＳＴ５ａによって、第７のガスのプラズマに含まれる水素原子のイオン（黒塗りの円（黒丸））が、被処理層ＥＬの露出端面の原子層に対して、面直方向ＤＲから、異方的に供給される。このように、工程ＳＴ５ａによって、被処理層ＥＬを構成する原子と第７のガスの水素原子とを含む混合層ＭＸが、図７に示すように、被処理層ＥＬの露出端面の原子層に形成される。
工程ＳＴ５ａに引き続く工程ＳＴ５ｂでは、処理容器１２の処理空間Ｓをパージする。具体的には、工程ＳＴ５ａにおいて供給された第７のガスが排気される。工程ＳＴ５ｂでは、パージガスとして希ガス（例えばＡｒガス等）といった不活性ガスを処理容器１２に供給してもよい。すなわち、工程ＳＴ５ｂのパージは、不活性ガスを処理容器１２の処理空間Ｓに流すガスパージ、または真空引きによるパージの何れであってもよい。
工程ＳＴ５ｂに引き続く工程ＳＴ５ｃでは、処理容器１２の処理空間Ｓにおいて第８のガスのプラズマを生成し、このプラズマに含まれるラジカルによって（当該ラジカルを用いたケミカルエッチングによって）混合層ＭＸを除去する。工程ＳＴ５ｃにおいて生成される第８のガスのプラズマは、混合層ＭＸを除去するラジカルを含む。図１３の（ｂ）部に示す円で囲まれた「×」は、第８のガスのプラズマに含まれるラジカルを示している。第８のガスは、フッ素原子を含む。第８のガスは、例えば、ＮＦ３ガスおよびＯ２ガスを含む混合ガスを含み得る。なお、第８のガスは、ＮＦ３ガスおよびＨ２ガスを含む混合ガスを含んでいてもよい。具体的には、ガスソース群４０の複数のガスソースのうち選択したガスソースから第８のガスが処理容器１２の処理空間Ｓに供給される。そして、第１の高周波電源６２から高周波電力を供給し、第２の高周波電源６４から高周波バイアス電力を供給し、排気装置５０を動作させることによって処理容器１２の処理空間Ｓの圧力を予め設定された圧力に設定する。このようにして、第８のガスのプラズマが処理容器１２の処理空間Ｓにおいて生成される。工程ＳＴ５ｃにおいて生成された第８のガスのプラズマ中のラジカルは、混合層ＭＸに接触する。図１３の（ｂ）部に示すように、工程ＳＴ５ｃによって、混合層ＭＸに第８のガスの原子のラジカルが供給されることによって、混合層ＭＸがケミカルエッチングされ被処理層ＥＬから除去され得る。
以上のように、図８および図１３の（ｃ）部に示すように、工程ＳＴ５ｃにおいて、工程ＳＴ５ａによって形成された混合層ＭＸは、第８のガスのプラズマに含まれるラジカルによって、被処理層ＥＬの露出端面から除去され得る。
工程ＳＴ５ｃに引き続く工程ＳＴ５ｄにおいて、処理容器１２の処理空間Ｓをパージする。具体的には、工程ＳＴ５ｃにおいて供給された第８のガスが排気される。工程ＳＴ５ｄでは、パージガスとして希ガス（例えばＡｒガス等）といった不活性ガスを処理容器１２に供給してもよい。すなわち、工程ＳＴ５ｄのパージは、不活性ガスを処理容器１２の処理空間Ｓに流すガスパージ、または真空引きによるパージの何れであってもよい。
シーケンスＳＱ３に引き続く工程ＳＴ５ｅにおいて、シーケンスＳＱ３の実行を終了するか否かを判定する。具体的には、工程ＳＴ５ｅにおいて、シーケンスＳＱ３の実行回数が予め設定された回数に達したか否かを判定する。シーケンスＳＱ３の実行回数の決定によって、被処理層ＥＬの露出端面に対するエッチング量（エッチングによって被処理層ＥＬの当該露出端面に形成される溝の深さ）が決定される。シーケンスＳＱ３は、被処理層ＥＬの露出端面に対するエッチング量が予め設定された値に至るまで、被処理層ＥＬの露出端面がエッチングされるように、繰り返し実行され得る。シーケンスＳＱ３の実行回数の増加に伴って、被処理層ＥＬの露出端面に対するエッチング量も増加（ほぼ線形的に増加）する。従って、一回（単位サイクル）のシーケンスＳＱ３の実行によってエッチングされる厚み（一回の工程ＳＴ５ａで形成される混合層ＭＸの厚み）とシーケンスＳＱ３の実行回数との積が予め設定された値となるように、シーケンスＳＱ３の実行回数が決定され得る。
工程ＳＴ５ｅにおいてシーケンスＳＱ３の実行回数が予め設定された回数に達していないと判定される場合には（工程ＳＴ５ｅ：ＮＯ）、シーケンスＳＱ３の実行が再び繰り返される。一方、工程ＳＴ５ｅにおいてシーケンスＳＱ３の実行回数が予め設定された回数に達していると判定される場合には（工程ＳＴ５ｅ：ＹＥＳ）、シーケンスＳＱ３の実行が終了される。
シーケンスＳＱ３および工程ＳＴ５ｅの一連の工程によって、被処理層ＥＬのうち工程ＳＴ４において露出された露出端面に対してのみ、ＡＬＥ法と同様の方法によって、選択的な異方性エッチングが原子層毎に精密に行われ得る。
一実施形態において、工程ＳＴ４の後に実行されるエッチング処理として、工程ＳＴ５が実行されるが、他の様々なエッチング処理が用いられ得る。例えば、工程ＳＴ５において用いられるガス種と異なるガス種を用いて工程ＳＴ５と同様の処理プロセスを行うエッチング処理、ＣＷ（連続放電）を用いたエッチング処理、等方性エッチングによるエッチング処理等を工程ＳＴ４の後に行っても良い。
以上説明した一実施形態に係る方法ＭＴによれば、それぞれ端面を有する被処理層ＥＬの複数の凸領域（凸領域ＰＪ１、凸領域ＰＪ２等）に対し、まず工程ＳＴ２および工程ＳＴ３によって各端面（端面ＴＥ１、端面ＴＥ２等）に膜（第１の膜ＳＦ１および第２の膜ＳＦ２）が形成され、工程ＳＴ４によって特定の一または複数の端面（例えば凸領域ＰＪ１の端面ＴＥ１）上の膜のみが選択的に除去される。特に工程ＳＴ２においては、第１の膜ＳＦ１がコンフォーマルに形成され、工程ＳＴ３においては、第１の膜ＳＦ１上に第２の膜ＳＦ２が、支持基体ＢＥの主面ＢＥ１から離れる程に膜厚が増加するように形成される。従って、工程ＳＴ２および工程ＳＴ３によれば、工程ＳＴ２および工程ＳＴ３によって形成される膜の膜厚は支持基体ＢＥの主面ＢＥ１からの距離に応じて異なるので、比較的に膜厚の薄い膜が設けられた端面が工程ＳＴ４によって選択的に露出される。
工程ＳＴ２によれば、被処理層ＥＬの複数の凸領域の各端面には、いずれも、均一な膜厚の第１の膜ＳＦ１がコンフォーマルに形成される。
工程ＳＴ２ａによれば、モノアミノシランを含む第１のガスを用いてシリコンの反応前駆体の形成が一実施形態において可能となる。
工程ＳＴ２ａによれば、第１のガスに含まれるアミノシラン系ガスには、１〜３個のケイ素原子を有するアミノシランを用いることが一実施形態において可能となり、第１のガスに含まれるアミノシラン系ガスには、１〜３個のアミノ基を有するアミノシランを用いることが一実施形態において可能となる。
工程ＳＴ３１（工程ＳＴ３）によれば、シリコン原子を含み、且つ、塩素原子または水素原子を含む第３のガス、例えばＳｉＣｌ４ガスまたはＳｉＨ４ガスを含む第３のガスのプラズマによって、工程ＳＴ３前の工程ＳＴ２においてコンフォーマルに形成されたシリコン酸化膜の第１の膜ＳＦ１上に対して更にシリコン酸化膜の第２の膜ＳＦ２の成膜が一実施形態において可能になる。
工程ＳＴ３２（工程ＳＴ３）によれば、シリコン原子および塩素原子を含む第４のガス、例えばＳｉＣｌ４ガスおよびＡｒガスを含む混合ガスを含む第４のガスを用いた工程ＳＴ３２ａと、酸素原子を含む第５のガスのプラズマを用いた工程ＳＴ３２ｃとを含むシーケンスＳＱ２が繰り返し実行されることによって、工程ＳＴ３前の工程ＳＴ２においてコンフォーマルに形成されたシリコン酸化膜の第１の膜ＳＦ１上に対して更にシリコン酸化膜の第２の膜ＳＦ２の成膜が一実施形態において可能になる。
工程ＳＴ４によれば、一実施形態において、フルオロカーボン系ガスのプラズマを用いた異方性エッチングによって、比較的に膜厚の薄い膜が設けられた端面が選択的に露出される。
工程ＳＴ５によれば、工程ＳＴ４によって露出された端面が工程ＳＴ５ａにおいて原子層毎に改質されて混合層が形成され、工程ＳＴ５ａによって改質された領域（混合層ＭＸに対応する領域）が工程ＳＴ５ｃにおいて除去され得るので、工程ＳＴ５ａおよび工程ＳＴ５ｃを含むシーケンスＳＱ３が繰り返し実行されることによって、工程ＳＴ４によって露出された端面が所望の程度にまで選択的にエッチングされる。工程ＳＴ５ａによれば、混合層ＭＸは、第７のガスにバイアス電力が印加されることによって、工程ＳＴ４によって露出された端面の原子層に選択的に形成される。工程ＳＴ５ｃによれば、一実施形態において、ＮＦ３ガスおよびＯ２ガスを含む混合ガスを含む第８のガスのプラズマを用いて、工程ＳＴ５ａによって形成された混合層が除去される。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
例えば、第１〜第８のガスのそれぞれのガス種は上記した一実施形態のガス種に限られず、上記した一実施形態の効果が奏され得る他のガス種が適用され得る。また、被処理層ＥＬの材料についても、上記した一実施形態の効果が奏され得る他の材料が適用され得る。
１０…プラズマ処理装置、１２…処理容器、１２ｅ…排気口、１２ｇ…搬入出口、１４…支持部、１８ａ…第１プレート、１８ｂ…第２プレート、２２…直流電源、２３…スイッチ、２４…冷媒流路、２６ａ…配管、２６ｂ…配管、２８…ガス供給ライン、３０…上部電極、３２…絶縁性遮蔽部材、３４…電極板、３４ａ…ガス吐出孔、３６…電極支持体、３６ａ…ガス拡散室、３６ｂ…ガス通流孔、３６ｃ…ガス導入口、３８…ガス供給管、４０…ガスソース群、４２…バルブ群、４４…流量制御器群、４６…デポシールド、４８…排気プレート、５０…排気装置、５２…排気管、５４…ゲートバルブ、６２…第１の高周波電源、６４…第２の高周波電源、６６…整合器、６８…整合器、７０…電源、ＢＥ…支持基体、ＢＥ１…主面、Ｃｎｔ…制御部、ＤＲ…面直方向、ＥＬ…被処理層、ＥＬ１…表面、ＥＳＣ…静電チャック、ＦＲ…フォーカスリング、Ｇ１…第１のガス、Ｇ４…第４のガス、ＨＰ…ヒータ電源、ＨＴ…ヒータ、ＬＥ…下部電極、Ｌｙ１…層、Ｌｙ２…層、ＭＴ…方法、ＭＸ…混合層、Ｐ１…プラズマ、Ｐ２…プラズマ、ＰＤ…載置台、ＰＪ１…凸領域、ＰＪ２…凸領域、Ｓ…処理空間、ＳＦ１…第１の膜、ＳＦ２…第２の膜、ＴＥ１…端面、ＴＥ２…端面、ＴＨ１…膜厚、ＴＨ２ａ…膜厚、ＴＨ２ｂ…膜厚、ＴＴ１…高さ、ＴＴ２…高さ、Ｗ…ウエハ。

Claims (16)

  1. 被処理体に対する成膜方法であって、該被処理体は支持基体と被処理層とを備え、該被処理層は該支持基体の主面に設けられ複数の凸領域を備え、該複数の凸領域のそれぞれは該主面の上方に延びており、該複数の凸領域のそれぞれの端面は該主面上から見て露出しており、当該方法は、
    （ａ）前記複数の凸領域のそれぞれの前記端面に第１の膜および第２の膜を含む膜を形成する工程と、
    （ｂ）前記膜を異方的にエッチングし、複数の前記端面を選択的に露出させる工程と、
    を備え、
    前記（ａ）は、
    （ａ−１）前記第１の膜をコンフォーマルに形成することと、
    （ａ−２）前記第１の膜上に前記主面から離れる程膜厚が増加するように、第２の膜を形成することと、
    を備える、
    成膜方法。
  2. 前記（ａ−１）は、
    前記被処理体が配置される空間に第１のガスをプラズマを生成せずに供給することと、
    その後、前記被処理体が配置される空間に第２のガスのプラズマを生成することと、
    を含む第１のシーケンスを繰り返す、
    請求項１に記載の方法。
  3. 前記第１のガスは、有機含有のアミノシラン系ガスを含み、
    前記第２のガスは、酸素原子を含む、
    請求項２に記載の方法。
  4. 前記第１のガスは、モノアミノシランを含む、
    請求項３に記載の方法。
  5. 前記アミノシラン系ガスは、１〜３個のケイ素原子を有するアミノシランを含む、
    請求項３に記載の方法。
  6. 前記アミノシラン系ガスは、１〜３個のアミノ基を有するアミノシランを含む、
    請求項３または請求項５に記載の方法。
  7. 前記（ａ−２）は、
    前記被処理体が配置される空間に第３のガスのプラズマを生成する、
    請求項１〜６の何れか一項に記載の方法。
  8. 前記第３のガスは、シリコン原子を含み、且つ、塩素原子または水素原子を含む、
    請求項７に記載の方法。
  9. 前記第３のガスは、ＳｉＣｌ４ガスまたはＳｉＨ４ガスを含む、
    請求項８に記載の方法。
  10. 前記（ａ−２）は、
    前記被処理体が配置される空間に第４のガスをプラズマを生成せずに供給することと、
    その後、前記被処理体が配置される空間に第５のガスのプラズマを生成することと、
    を含む第２のシーケンスを繰り返す、
    請求項１〜６の何れか一項に記載の方法。
  11. 前記第４のガスは、シリコン原子および塩素原子を含み、
    前記第５のガスは、酸素原子を含む、
    請求項１０に記載の方法。
  12. 前記第４のガスは、ＳｉＣｌ４ガスおよびＡｒガスを含む混合ガスを含む、
    請求項１１に記載の方法。
  13. 前記（ｂ）は、
    前記被処理体が配置される空間に第６のガスのプラズマを生成し、前記被処理体にバイアス電力を供給する、
    請求項１〜１２の何れか一項に記載の方法。
  14. 前記第６のガスは、フルオロカーボン系ガスを含む、
    請求項１３に記載の方法。
  15. 前記（ｂ）の実行後に、前記被処理層をエッチングする、
    請求項１〜１４の何れか一項に記載の方法。
  16. 前記被処理層は、シリコン窒化物を含み、
    前記膜は、シリコン酸化物を含む、
    請求項１〜１５の何れか一項に記載の方法。
JP2017080800A 2017-04-14 2017-04-14 成膜方法 Active JP6767302B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017080800A JP6767302B2 (ja) 2017-04-14 2017-04-14 成膜方法
TW111106913A TWI820613B (zh) 2017-04-14 2018-04-09 成膜方法
TW107112019A TWI760472B (zh) 2017-04-14 2018-04-09 成膜方法
KR1020180042947A KR102472335B1 (ko) 2017-04-14 2018-04-12 성막 방법
CN201810329353.4A CN108735597B (zh) 2017-04-14 2018-04-13 成膜方法
US15/952,359 US10672605B2 (en) 2017-04-14 2018-04-13 Film forming method
US15/930,637 US11574806B2 (en) 2017-04-14 2020-05-13 Film forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017080800A JP6767302B2 (ja) 2017-04-14 2017-04-14 成膜方法

Publications (3)

Publication Number Publication Date
JP2018182104A JP2018182104A (ja) 2018-11-15
JP2018182104A5 JP2018182104A5 (ja) 2019-12-26
JP6767302B2 true JP6767302B2 (ja) 2020-10-14

Family

ID=63790890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017080800A Active JP6767302B2 (ja) 2017-04-14 2017-04-14 成膜方法

Country Status (5)

Country Link
US (2) US10672605B2 (ja)
JP (1) JP6767302B2 (ja)
KR (1) KR102472335B1 (ja)
CN (1) CN108735597B (ja)
TW (2) TWI760472B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
KR20210060042A (ko) * 2019-11-18 2021-05-26 캐논 톡키 가부시키가이샤 성막장치, 이를 사용한 성막방법 및 전자디바이스 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318576A (ja) * 1993-04-30 1994-11-15 Oki Electric Ind Co Ltd ドライエッチング方法
JP3259529B2 (ja) * 1994-07-11 2002-02-25 ソニー株式会社 選択エッチング方法
JP3288246B2 (ja) * 1997-03-24 2002-06-04 日本電気株式会社 半導体装置および半導体装置の製造方法
US6885055B2 (en) * 2003-02-04 2005-04-26 Lee Jong-Ho Double-gate FinFET device and fabricating method thereof
US7344996B1 (en) 2005-06-22 2008-03-18 Novellus Systems, Inc. Helium-based etch process in deposition-etch-deposition gap fill
US7282766B2 (en) * 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
JP2012018989A (ja) * 2010-07-06 2012-01-26 Elpida Memory Inc 半導体装置の製造方法
WO2012008179A1 (ja) * 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
JP6185062B2 (ja) * 2012-07-25 2017-08-23 パワー・インテグレーションズ・インコーポレーテッド テーパ付けされた酸化物の堆積／エッチング
CN104217947B (zh) * 2013-05-31 2018-11-06 中国科学院微电子研究所 半导体制造方法
US9378971B1 (en) * 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
JP6366454B2 (ja) * 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
JP6504827B2 (ja) * 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
JP6590333B2 (ja) 2015-02-26 2019-10-16 学校法人東京理科大学 Ｄｎａ結合ドメイン組込み用ベクターおよびそのセット、融合タンパク質コーディングベクターおよびそのセットならびにその製造方法、デスティネーションベクター、植物細胞用発現ベクターおよびその製造方法、植物細胞用発現ベクター作製用キット、形質転換方法、ならびにゲノム編集方法
US9828672B2 (en) * 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US9502238B2 (en) * 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
US10199388B2 (en) * 2015-08-27 2019-02-05 Applied Mateerials, Inc. VNAND tensile thick TEOS oxide

Also Published As

Publication number Publication date
TW202224001A (zh) 2022-06-16
JP2018182104A (ja) 2018-11-15
TW201901762A (zh) 2019-01-01
US20180301332A1 (en) 2018-10-18
US10672605B2 (en) 2020-06-02
US20200273699A1 (en) 2020-08-27
KR20180116151A (ko) 2018-10-24
KR102472335B1 (ko) 2022-11-30
TWI820613B (zh) 2023-11-01
CN108735597B (zh) 2022-10-25
CN108735597A (zh) 2018-11-02
US11574806B2 (en) 2023-02-07
TWI760472B (zh) 2022-04-11

Similar Documents

Publication Publication Date Title
US11658036B2 (en) Apparatus for processing substrate
JP6757624B2 (ja) 被処理体を処理する方法
US11574806B2 (en) Film forming method
CN109417029B (zh) 对被处理体进行处理的方法
JP6823527B2 (ja) エッチング方法
JP7045428B2 (ja) 被処理体を処理する方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191114

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200917

R150 Certificate of patent or registration of utility model

Ref document number: 6767302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250