TWI760472B - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
TWI760472B
TWI760472B TW107112019A TW107112019A TWI760472B TW I760472 B TWI760472 B TW I760472B TW 107112019 A TW107112019 A TW 107112019A TW 107112019 A TW107112019 A TW 107112019A TW I760472 B TWI760472 B TW I760472B
Authority
TW
Taiwan
Prior art keywords
gas
film
processed
forming
plasma
Prior art date
Application number
TW107112019A
Other languages
English (en)
Other versions
TW201901762A (zh
Inventor
熊倉翔
田端雅弘
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201901762A publication Critical patent/TW201901762A/zh
Application granted granted Critical
Publication of TWI760472B publication Critical patent/TWI760472B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Polarising Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

［課題］本發明提供一種有關於可良好地進行立體性圖案之形成之各向異性蝕刻技術。 ［解決手段］在一實施形態，提供一種對被處理體之成膜方法。被處理體係包括支持基體與被處理層，被處理層係具備在支持基體之主面所設置的複數個凸區域，複數個凸區域各自朝主面的上方延伸，複數個凸區域各自的端面係從主面上觀察時露出。本方法係包括：第1步驟，係在複數個凸區域各自的端面形成膜；及第2步驟，係對藉第1步驟所形成之膜進行各向異性蝕刻，而使一個或複數個端面選擇性地露出。

Description

成膜方法
本發明之實施形態係有關於一種對被處理體之成膜方法。
在半導體之製造，伴隨著半導體元件的微細化而要求形成高度詳細之配線圖案。在此情況，需要控制薄膜之膜厚，在專利文獻1，揭示一種有關於使用ALD(Atomic Layer Deposition, 原子層沉積法)及CVD(Chemical Vapor Deposition, 化學氣相沈積法)之薄膜之形成的技術。 ［先行專利文獻］ ［專利文獻］
[專利文獻1] 美國專利申請公開第2016/0163556號專利說明書 [專利文獻2] 美國專利第7344996號專利說明書
［發明所欲解決之課題］
在各自具有高度相異的複數個端面(成為蝕刻對象之面)之複雜之立體性圖案的形成進行成膜的情況，因為會發生在圖案的槽之中寬深比比較高的區域形成堆積物、形成為對應於圖案之疏密而圖案之槽具有不均勻的寬度等各種的問題，所以立體性圖案的形成會變得困難，因此，期望一種有關於可良好地進行立體性圖案之形成之成膜的技術。 ［解決課題之手段］
在一形態，提供了一種對被處理體之成膜方法，該被處理體係包括支持基體與被處理層，被處理層係具備在支持基體之主面所設置的複數個凸區域，複數個凸區域各自朝主面的上方延伸，複數個凸區域各自的端面係從主面上觀察時露出。此方法係：包括：第1步驟，係在複數個凸區域各自的端面形成膜；及第2步驟，係對藉第1步驟所形成之膜進行各向異性蝕刻，而使一個或複數個端面選擇性地露出；膜係包含第1膜及第2膜；第1步驟係包括：第3步驟，係以保形方式形成第1膜；及第4步驟，係在第1膜上形成第2膜；第4步驟係以愈達離主面，膜厚愈增加的方式形成第2膜。
在該方法，對各個具有端面之複數個凸區域，首先藉第1步驟在各端面形成膜，再藉第2步驟選擇性地僅除去特定之一個或複數個端面上的膜。尤其，在第1步驟，以保形方式形成第1膜，並在第1膜上係以愈達離主面，膜厚愈增加的方式形成第2膜。因此，因為藉第1步驟所形成之膜的膜厚係因應於自電極支持支持基體之主面的距離而異，所以藉第2步驟使設置膜厚比較薄之模的端面選擇性地露出。
在一實施形態，第3步驟係重複地執行第1序列，而以保形方式形成第1膜，該第1序列係包括：第5步驟，係向配置被處理體之空間供給第1氣體；第6步驟，係在執行第5步驟後對配置被處理體之空間進行沖洗；第7步驟，係在執行第6步驟後在配置被處理體之空間產生第2氣體之電漿；以及第8步驟，係在執行第7步驟後對配置被處理體之空間進行沖洗；第5步驟係不產生第1氣體之電漿。在一實施形態，在被處理層之複數個凸區域的各端面，都以保形方式形成膜厚均勻之膜。
在一實施形態，第1氣體係包含含有有機之氨基矽烷系氣體；第2氣體係含有氧原子。在一實施形態，第1氣體係含有單氨基矽烷。在一實施形態，第1氣體所含的氨基矽烷系氣體係包含具有1~3個矽原子的氨基矽烷。在一實施形態，第1氣體所含的氨基矽烷系氣體係可包含具有1~3個氨基的氨基矽烷。在一實施形態之第5步驟，使用含有單氨基矽烷之第1氣體可進行矽之反應前驅物的形成。在第1氣體所含的氨基矽烷系氣體，在一實施形態可使用具有1~3個矽原子的氨基矽烷。又，在第1氣體所含的氨基矽烷系氣體，在一實施形態可使用具有1~3個氨基的氨基矽烷。
在一實施形態，第4步驟係在配置被處理體之空間產生第3氣體的電漿。在一實施形態，第3氣體係含有矽原子，且包含氯原子或氫原子。在一實施形態，第3氣體係含有SiCl4 氣體或SiH4 氣體。在一實施形態，藉含有矽原子，且包含氯原子或氫原子之第3氣體，例如含有SiCl4 氣體或SiH4 氣體之第3氣體的電漿，可對在第4步驟之前的第3步驟以保形方式形成之矽氧化物膜的第1膜上更進行矽氧化物膜之第2膜的成膜。
在一實施形態，第4步驟係重複地執行第2序列，而形成第2膜，該第2序列係包括：第9步驟，係向配置被處理體之空間供給第4氣體；第10步驟，係在執行第9步驟後對配置被處理體之空間進行沖洗；第11步驟，係在執行第10步驟後在配置被處理體之空間產生第5氣體之電漿；以及第12步驟，係在執行第11步驟後對配置被處理體之空間進行沖洗；第9步驟係不產生第4氣體之電漿。在一實施形態，第4氣體係包含矽原子及氯原子；第5氣體係含有氧原子。在一實施形態，第4氣體係可含有包含SiCl4 氣體及Ar氣體的混合氣體。在一實施形態，藉由重複地執行第2序列，可對在第4步驟之前的第3步驟以保形方式形成之矽氧化物膜的第1膜上更進行矽氧化物膜之第2膜的成膜，該第2序列係包含：第9步驟，係使用第4氣體，該第4氣體係包含矽原子及氯原子，例如含有包含SiCl4 氣體及Ar氣體的混合氣體；及第11步驟，係使用含有氧原子之第5氣體的電漿。
在一實施形態，第2步驟係在配置被處理體之空間產生第6氣體之電漿，並對第6氣體之電漿施加偏壓電力。在一實施形態，第6氣體係含有氟碳系氣體。在一實施形態，第6氣體係含有氟碳系氣體。在一實施形態，藉使用氟碳系氣體之電漿的各向異性蝕刻，使設置膜厚比較薄之模的端面選擇性地露出。
在一實施形態，具備第13步驟，該第13步驟係在執行第2步驟後，對被處理層進行蝕刻。在一實施形態，藉第13步驟，可尤其對在第2步驟所露出之端面進行適合的蝕刻。
在一實施形態，被處理層係含有矽氮化物；膜係含有矽氧化物。 ［發明之效果］
如以上之說明所示，提供一種有關於有關於可良好地進行立體性圖案之形成之各向異性蝕刻技術。
以下，參照圖面，詳細地說明各種實施形態。此外，在圖面，對相同或相當的部分附加相同的符號，以下，參照圖1，說明使用電漿處理裝置10可實施之成膜方法(方法MT)。圖1係顯示一實施形態之方法的流程圖。圖1所示之一實施形態的方法MT係對被處理體(以下有時稱為「晶圓」)之成膜方法的一例。
在一實施形態的方法MT，可使用單一之電漿處理裝置來執行一連串的步驟。圖2係顯示電漿處理裝置之一例的圖。在圖2，示意地顯示在處理被處理體之方法的各種實施形態可利用之電漿處理裝置10的截面構造。如圖2所示，電漿處理裝置10係具備平行平板之電極的電漿蝕刻裝置，並具備處理容器12。處理容器12係具有大致圓筒形。處理容器12係例如由鋁所構成，並對處理容器12的內壁面施行陽極氧化處理。處理容器12係被進行維安接地。
在處理容器12的底部上，設置大致圓筒形的支持部14。支持部14係例如由絕緣材料所構成，構成支持部14之絕緣材料係如石英般可包含氧。支持部14係在處理容器12內，從處理容器12的底部在鉛垂方向延伸。在處理容器12內，設置載置台PD。載置台PD係藉支持部14所支持。
載置台PD係在載置台PD的上面固持晶圓W。載置台PD係具有下部電極LE及靜電夾頭ESC。下部電極LE係包含第1板18a及第2板18b。第1板18a及第2板18b係由例如鋁等之金屬所構成，並形成大致圓盤形。第2板18b係被設置於第1板18a上，並與第1板18a以電性連接。
在第2板18b上，設置靜電夾頭ESC。靜電夾頭ESC係具有將是導電膜之電極配置於一對絕緣層之間或一對絕緣片之間的構造。在靜電夾頭ESC之電極，經由開關23以電性連接直流電源22。靜電夾頭ESC係利用藉來自直流電源22之直流電壓所產生的庫倫力等的靜電力吸附晶圓W。藉此，靜電夾頭ESC係可固持晶圓W。
在第2板18b的周緣部上，以包圍晶圓W之邊緣及靜電夾頭ESC的方式配置聚焦環FR。聚焦環FR係為了提高蝕刻的均勻性所設置。聚焦環FR係由根據蝕刻對象之膜的材料所適當地選擇之材料所構成，例如，可由石英所構成。
在第2板18b之內部，設置冷媒流路24。冷媒流路24係構成調温機構。從在處理容器12之外部所設置的急冷單元(省略圖示)經由配管26a向冷媒流路24供給冷媒。向冷媒流路24所供給之冷媒係經由配管26b回到急冷單元。依此方式，以冷媒循環的方式向冷媒流路24供給。藉由控制此冷媒的溫度，控制藉靜電夾頭ESC所支持之晶圓W的溫度。
在電漿處理裝置10，設置氣體供給管線28。氣體供給管線28係向靜電夾頭ESC的上面與晶圓W的背面之間供給來自導熱氣體供給機構之例如He氣體的導熱氣體。
在電漿處理裝置10，設置是加熱元件的加熱器HT。加熱器HT係例如被埋入第2板18b內。將加熱器電源HP與加熱器HT連接。藉由從加熱器電源HP向加熱器HT供給電力，調整載置台PD之溫度，而調整在載置台PD上所載置之晶圓W的溫度。此外，亦可加熱器HT係內建於靜電夾頭ESC。
電漿處理裝置10係具備上部電極30。上部電極30係在載置台PD之上方，被配置成與載置台PD相對向。下部電極LE與上部電極30係被設置成彼此大致平行。在上部電極30與下部電極LE之間，提供用以對晶圓W進行電漿處理的處理空間S。
上部電極30係經由絕緣性遮蔽元件32，被處理容器12的上部所支持。絕緣性遮蔽元件32係由絕緣材料所構成，例如如石英般可含有氧。上部電極30係可包含電極板34及電極支持體36。電極板34係面向處理空間S，並在該電極板34設置複數個氣體排出孔34a。電極板34係在一實施形態，含有矽。在別的實施形態，電極板34係可含有矽氧化物。
電極支持體36係拆裝自如地支持電極板34，可由例如鋁之導電性材料所構成。電極支持體36係可具有水冷構造。在電極支持體36的內部，設置氣體擴散室36a。與氣體排出孔34a連通之複數個氣體流通孔36b係從氣體擴散室36a向下方延伸。在電極支持體36，形成向氣體擴散室36a導入氣體的氣體導入口36c，在氣體導入口36c，連接氣體供給管38。
在氣體供給管38，經由閥群42及流量控制器群44，連接氣體源群40。氣體源群40係具有複數種氣體源。在以下顯示一實施形態之複數種氣體源的一例，但並非限定為該一例。複數種氣體源係可包含含有有機之氨基矽烷系氣體之源、氟碳系氣體(CxFy氣體(x、y係1~10的整數))之源、具有氧原子之氣體(例如氧氣等)之源、NF4 氣體之源、含有氫之氣體(例如氫氣、SiH4 氣體等)之源、以及桸有氣體(例如Ar氣體等)之源。作為氟碳系氣體，可使用CF4 氣體、C4 F6 氣體、C4 F8 氣體之任意的氟碳系氣體。作為氨基矽烷系氣體，可使用氨基之個數比較少的分子構造者，例如，可使用單氨基矽烷(H3 －Si－R(R係含有有機，亦可被替換，氨基))。又，該氨基矽烷系氣體(後述之第1氣體G1所含的氣體)係可包含可具有1~3個矽原子的氨基矽烷，或可包含具有1~3個氨基的氨基矽烷。具有1~3個矽原子的氨基矽烷係可以是具有1~3個氨基的單矽烷(單氨基矽烷)、具有1~3個氨基的二矽烷、或具有1~3個氨基的丙矽烷。進而，該氨基矽烷係亦可被替換，而可具有氨基。進而，該氨基係可替換成甲基、乙基、丙基、以及丁基之任一種。進而，上述之甲基、乙基、丙基、或丁基係可藉鹵素替換。作為稀有氣體，可使用Ar氣體、He氣體之任意的稀有氣體。
閥群42係包含複數個閥，流量控制器群44係包含質量流量控制器之複數個流量控制器。氣體源群40之複數種氣體源的各種係經由閥群42之對應的閥及流量控制器群44之對應的流量控制器，與氣體供給管38連接。因此，電漿處理裝置10係能以個別地調整的流量，向處理容器12內供給來自在氣體源群40的複數種氣體源中所選擇之一種以上的氣體源的氣體。
在電漿處理裝置10，沿著處理容器12的內壁拆裝自如地設置蝕刻副產品遮蔽46。蝕刻副產品遮蔽46係亦被設置於支持部14的外周。蝕刻副產品遮蔽46係防止蝕刻副產品附著於處理容器12，藉由將Y2 O3 等之陶瓷包覆於鋁材料而可構成。蝕刻副產品遮蔽係除了Y2 O3 以外，例如可由如石英般含有氧之材料所構成。
在處理容器12的底部側，且支持部14與處理容器12的側壁之間設置排氣板48。排氣板48係例如藉由將Y2 O3 等之陶瓷包覆於鋁材料而可構成。在排氣板48的下方且處理容器12，設置排氣口12e。經由排氣管52，將排氣裝置50與排氣口12e連接。排氣裝置50係具有渦輪分子泵等之真空泵，可將處理容器12的處理空間S降壓至所要之真空度。在處理容器12的側壁，設置晶圓W之搬出入口12g，搬出入口12g係可藉閘閥54開閉。
電漿處理裝置10係更包括第1高頻電源62及第2高頻電源64。第1高頻電源62係產生電漿產生用的第1高頻電力的電源，產生27~100[MHz]之頻率，例如60[MHz]的高頻電力。第1高頻電源62係經由匹配器66與上部電極30連接。匹配器66係用以使第1高頻電源62之輸出阻抗與負載側(下部電極LE側)之輸入阻抗匹配的電路。此外，亦可第1高頻電源62係經匹配器66與下部電極LE連接。
第2高頻電源64係用以向晶圓W拉入離子之第2高頻電力，即係產生高頻偏壓電力的電源，產生400[kHz]~40.68[MHz]之範圍內的頻率，例如13.56[MHz]的高頻偏壓電力。第2高頻電源64係經由匹配器68與下部電極LE連接。匹配器68係用以使第2高頻電源64之輸出阻抗與負載側(下部電極LE側)之輸入阻抗匹配的電路。
電漿處理裝置10係更具備電源70。電源70係與上部電極30連接。電源70係對上部電極30施加用以向電極板34拉入存在於處理空間S之正離子的電壓。例如，電源70係產生負之直流電壓的直流電源。從電源70將這種電壓施加於上部電極30時，存在於處理空間S之正離子衝撞電極板34。藉此，從電極板34釋出二次電子及/或矽。
在一實施形態，電漿處理裝置10係可更具備控制部Cnt。控制部Cnt係包括處理器、記憶部、輸入裝置以及顯示裝置等的電腦，並控制電漿處理裝置10之各部。具體而言，控制部Cnt係與閥群42、流量控制器群44、排氣裝置50、第1高頻電源62、匹配器66、第2高頻電源64、匹配器68、電源70、加熱器電源HP以及急冷單元連接。
控制部Cnt係根據基於所輸入之方法的程式來動作，並送出控制信號。根據來自控制部Cnt的控制信號，可控制從氣體源群40所供給之氣體的選擇及流量、排氣裝置50的排氣、來自第1高頻電源62及第2高頻電源64之電力供給、來自電源70之電壓施加、加熱器電源HP之電力供給、來自急冷單元之冷媒流量及冷媒溫度。此外，在本專利說明書所揭示之處理被處理體之方法MT的各步驟係藉控制部Cnt之控制使電漿處理裝置10之各動作，藉此，可執行。
回到圖1，繼續說明方法MT。在以下的說明，與圖1一起參照圖2~圖13。首先，參照圖3，說明在圖1所示之方法MT的步驟ST1所準備之晶圓W之主要的構成。在步驟ST1所準備之晶圓W係圖3所示的晶圓W。圖3所示的晶圓W係包括支持基體BE與被處理層EL。被處理層EL係被設置於支持基體BE之主面BE1。主面BE1係與面垂直方向DR垂直地延伸。面垂直方向DR係如圖2所示，在將晶圓W載置於靜電夾頭ESC上之狀態，對應於鉛垂方向。
被處理層EL係具備複數個凸區域(例如凸區域PJ1、凸區域PJ2等)。被處理層EL之複數個凸區域的各個係向主面BE1的上方延伸。被處理層EL之複數個凸區域的各個係具備端面。凸區域PJ1係具備端面TE1。凸區域PJ2係具備端面TE2。被處理層EL之複數個凸區域各自的端面係從主面BE1上觀察時露出。凸區域PJ1之端面TE1及凸區域PJ2之端面TE2係都從主面BE1上觀察時露出。
凸區域的高度係從主面BE1至該凸區域之端面的距離。凸區域PJ1之高度TT1係從主面BE1至端面TE1的距離。凸區域PJ2之高度TT2係從主面BE1至端面TE2的距離。被處理層EL之複數個凸區域各自的高度係可因各凸區域而異。凸區域PJ1係比凸區域PJ2更低(凸區域PJ1之高度TT1的值係比凸區域PJ2之高度TT2的值更小)。
支持基體BE之材料係例如是含有Si(矽)等的材料。被處理層EL之材料係例如是含有矽氮化物(例如SiN)等的材料，在一實施形態係SiN。亦可被處理層EL之材料係與矽氮化物相異之其他的材料。晶圓W係具體而言，例如可以是在FinFET(鰭式電場效應電晶體)之形成所使用的基板產生物。在此情況，晶圓W之凸區域PJ1係對應於FinFET之鰭區域，晶圓W之凸區域PJ2係對應於FinFET之閘極。鰭區域係包含汲極及源極，並與閘極交叉地延伸。在鰭區域之一端部設置汲極，在鰭區域之另一端部設置源極。
亦可被處理層EL之複數個凸區域(凸區域PJ1、凸區域PJ2)的端部(包含端面TE1、端面TE2等之端面的區域)係前端變細的形狀(錐形形狀)。在此情況，在各凸區域，端面(端面TE1、端面TE2等)的寬度係比基端側(接近支持基體BE之側)的寬度更窄。在被處理層EL之各凸區域具有這種錐形形狀的情況，因為藉各凸區域之端部所劃定之開口的寬度變成比較寬，所以可充分地抑制在各凸區域的端部之堆積物的形成。
接著步驟ST1，如圖2所示，在將晶圓W載置於靜電夾頭ESC之狀態，執行將膜形成於被處理層EL之複數個凸區域(包含凸區域PJ1及凸區域PJ2)的各個之端面的步驟(第1步驟)。該步驟係包括圖1所示步驟ST2(第1步驟及第3步驟)及步驟ST3(第1步驟及第4步驟)，該膜係包含後述之第1膜SF1及第2膜SF2。該膜係例如亦可包含矽氧化物(例如SiO2 膜)，或亦可包含與矽氧化物相異之其他的材料(例如SiN、金屬等)。
接著步驟ST1之步驟ST2，如圖2所示，在將晶圓W載置於靜電夾頭ESC上之狀態，將第1膜SF1以保形方式形成於被處理層EL的表面EL1(尤其被處理層EL之複數個凸區域各自的端面)。步驟ST2的細節係如圖9所示。如圖9所示，步驟ST2係包括步驟ST2a(第5步驟)、步驟ST2b(第6步驟)、步驟ST2c(第7步驟)、步驟ST2d(第8步驟)以及步驟ST2e。步驟ST2a~步驟ST2d係構成序列SQ1(第1序列)。在步驟ST2，序列SQ1係被執行一次以上。序列SQ1及步驟ST2e係根據與ALD(Atomic Layer Deposition)法相同的方法，如圖4所示將第1膜SF1以保形方式形成於被處理層EL之表面EL1的步驟。藉由執行序列SQ1及步驟ST2e之一連串的步驟，對晶圓W之表面(具體而言，被處理層EL之表面EL1)，形成受到高精度控制之貼身之膜厚的第1膜SF1。以下，作為一實施形態，說明在第1膜SF1包含矽氧化物(例如SiO2 膜)的情況所進行之步驟ST2的細節，但是在第1膜SF1是包含矽氧化物之矽氧化物膜以外的膜而包含其他的材料的情況，不僅可利用以下所示之氣體種類，亦可利用其他的氣體種類。
步驟ST2a係向配置晶圓W之處理容器12的處理空間S供給第1氣體G1。具體而言，在步驟ST2a，如圖12之(a)部所示，向處理容器12的處理空間S導入第1氣體G1。第1氣體G1係包含含有有機之氨基矽烷系氣體。從在氣體源群40之複數種氣體源中所選擇的氣體源向處理容器12的處理空間S供給含有有機之氨基矽烷系氣體的第1氣體G1。第1氣體G1係作為含有有機之氨基矽烷系氣體，使用例如單氨基矽烷(H3 －Si－R(R係含有有機之氨基))。在步驟ST2a，不產生第1氣體G1的電漿。
第1氣體G1之分子係如圖12之(b)部所示，作為反應前驅物(層Ly1)，附著於晶圓W之表面(包含被處理層EL之表面EL1)。第1氣體G1之分子(單氨基矽烷)係藉基於化學鍵之化學吸附附著於被處理層EL之表面EL1，電漿係未被使用。只要是藉化學鍵可附著於被處理層EL之表面EL1且含有矽者，亦可利用單氨基矽烷以外的氣體。第1氣體G1所含的氨基矽烷系氣體係除了單氨基矽烷以外，亦可包含具有1~3個矽原子的氨基矽烷，又，亦可第1氣體G1所含的氨基矽烷系氣體係包含具有1~3個氨基的氨基矽烷。
如以上所示，因為第1氣體G1包含含有有機之氨基矽烷系氣體，所以藉由步驟ST2a，沿著晶圓W之表面的原子層將矽之反應前驅物(層Ly1)形成於晶圓W之表面。
接著步驟ST2a之步驟ST2b係對處理容器12之處理空間S進行沖洗。具體而言，排出在步驟ST2a所供給之第1氣體G1。在步驟ST2b，亦可向處理容器12供給作為沖洗氣體之氮氣或稀有氣體(例如Ar等)的惰性氣體。即，亦可步驟ST2b之沖洗係使惰性氣體向處理容器12之處理空間S流動的氣體沖洗，或藉抽真空之沖洗的任一種。在步驟ST2b，亦可除去過度地附著於晶圓W上的分子。根據以上，反應前驅物之層Ly1係成為極薄的單分子層。
在接著步驟ST2b之步驟ST2c，如圖12之(b)部所示，在處理容器12之處理空間S產生第2氣體之電漿P1。第2氣體係包含含有氧原子的氣體，例如可包含氧氣。從在氣體源群40之複數種氣體源中所選擇的氣體源向處理容器12之處理空間S供給包含含有氧原子之氣體的第2氣體。而且，從第1高頻電源62供給高頻電力。在此情況，亦可施加第2高頻電源64之偏壓電力。又，亦可不使用第1高頻電源62，而僅使用第2高頻電源64來產生電漿。藉由使排氣裝置50動作，將處理容器12之處理空間S之空間的壓力設定成所預設之壓力。依此方式，在處理容器12之處理空間S產生第2氣體之電漿P1。如圖12之(b)部所示，產生第2氣體之電漿P1時，產生氧之活性物種，例如自由基氧，如圖12之(c)部所示，作為單分子層，形成是矽氧化物膜之層Ly2(對應於第1膜SF1)。
如以上所示，因為第2氣體含有氧原子，所以在步驟ST2c，藉由該氧原子與反應前驅物(層Ly1)鍵結，可以保形方式形成矽氧化物膜之層Ly2。因此，在序列SQ1，與ALD法一樣，藉由執行序列SQ1一次(單位循環)，可在晶圓W之表面上以保形方式形成矽氧化物膜之層Ly2。
在接著步驟ST2c之步驟ST2d，對處理容器12之處理空間S進行沖洗。具體而言，排出在步驟ST2c所供給之第2氣體。在步驟ST2d，亦可向處理容器12供給作為沖洗氣體之氮氣或稀有氣體(例如Ar等)的惰性氣體。即，亦可步驟ST2d之沖洗係使惰性氣體向處理容器12之處理空間S流動的氣體沖洗，或藉抽真空之沖洗的任一種。
在接著序列SQ1之步驟ST2e，判定是否結束序列SQ1之執行。具體而言，在步驟ST2e，判定是否序列SQ1之執行次數達到所預設之次數。根據序列SQ1之執行次數的決定，決定在圖4所示之被處理層EL的表面EL1上所形成之第1膜SF1的膜厚。即，根據藉由執行序列SQ1一次(單位循環)所形成之矽氧化物膜的膜厚與序列SQ1之執行次數的積，可實質上決定最終在被處理層EL之表面EL1上所形成之第1膜SF1的膜厚。因此，因應於在被處理層EL之表面EL1上所形成的第1膜SF1之所要的膜厚，可設定序列SQ1之執行次數。依此方式，藉由重複地執行序列SQ1，在被處理層EL之表面EL1以保形方式形成矽氧化物膜之第1膜SF1。
在步驟ST2e，在判定序列SQ1之執行次數未達到所預設之次數的情況(步驟ST2e：NO)，再重複地執行序列SQ1。另一方面，在步驟ST2e，在判定序列SQ1之執行次數達到所預設之次數的情況(步驟ST2e：YES)，結束序列SQ1之執行。藉此，如圖4所示，在被處理層EL之表面EL1形成是矽氧化物膜之第1膜SF1。即，藉由重複地執行序列SQ1僅預設之次數，在被處理層EL之表面EL1以保形方式形成具有所預設之膜厚的第1膜SF1。第1膜SF1之膜厚係藉由重複地執行序列SQ1，可高精度地受到控制。如以上所示，序列SQ1及步驟ST2e之一連串的步驟係根據與ALD法相同的方法，可在被處理層EL之表面EL1以保形方式形成第1膜SF1。
接著步驟ST2之步驟ST3係如圖2所示，在將晶圓W載置於靜電夾頭ESC上之狀態，在藉由步驟ST2所形成之第1膜SF1上形成材料與第1膜SF1相同之第2膜SF2。步驟ST3係以愈遠離支持基體BE之主面BE1，膜厚愈增加的方式形成第2膜SF2。更具體而言，藉由步驟ST3，將第2膜SF2如圖5所示形成於第1膜SF1中被處理層EL之複數個凸區域的各端面(凸區域PJ1之端面TE1、凸區域PJ2之端面TE2等))。步驟ST3之成膜處理係藉圖10之(a)部所示的步驟ST31(第4步驟)所執行，或藉圖10之(b)部所示的步驟ST32(第4步驟)所執行。圖10之(a)部所示的步驟ST31係步驟ST3的一例，圖10之(b)部所示的步驟ST32係步驟ST3的另一例。
第2膜SF2的材料係與第1膜SF1一樣。如圖5所示，在第2膜SF2中在凸區域PJ1的端面TE1所形成之部分的膜厚TH1係比在第2膜SF2中在凸區域PJ2的端面TE2所形成之部分的膜厚TH2a更薄。凸區域PJ1的端面TE1與支持基體BE的主面BE1之間的距離(凸區域PJ1的高度TT1)係比凸區域PJ2的端面TE2與支持基體BE的主面BE1之間的距離(凸區域PJ2的高度TT2)更短。依此方式，藉由步驟ST3之成膜係可因應於自支持基體BE之主面BE1的距離(凸區域的高度)，來調整成膜之膜的膜厚。在支持基體BE的主面BE1所設置之被處理層EL的複數個凸區域(包含凸區域PJ1、凸區域PJ2)，自支持基體BE之主面BE1的高度愈高，在各凸區域的端面(凸區域PJ1之端面TE1、凸區域PJ2之端面TE2等)上所形成之第2膜SF2的膜厚係愈厚。
說明藉圖10之(a)部所示的步驟ST31執行步驟ST3之成膜處理的情況。作為一實施形態，說明在第1膜SF1、第2膜SF2含有矽氧化物(例如SiO2 膜)的情況所進行之步驟ST31的細節，但是在第1膜SF1、第2膜SF2是含有矽氧化物(例如SiO2 膜)之矽氧化物膜以外的膜而含有其他的材料的情況，係不僅可利用以下所示之氣體種類，亦可利用其他的氣體種類。步驟ST31係包括步驟ST31a與步驟ST31b。在步驟ST31a，從在氣體源群40之複數種氣體源中所選擇的氣體源向處理容器12之處理空間S供給第3氣體。第3氣體係含有矽原子，且含有氯原子或氫原子。第3氣體係含有SiCl4 氣體或SiH4 氣體。第3氣體係例如包含SiCl4 氣體、Ar氣體、氧氣之混合氣體。在第3氣體，亦可將SiCl4 氣體替換成SiH4 氣體來使用。而且，從第1高頻電源62供給高頻電力，從第2高頻電源64供給高頻偏壓電力，並使排氣裝置50動作，藉此，將處理容器12之處理空間S的壓力設定成所預設之壓力。依此方式，在配置晶圓W之處理容器12的處理空間S產生第3氣體的電漿。
說明藉圖10之(b)部所示的步驟ST32執行步驟ST3之成膜處理的情況。如圖10之(b)部所示，步驟ST32係包括步驟ST32a(第9步驟)、步驟ST32b(第10步驟)、步驟ST32c(第11步驟)、步驟ST32d(第12步驟)以及步驟ST32e。步驟ST32a~步驟ST32d係構成序列SQ2(第2序列)。在步驟ST32，序列SQ2係被執行一次以上。序列SQ2及步驟ST32e係根據與步驟ST2類似的方法，對第1膜SF1形成第2膜SF2的步驟。藉由執行序列SQ2及步驟ST32e之一連串的步驟，對第1膜SF1(更具體而言，被處理層EL之複數個凸區域的各端面(凸區域PJ1之端面TE1、凸區域PJ2之端面TE2等))，形成材料與第1膜SF1相同的第2膜SF2。以下，作為一實施形態，說明在第1膜SF1、第2膜SF2包含矽氧化物(例如SiO2 膜)的情況所進行之步驟ST32的細節，但是在第1膜SF1、第2膜SF2是包含矽氧化物之矽氧化物膜以外的膜而包含其他的材料的情況，不僅可利用以下所示之氣體種類，亦可利用其他的氣體種類。
步驟ST32a係向處理容器12的處理空間S供給第4氣體G4。具體而言，在步驟ST32a，如圖12之(a)部所示，向處理容器12的處理空間S導入第4氣體G4。在步驟ST32a，從在氣體源群40之複數種氣體源中所選擇的氣體源向處理容器12的處理空間S供給第4氣體G4。第4氣體G4係包含矽原子及氯原子。第4氣體G4係例如可以是包含SiCl4 氣體及Ar氣體之混合氣體。在步驟ST32a，不產生第4氣體G4的電漿。第4氣體G4之分子係如圖12之(b)部所示，作為反應前驅物(層Ly1)，附著於晶圓W之表面(包含被處理層EL之表面EL1)。
接著步驟ST32a之步驟ST32b係對處理容器12之處理空間S進行沖洗。具體而言，排出在步驟ST32a所供給之第4氣體G4。在步驟ST32b，亦可向處理容器12供給作為沖洗氣體之氮氣或稀有氣體(例如Ar等)的惰性氣體。即，亦可步驟ST32b之沖洗係使惰性氣體向處理容器12之處理空間S流動的氣體沖洗，或藉抽真空之沖洗的任一種。在步驟ST32b，亦可除去過度地附著於晶圓W上的分子。
在接著步驟ST32b之步驟ST32c，如圖12之(b)部所示，在處理容器12之處理空間S產生第5氣體之電漿P2。從在氣體源群40之複數種氣體源中所選擇的氣體源向處理容器12之處理空間S供給第5氣體。第5氣體係含有氧原子。第5氣體係例如可以是包含氧氣及Ar氣體之混合氣體。而且，從第1高頻電源62供給高頻電力。在此情況，亦可施加第2高頻電源64之偏壓電力。又，亦可不使用第1高頻電源62，而僅使用第2高頻電源64來產生電漿。藉由使排氣裝置50動作，將處理容器12之處理空間S的壓力設定成所預設之壓力。依此方式，在處理容器12之處理空間S產生第5氣體之電漿P2。如圖12之(b)部所示，產生第5氣體之電漿P2時，產生氧之活性物種，例如自由基氧，如圖12之(c)部所示，形成是矽氧化物膜之層Ly2(對應於第2膜SF2)。因此，在序列SQ2，如步驟ST2般，藉由執行序列SQ2一次(單位循環)，可在第1膜SF1上形成矽氧化物膜之層Ly2。
在接著步驟ST32c之步驟ST32d，對處理容器12之處理空間S進行沖洗。具體而言，排出在步驟ST32c所供給之第5氣體。在步驟ST32d，亦可向處理容器12供給作為沖洗氣體之氮氣或稀有氣體(例如Ar等)的惰性氣體。即，亦可步驟ST32d之沖洗係使惰性氣體向處理容器12之處理空間S流動的氣體沖洗，或藉抽真空之沖洗的任一種。
在接著序列SQ2之步驟ST32e，判定是否結束序列SQ2之執行。具體而言，在步驟ST32e，判定是否序列SQ2之執行次數達到所預設之次數。根據序列SQ2之執行次數的決定，可大致決定第2膜SF2的膜厚。即，根據藉由執行序列SQ2一次(單位循環)所形成之矽氧化物膜的膜厚與序列SQ2之執行次數的積，可實質上決定最終第2膜SF2的膜厚。因此，因應於第2膜SF2之所要的膜厚，可設定序列SQ2之執行次數。
在步驟ST32e，在判定序列SQ2之執行次數未達到所預設之次數的情況(步驟ST32e：NO)，再重複地執行序列SQ2。另一方面，在步驟ST32e，在判定序列SQ2之執行次數達到所預設之次數的情況(步驟ST32e：YES)，結束序列SQ2之執行。藉此，藉由重複地執行序列SQ2僅預設之次數，可在第1膜SF1(尤其，第1膜SF1中被處理層EL之複數個凸區域的各端面(凸區域PJ1之端面TE1、凸區域PJ2之端面TE2等))形成具有所要之膜厚的第2膜SF2。
在接著步驟ST3之步驟ST4(第2步驟)，如圖2所示，在將晶圓W載置於靜電夾頭ESC上之狀態，藉由對於藉由步驟ST2及步驟ST3所形成之膜(第1膜SF1及第2膜SF2)各向異性地進行蝕刻，而局部地除去(更具體而言，在第1膜SF1及第2膜SF2中，位於被處理層EL之複數個凸區域的一個或複數個端面(例如圖5所示之凸區域PJ1的端面TE1)上的部分)。即，步驟ST4係對於藉由步驟ST2及步驟ST3所形成之膜(第1膜SF1及第2膜SF2)進行各向異性蝕刻，而使一個或複數個端面(例如圖6所示之凸區域PJ1的端面TE1)選擇性地露出。
藉由步驟ST2及步驟ST3所形成之膜係因為自支持基體BE之主面BE1的高度愈高，膜厚愈厚，所以自支持基體BE之主面BE1的高度愈低，藉由步驟ST4之各向異性蝕刻所除去之部分愈多。因此，步驟ST4之各向異性蝕刻係藉由調整步驟ST4之程序條件，例如如圖6所示，可僅除去在被處理層EL之複數個凸區域中在自支持基體BE之主面BE1的高度最低之凸區域的端面(例如凸區域PJ1之端面TE1)上所形成的膜(第1膜SF1及第2膜SF2)。又，步驟ST4之各向異性蝕刻係藉由調整步驟ST4之程序條件，可僅除去在被處理層EL之複數個凸區域中在自支持基體BE之主面BE1的高度從最低者(第1號)依序至第n號(n是2以上的整數，以下一樣)之複數個凸區域的各端面(例如位於從凸區域PJ1之端面TE1至凸區域PJ2之端面TE2之間之複數個端面的各個)上所形成的膜(第1膜SF1及第2膜SF2)。依此方式，藉由步驟ST4之各向異性蝕刻，在被處理層EL之複數個凸區域中，可僅使在自支持基體BE之主面BE1的高度最低之凸區域的端面上所形成的膜(第1膜SF1及第2膜SF2)、或僅使在自支持基體BE之主面BE1的高度從最低者(第1號)依序至第n號之複數個凸區域的各端面上所形成的膜(第1膜SF1及第2膜SF2)選擇性地露出。
說明步驟ST4的程序。作為一實施形態，說明在第1膜SF1、第2膜SF2含有矽氧化物(例如SiO2 膜)的情況所進行之步驟ST4的細節，但是在第1膜SF1、第2膜SF2是含有矽氧化物之矽氧化物膜以外的膜而含有其他的材料的情況，係不僅可利用以下所示之氣體種類，亦可利用其他的氣體種類。從在氣體源群40之複數種氣體源中所選擇的氣體源向處理容器12之處理空間S供給第6氣體。第6氣體係可包含氟碳系氣體(CxFy係CF4 、C4 F8 、CHF3 )。而且，從第1高頻電源62供給高頻電力，從第2高頻電源64供給高頻偏壓電力，並使排氣裝置50動作，藉此，將處理容器12之處理空間S的壓力設定成所預設之壓力。依此方式，產生第6氣體的電漿。所產生之電漿中之含有氟的活性物種係藉利用高頻偏壓電力之往鉛垂方向(面垂直方向DR)的吸入，對在藉由步驟ST2及步驟ST3所形成的膜(第1膜SF1及第2膜SF2)中，位於被處理層EL之複數個凸區域的各端面上的部分各向異性地(優先地)進行蝕刻。步驟ST4之各向異性蝕刻的結果，在被處理層EL之複數個凸區域中，可僅使在自支持基體BE之主面BE1的高度最低的端面(例如圖6所示之凸區域PJ1之端面TE1)、或在被處理層EL之複數個凸區域中，可僅使在自支持基體BE之主面BE1的高度從最低者(第1號)依序至第n號之複數個凸區域的各端面(例如位於從凸區域PJ1之端面TE1至凸區域PJ2之端面TE2之間的複數個端面)選擇性地露出。在執行步驟ST4之前在凸區域PJ1之端面TE2上所形成之第2膜SF2的膜厚TH2a係藉由步驟ST4的蝕刻，在執行步驟ST4後，成為比膜厚TH2a更薄的膜厚TH2b。
在接著步驟ST4的步驟ST5(第13步驟)，如圖2所示，在將晶圓W載置於靜電夾頭ESC上之狀態，對被處理層EL進行各向異性蝕刻。步驟ST5係根據與ALE(Atomic Layer Etching)法相同的方法，在面垂直方向DR對在被處理層EL之表面EL1中藉由步驟ST4之各向異性蝕刻所選擇性露出的端面(例如是圖7所示之端面TE1，以下有稱為露出端面的情況)逐一原子層進行各向異性蝕刻。步驟ST5之細節係如圖11所示。如圖11所示，步驟ST5係包括步驟ST5a、步驟ST5b、步驟ST5c、步驟ST5d以及步驟ST5e。步驟ST5a~步驟ST5d係構成序列SQ3(第3序列)。在步驟ST5，序列SQ3係被執行一次(單位循環)以上。重複地執行序列SQ3，藉由逐一原子層除去藉由步驟ST4所露出之露出端面，對該露出端面選擇性地進行各向異性蝕刻。以下，作為一實施形態，說明在第1膜SF1、第2膜SF2包含矽氧化物(例如SiO2 膜)的情況所進行之步驟ST5的細節，但是在第1膜SF1、第2膜SF2是包含矽氧化物之矽氧化物膜以外的膜而包含其他的材料的情況，不僅可利用以下所示之氣體種類，亦可利用其他的氣體種類。
步驟ST5a係在配置晶圓W之處理空間S產生第7氣體的電漿，如圖7所示，在被處理層EL之露出端面的原子層，形成含有在第7氣體的電漿所含之離子的混合層MX。例如，在步驟ST5a，從第2高頻電源64對第7氣體的電漿在面垂直方向DR施加高頻偏壓電力，而對被處理層EL之露出端面的原子層，可形成含有在第7氣體的電漿所含之離子的混合層MX。
在步驟ST5a，向處理容器12的處理空間S供給第7氣體，而產生第7氣體的電漿。第7氣體係包含氫原子及氧原子，具體而言，可包含H2 氣體及O2 氣體之混合氣體。具體而言，從在氣體源群40之複數種氣體源中所選擇的氣體源向處理容器12之處理空間S供給第7氣體。而且，從第1高頻電源62供給高頻電力，從第2高頻電源64供給高頻偏壓電力，並使排氣裝置50動作，藉此，將處理容器12之處理空間S的壓力設定成所預設之壓力。在處理容器12的處理空間S產生第7氣體的電漿，藉利用從第2高頻電源64所供給的高頻偏壓電力之往鉛垂方向(面垂直方向DR)的吸入，第7氣體之電漿所含的離子(氫原子的離子)與被處理層EL之露出端面接觸，各向異性地對該露出端面進行重組。依此方式，從第2高頻電源64對第7氣體的電漿施加偏壓電力，在藉由步驟ST4所露出之露出端面的原子層形成於含有在第7氣體的電漿所含之離子的混合層MX。在步驟ST5a，在被處理層EL之表面EL1(具體而言，被處理層EL之複數個凸區域的各端面)中各向異性地被重組之處成為混合層MX。
圖13係包括(a)部、(b)部以及(c)部，並係顯示在圖11所示之方法(序列SQ3)的蝕刻之原理的圖。在圖13，空白之圓(白圓)係表示構成被處理層EL之原子(例如構成SiN之原子)，塗黑之圓(黑圓)係表示第7氣體之電漿所含的離子(氫原子之離子)，以圓所包圍之「×」係表示後述之第8氣體之電漿所含的自由基。如圖13之(a)部所示，藉由步驟ST5a，對被處理層EL之露出端面的原子層，從面垂直方向DR，各向異性地供給第7氣體之電漿所含的氫原子之離子(塗黑之圓(黑圓))。依此方式，藉由步驟ST5a，如圖7所示，在被處理層EL之露出端面的原子層形成包含構成被處理層EL之原子與第7氣體之氫原子的混合層MX。
在接著步驟ST5a之步驟ST5b，對處理容器12之處理空間S進行沖洗。具體而言，排出在步驟ST5a所供給之第7氣體。在步驟ST5b，亦可向處理容器12供給作為沖洗氣體之稀有氣體(例如Ar氣體等)的惰性氣體。即，亦可步驟ST5b之沖洗係使惰性氣體向處理容器12之處理空間S流動的氣體沖洗，或藉抽真空之沖洗的任一種。
在接著步驟ST5b之步驟ST5c，在處理容器12之處理空間S產生第8氣體之電漿，藉此電漿所含的自由基(藉使用該自由基之化學蝕刻)除去混合層MX。在步驟ST5c所產生之第8氣體的電漿係含有除去混合層MX的自由基。以圖13之(b)部所示的圓所包圍的「×」係表示第8氣體之電漿所含的自由基。第8氣體係含有氟原子。第8氣體係可含有包含NF3 氣體及O2 氣體的混合氣體。此外，亦可第8氣體係可含有包含NF3 氣體及H2 氣體的混合氣體。具體而言，從在氣體源群40之複數種氣體源中所選擇的氣體源向處理容器12之處理空間S供給第8氣體。而且，從第1高頻電源62供給高頻電力，從第2高頻電源64供給高頻偏壓電力，並使排氣裝置50動作，藉此，將處理容器12之處理空間S的壓力設定成所預設之壓力。依此方式，在處理容器12之處理空間S產生第8氣體之電漿。在步驟ST5c所產生之第8氣體之電漿中的自由基係與混合層MX接觸。如圖13之(b)部所示，藉由步驟ST5c，藉由向混合層MX供給第8氣體之原子的自由基，對混合層MX進行化學蝕刻，而可從被處理層EL除去。
如以上所示，如圖8及圖13之(c)部所示，在步驟ST5c，藉由步驟ST5a所形成的混合層MX係藉第8氣體之電漿所含的自由基，可從被處理層EL之露出端面除去。
在接著步驟ST5c之步驟ST5d，對處理容器12之處理空間S進行沖洗。具體而言，排出在步驟ST5c所供給之第8氣體。在步驟ST5d，亦可向處理容器12供給作為沖洗氣體之稀有氣體(例如Ar氣體等)的惰性氣體。即，亦可步驟ST5d之沖洗係使惰性氣體向處理容器12之處理空間S流動的氣體沖洗，或藉抽真空之沖洗的任一種。
在接著序列SQ3之步驟ST5e，判定是否結束序列SQ3之執行。具體而言，在步驟ST5e，判定是否序列SQ3之執行次數達到所預設之次數。根據序列SQ3之執行次數的決定，決定對被處理層EL之露出端面的蝕刻量(藉蝕刻形成於被處理層EL之該露出端面之槽的深度)。序列SQ3係為了對被處理層EL之露出端面進行蝕刻，而可被重複地執行至對被處理層EL之露出端面的蝕刻量成為所預設之值。伴隨序列SQ3之執行次數的增加，對被處理層EL之露出端面的蝕刻量亦增加(大致成線性地增加)。因此，以藉由執行序列SQ3一次(單位循環)所蝕刻的厚度(在一次之步驟ST5a所形成之混合層MX的厚度)與序列SQ3之執行次數的積成為所預設之值的方式可決定序列SQ3之執行次數。
在步驟ST5e，在判定序列SQ3之執行次數未達到所預設之次數的情況(步驟ST5e：NO)，再重複地執行序列SQ3。另一方面，在步驟ST5e，在判定序列SQ3之執行次數達到所預設之次數的情況(步驟ST5e：YES)，結束序列SQ3之執行。
藉序列SQ3及步驟ST5e之一連串的步驟，僅對被處理層EL中在步驟ST4所露出之露出端面，根據與ALE法相同的方法，可逐一原子層精密地進行選擇性之各向異性蝕刻。
在一實施形態，作為在步驟ST4之後所執行的蝕刻處理，執行步驟ST5，但是可使用其他的各種的蝕刻處理。例如，亦可在步驟ST4之後，進行使用與在步驟ST5所使用之氣體種類相異的氣體種類，進行與步驟ST5相同之處理程序的蝕刻處理、使用CW(連續放電)之蝕刻處理、藉各向同性蝕刻的蝕刻處理等。
若依據如以上所說明之一實施形態的方法MT，對各自具有端面之被處理層EL的複數個凸區域(凸區域PJ1、凸區域PJ2等)，首先，藉由步驟ST2及步驟ST3，在各端面(端面TE1、端面TE2等)形成膜(第1膜SF1及第2膜SF2)，再藉由步驟ST4選擇性地僅除去特定之一個或複數個端面(例如凸區域PJ1之端面TE1)上的膜。尤其，在步驟ST2係以保形方式形成第1膜SF1，在步驟ST3係以愈遠離支持基體BE之主面BE1膜厚愈增加的方式將第2膜SF2形成於第1膜SF1上。因此，若依據步驟ST2及步驟ST3，因為藉由步驟ST2及步驟ST3所形成之膜的膜厚係因應於自支持基體BE之主面BE1的距離而異，所以藉由步驟ST4使設置膜厚比較薄之膜的端面選擇性地露出。
若依據步驟ST2，在被處理層EL之複數個凸區域的各端面，都以保形方式形成膜厚均勻之第1膜SF1。
若依據步驟ST2a，在一實施形態，可使用含有單氨基矽烷之第1氣體，形成矽之反應前驅物。
若依據步驟ST2a，在第1氣體所含的氨基矽烷系氣體，在一實施形態，可使用具有1~3個矽原子的氨基矽烷，在第1氣體所含的氨基矽烷系氣體，在一實施形態，可使用具有1~3個氨基的氨基矽烷。
若依據步驟ST31(步驟ST3)，藉含有矽原子，且包含氯原子或氫原子的第3氣體，例如含有SiCl4 氣體或SiH4 氣體之第3氣體的電漿，在一實施形態，可對在步驟ST3之前的步驟ST2以保形方式形成之矽氧化物膜的第1膜SF1上進而進行矽氧化物膜之第2膜SF2的成膜。
若依據步驟ST32(步驟ST3)，在一實施形態，藉由重複地執行序列SQ2，可對在步驟ST3之前的步驟ST2所以保形方式形成之矽氧化物膜的第1膜SF1上更進行矽氧化物膜之第2膜SF2的成膜，而該序列SQ2係包含：步驟ST32a，係使用包含矽原子及氯原子之第4氣體，例如含有包含SiCl4 氣體及Ar氣體之混合氣體的第4氣體；及步驟ST32c，係使用含有氧原子之第5氣體的電漿。
若依據步驟ST4，在一實施形態，藉使用氟碳系氣體的電漿之各向異性蝕刻，使設置膜厚比較薄之膜的端面選擇性地露出。
若依據步驟ST5，在步驟ST5a對於藉由步驟ST4所露出之端面逐一原子層進行重組而形成混合層，因為在步驟ST5c可除去藉由步驟ST5a所重組的區域(對應於混合層MX的區域)，所以藉由重複地執行包含步驟ST5a及步驟ST5c的序列SQ3，對藉藉由步驟ST4所露出之端面選擇性地進行蝕刻至所要之程度。若依據步驟ST5a，混合層MX係藉由對第7氣體施加偏壓電力，而選擇性地被形成於藉由步驟ST4所露出之端面的原子層。若依據步驟ST5c，在一實施形態，使用含有包含NF3 氣體及O2 氣體之混合氣體之第8氣體的電漿，除去藉由步驟ST5a所形成的混合層。
以上，在適合之實施形態圖示並說明了本發明之原理，但是本發明係在不脫離那種原理下可變更配置及細節，這係本專業者所認識。本發明係不是被限定為在本實施形態所揭示之特定的構成。因此，對來自申請專利範圍及其精神的範圍之全部的修正及變更請求權利。
例如，第1~第8氣體之各種的氣體種類係不限定為上述之一實施形態的氣體種類，可應用可具有上述之一實施形態的效果之其他的氣體種類。又，關於被處理層EL之材料，亦可應用可具有上述之一實施形態的效果之其他的材料。
10‧‧‧電漿處理裝置12‧‧‧處理容器12e‧‧‧排氣口12g‧‧‧搬出入口14‧‧‧支持部18a‧‧‧第1板18b‧‧‧第2板22‧‧‧直流電源23‧‧‧開關24‧‧‧冷媒流路26a‧‧‧配管26b‧‧‧配管28‧‧‧氣體供給管線30‧‧‧上部電極32‧‧‧絕緣性遮蔽元件34‧‧‧電極板34a‧‧‧氣體排出孔36‧‧‧電極支持體36a‧‧‧氣體擴散室36b‧‧‧氣體流通孔36c‧‧‧氣體導入口38‧‧‧氣體供給管40‧‧‧氣體源群42‧‧‧閥群44‧‧‧流量控制器群46‧‧‧蝕刻副產品遮蔽48‧‧‧排氣板50‧‧‧排氣裝置52‧‧‧排氣管54‧‧‧閘閥62‧‧‧第1高頻電源64‧‧‧第2高頻電源66‧‧‧匹配器68‧‧‧匹配器70‧‧‧電源BE‧‧‧支持基體BE1‧‧‧主面Cnt‧‧‧控制部DR‧‧‧面垂直方向EL‧‧‧被處理層EL1‧‧‧表面ESC‧‧‧靜電夾頭FR‧‧‧聚焦環G1‧‧‧第1氣體G4‧‧‧第4氣體HP‧‧‧加熱器電源HT‧‧‧加熱器LE‧‧‧下部電極Ly1、Ly2‧‧‧層MT‧‧‧方法MX‧‧‧混合層P1、P2‧‧‧電漿PD‧‧‧載置台PJ1、PJ2‧‧‧凸區域S‧‧‧處理空間SF1‧‧‧第1膜SF2‧‧‧第2膜TE1、TE2‧‧‧端面TH1、TH2a、TH2b‧‧‧膜厚TT1、TT2‧‧‧高度W‧‧‧晶圓
[圖1]係顯示一實施形態之方法的流程圖。 [圖2]係顯示電漿處理裝置之一例的圖。 [圖3]係示意顯示圖1所示的方法之在執行前之晶圓的表面之主要的部分之狀態的剖面圖。 [圖4]係示意顯示圖1所示的方法之在執行中之晶圓的表面之主要的部分之狀態的剖面圖。 [圖5]係示意顯示圖1所示的方法之在執行中之晶圓的表面之主要的部分之狀態的剖面圖。 [圖6]係示意顯示圖1所示的方法之在執行中之晶圓的表面之主要的部分之狀態的剖面圖。 [圖7]係示意顯示圖1所示的方法之在執行中之晶圓的表面之主要的部分之狀態的剖面圖。 [圖8]係示意顯示圖1所示的方法之在執行後之晶圓的表面之主要的部分之狀態的剖面圖。 [圖9]係更詳細地顯示圖1所示的方法之一部分之步驟的流程圖。 [圖10]係包含(a)部及(b)部，圖10之(a)部及圖10之(b)部係都更詳細地顯示圖1所示的方法之一部分之步驟的流程圖。 [圖11]係更詳細地顯示圖1所示的方法之一部分之步驟的流程圖。 [圖12]係包含(a)部、(b)部以及(c)部，圖12之(a)部、圖12之(b)部以及圖12之(c)部係示意顯示在圖1所示之方法所進行的成膜之原理的圖。 [圖13]係包含(a)部、(b)部以及(c)部，圖13之(a)部、圖13之(b)部以及圖13之(c)部係示意顯示在圖1所示之方法所進行的蝕刻之原理的圖。
ST1~ST5‧‧‧步驟

Claims (16)

  1. 一種對被處理體之成膜方法，該被處理體包括支持基體與被處理層，該被處理層包括在該支持基體之主面所設置的複數個凸區域，該複數個凸區域各自朝該主面的上方延伸，該複數個凸區域各自的端面係從該主面上觀察時露出，該成膜方法係：包括：第1步驟，係在該複數個凸區域各自的該端面形成膜；及第2步驟，係對藉該第1步驟所形成之該膜進行各向異性蝕刻，而使一個或複數個該端面選擇性地露出；該膜係包含第1膜及第2膜；該第1步驟係包括：第3步驟，係以保形方式形成該第1膜；及第4步驟，係在該第1膜上形成該第2膜；該第4步驟係以愈離開該主面，膜厚愈增大的方式形成該第2膜。
  2. 如申請專利範圍第1項之對被處理體之成膜方法，其中該第3步驟係重複地執行第1序列，而以保形方式形成該第1膜；該第1序列係包括：第5步驟，係向配置該被處理體之空間供給第1氣體；第6步驟，係在執行該第5步驟後對配置該被處理體之空間進行沖洗；第7步驟，係在執行該第6步驟後在配置該被處理體之空間產生第2氣體之電漿； 以及第8步驟，係在執行該第7步驟後對配置該被處理體之空間進行沖洗；該第5步驟係不產生該第1氣體之電漿。
  3. 如申請專利範圍第2項之對被處理體之成膜方法，其中該第1氣體係包含含有有機之氨基矽烷系氣體；該第2氣體含有氧原子。
  4. 如申請專利範圍第3項之對被處理體之成膜方法，其中該第1氣體包含單氨基矽烷。
  5. 如申請專利範圍第3項之對被處理體之成膜方法，其中該第1氣體所含的氨基矽烷系氣體包含具有1~3個矽原子的氨基矽烷。
  6. 如申請專利範圍第3或5項之對被處理體之成膜方法，其中該第1氣體所含的氨基矽烷系氣體包含具有1~3個氨基的氨基矽烷。
  7. 如申請專利範圍第1~5項中任一項之對被處理體之成膜方法，其中該第4步驟係在配置該被處理體之空間產生第3氣體的電漿。
  8. 如申請專利範圍第7項之對被處理體之成膜方法，其中該第3氣體包含矽原子，且包含氯原子或氫原子。
  9. 如申請專利範圍第8項之對被處理體之成膜方法，其中該第3氣體包含SiCl4氣體或SiH4氣體。
  10. 如申請專利範圍第1~5項中任一項之對被處理體之成膜方法，其中該第4步驟係重複地執行第2序列，而形成該第2膜；該第2序列包括：第9步驟，係向配置該被處理體之空間供給第4氣體；第10步驟，係在執行該第9步驟後對配置該被處理體之空間進行沖洗；第11步驟，係在執行該第10步驟後在配置該被處理體之空間產生第5氣體之電漿；以及第12步驟，係在執行該第11步驟後對配置該被處理體之空間進行沖洗；該第9步驟係不產生該第4氣體之電漿。
  11. 如申請專利範圍第10項之對被處理體之成膜方法，其中該第4氣體包含矽原子及氯原子；該第5氣體包含氧原子。
  12. 如申請專利範圍第11項之對被處理體之成膜方法，其中該第4氣體包含含有SiCl4氣體及Ar氣體的混合氣體。
  13. 如申請專利範圍第1~5項中任一項之對被處理體之成膜方法，其中該第2步驟係 在配置該被處理體之空間產生第6氣體之電漿，並對該第6氣體之電漿施加偏壓電力。
  14. 如申請專利範圍第13項之對被處理體之成膜方法，其中該第6氣體包含氟碳系氣體。
  15. 如申請專利範圍第1~5項中任一項之對被處理體之成膜方法，其中具備第13步驟，該第13步驟係在該第2步驟之執行後，對該被處理層進行蝕刻。
  16. 如申請專利範圍第1~5項中任一項之對被處理體之成膜方法，其中該被處理層包含矽氮化物；該膜包含矽氧化物。
TW107112019A 2017-04-14 2018-04-09 成膜方法 TWI760472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-080800 2017-04-14
JP2017080800A JP6767302B2 (ja) 2017-04-14 2017-04-14 成膜方法

Publications (2)

Publication Number Publication Date
TW201901762A TW201901762A (zh) 2019-01-01
TWI760472B true TWI760472B (zh) 2022-04-11

Family

ID=63790890

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111106913A TWI820613B (zh) 2017-04-14 2018-04-09 成膜方法
TW107112019A TWI760472B (zh) 2017-04-14 2018-04-09 成膜方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111106913A TWI820613B (zh) 2017-04-14 2018-04-09 成膜方法

Country Status (5)

Country Link
US (2) US10672605B2 (zh)
JP (1) JP6767302B2 (zh)
KR (1) KR102472335B1 (zh)
CN (1) CN108735597B (zh)
TW (2) TWI820613B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
KR20210060042A (ko) * 2019-11-18 2021-05-26 캐논 톡키 가부시키가이샤 성막장치, 이를 사용한 성막방법 및 전자디바이스 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157749A1 (en) * 2005-01-17 2006-07-20 Fujitsu Limited Fin-type semiconductor device with low contact resistance and its manufacture method
US20160293398A1 (en) * 2015-04-03 2016-10-06 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318576A (ja) * 1993-04-30 1994-11-15 Oki Electric Ind Co Ltd ドライエッチング方法
JP3259529B2 (ja) * 1994-07-11 2002-02-25 ソニー株式会社 選択エッチング方法
JP3288246B2 (ja) * 1997-03-24 2002-06-04 日本電気株式会社 半導体装置および半導体装置の製造方法
US6885055B2 (en) * 2003-02-04 2005-04-26 Lee Jong-Ho Double-gate FinFET device and fabricating method thereof
US7344996B1 (en) 2005-06-22 2008-03-18 Novellus Systems, Inc. Helium-based etch process in deposition-etch-deposition gap fill
JP2012018989A (ja) * 2010-07-06 2012-01-26 Elpida Memory Inc 半導体装置の製造方法
WO2012008179A1 (ja) * 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
JP6185062B2 (ja) * 2012-07-25 2017-08-23 パワー・インテグレーションズ・インコーポレーテッド テーパ付けされた酸化物の堆積／エッチング
CN104217947B (zh) * 2013-05-31 2018-11-06 中国科学院微电子研究所 半导体制造方法
US9378971B1 (en) 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
JP6366454B2 (ja) * 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
JP6504827B2 (ja) * 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
JP6590333B2 (ja) 2015-02-26 2019-10-16 学校法人東京理科大学 Ｄｎａ結合ドメイン組込み用ベクターおよびそのセット、融合タンパク質コーディングベクターおよびそのセットならびにその製造方法、デスティネーションベクター、植物細胞用発現ベクターおよびその製造方法、植物細胞用発現ベクター作製用キット、形質転換方法、ならびにゲノム編集方法
US9828672B2 (en) * 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
US10199388B2 (en) 2015-08-27 2019-02-05 Applied Mateerials, Inc. VNAND tensile thick TEOS oxide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157749A1 (en) * 2005-01-17 2006-07-20 Fujitsu Limited Fin-type semiconductor device with low contact resistance and its manufacture method
US20160293398A1 (en) * 2015-04-03 2016-10-06 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch

Also Published As

Publication number Publication date
KR20180116151A (ko) 2018-10-24
TW201901762A (zh) 2019-01-01
US20180301332A1 (en) 2018-10-18
US20200273699A1 (en) 2020-08-27
JP2018182104A (ja) 2018-11-15
CN108735597A (zh) 2018-11-02
JP6767302B2 (ja) 2020-10-14
US10672605B2 (en) 2020-06-02
US11574806B2 (en) 2023-02-07
KR102472335B1 (ko) 2022-11-30
CN108735597B (zh) 2022-10-25
TWI820613B (zh) 2023-11-01
TW202224001A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US11658036B2 (en) Apparatus for processing substrate
US10763123B2 (en) Method for processing workpiece
TWI805162B (zh) 被處理體之處理裝置
TWI737785B (zh) 被處理體之處理方法
KR20170041154A (ko) 피처리체의 처리 방법
TWI760472B (zh) 成膜方法
TWI724198B (zh) 對被處理體進行處理之方法
TWI782975B (zh) 蝕刻方法
TWI759348B (zh) 被處理體之處理方法