JP3288246B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JP3288246B2 JP3288246B2 JP06988897A JP6988897A JP3288246B2 JP 3288246 B2 JP3288246 B2 JP 3288246B2 JP 06988897 A JP06988897 A JP 06988897A JP 6988897 A JP6988897 A JP 6988897A JP 3288246 B2 JP3288246 B2 JP 3288246B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact
- barrier
- oxide film
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置とその製
造方法に関し、とくに外部からの水分の進入に対するバ
リア膜を形成した半導体装置とその製造方法に関する。
造方法に関し、とくに外部からの水分の進入に対するバ
リア膜を形成した半導体装置とその製造方法に関する。
【０００２】
【従来の技術】現在の微細ＭＯＳトランジスタにおいて
は、２次的スロートラップという現象が問題となってき
ている。（以降の文章中でスロートラップとは２次的ス
ロートラップのことを指す。参考文献”Ｎ．Ｎｏｙｏｒ
ｉ ｅｔ ａｌ：Ｓｅｃｏｎｄａｒｙ ｓｌｏｗ ｔｒ
ａｐｐｉｎｇ−Ａ ｎｅｗ ｍｏｉｓｔｕｒｅ ｉｎｄ
ｕｃｅｄ ｉｎｓｔａｂｉｌｉｔｙ ｐｈｅｎｏｍｅｎ
ｏｎ ｉｎ ｓｃａｌｅｄ ＣＭＯＳ ｄｅｖｉｃｅ
ｓ，２０ｔｈ Ａｎｎ．Ｐｒｏｃ．Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓｉｃｓ
Ｓｙｍｐｏｓｉｕｍ，ｐｐ．１１３−１２１，１９８
２．”参照。） スロートラップとは、層間絶縁膜中に含まれる水分に起
因し、トランジスタのＶｔ等の特性が経時変化を起こす
現象である。その対策として、窒化膜等の水分に対する
バリア性の良い膜を形成して外部からの水分の進入を防
ぐことによりスロートラップの発生を防いでいる。
は、２次的スロートラップという現象が問題となってき
ている。（以降の文章中でスロートラップとは２次的ス
ロートラップのことを指す。参考文献”Ｎ．Ｎｏｙｏｒ
ｉ ｅｔ ａｌ：Ｓｅｃｏｎｄａｒｙ ｓｌｏｗ ｔｒ
ａｐｐｉｎｇ−Ａ ｎｅｗ ｍｏｉｓｔｕｒｅ ｉｎｄ
ｕｃｅｄ ｉｎｓｔａｂｉｌｉｔｙ ｐｈｅｎｏｍｅｎ
ｏｎ ｉｎ ｓｃａｌｅｄ ＣＭＯＳ ｄｅｖｉｃｅ
ｓ，２０ｔｈ Ａｎｎ．Ｐｒｏｃ．Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓｉｃｓ
Ｓｙｍｐｏｓｉｕｍ，ｐｐ．１１３−１２１，１９８
２．”参照。） スロートラップとは、層間絶縁膜中に含まれる水分に起
因し、トランジスタのＶｔ等の特性が経時変化を起こす
現象である。その対策として、窒化膜等の水分に対する
バリア性の良い膜を形成して外部からの水分の進入を防
ぐことによりスロートラップの発生を防いでいる。
【０００３】図５及び図６（ａ）〜（ｂ）を用いて従来
の技術を説明する。
の技術を説明する。
【０００４】窒化膜等のバリア膜を形成する場合、例え
ば図５のように配線工程終了後に窒化膜３１を形成する
と、シリコン基板１１と窒化膜３１との間に酸化膜等の
他の層間絶縁膜（図５中の４１、８２、９２、１０２、
１１２）が厚く存在することになりその中に含まれる水
分によりスロートラップが発生してしまう。図５では４
層配線の場合を示したが、今後微細化及び高集積化が進
むとさらに多層配線が必要となるため、バリア膜を配線
工程終了後に形成することはスロートラップ対策として
意味をなさなくなる。
ば図５のように配線工程終了後に窒化膜３１を形成する
と、シリコン基板１１と窒化膜３１との間に酸化膜等の
他の層間絶縁膜（図５中の４１、８２、９２、１０２、
１１２）が厚く存在することになりその中に含まれる水
分によりスロートラップが発生してしまう。図５では４
層配線の場合を示したが、今後微細化及び高集積化が進
むとさらに多層配線が必要となるため、バリア膜を配線
工程終了後に形成することはスロートラップ対策として
意味をなさなくなる。
【０００５】それでは図６（ａ）のようにトランジスタ
形成直後に窒化膜３１を形成すればシリコン基板１１と
窒化膜３１の間には他の層間絶縁膜は存在しないが、こ
の場合ソース・ドレイン拡散層の領域でシリコン基板１
１上に直接、窒化膜３１が形成されるため、窒化膜形成
時の応力やシリコン界面に準位が発生することによりリ
ーク電流の増大等の問題が発生してしまう。
形成直後に窒化膜３１を形成すればシリコン基板１１と
窒化膜３１の間には他の層間絶縁膜は存在しないが、こ
の場合ソース・ドレイン拡散層の領域でシリコン基板１
１上に直接、窒化膜３１が形成されるため、窒化膜形成
時の応力やシリコン界面に準位が発生することによりリ
ーク電流の増大等の問題が発生してしまう。
【０００６】そこで図６（ｂ）のようにトランジスタ形
成後に応力緩和のために下敷き酸化膜２１を形成しその
上に窒化膜３１を形成する方法が採用されている。また
窒化膜３１を形成する代わりに下敷き酸化膜形成後に窒
素イオン注入を行い酸化膜表面を窒化させてバリア膜と
する方法もある。
成後に応力緩和のために下敷き酸化膜２１を形成しその
上に窒化膜３１を形成する方法が採用されている。また
窒化膜３１を形成する代わりに下敷き酸化膜形成後に窒
素イオン注入を行い酸化膜表面を窒化させてバリア膜と
する方法もある。
【０００７】次に図７〜図１１を用いて従来の技術を説
明する。
明する。
【０００８】まず図７（ａ）のように半導体素子が形成
されたシリコン基板１１上に応力緩和のために下敷き酸
化膜２１を形成する。このとき下敷き酸化膜２１の厚さ
は、その上に形成する窒化膜の厚さにもよるが１００〜
５００Å程度の厚さで有れば十分に応力緩和の役割を果
たすことが出来る。その上に水分の進入に対するバリア
膜として窒化膜３１を５０〜５００Åの厚さで形成す
る。また窒化膜３１を形成する代わりに下敷き酸化膜形
成後に窒素イオン注入を行い酸化膜表面を窒化させてバ
リア膜とする方法もある。
されたシリコン基板１１上に応力緩和のために下敷き酸
化膜２１を形成する。このとき下敷き酸化膜２１の厚さ
は、その上に形成する窒化膜の厚さにもよるが１００〜
５００Å程度の厚さで有れば十分に応力緩和の役割を果
たすことが出来る。その上に水分の進入に対するバリア
膜として窒化膜３１を５０〜５００Åの厚さで形成す
る。また窒化膜３１を形成する代わりに下敷き酸化膜形
成後に窒素イオン注入を行い酸化膜表面を窒化させてバ
リア膜とする方法もある。
【０００９】その後、下地平坦化のための下地層間膜４
１を８０００〜１５０００Å程度の厚さで形成する。
１を８０００〜１５０００Å程度の厚さで形成する。
【００１０】次に図７（ｂ）のようにコンタクト５１の
開孔を行い、コンタクトのオーミック接合をとるためＮ
型拡散層上のコンタクトにはＮ型のドーパントを、Ｐ型
拡散層上のコンタクトにはＰ型のドーパントをそれぞれ
高濃度に注入するが、開孔直後に注入を行うとシリコン
表面に格子欠陥が発生しリーク等の原因となる。
開孔を行い、コンタクトのオーミック接合をとるためＮ
型拡散層上のコンタクトにはＮ型のドーパントを、Ｐ型
拡散層上のコンタクトにはＰ型のドーパントをそれぞれ
高濃度に注入するが、開孔直後に注入を行うとシリコン
表面に格子欠陥が発生しリーク等の原因となる。
【００１１】よって図８（ａ）のようにシリコン基板１
１の保護膜６１を形成したあとに上記の高濃度コンタク
ト注入を行っている。このとき保護膜６１としてはプラ
ズマＣＶＤ酸化膜等で１００〜３００Å程度形成され
る。ところがプラズマＣＶＤ酸化膜はカバレッジが悪い
ため、コンタクト側壁部の膜厚はうすくなり、特にコン
タクトの底部近くの側壁にはほとんど酸化膜は形成され
ていない状態となる。
１の保護膜６１を形成したあとに上記の高濃度コンタク
ト注入を行っている。このとき保護膜６１としてはプラ
ズマＣＶＤ酸化膜等で１００〜３００Å程度形成され
る。ところがプラズマＣＶＤ酸化膜はカバレッジが悪い
ため、コンタクト側壁部の膜厚はうすくなり、特にコン
タクトの底部近くの側壁にはほとんど酸化膜は形成され
ていない状態となる。
【００１２】次に図８（ｂ）のように異方性エッチで保
護膜６１を除去する。
護膜６１を除去する。
【００１３】次に、シリコン上の自然酸化膜を除去しコ
ンタクト抵抗を下げるために酸化膜ウェットエッチを行
ったのが図９（ａ）である。酸化膜ウェットエッチとし
ては、Ｈ2０：ＨＦ＝３０：１ の溶液にＮＨ4Ｆ を緩衝
剤として添加したエッチング（以下１３０ＢＨＦと記
す）で３０秒程度行われる。このとき保護膜６１はコン
タクト底部の側壁にはほとんど付いていない状態である
ためコンタクトの側壁がエッチングされるが、窒化膜３
１はエッチングされないためコンタクト５１の内部に窒
化膜のひさし３２が形成される。上記エッチング時間だ
と窒化膜のひさし３２の突きだし量は約３００Å程度と
なる。
ンタクト抵抗を下げるために酸化膜ウェットエッチを行
ったのが図９（ａ）である。酸化膜ウェットエッチとし
ては、Ｈ2０：ＨＦ＝３０：１ の溶液にＮＨ4Ｆ を緩衝
剤として添加したエッチング（以下１３０ＢＨＦと記
す）で３０秒程度行われる。このとき保護膜６１はコン
タクト底部の側壁にはほとんど付いていない状態である
ためコンタクトの側壁がエッチングされるが、窒化膜３
１はエッチングされないためコンタクト５１の内部に窒
化膜のひさし３２が形成される。上記エッチング時間だ
と窒化膜のひさし３２の突きだし量は約３００Å程度と
なる。
【００１４】次に図９（ｂ）のように、配線金属または
コンタクト埋設金属とシリコン基板の反応を防ぐための
バリアメタル７１をスパッタで形成するが、このとき前
述の窒化膜のひさし３２の下側部分にはスパッタのバリ
ア膜は形成されない。
コンタクト埋設金属とシリコン基板の反応を防ぐための
バリアメタル７１をスパッタで形成するが、このとき前
述の窒化膜のひさし３２の下側部分にはスパッタのバリ
ア膜は形成されない。
【００１５】このときのバリアメタルスパッタ前のコン
タクト内部の形状を模式化したのが図１０である。すな
わちコンタクトの深さをＡ、コンタクトの直径をＢ、下
敷き酸化膜の厚さをＣ、窒化膜のひさしの突き出し量を
Ｄとしたとき、 ｔａｎ-1（Ｂ／Ａ）＞ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） の関係となっていることがわかる。
タクト内部の形状を模式化したのが図１０である。すな
わちコンタクトの深さをＡ、コンタクトの直径をＢ、下
敷き酸化膜の厚さをＣ、窒化膜のひさしの突き出し量を
Ｄとしたとき、 ｔａｎ-1（Ｂ／Ａ）＞ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） の関係となっていることがわかる。
【００１６】例としてコンタクトの深さをＡ＝８５５０
Å、コンタクトの直径をＢ＝５０００Å、下敷き酸化膜
の厚さをＣ＝５００Å、窒化膜のひさしの突き出し量を
Ｄ＝３００Åとしたとき、 ｔａｎ-1（Ｂ／Ａ）＝０．５２９２ ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−Ｃ））＝０．５２８５ となり上記関係を満足する。今後ますます微細化が進
み、コンタクトサイズが縮小されるとこの傾向が強ま
る。
Å、コンタクトの直径をＢ＝５０００Å、下敷き酸化膜
の厚さをＣ＝５００Å、窒化膜のひさしの突き出し量を
Ｄ＝３００Åとしたとき、 ｔａｎ-1（Ｂ／Ａ）＝０．５２９２ ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−Ｃ））＝０．５２８５ となり上記関係を満足する。今後ますます微細化が進
み、コンタクトサイズが縮小されるとこの傾向が強ま
る。
【００１７】上記関係式を満足している従来例において
は、図９（ｂ）のように窒化膜のひさし３２により出来
るのひさしの陰３３がコンタクト底部のシリコン基板上
にも発生し、その部分ではバリアメタル７１がスパッタ
されずシリコン基板１１が露出したままの状態となる。
は、図９（ｂ）のように窒化膜のひさし３２により出来
るのひさしの陰３３がコンタクト底部のシリコン基板上
にも発生し、その部分ではバリアメタル７１がスパッタ
されずシリコン基板１１が露出したままの状態となる。
【００１８】そのあと図１１（ａ）のように第１層配線
８１金属を形成するか、図１１（ｂ）ようにコンタクト
内部を埋め込む埋設金属５２を形成する。このときコン
タクト底部のシリコン基板１１上の窒化膜のひさしの陰
３３の部分はバリア膜７１が形成されずシリコンがむき
出しとなっているため、その後の熱処理等で第１層配線
８１金属またはコンタクト埋設金属５２とシリコン基板
１１が反応してしまう。例えば第１層配線８１金属がア
ルミニウムあるいはアルミニウム合金の場合は、シリコ
ンとアルミニウムが反応してアロイスパイクが発生しリ
ークの原因となる。また埋設金属５２形成にはＷＦ4 ガ
スを用いた気相反応を利用してＷを形成しているが、バ
リア膜が形成されていない部分ではシリコンとＦが反応
してしまい、コンタクト底部にシリコン基板のやられ３
４が発生しリーク等の原因となる。
８１金属を形成するか、図１１（ｂ）ようにコンタクト
内部を埋め込む埋設金属５２を形成する。このときコン
タクト底部のシリコン基板１１上の窒化膜のひさしの陰
３３の部分はバリア膜７１が形成されずシリコンがむき
出しとなっているため、その後の熱処理等で第１層配線
８１金属またはコンタクト埋設金属５２とシリコン基板
１１が反応してしまう。例えば第１層配線８１金属がア
ルミニウムあるいはアルミニウム合金の場合は、シリコ
ンとアルミニウムが反応してアロイスパイクが発生しリ
ークの原因となる。また埋設金属５２形成にはＷＦ4 ガ
スを用いた気相反応を利用してＷを形成しているが、バ
リア膜が形成されていない部分ではシリコンとＦが反応
してしまい、コンタクト底部にシリコン基板のやられ３
４が発生しリーク等の原因となる。
【００１９】これらの原因となる窒化膜のひさしをなく
す手段の１例が、特開平３−２０８３６７号公報に開示
されている。この例での窒化膜はポリシリキャパシタの
誘電膜として形成される物であるが、この例のように必
要な部分のみ窒化膜を残し、コンタクト開ロ部分の窒化
膜を除去してしまえば、窒化膜のひさしは発生しない。
しかしながら、工程が増加および複雑化すること、さら
に水分のっバリア膜として窒化膜を使用する場合は、窒
化膜を除去した面積が大きくなるとバリア膜としての機
能を果たさなくなる等の問題点も多く、実用的ではない
といえる。
す手段の１例が、特開平３−２０８３６７号公報に開示
されている。この例での窒化膜はポリシリキャパシタの
誘電膜として形成される物であるが、この例のように必
要な部分のみ窒化膜を残し、コンタクト開ロ部分の窒化
膜を除去してしまえば、窒化膜のひさしは発生しない。
しかしながら、工程が増加および複雑化すること、さら
に水分のっバリア膜として窒化膜を使用する場合は、窒
化膜を除去した面積が大きくなるとバリア膜としての機
能を果たさなくなる等の問題点も多く、実用的ではない
といえる。
【００２０】
【発明が解決しようとする課題】即ち、上述した従来の
技術は、以下の問題点がある。
技術は、以下の問題点がある。
【００２１】窒化膜のひさしの陰になる部分がシリコン
基板上に出来てしまうため、コンタクト内部の窒化膜の
ひきしの陰の部分にはバリアメタルがスパッタされず、
シリコン基板が露出して配線金属あるいはコンタクト埋
設金属と直接接触し、リーク等の原因となる不具合が発
生し信頼性が低下するという問題点である。
基板上に出来てしまうため、コンタクト内部の窒化膜の
ひきしの陰の部分にはバリアメタルがスパッタされず、
シリコン基板が露出して配線金属あるいはコンタクト埋
設金属と直接接触し、リーク等の原因となる不具合が発
生し信頼性が低下するという問題点である。
【００２２】本発明の目的は、外部からの水分の進入に
対するバリア膜を形成した半導体装置とその製造方法に
おいて、コンタクト内部のバリア膜のひさしによるシリ
コン基板の露出の発生を防ぎ、信頼性の低下を防止する
半導体装置とその製造方法を提供することにある。
対するバリア膜を形成した半導体装置とその製造方法に
おいて、コンタクト内部のバリア膜のひさしによるシリ
コン基板の露出の発生を防ぎ、信頼性の低下を防止する
半導体装置とその製造方法を提供することにある。
【００２３】
【課題を解決するための手段】本発明の半導体装置は、
シリコン基板上に下敷き酸化膜を介して形成された外部
からの水分の進入に対するバリア膜と前記バリア膜上に
形成された層間膜を有する半導体装置であって、前記下
敷き酸化膜の厚さが１０００〜１５０００オングストロ
ームであり、前記下敷き酸化膜と前記バリア膜と前記層
間膜とを開孔したコンタクトを有し、前記コンタクトに
は前記バリア膜のひさしがあり、前記コンタクト内のシ
リコン基板上にスパッター法で形成されたバリアメタル
を介して配線金属またはコンタクト埋設金属を有し、前
記コンタクトの深さをＡ、前記コンタクトの直径をＢ、
前記バリア膜と前記シリコン基板との間に形成される前
記下敷き酸化膜の厚さをＣ、前記シリコン基板上の自然
酸化膜を除去しコンタクト抵抗を下げるために行う酸化
膜ウェットエッチング時に前記コンタクト内部に形成さ
れる前記バリア膜の前記ひさしの突き出し量をＤとした
とき（Ｄ＞０）、 ｔａｎ -1 （Ｂ／Ａ）＜ｔａｎ -1 （（Ｂ−Ｄ）／（Ａ−Ｃ）） の関係を有することを特徴とする。
シリコン基板上に下敷き酸化膜を介して形成された外部
からの水分の進入に対するバリア膜と前記バリア膜上に
形成された層間膜を有する半導体装置であって、前記下
敷き酸化膜の厚さが１０００〜１５０００オングストロ
ームであり、前記下敷き酸化膜と前記バリア膜と前記層
間膜とを開孔したコンタクトを有し、前記コンタクトに
は前記バリア膜のひさしがあり、前記コンタクト内のシ
リコン基板上にスパッター法で形成されたバリアメタル
を介して配線金属またはコンタクト埋設金属を有し、前
記コンタクトの深さをＡ、前記コンタクトの直径をＢ、
前記バリア膜と前記シリコン基板との間に形成される前
記下敷き酸化膜の厚さをＣ、前記シリコン基板上の自然
酸化膜を除去しコンタクト抵抗を下げるために行う酸化
膜ウェットエッチング時に前記コンタクト内部に形成さ
れる前記バリア膜の前記ひさしの突き出し量をＤとした
とき（Ｄ＞０）、 ｔａｎ -1 （Ｂ／Ａ）＜ｔａｎ -1 （（Ｂ−Ｄ）／（Ａ−Ｃ）） の関係を有することを特徴とする。
【００２４】また、外部からの水分の進入に対するバリ
ア膜が、窒化膜または前記下敷き酸化膜表面に窒素イオ
ン注入を行って形成した膜であることを特徴とする。
ア膜が、窒化膜または前記下敷き酸化膜表面に窒素イオ
ン注入を行って形成した膜であることを特徴とする。
【００２５】本発明の半導体装置の製造方法は、シリコ
ン基板上に、下敷き酸化膜を介して形成された外部から
の水分の進入に対するバリア膜と、層間膜と、コンタク
トとを有する半導体装置の製造方法であって、前記シリ
コン基板上に、前記下敷き酸化膜と前記バリア膜と前記
層間膜を形成し、前記下敷き酸化膜の厚さが１０００〜
１５０００オングストロームであり、前記下敷き酸化膜
と前記バリア膜と前記層間膜を開孔し、前記シリコン基
板に到達するコンタクトを形成し、前記コンタクトにバ
リアメタルを形成する前に前記シリコン基板上の自然酸
化膜を除去するウェットエッチングを行い、このとき前
記バリア膜のひさしを形成し、前記コンタクトの深さを
Ａ、前記コンタクトの直径をＢ、前記バリア膜と前記シ
リコン基板との間に形成される前記下敷き酸化膜の厚さ
をＣ、前記シリコン基板上の自然酸化膜を除去しコンタ
クト抵抗を下げるために行う酸化膜ウェットエッチング
時に前記コンタクト内部に形成される前記バリア膜の前
記ひさしの突き出し量をＤとしたとき（Ｄ＞０）、 ｔａｎ -1 （Ｂ／Ａ）＜ｔａｎ -1 （（Ｂ−Ｄ）／（Ａ−Ｃ）） の関係を有し、前記バリア膜のひさしがある状態で前記
コンタクトの内部に前記バリアメタルをスパッター法で
形成して前記コンタクト内のシリコン基板が露出するこ
とがないように前記バリアメタルを形成し、そのあと前
記コンタクト内に配線金属またはコンタクト埋設金属を
形成することを特徴とする。
ン基板上に、下敷き酸化膜を介して形成された外部から
の水分の進入に対するバリア膜と、層間膜と、コンタク
トとを有する半導体装置の製造方法であって、前記シリ
コン基板上に、前記下敷き酸化膜と前記バリア膜と前記
層間膜を形成し、前記下敷き酸化膜の厚さが１０００〜
１５０００オングストロームであり、前記下敷き酸化膜
と前記バリア膜と前記層間膜を開孔し、前記シリコン基
板に到達するコンタクトを形成し、前記コンタクトにバ
リアメタルを形成する前に前記シリコン基板上の自然酸
化膜を除去するウェットエッチングを行い、このとき前
記バリア膜のひさしを形成し、前記コンタクトの深さを
Ａ、前記コンタクトの直径をＢ、前記バリア膜と前記シ
リコン基板との間に形成される前記下敷き酸化膜の厚さ
をＣ、前記シリコン基板上の自然酸化膜を除去しコンタ
クト抵抗を下げるために行う酸化膜ウェットエッチング
時に前記コンタクト内部に形成される前記バリア膜の前
記ひさしの突き出し量をＤとしたとき（Ｄ＞０）、 ｔａｎ -1 （Ｂ／Ａ）＜ｔａｎ -1 （（Ｂ−Ｄ）／（Ａ−Ｃ）） の関係を有し、前記バリア膜のひさしがある状態で前記
コンタクトの内部に前記バリアメタルをスパッター法で
形成して前記コンタクト内のシリコン基板が露出するこ
とがないように前記バリアメタルを形成し、そのあと前
記コンタクト内に配線金属またはコンタクト埋設金属を
形成することを特徴とする。
【００２６】従って、上記の関係を有することにより、
バリアメタルスパッタ時にバリア膜のひさしの陰によっ
てコンタクト底部のシリコン基板が露出するのを防ぐこ
とができる。
バリアメタルスパッタ時にバリア膜のひさしの陰によっ
てコンタクト底部のシリコン基板が露出するのを防ぐこ
とができる。
【００２７】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００２８】本発明は、図１（ａ）のように半導体素子
が形成されたシリコン基板１１上に応力緩和のために下
敷き酸化膜２１を形成する。応力緩和の目的だけであれ
ば、従来例のように１００〜５００Å程度の厚さでよい
が、本発明の関係式を満たしかつ下敷き酸化膜自体に含
まれている水分によってスロートラップが発生しない膜
厚で形成する必要がある。これらの条件を満たす下敷き
酸化膜２１の厚さは、１０００〜１５０００Åとなる。
その上に外部からの水分の進入に対するバリア膜３０を
窒化膜等で形成する。窒化膜の場合は５０〜５００Å程
度の厚さとなる。また窒化膜を形成する代わりに下敷き
酸化膜形成後に窒素イオン注入を行い酸化膜表面を窒化
させてバリア膜とする方法もある。
が形成されたシリコン基板１１上に応力緩和のために下
敷き酸化膜２１を形成する。応力緩和の目的だけであれ
ば、従来例のように１００〜５００Å程度の厚さでよい
が、本発明の関係式を満たしかつ下敷き酸化膜自体に含
まれている水分によってスロートラップが発生しない膜
厚で形成する必要がある。これらの条件を満たす下敷き
酸化膜２１の厚さは、１０００〜１５０００Åとなる。
その上に外部からの水分の進入に対するバリア膜３０を
窒化膜等で形成する。窒化膜の場合は５０〜５００Å程
度の厚さとなる。また窒化膜を形成する代わりに下敷き
酸化膜形成後に窒素イオン注入を行い酸化膜表面を窒化
させてバリア膜とする方法もある。
【００２９】その後下地平坦化のための下地層間膜４１
を８０００〜１５０００Åの厚さで形成する。ただし下
敷き酸化膜２１を厚く形成した場合は下地層間膜４１は
形成されない場合もある。
を８０００〜１５０００Åの厚さで形成する。ただし下
敷き酸化膜２１を厚く形成した場合は下地層間膜４１は
形成されない場合もある。
【００３０】次に図１（ｂ）のようにコンタクト５１の
開孔を行い、さらに図２（ａ）のようにシリコン基板１
１の保護膜６１を形成したあとにコンタクトのオーミッ
ク接合をとるためＮ型拡散層上のコンタクトにはＮ型の
ドーパントを、Ｐ型拡散層上のコンタクトにはＰ型のド
ーパントをそれぞれ高濃度に注入する。このとき保護膜
６１としてはプラズマＣＶＤ酸化膜等を２００〜５００
Åの厚さで形成する。次に図２（ｂ）のように異方性エ
ッチで保護膜６１を除去する。
開孔を行い、さらに図２（ａ）のようにシリコン基板１
１の保護膜６１を形成したあとにコンタクトのオーミッ
ク接合をとるためＮ型拡散層上のコンタクトにはＮ型の
ドーパントを、Ｐ型拡散層上のコンタクトにはＰ型のド
ーパントをそれぞれ高濃度に注入する。このとき保護膜
６１としてはプラズマＣＶＤ酸化膜等を２００〜５００
Åの厚さで形成する。次に図２（ｂ）のように異方性エ
ッチで保護膜６１を除去する。
【００３１】次に、シリコン上の自然酸化膜を除去しコ
ンタクト抵抗を下げるために酸化膜ウェットエッチを行
ったのが図３（ａ）である。このときバリア膜３０はエ
ッチングされないためコンタクト５１の内部にパリア膜
のひさし３２が形成される。
ンタクト抵抗を下げるために酸化膜ウェットエッチを行
ったのが図３（ａ）である。このときバリア膜３０はエ
ッチングされないためコンタクト５１の内部にパリア膜
のひさし３２が形成される。
【００３２】このときのコンタクト内部の形状を模式化
したのが図３（ｂ）である。すなわちコンタクトの深さ
をＡ、コンタクトの直径をＢ、下敷き酸化膜の厚さを
Ｃ、バリア膜のひさしの突き出し量をＤとしたとき、 ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） の関係となるように下敷き酸化膜厚及びコンタクトの深
さを決定する。（コンタクトの直径は設計時に決定され
ており、またバリア膜のひさしの突き出し量は酸化膜ウ
ェットエッチ量で決定されるため、製造プロセス上での
変更の自由度は小さい。） 上記関係式が成り立つとき、バリア膜のひさしの陰３３
はコンタクト側壁部にのみ発生し、その後のバリアメタ
ルスパッタ時にシリコン基板１１が露出することはな
い。
したのが図３（ｂ）である。すなわちコンタクトの深さ
をＡ、コンタクトの直径をＢ、下敷き酸化膜の厚さを
Ｃ、バリア膜のひさしの突き出し量をＤとしたとき、 ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） の関係となるように下敷き酸化膜厚及びコンタクトの深
さを決定する。（コンタクトの直径は設計時に決定され
ており、またバリア膜のひさしの突き出し量は酸化膜ウ
ェットエッチ量で決定されるため、製造プロセス上での
変更の自由度は小さい。） 上記関係式が成り立つとき、バリア膜のひさしの陰３３
はコンタクト側壁部にのみ発生し、その後のバリアメタ
ルスパッタ時にシリコン基板１１が露出することはな
い。
【００３３】次に図４のように、配線金属またはコンタ
クト埋設金属とシリコン基板の反応を防ぐためのバリア
メタル７１をスパッタで形成する。バリアメタルとして
はＴｉまたはＴｉＮまたはそれらの複合膜を５００〜３
０００Åの厚さで形成する。このとき前述のバリア膜の
ひさしの陰３３部分にはスパッタのバリアメタルは形成
されないがシリコン基板１１は露出しない。
クト埋設金属とシリコン基板の反応を防ぐためのバリア
メタル７１をスパッタで形成する。バリアメタルとして
はＴｉまたはＴｉＮまたはそれらの複合膜を５００〜３
０００Åの厚さで形成する。このとき前述のバリア膜の
ひさしの陰３３部分にはスパッタのバリアメタルは形成
されないがシリコン基板１１は露出しない。
【００３４】次に本発明の実施の形態の動作について図
３（ｂ）を参照して説明する。本発明のコンタクト内部
の形状を模式化したのが図３（ｂ）である。
３（ｂ）を参照して説明する。本発明のコンタクト内部
の形状を模式化したのが図３（ｂ）である。
【００３５】構成の説明で述ベたように本発明の半導体
装置は、コンタクトの深さをＡ、コンタクトの直径を
Ｂ、下敷き酸化膜の厚さをＣ、バリア膜のひさしの突き
出し量をＤとしたとき、 ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） の関係を有している。そのため窒化膜のひさしの陰３３
はコンタクト側壁部にのみ発生し、その後のバリアメタ
ルスパッタ時にシリコン基板１１が露出することはな
い。
装置は、コンタクトの深さをＡ、コンタクトの直径を
Ｂ、下敷き酸化膜の厚さをＣ、バリア膜のひさしの突き
出し量をＤとしたとき、 ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） の関係を有している。そのため窒化膜のひさしの陰３３
はコンタクト側壁部にのみ発生し、その後のバリアメタ
ルスパッタ時にシリコン基板１１が露出することはな
い。
【００３６】次に本発明の実施例について図面を参照し
て説明する。本発明は、図１（ａ）のように半導体素子
が形成されたシリコン基板１１上に応力緩和のために下
敷き酸化膜２１を約１５００Åの厚さで形成しその上に
外部からの水分の進入に対するバリア膜として窒化膜３
０を約２００Åの厚さで形成する。
て説明する。本発明は、図１（ａ）のように半導体素子
が形成されたシリコン基板１１上に応力緩和のために下
敷き酸化膜２１を約１５００Åの厚さで形成しその上に
外部からの水分の進入に対するバリア膜として窒化膜３
０を約２００Åの厚さで形成する。
【００３７】その後下地平坦化のための下地層間膜４１
をＢＰＳＧ膜で約１００００Åの厚さで形成する。
をＢＰＳＧ膜で約１００００Åの厚さで形成する。
【００３８】次に図１（ｂ）のように直径約０．６μｍ
のコンタクト５１の開孔を行い、さらに図２（ａ）のよ
うにシリコン基板１１の保護膜６１を形成したあとにコ
ンタクトのオーミック接合をとるためＮ型拡散層上のコ
ンタクトにはＮ型のドーパントを、Ｐ型拡散層上のコン
タクトにはＰ型のドーパントをそれぞれ高濃度に注入す
る。このとき保護膜６０としてはプラズマＣＶＤ酸化膜
を２５０Åの厚さで形成する。
のコンタクト５１の開孔を行い、さらに図２（ａ）のよ
うにシリコン基板１１の保護膜６１を形成したあとにコ
ンタクトのオーミック接合をとるためＮ型拡散層上のコ
ンタクトにはＮ型のドーパントを、Ｐ型拡散層上のコン
タクトにはＰ型のドーパントをそれぞれ高濃度に注入す
る。このとき保護膜６０としてはプラズマＣＶＤ酸化膜
を２５０Åの厚さで形成する。
【００３９】次に図２（ｂ）のように異方性エッチで保
護膜６１を除去する。
護膜６１を除去する。
【００４０】次に、シリコン上の自然酸化膜を除去しコ
ンタクト抵抗を下げるためにウェット酸化膜エッチを１
３０ＢＨＦで３０秒行ったのが図３（ａ）である。この
とき窒化膜はエッチングされないためコンタクト５１の
内部に窒化膜のひさし３２が形成される。この場合ひさ
しの突き出し量は約３００Å程度となる。
ンタクト抵抗を下げるためにウェット酸化膜エッチを１
３０ＢＨＦで３０秒行ったのが図３（ａ）である。この
とき窒化膜はエッチングされないためコンタクト５１の
内部に窒化膜のひさし３２が形成される。この場合ひさ
しの突き出し量は約３００Å程度となる。
【００４１】このときのコンタクト内部の形状を模式化
したのが図３（ｂ）である。本実施例ではコンタクトの
深さＡ＝１１７００Å、コンタクトの直径Ｂ＝６０００
Å、下敷き酸化膜の厚さＣ＝１５００Å、バリア膜のひ
さしの突き出し量Ｄ＝３００Åとなっており、 ｔａｎ-1（Ｂ／Ａ）＝０．４７３９ ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−Ｃ））＝０．５０９６ となり ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） の関係を満足している。よってバリア膜のひさしの陰３
３はコンタクト側壁部にのみ発生し、その後のバリアメ
タルスパッタ時にシリコン基板１１が露出することはな
い。
したのが図３（ｂ）である。本実施例ではコンタクトの
深さＡ＝１１７００Å、コンタクトの直径Ｂ＝６０００
Å、下敷き酸化膜の厚さＣ＝１５００Å、バリア膜のひ
さしの突き出し量Ｄ＝３００Åとなっており、 ｔａｎ-1（Ｂ／Ａ）＝０．４７３９ ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−Ｃ））＝０．５０９６ となり ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） の関係を満足している。よってバリア膜のひさしの陰３
３はコンタクト側壁部にのみ発生し、その後のバリアメ
タルスパッタ時にシリコン基板１１が露出することはな
い。
【００４２】次に図４のように、配線金属またはコンタ
クト埋設金属とシリコン基板の反応を防ぐためのバリア
メタル７１をスパッタで形成する。バリアメタルとして
はＴｉを約５００Åさらにその上にＴｉＮを約１５００
Åの厚さで形成する。
クト埋設金属とシリコン基板の反応を防ぐためのバリア
メタル７１をスパッタで形成する。バリアメタルとして
はＴｉを約５００Åさらにその上にＴｉＮを約１５００
Åの厚さで形成する。
【００４３】次に本発明の実施例の動作について図３
（ｂ）を参照して説明する。
（ｂ）を参照して説明する。
【００４４】本発明のコンタクト内部の形状を模式化し
たのが図３（ｂ）である。
たのが図３（ｂ）である。
【００４５】上記の実施例ではコンタクトの深さＡ＝１
１７００Å、コンタクトの直径Ｂ＝６０００Å、下敷き
酸化膜の厚さＣ＝１５００Å、バリア膜のひさしの突き
出し量Ｄ＝３００Åとなっており、 ｔａｎ-1（Ｂ／Ａ）＝０．４７３９ ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−Ｃ））＝０．５０９６ となり ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） の関係を満足している。よってバリア膜のひさしの陰３
３はコンタクト側壁部にのみ発生し、その後のバリアメ
タルスパッタ時にシリコン基板１１が露出することはな
い。
１７００Å、コンタクトの直径Ｂ＝６０００Å、下敷き
酸化膜の厚さＣ＝１５００Å、バリア膜のひさしの突き
出し量Ｄ＝３００Åとなっており、 ｔａｎ-1（Ｂ／Ａ）＝０．４７３９ ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−Ｃ））＝０．５０９６ となり ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） の関係を満足している。よってバリア膜のひさしの陰３
３はコンタクト側壁部にのみ発生し、その後のバリアメ
タルスパッタ時にシリコン基板１１が露出することはな
い。
【００４６】
【発明の効果】以上説明したように本発明は、コンタク
トの深さをＡ、コンタクトの直径をＢ、下敷き酸化膜の
厚さをＣ、バリア膜のひさしの突き出し量をＤとしたと
き、 ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） という関係を有しており、バリア膜のひさしの影がコン
タクト底部のシリコン基板上に存在しないため、バリア
膜のひさしの陰によりバリアメタルスパッタ時にコンタ
クト底部のシリコン基板が露出することはなく、よって
信頼性が低下することはないという効果がある。
トの深さをＡ、コンタクトの直径をＢ、下敷き酸化膜の
厚さをＣ、バリア膜のひさしの突き出し量をＤとしたと
き、 ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−
Ｃ）） という関係を有しており、バリア膜のひさしの影がコン
タクト底部のシリコン基板上に存在しないため、バリア
膜のひさしの陰によりバリアメタルスパッタ時にコンタ
クト底部のシリコン基板が露出することはなく、よって
信頼性が低下することはないという効果がある。
【図１】（ａ）〜（ｂ）本発明の実施の形態の製造工程
順の断面図である。
順の断面図である。
【図２】（ａ）〜（ｂ）本発明の実施の形態の製造工程
順の断面図である。
順の断面図である。
【図３】（ａ）本発明の実施の形態の製造工程順の断面
図である。 （ｂ）本発明の構造上の特徴を示した模式図である。
図である。 （ｂ）本発明の構造上の特徴を示した模式図である。
【図４】本発明の実施の形態の製造工程順の断面図であ
る。
る。
【図５】従来の技術の外部からの水分の進入に対するバ
リア膜を形成する場合の種々の構造における問題点を説
明するための断面図である。
リア膜を形成する場合の種々の構造における問題点を説
明するための断面図である。
【図６】（ａ）〜（ｂ）従来の技術の外部からの水分の
進入に対するバリア膜を形成する場合の種々の構造にお
ける問題点を説明するための断面図である。
進入に対するバリア膜を形成する場合の種々の構造にお
ける問題点を説明するための断面図である。
【図７】（ａ）〜（ｂ）従来の実施例の製造工程順の断
面図である。
面図である。
【図８】（ａ）〜（ｂ）従来の実施例の製造工程順の断
面図である。
面図である。
【図９】（ａ）〜（ｂ）従来の実施例の製造工程順の断
面図である。
面図である。
【図１０】従来の実施例の構造上の特徴を示した模式図
である。
である。
【図１１】（ａ）〜（ｂ）従来の実施例における問題点
を示した断面図である。
を示した断面図である。
１１ シリコン基板 １２ フィールド酸化膜 １３ ゲートポリ電極 １４ ＬＤＤ側壁酸化膜 １５ ゲート酸化膜 ２１ 下敷き酸化膜 ３０ バリア膜 ３１ 窒化膜 ３２ ひさし ３３ ひさしの陰 ３４ シリコン基板のやられ ４１ 下地層間膜 ５１ コンタクト ５２ コンタクト埋設金属 ６１ 保護膜 ７１ バリアメタル ８１ 第１層配線 ８２ １−２層間絶縁膜 ８３ 第１スルーホール ９１ 第２層配線 ９２ ２−３層間絶縁膜 ９３ 第２スルーホール １０１ 第３層配線 １０２ ３−４層間絶縁膜 １０３ 第３スルーホール １１１ 第４層配線 １１２ カバー膜
Claims (3)
- 【請求項１】シリコン基板上に下敷き酸化膜を介して形
成された外部からの水分の進入に対するバリア膜と前記
バリア膜上に形成された層間膜を有する半導体装置であ
って、前記下敷き酸化膜の厚さが１０００〜１５０００
オングストロームであり、 前記下敷き酸化膜と前記バリア膜と前記層間膜とを開孔
したコンタクトを有し、前記コンタクトには前記バリア
膜のひさしがあり、前記コンタクト内のシリコン基板上
にスパッター法で形成されたバリアメタルを介して配線
金属またはコンタクト埋設金属を有し、 前記コンタクトの深さをＡ、前記コンタクトの直径を
Ｂ、前記バリア膜と前記シリコン基板との間に形成され
る前記下敷き酸化膜の厚さをＣ、前記シリコン基板上の
自然酸化膜を除去しコンタクト抵抗を下げるために行う
酸化膜ウェットエッチング時に前記コンタクト内部に形
成される前記バリア膜の前記ひさしの突き出し量をＤと
したとき（Ｄ＞０）、 ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−Ｃ）） の関係を有することを特徴とする半導体装置。 - 【請求項２】前記外部からの水分の進入に対するバリア
膜が、窒化膜または前記下敷き酸化膜表面に窒素イオン
注入を行って形成した膜であることを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】シリコン基板上に、下敷き酸化膜を介して
形成された外部からの水分の進入に対するバリア膜と、
層間膜と、コンタクトとを有する半導体装置の製造方法
であって、前記シリコン基板上に、前記下敷き酸化膜と
前記バリア膜と前記層間膜を形成し、前記下敷き酸化膜の厚さが１０００〜１５０００オング
ストロームであり、 前記下敷き酸化膜と前記バリア膜と前記層間膜を開孔
し、前記シリコン基板に到達するコンタクトを形成し、
前記コンタクトにバリアメタルを形成する前に前記シリ
コン基板上の自然酸化膜を除去するウェットエッチング
を行い、このとき前記バリア膜のひさしを形成し、 前記コンタクトの深さをＡ、前記コンタクトの直径を
Ｂ、前記バリア膜と前記シリコン基板との間に形成され
る前記下敷き酸化膜の厚さをＣ、前記シリコン基板上の
自然酸化膜を除去しコンタクト抵抗を下げるために行う
酸化膜ウェットエッチング時に前記コンタクト内部に形
成される前記バリア膜の前記ひさしの突き出し量をＤと
したとき（Ｄ＞０）、 ｔａｎ-1（Ｂ／Ａ）＜ｔａｎ-1（（Ｂ−Ｄ）／（Ａ−Ｃ）） の関係を有し、前記バリア膜のひさしがある状態で前記
コンタクトの内部に前記バリアメタルをスパッター法で
形成して前記コンタクト内のシリコン基板が露出するこ
とがないように前記バリアメタルを形成し、そのあと前
記コンタクト内に配線金属またはコンタクト埋設金属を
形成することを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06988897A JP3288246B2 (ja) | 1997-03-24 | 1997-03-24 | 半導体装置および半導体装置の製造方法 |
| KR1019980007276A KR100304686B1 (ko) | 1997-03-24 | 1998-03-05 | 수분침투를방지하는장벽막을갖는반도체장치 |
| CN98101046A CN1083619C (zh) | 1997-03-24 | 1998-03-20 | 具有防潮隔膜的半导体器件 |
| EP98105244A EP0867936B1 (en) | 1997-03-24 | 1998-03-23 | Semiconductor device having a barrier film for preventing penetration of moisture |
| DE69823909T DE69823909T2 (de) | 1997-03-24 | 1998-03-23 | Halbleiteranordnung mit einer Sperrschicht zum Verhindern von Feuchtigkeitsdurchdringung |
| US09/045,875 US6111320A (en) | 1997-03-24 | 1998-03-23 | Semiconductor device having a barrier film for preventing penetration of moisture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06988897A JP3288246B2 (ja) | 1997-03-24 | 1997-03-24 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270549A JPH10270549A (ja) | 1998-10-09 |
| JP3288246B2 true JP3288246B2 (ja) | 2002-06-04 |
Family
ID=13415730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06988897A Expired - Fee Related JP3288246B2 (ja) | 1997-03-24 | 1997-03-24 | 半導体装置および半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6111320A (ja) |
| EP (1) | EP0867936B1 (ja) |
| JP (1) | JP3288246B2 (ja) |
| KR (1) | KR100304686B1 (ja) |
| CN (1) | CN1083619C (ja) |
| DE (1) | DE69823909T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100631279B1 (ko) * | 2004-12-31 | 2006-10-02 | 동부일렉트로닉스 주식회사 | 고전압용 트랜지스터의 제조 방법 |
| JP2007273756A (ja) * | 2006-03-31 | 2007-10-18 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN102373471B (zh) * | 2010-08-25 | 2014-07-23 | 中国印钞造币总公司 | 纪念币模具表面制备氮化钽涂层的工艺方法 |
| JP6767302B2 (ja) | 2017-04-14 | 2020-10-14 | 東京エレクトロン株式会社 | 成膜方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3675313A (en) * | 1970-10-01 | 1972-07-11 | Westinghouse Electric Corp | Process for producing self aligned gate field effect transistor |
| JPS60202943A (ja) * | 1984-03-28 | 1985-10-14 | Hitachi Ltd | 絶縁膜の形成方法 |
| JP2751181B2 (ja) * | 1988-02-20 | 1998-05-18 | ソニー株式会社 | 半導体装置の製法 |
| JPH03173126A (ja) * | 1989-11-30 | 1991-07-26 | Mitsubishi Electric Corp | 多層膜構造の半導体装置およびその製造方法 |
| JP2561383B2 (ja) * | 1990-11-02 | 1996-12-04 | 山形日本電気株式会社 | 半導体集積回路装置の製造方法 |
| JPH04186657A (ja) * | 1990-11-16 | 1992-07-03 | Sharp Corp | コンタクト配線の作製方法 |
| US5294295A (en) * | 1991-10-31 | 1994-03-15 | Vlsi Technology, Inc. | Method for moisture sealing integrated circuits using silicon nitride spacer protection of oxide passivation edges |
| JP3236399B2 (ja) * | 1993-04-02 | 2001-12-10 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-03-24 JP JP06988897A patent/JP3288246B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-05 KR KR1019980007276A patent/KR100304686B1/ko not_active IP Right Cessation
- 1998-03-20 CN CN98101046A patent/CN1083619C/zh not_active Expired - Fee Related
- 1998-03-23 EP EP98105244A patent/EP0867936B1/en not_active Expired - Lifetime
- 1998-03-23 US US09/045,875 patent/US6111320A/en not_active Expired - Lifetime
- 1998-03-23 DE DE69823909T patent/DE69823909T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0867936A2 (en) | 1998-09-30 |
| CN1194468A (zh) | 1998-09-30 |
| DE69823909D1 (de) | 2004-06-24 |
| CN1083619C (zh) | 2002-04-24 |
| EP0867936B1 (en) | 2004-05-19 |
| KR19980079938A (ko) | 1998-11-25 |
| JPH10270549A (ja) | 1998-10-09 |
| DE69823909T2 (de) | 2005-06-09 |
| US6111320A (en) | 2000-08-29 |
| EP0867936A3 (en) | 2000-06-28 |
| KR100304686B1 (ko) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072221A (en) | Semiconductor device having self-aligned contact plug and metallized gate electrode | |
| KR950011983B1 (ko) | 반도체 장치의 제조방법 | |
| JP3090074B2 (ja) | 半導体装置及びその製造方法 | |
| US6531347B1 (en) | Method of making recessed source drains to reduce fringing capacitance | |
| JPH10135460A (ja) | Ｍｏｓｆｅｔデバイスおよびその製造方法 | |
| US5899741A (en) | Method of manufacturing low resistance and low junction leakage contact | |
| JP4717172B2 (ja) | タングステンビットラインの形成方法 | |
| US6486067B1 (en) | Method for improving the electrical isolation between the contact and gate in a self-aligned contact MOSFET device structure | |
| US6372630B1 (en) | Semiconductor device and fabrication method thereof | |
| JP3367480B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3288246B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6306701B1 (en) | Self-aligned contact process | |
| JP3324648B2 (ja) | 半導体装置の製造方法 | |
| JP3211374B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6011308A (en) | Semiconductor device having a barrier film formed to prevent the entry of moisture and method of manufacturing the same | |
| JP3301994B2 (ja) | 半導体装置の製造方法 | |
| US6489236B1 (en) | Method for manufacturing a semiconductor device having a silicide layer | |
| JP3180783B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| US7572719B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2794594B2 (ja) | 半導体装置の製法 | |
| US6987038B2 (en) | Method for fabricating MOS field effect transistor | |
| JPH0697667B2 (ja) | 半導体装置の製造方法 | |
| JP3482201B2 (ja) | 半導体装置及びその製造方法 | |
| US20040046215A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2910712B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140315 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |