JP2561383B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2561383B2 JP2561383B2 JP2297517A JP29751790A JP2561383B2 JP 2561383 B2 JP2561383 B2 JP 2561383B2 JP 2297517 A JP2297517 A JP 2297517A JP 29751790 A JP29751790 A JP 29751790A JP 2561383 B2 JP2561383 B2 JP 2561383B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact opening
- silicon nitride
- insulating film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に関し、特に
シリコンゲートMOSLSI等における層間絶縁膜へのコンタ
クト開口部の形成方法に関する。
シリコンゲートMOSLSI等における層間絶縁膜へのコンタ
クト開口部の形成方法に関する。
最近の半導体集積回路装置は、高集積化，高速化の要
求に伴ない、その中に含まれる素子の寸法は増々微細化
が進んでいる。そして層間絶縁膜およびコンタクト開口
部形成においてもまた微細かつ信頼性の優れた構造をも
つことが強く望まれている。
求に伴ない、その中に含まれる素子の寸法は増々微細化
が進んでいる。そして層間絶縁膜およびコンタクト開口
部形成においてもまた微細かつ信頼性の優れた構造をも
つことが強く望まれている。
第２図（Ａ）〜（Ｄ）を用いて、従来のEPROM（Erasa
ble Programmable ROM）LSIにおける層間絶縁膜へのコ
ンタクト開口部の形成方法について説明する。
ble Programmable ROM）LSIにおける層間絶縁膜へのコ
ンタクト開口部の形成方法について説明する。
まず、第２図（Ａ）に示すように、Ｐ型シリコン基板
１上に選択酸化法にて、厚いフィールド酸化膜およびト
ランジスタ活性領域にゲート酸化膜２を形成する。ゲー
ト酸化膜２の上にフローティングゲート３となる第１層
めのポリシリコン層を成長させ、次にこの第１層めのポ
リシリコン層を熱酸化して表面に薄い第２ゲート酸化膜
４を形成し、続いてコントロールゲート５となる第２層
めのポリシリコン層を成長したのちパターニングし、所
望の領域にコントロールゲート5,第２ゲート酸化膜４お
よびフローティングゲート３を形成する。
１上に選択酸化法にて、厚いフィールド酸化膜およびト
ランジスタ活性領域にゲート酸化膜２を形成する。ゲー
ト酸化膜２の上にフローティングゲート３となる第１層
めのポリシリコン層を成長させ、次にこの第１層めのポ
リシリコン層を熱酸化して表面に薄い第２ゲート酸化膜
４を形成し、続いてコントロールゲート５となる第２層
めのポリシリコン層を成長したのちパターニングし、所
望の領域にコントロールゲート5,第２ゲート酸化膜４お
よびフローティングゲート３を形成する。
次にコントロールゲート５の表面とコントロールゲー
ト５及びフローティングゲート３の側壁に保護のために
熱酸化による薄いポリシリコンからなる酸化膜６を形成
したのちに、ヒ素をイオン注入してEPROMメモリセル部
のソース・ドレインとなるN+層７を形成する。
ト５及びフローティングゲート３の側壁に保護のために
熱酸化による薄いポリシリコンからなる酸化膜６を形成
したのちに、ヒ素をイオン注入してEPROMメモリセル部
のソース・ドレインとなるN+層７を形成する。
次に全面に層間絶縁膜を成長させるが、EPROMLSIの場
合、ポリシリコンゲート１層のみの電極を持つ通常のシ
リコンゲートMOSLSIに比べ、フローティングゲート3,コ
ントロールゲート５のポリシリコンゲート２層構造を有
するため、より層間絶縁膜を平坦性とコントロールゲー
ト５の端部での被覆性および絶縁耐圧の確保が要求され
る。そごでEPROMLSIの層間絶縁膜の形成は、最初に例え
ばボロン・リンシリケートガラス膜（以下、BPSG膜と呼
ぶ）８を成長し、スチームによる熱処理を行ない表面を
平坦化する。
合、ポリシリコンゲート１層のみの電極を持つ通常のシ
リコンゲートMOSLSIに比べ、フローティングゲート3,コ
ントロールゲート５のポリシリコンゲート２層構造を有
するため、より層間絶縁膜を平坦性とコントロールゲー
ト５の端部での被覆性および絶縁耐圧の確保が要求され
る。そごでEPROMLSIの層間絶縁膜の形成は、最初に例え
ばボロン・リンシリケートガラス膜（以下、BPSG膜と呼
ぶ）８を成長し、スチームによる熱処理を行ない表面を
平坦化する。
次にコントロールゲート５の端部での絶縁耐圧向上お
よびチップ全体の耐湿性向上のため、減圧VCD法でシリ
コン窒化膜９を薄く成長させる。次に再びBPSG膜10を成
長させ、スチームによる熱処理を行ない表面を平坦化
し、結果的にBPSG膜，シリコン窒化膜,BPSG膜の３層構
造の層間絶縁膜を形成している。
よびチップ全体の耐湿性向上のため、減圧VCD法でシリ
コン窒化膜９を薄く成長させる。次に再びBPSG膜10を成
長させ、スチームによる熱処理を行ない表面を平坦化
し、結果的にBPSG膜，シリコン窒化膜,BPSG膜の３層構
造の層間絶縁膜を形成している。
次に、第２図（Ｂ）に示すように、全面にホトレジス
ト11を塗布し、フォトリソグラフィ法にて、所望のコン
タクト開口部12のホトレジスト11を開口する。BPSG膜10
のエッチングはこのホトレジスト11をマスクに、初めフ
ッ化水素酸液等を用いるウェットエッチング法により、
シリコン窒化膜９に達しない程度に行なう。次に異方性
の反応性イオンエッチング法により残りのBPSG膜10,シ
リコン窒化膜９およびBPSG膜８をエッチングする。最後
にエッチングしきれていないゲート酸化膜２をフッ化水
素酸液等を用いるウェットエッチング法によりN+層７の
表面が露出するまでエッチングする。
ト11を塗布し、フォトリソグラフィ法にて、所望のコン
タクト開口部12のホトレジスト11を開口する。BPSG膜10
のエッチングはこのホトレジスト11をマスクに、初めフ
ッ化水素酸液等を用いるウェットエッチング法により、
シリコン窒化膜９に達しない程度に行なう。次に異方性
の反応性イオンエッチング法により残りのBPSG膜10,シ
リコン窒化膜９およびBPSG膜８をエッチングする。最後
にエッチングしきれていないゲート酸化膜２をフッ化水
素酸液等を用いるウェットエッチング法によりN+層７の
表面が露出するまでエッチングする。
次に、第２図（ｃ）に示すように、ホトレジスト11を
除去したのち、コンタクト開口部12における急峻な段差
をなくすため、N2雰囲気中の熱処理によりコンタクト開
口部12のBPSG膜8,10をなだらかに（リフロー）する。上
記N2処理において、露出されたN+層７へのアウトディフ
ューションを防ぐため、まずN+層７表面に薄い（キャッ
プ）酸化膜13を形成してからN2の高温熱処理を行なう。
除去したのち、コンタクト開口部12における急峻な段差
をなくすため、N2雰囲気中の熱処理によりコンタクト開
口部12のBPSG膜8,10をなだらかに（リフロー）する。上
記N2処理において、露出されたN+層７へのアウトディフ
ューションを防ぐため、まずN+層７表面に薄い（キャッ
プ）酸化膜13を形成してからN2の高温熱処理を行なう。
次に、第２図（Ｄ）に示すように、N2層７表面のキャ
ップ酸化膜13をフッ化水素酸液等のウェットエッチング
で除去したのち、全面にAl（アルミ）をスパッタリング
で成長させ、パターニングによりコンタクト開口部間を
接続する所定のアルミ配線14を形成することで素子を完
成させる。
ップ酸化膜13をフッ化水素酸液等のウェットエッチング
で除去したのち、全面にAl（アルミ）をスパッタリング
で成長させ、パターニングによりコンタクト開口部間を
接続する所定のアルミ配線14を形成することで素子を完
成させる。
上述した従来のEPROMLSIの製造方法は、層間絶縁膜が
BPSG膜，シリコン窒化膜およびBPSG膜の３層構造を有し
ているため、コンタクト開口部のエッチングにおいて、
反応性イオンエッチング後のフッ化水素酸液等によるウ
ェットエッチングによりBPSG膜8,10はエッチングされる
が、シリコン窒化膜９はエッチングンされにくいことか
ら、シリコン窒化膜９のひさし15が発生する。その次に
N2雰囲気の熱処理によりコンタクト開口段部をなだらか
にし、キャップ酸化膜を除去したのち、アルミ配線を形
成するが、上記キャップ酸化膜除去工程において再びフ
ッ化水素酸液等によるウェットエッチングを行なうた
め、シリコン窒化膜９のひさし15はさらに突き出ること
になる。
BPSG膜，シリコン窒化膜およびBPSG膜の３層構造を有し
ているため、コンタクト開口部のエッチングにおいて、
反応性イオンエッチング後のフッ化水素酸液等によるウ
ェットエッチングによりBPSG膜8,10はエッチングされる
が、シリコン窒化膜９はエッチングンされにくいことか
ら、シリコン窒化膜９のひさし15が発生する。その次に
N2雰囲気の熱処理によりコンタクト開口段部をなだらか
にし、キャップ酸化膜を除去したのち、アルミ配線を形
成するが、上記キャップ酸化膜除去工程において再びフ
ッ化水素酸液等によるウェットエッチングを行なうた
め、シリコン窒化膜９のひさし15はさらに突き出ること
になる。
こうしたコンタクト開口部12周囲のシリコン窒化膜の
ひさし15はアルミのスパッタリングにおいて、スパッタ
の影となり、ひさしの下にアルミがない領域16ができ
る。アルミのない領域16の存在ははなはだしい場合、N+
層７上に成長したアルミが途中で途切れ、再びシリコン
窒化膜のひさしの上からアルミが成長するといった不具
合いを引き起すため、アルミ配線が断線してしまうとい
う欠点がある。程度の良い場合でもN+層７上のアルミと
シリコン窒化膜のひさし上のアルミがルーズな接続とな
るため、大幅に歩留を低下させたり、信頼性上大きな問
題となるという欠点がある。
ひさし15はアルミのスパッタリングにおいて、スパッタ
の影となり、ひさしの下にアルミがない領域16ができ
る。アルミのない領域16の存在ははなはだしい場合、N+
層７上に成長したアルミが途中で途切れ、再びシリコン
窒化膜のひさしの上からアルミが成長するといった不具
合いを引き起すため、アルミ配線が断線してしまうとい
う欠点がある。程度の良い場合でもN+層７上のアルミと
シリコン窒化膜のひさし上のアルミがルーズな接続とな
るため、大幅に歩留を低下させたり、信頼性上大きな問
題となるという欠点がある。
本発明の半導体集積回路装置の製造方法は、半導体基
板の一主面に複数の活性素子を形成した後、CVD法によ
る絶縁膜とシリコン窒化膜とCVD法による絶縁膜からな
る層間絶縁膜を形成し、この層間絶縁膜をエッチングし
前記半導体基板表面に達するコンタクト開口部を形成
し、上記コンタクト開口部内の基板表面を薄く酸化した
のち、N2雰囲気中の熱処理によりコンタクト開口部の段
部をなだらかにし、次で前記コンタクト開口部周辺のシ
リコン窒化膜をウェットエッチングにより除去し、さら
に前記コンタクト開口部の前記薄い酸化膜を除去したの
ち全面に金属膜を形成するものである。
板の一主面に複数の活性素子を形成した後、CVD法によ
る絶縁膜とシリコン窒化膜とCVD法による絶縁膜からな
る層間絶縁膜を形成し、この層間絶縁膜をエッチングし
前記半導体基板表面に達するコンタクト開口部を形成
し、上記コンタクト開口部内の基板表面を薄く酸化した
のち、N2雰囲気中の熱処理によりコンタクト開口部の段
部をなだらかにし、次で前記コンタクト開口部周辺のシ
リコン窒化膜をウェットエッチングにより除去し、さら
に前記コンタクト開口部の前記薄い酸化膜を除去したの
ち全面に金属膜を形成するものである。
次に、本発明について図面を参照して説明する。
第１図（Ａ）〜（Ｃ）はEPROMLSIにおける本発明の一
実施例を説明するための工程順に示した半導体チップの
断面図である。
実施例を説明するための工程順に示した半導体チップの
断面図である。
まず第１図（Ａ）に示すように、従来と同様の工程に
よりＰ型シリコン基板１上にゲート酸化膜２を形成し、
次にポリシリコンからなるフローティングゲート3,第２
ゲート酸化膜4,コントロールゲート５のパターニングを
行ない、次で酸化膜６を形成したのちヒ素イオン注入に
より、N+層７を形成し、BPSG膜8,シリコン窒化膜9,BPSG
膜10の順に層間絶縁膜を形成する。次に所望のコンタク
ト開口部12を形成するため、フッ化水素酸液を用いるウ
ェットエッチング法、次に異方性の反応性イオンエッチ
ング法さらに再度フッ化水素酸液のウェットエッチング
法により、N+層７の表面が露出するまでエッチングす
る。
よりＰ型シリコン基板１上にゲート酸化膜２を形成し、
次にポリシリコンからなるフローティングゲート3,第２
ゲート酸化膜4,コントロールゲート５のパターニングを
行ない、次で酸化膜６を形成したのちヒ素イオン注入に
より、N+層７を形成し、BPSG膜8,シリコン窒化膜9,BPSG
膜10の順に層間絶縁膜を形成する。次に所望のコンタク
ト開口部12を形成するため、フッ化水素酸液を用いるウ
ェットエッチング法、次に異方性の反応性イオンエッチ
ング法さらに再度フッ化水素酸液のウェットエッチング
法により、N+層７の表面が露出するまでエッチングす
る。
この時既に反応性イオンエッチング後のフッ化水素酸
のウェットエッチングにより、BPSG膜8,10はエッチング
が進み、シリコン窒化膜９はエッチングされにくいこと
から、シリコン窒化膜９のひさし15が発生する。
のウェットエッチングにより、BPSG膜8,10はエッチング
が進み、シリコン窒化膜９はエッチングされにくいこと
から、シリコン窒化膜９のひさし15が発生する。
次に、コンタクト開口後のコンタクト開口部12におけ
る急峻な段差をなくすため、まずN+層７表面に薄い（キ
ャップ）酸化膜13を形成したのち、N2雰囲気中の熱処理
によりコンタクト開口部12のBPSG膜8,9をなだらか（リ
フロー）する。
る急峻な段差をなくすため、まずN+層７表面に薄い（キ
ャップ）酸化膜13を形成したのち、N2雰囲気中の熱処理
によりコンタクト開口部12のBPSG膜8,9をなだらか（リ
フロー）する。
次に第１図（Ｂ）に示すように、シリコン窒化膜９の
ひさし15を除去するため、リン酸等を用いるウェットエ
ッチングを行なう。本ウェットエッチングはN+層７のキ
ャップ酸化膜13を残しつつ、シリコン窒化膜９のひさし
15のみを完全にとり除くことができる。ただし逆にオー
バーエッチングによるシリコン窒化膜のす17の発生を極
力防がなくてはならない。
ひさし15を除去するため、リン酸等を用いるウェットエ
ッチングを行なう。本ウェットエッチングはN+層７のキ
ャップ酸化膜13を残しつつ、シリコン窒化膜９のひさし
15のみを完全にとり除くことができる。ただし逆にオー
バーエッチングによるシリコン窒化膜のす17の発生を極
力防がなくてはならない。
次に第１図（Ｃ）に示すように、N+7層表面のキャッ
プ酸化膜13をフッ化水素酸液等を用いるウェットエッチ
ング法により除去したのち、全面に例えば１％のSiを含
むAlをスパッタリング法で成長させ、パターニングによ
りコンタクト開口部間を接続する所定のアルミ配線14を
形成する。
プ酸化膜13をフッ化水素酸液等を用いるウェットエッチ
ング法により除去したのち、全面に例えば１％のSiを含
むAlをスパッタリング法で成長させ、パターニングによ
りコンタクト開口部間を接続する所定のアルミ配線14を
形成する。
ところで上記N+層７表面のキャップ酸化膜13のエッチ
ングは従来の技術においては、シリコン窒化膜９のひさ
し15をさらに突き出す問題のある工程であったが、本実
施例においては、シリコン窒化膜のすをなくす重要な工
程になっている。
ングは従来の技術においては、シリコン窒化膜９のひさ
し15をさらに突き出す問題のある工程であったが、本実
施例においては、シリコン窒化膜のすをなくす重要な工
程になっている。
また上記シリコン窒化膜９のひさし15の除去をドライ
エッチングで行なう方法も考えられるが、N+層７表面の
キャップ酸化膜13もエッチングされるため、N+層７まで
エッチングする危険があるので好ましくない。
エッチングで行なう方法も考えられるが、N+層７表面の
キャップ酸化膜13もエッチングされるため、N+層７まで
エッチングする危険があるので好ましくない。
尚、上記実施例においてはCVD法による絶縁膜としてB
PSG膜を用いた場合について説明したが、PSG膜であって
もよい。更にEPROMで説明したが、他の半導体集積回路
装置であってもよいことは勿論である。
PSG膜を用いた場合について説明したが、PSG膜であって
もよい。更にEPROMで説明したが、他の半導体集積回路
装置であってもよいことは勿論である。
以上説明したように本発明は、シリコン窒化膜を中間
に有する３層構造の層間絶縁膜へのコンタクト開口部形
成時に発生するシリコン窒化膜のひさしを、リン酸等の
ウェットエッチングにより除去することにより、従来の
技術で発生していた、コンタクト開口部でのアルミ断線
およびルーズコンタクトを防ぐことが可能となり、半導
体集積回路装置の歩留及び信頼性を向上させることがで
きるという効果がある。
に有する３層構造の層間絶縁膜へのコンタクト開口部形
成時に発生するシリコン窒化膜のひさしを、リン酸等の
ウェットエッチングにより除去することにより、従来の
技術で発生していた、コンタクト開口部でのアルミ断線
およびルーズコンタクトを防ぐことが可能となり、半導
体集積回路装置の歩留及び信頼性を向上させることがで
きるという効果がある。
第１図（Ａ）〜（Ｃ）は本発明の一実施例を説明するた
めの半導体チップの断面図、第２図（Ａ）〜（Ｄ）は従
来の製造方法を説明するための半導体チップの断面図で
ある。 １……Ｐ型シリコン基板、２……ゲート酸化膜、３……
フローティングゲート、４……第２ゲート酸化膜、５…
…コントロールゲート、６……酸化膜、７……N+層、8,
10……BPSG膜、９……シリコン窒化膜、11……ホトレジ
スト、12……コンタクト開口部、13……キャップ酸化
膜、14……アルミ配線、15……シリコン窒化膜のひさ
し、16……アルミのない領域、17……シリコン窒化膜の
す。
めの半導体チップの断面図、第２図（Ａ）〜（Ｄ）は従
来の製造方法を説明するための半導体チップの断面図で
ある。 １……Ｐ型シリコン基板、２……ゲート酸化膜、３……
フローティングゲート、４……第２ゲート酸化膜、５…
…コントロールゲート、６……酸化膜、７……N+層、8,
10……BPSG膜、９……シリコン窒化膜、11……ホトレジ
スト、12……コンタクト開口部、13……キャップ酸化
膜、14……アルミ配線、15……シリコン窒化膜のひさ
し、16……アルミのない領域、17……シリコン窒化膜の
す。
Claims (1)
- 【請求項１】半導体基板の一主面に複数の活性素子を形
成した後、CVD法による絶縁膜とシリコン窒化膜とCVD法
による絶縁膜からなる層間絶縁膜を形成し、この層間絶
縁膜をエッチングし前記半導体基板表面に達するコンタ
クト開口部を形成し、上記コンタクト開口部内の基板表
面を薄く酸化したのち、N2雰囲気中の熱処理によりコン
タクト開口部の段部をなだらかにし、次で前記コンタク
ト開口部周辺のシリコン窒化膜をウェットエッチングに
より除去し、さらに前記コンタクト開口部の前記薄い酸
化膜を除去したのち全面に金属膜を形成することを特徴
とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297517A JP2561383B2 (ja) | 1990-11-02 | 1990-11-02 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297517A JP2561383B2 (ja) | 1990-11-02 | 1990-11-02 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170052A JPH04170052A (ja) | 1992-06-17 |
| JP2561383B2 true JP2561383B2 (ja) | 1996-12-04 |
Family
ID=17847546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297517A Expired - Fee Related JP2561383B2 (ja) | 1990-11-02 | 1990-11-02 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561383B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3288246B2 (ja) * | 1997-03-24 | 2002-06-04 | 日本電気株式会社 | 半導体装置および半導体装置の製造方法 |
-
1990
- 1990-11-02 JP JP2297517A patent/JP2561383B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04170052A (ja) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4550185B2 (ja) | Ｄｒａｍ装置の製造方法 | |
| US5861673A (en) | Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations | |
| JP3897934B2 (ja) | 半導体装置のコンタクトホール製造方法 | |
| JP2002280452A (ja) | 効果的に短絡を防止できる集積回路装置およびその製造方法 | |
| US6689664B2 (en) | Transistor fabrication method | |
| KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
| US5985725A (en) | Method for manufacturing dual gate oxide layer | |
| JP2561383B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2000195950A (ja) | 半導体装置及びその製造方法 | |
| JP2910653B2 (ja) | 半導体装置の製造方法 | |
| JP3483090B2 (ja) | 半導体装置の製造方法 | |
| JP3176422B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10214795A (ja) | 半導体装置及びその製造方法 | |
| KR100753121B1 (ko) | 트렌치 게이트를 이용한 트랜지스터 제조방법 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JPH0586653B2 (ja) | ||
| JPH0669152A (ja) | 半導体装置およびその製造方法 | |
| JP3112036B2 (ja) | 半導体装置の製造方法 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| WO1998037583A1 (fr) | Procede pour fabriquer un dispositif a semi-conducteurs | |
| JP2000243835A (ja) | 半導体装置及びその製造方法 | |
| JPH02130834A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02211633A (ja) | 半導体装置及びその製造方法 | |
| JP2001291846A (ja) | 半導体記憶装置及びその製造方法 | |
| KR19990013335A (ko) | 반도체 소자와 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |