JPH04170052A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH04170052A JPH04170052A JP29751790A JP29751790A JPH04170052A JP H04170052 A JPH04170052 A JP H04170052A JP 29751790 A JP29751790 A JP 29751790A JP 29751790 A JP29751790 A JP 29751790A JP H04170052 A JPH04170052 A JP H04170052A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- contact opening
- canopy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000001039 wet etching Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052782 aluminium Inorganic materials 0.000 abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 18
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 15
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法に関し、特にシ
リコンゲートＭＯ３ＬＳＩ等における層間絶縁膜へのコ
ンタクト開口部の形成方法に関する。
リコンゲートＭＯ３ＬＳＩ等における層間絶縁膜へのコ
ンタクト開口部の形成方法に関する。
最近の半導体集積回路装置は、高集積化、高速化の要求
に伴ない、その中に含まれる素子の寸法は増々微細化が
進んでいる。そして層間絶縁膜およびコンタクト開口部
形成においてもまた微細かつ信頼性の優れた構造をもつ
ことが強く望まれている。
に伴ない、その中に含まれる素子の寸法は増々微細化が
進んでいる。そして層間絶縁膜およびコンタクト開口部
形成においてもまた微細かつ信頼性の優れた構造をもつ
ことが強く望まれている。
第２図（Ａ）〜（Ｄ）を用いて２従来のＥＰＲＯＭ （
Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍ＠ａｂｌｅ ＲＯＭ
） Ｌ Ｓ Ｉにおける層間絶縁膜へのコンタクト開口
部の形成方法について説明する。
Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍ＠ａｂｌｅ ＲＯＭ
） Ｌ Ｓ Ｉにおける層間絶縁膜へのコンタクト開口
部の形成方法について説明する。
まず、第２図（Ａ）に示すように、Ｐ型シリコン基板１
上に選択酸化法にて、厚いフィールド酸化膜およびトラ
ンジスタ活性領域にゲート酸化膜２を形成する。ゲート
酸化膜２の上にフローティングゲート３となる第１層め
のポリシリコン層を成長させ、次にこの第１層めのポリ
シリコン層を熱酸化して表面に薄い第２ゲート酸化膜４
を形成し、続いてコントロールゲート５となる第２層め
のポリシリコン層を成長したのちパターニングし、所望
の領域にコントロールゲート５．第２ゲート酸化膜４お
よびフローティングゲート３を形成する。
上に選択酸化法にて、厚いフィールド酸化膜およびトラ
ンジスタ活性領域にゲート酸化膜２を形成する。ゲート
酸化膜２の上にフローティングゲート３となる第１層め
のポリシリコン層を成長させ、次にこの第１層めのポリ
シリコン層を熱酸化して表面に薄い第２ゲート酸化膜４
を形成し、続いてコントロールゲート５となる第２層め
のポリシリコン層を成長したのちパターニングし、所望
の領域にコントロールゲート５．第２ゲート酸化膜４お
よびフローティングゲート３を形成する。
次にコントロールゲート５の表面とコントロールゲート
５及びフローティングゲート３の側壁に保護のための熱
酸化による薄いポリシリコンからなる酸化Ｍ６を形成し
たのちに、ヒ素をイオン注入してＥＰＲＯＭメモリセル
部のソース・ドレインとなるＮ”層７を形成する。
５及びフローティングゲート３の側壁に保護のための熱
酸化による薄いポリシリコンからなる酸化Ｍ６を形成し
たのちに、ヒ素をイオン注入してＥＰＲＯＭメモリセル
部のソース・ドレインとなるＮ”層７を形成する。
次に全面に層間絶縁膜を成長させるが、ＥＰＲＯＭＬＳ
Ｉの場合、ポリシリコンゲート１層のみの電極を持つ
通常のシリコンゲートＭＯ３ＬＳＩに比べ、フローティ
ングゲート３．コントロールゲート５のポリシリコンゲ
ート２層構造を有するため、より層間絶縁膜を平坦性と
コントロールゲート５の端部での被覆性および絶縁耐圧
の確保が要求される。そごでＥＰＲＯＭＬＳ Ｉの層間
絶縁膜の形成は、最初に例えばボロン・リンシリケート
ガラス［（以下、ＢＰＳＧ膜と呼ぶ）８を成長し、スチ
ームによる熱処理を行ない表面を平坦化する。
Ｉの場合、ポリシリコンゲート１層のみの電極を持つ
通常のシリコンゲートＭＯ３ＬＳＩに比べ、フローティ
ングゲート３．コントロールゲート５のポリシリコンゲ
ート２層構造を有するため、より層間絶縁膜を平坦性と
コントロールゲート５の端部での被覆性および絶縁耐圧
の確保が要求される。そごでＥＰＲＯＭＬＳ Ｉの層間
絶縁膜の形成は、最初に例えばボロン・リンシリケート
ガラス［（以下、ＢＰＳＧ膜と呼ぶ）８を成長し、スチ
ームによる熱処理を行ない表面を平坦化する。
次にコントロールゲート５の端部での絶縁耐圧向上およ
びチップ全体の耐湿性向上のため、減圧ＣＶＤ法でシリ
コン窒化膜９を薄く成長させる。
びチップ全体の耐湿性向上のため、減圧ＣＶＤ法でシリ
コン窒化膜９を薄く成長させる。
次に再びＢＰＳＧ膜１０全１０させ、スチームによる熱
処理を行ない表面を平坦化し、結果的にＢＰ Ｓ ＧＪ
ｌｉ、シリコン窒化膜、ＢＰＳＧ膜の３層構造の層間絶
縁膜を形成している。
処理を行ない表面を平坦化し、結果的にＢＰ Ｓ ＧＪ
ｌｉ、シリコン窒化膜、ＢＰＳＧ膜の３層構造の層間絶
縁膜を形成している。
次に、第２図（Ｂ）に示すように、全面にホトレジスト
１１を塗布し、フォトリングラフィ法にて、所望のコン
タクト開口部１２のホトレジスト１１を開口する。ＢＰ
ＳＧ膜１０全１０チングはこのホトレジスト１１をマス
クに、初めフッ化水素酸液等を用いるウェットエツチン
グ法により、シリコン窒化ｐＡ９に達しない程度に行な
う。次に異方性の反応性イオンエツチング法により残り
のＢＰＳＧ膜１０全１０コン窒化膜９およびＢＰＳＧ膜
８をエツチングする。最後にエツチングしきれていない
ゲート酸化膜２をフッ化水素酸液等を用いるウェットエ
ツチング法によりＮ＋層７の表面が露出するまでエツチ
ングする。
１１を塗布し、フォトリングラフィ法にて、所望のコン
タクト開口部１２のホトレジスト１１を開口する。ＢＰ
ＳＧ膜１０全１０チングはこのホトレジスト１１をマス
クに、初めフッ化水素酸液等を用いるウェットエツチン
グ法により、シリコン窒化ｐＡ９に達しない程度に行な
う。次に異方性の反応性イオンエツチング法により残り
のＢＰＳＧ膜１０全１０コン窒化膜９およびＢＰＳＧ膜
８をエツチングする。最後にエツチングしきれていない
ゲート酸化膜２をフッ化水素酸液等を用いるウェットエ
ツチング法によりＮ＋層７の表面が露出するまでエツチ
ングする。
次に、第２図（ｃ）に示すように、ホトレジスト１１を
除去したのち、コンタクト開口部１２における急峻な段
差をなくすため、Ｎ２雰囲気中の熱処理によりコンタク
ト開口部１２のＢＰＳＧ膜８．１０をなだらかに（リフ
ロー）する。上記Ｎ２処理において、露出されたＮ＋層
７へのアウトデイフュージョンを防ぐため、まずＮ”層
７表面に薄い（キャップ）酸化膜１３を形成してからＮ
２の高温熱処理を行なう。
除去したのち、コンタクト開口部１２における急峻な段
差をなくすため、Ｎ２雰囲気中の熱処理によりコンタク
ト開口部１２のＢＰＳＧ膜８．１０をなだらかに（リフ
ロー）する。上記Ｎ２処理において、露出されたＮ＋層
７へのアウトデイフュージョンを防ぐため、まずＮ”層
７表面に薄い（キャップ）酸化膜１３を形成してからＮ
２の高温熱処理を行なう。
次に、第２図（Ｄ）に示すように、Ｎ＋Ｎ７表面のキャ
ップ酸化膜１３をフッ化水素酸液等のウェットエツチン
グで除去したのち、全面にＡｆｆｌ（アルミ）をスパッ
タリングで成長させ、パターニングによりコンタクト開
口部間を接続する所定のアルミ配線１４を形成すること
で素子を完成させる。
ップ酸化膜１３をフッ化水素酸液等のウェットエツチン
グで除去したのち、全面にＡｆｆｌ（アルミ）をスパッ
タリングで成長させ、パターニングによりコンタクト開
口部間を接続する所定のアルミ配線１４を形成すること
で素子を完成させる。
上述した従来のＥＰＲＯＭＬＳ’Ｉの製造方法は、層間
絶縁膜がＢＰＳＧ膜、シリコン窒化膜およびＢＰＳＧ膜
の３層構造を有しているため、コンタクト開口部のエツ
チングにおいて、反応性イオンエツチング後のフッ化水
素酸液等によるウェットエツチングによりＢＰＳＧ膜８
．１０はエツチングされるが、シリコン窒化膜９はエッ
チングンされにくいことから、シリコン窒化膜９のひさ
し１５が発生する。その次にＮ２雰囲気の熱処理により
コンタクト開口段部をなだらかにし、キャップ酸化膜を
除去したのち、アルミ配線を形成するが、上記キャップ
酸化膜除去工程において再びフッ化水素酸液等によるウ
ェットエツチングを行なうため、シリコン窒化膜９のひ
さし１５はさらに突き出ることになる。
絶縁膜がＢＰＳＧ膜、シリコン窒化膜およびＢＰＳＧ膜
の３層構造を有しているため、コンタクト開口部のエツ
チングにおいて、反応性イオンエツチング後のフッ化水
素酸液等によるウェットエツチングによりＢＰＳＧ膜８
．１０はエツチングされるが、シリコン窒化膜９はエッ
チングンされにくいことから、シリコン窒化膜９のひさ
し１５が発生する。その次にＮ２雰囲気の熱処理により
コンタクト開口段部をなだらかにし、キャップ酸化膜を
除去したのち、アルミ配線を形成するが、上記キャップ
酸化膜除去工程において再びフッ化水素酸液等によるウ
ェットエツチングを行なうため、シリコン窒化膜９のひ
さし１５はさらに突き出ることになる。
こうしたコンタクト開口部１２周囲のシリコン窒化膜の
ひさし１５はアルミのスパッタリングにおいて、スパッ
タの影となり、ひさしの下にアルミがない領域１６がで
きる。アルミのない領域１６の存在ははなはだしい場合
、Ｎ＋層７上に成長したアルミが途中で途切れ、再びシ
リコン窒化膜のひさしの上からアルミが成長するといっ
た不具合いを引き起すなめ、アルミ配線が断線してしま
うという欠点がある。程度の良い場合でもＮ＋層７上の
アルミとシリコン窒化膜のひさし上のアルミがルーズな
接続となるため、大幅に歩留を低下させたり、信頼性上
大きな問題となるという欠点がある。
ひさし１５はアルミのスパッタリングにおいて、スパッ
タの影となり、ひさしの下にアルミがない領域１６がで
きる。アルミのない領域１６の存在ははなはだしい場合
、Ｎ＋層７上に成長したアルミが途中で途切れ、再びシ
リコン窒化膜のひさしの上からアルミが成長するといっ
た不具合いを引き起すなめ、アルミ配線が断線してしま
うという欠点がある。程度の良い場合でもＮ＋層７上の
アルミとシリコン窒化膜のひさし上のアルミがルーズな
接続となるため、大幅に歩留を低下させたり、信頼性上
大きな問題となるという欠点がある。
本発明の半導体集積回路装置の製造方法は、半導体基板
の一主面に複数の活性素子を形成した後、ＣＶＤ法によ
る絶縁膜とシリコン窒化膜とＣＶＤ法による絶縁膜から
なる層間絶縁膜を形成し、この層間絶縁膜をエツチング
し前記半導体基板表面に達するコンタクト開口部を形成
し、上記コンタクト開口部内の基板表面を薄く酸化した
のち、Ｎ２雰囲気中の熱処理によりコンタクト開口部の
段部をなだらかにし、次で前記コンタクト開口部周辺の
シリコン窒化膜をウェットエツチングにより除去し、さ
らに前記コンタクト開口部の前記薄い酸化膜を除去した
のち全面に金属膜を形成するものである。
の一主面に複数の活性素子を形成した後、ＣＶＤ法によ
る絶縁膜とシリコン窒化膜とＣＶＤ法による絶縁膜から
なる層間絶縁膜を形成し、この層間絶縁膜をエツチング
し前記半導体基板表面に達するコンタクト開口部を形成
し、上記コンタクト開口部内の基板表面を薄く酸化した
のち、Ｎ２雰囲気中の熱処理によりコンタクト開口部の
段部をなだらかにし、次で前記コンタクト開口部周辺の
シリコン窒化膜をウェットエツチングにより除去し、さ
らに前記コンタクト開口部の前記薄い酸化膜を除去した
のち全面に金属膜を形成するものである。
次に、本発明について図面を参照して説明する。
第１図（Ａ）〜（Ｃ）はＥＰＲＯＭＬＳＩにおける本発
明の一実施例を説明するための工程順に示した半導体チ
ップの断面図である。
明の一実施例を説明するための工程順に示した半導体チ
ップの断面図である。
まず第１図（Ａ）に示すように、従来と同様の工程によ
りＰ型シリコン基板１上にゲート酸化膜２を形成し、次
にポリシリコンからなるフローティングゲート３．第２
ゲート酸化膜４．コントロールゲート５のパターニング
を行ない、次で酸化膜６を形成したのちヒ素イオン注入
により、Ｎ＋層７を形成し、ＢＰＳＧ膜８．シリコン窒
化膜９、ＢＰＳＧ膜１０の順に層間絶縁膜を形成する９
次に所望のコンタクト開口部１２を形成するため、フッ
化水素酸液を用いるウェットエツチング法、次に異方性
の反応性イオンエツチング法さらに再度フッ化水素酸液
のウェットエツチング法により、Ｎ＋層７の表面が露出
するまでエツチングする。
りＰ型シリコン基板１上にゲート酸化膜２を形成し、次
にポリシリコンからなるフローティングゲート３．第２
ゲート酸化膜４．コントロールゲート５のパターニング
を行ない、次で酸化膜６を形成したのちヒ素イオン注入
により、Ｎ＋層７を形成し、ＢＰＳＧ膜８．シリコン窒
化膜９、ＢＰＳＧ膜１０の順に層間絶縁膜を形成する９
次に所望のコンタクト開口部１２を形成するため、フッ
化水素酸液を用いるウェットエツチング法、次に異方性
の反応性イオンエツチング法さらに再度フッ化水素酸液
のウェットエツチング法により、Ｎ＋層７の表面が露出
するまでエツチングする。
この時既に反応性イオンエツチング後のフッ化水素酸の
ウェットエツチングにより、Ｂ Ｐ Ｓ 、Ｇ膜８．１
０はエツチングが進み、シリコン窒化膜９はエツチング
されにくいことから、シリコン窒化膜９のひさし１５が
発生する。
ウェットエツチングにより、Ｂ Ｐ Ｓ 、Ｇ膜８．１
０はエツチングが進み、シリコン窒化膜９はエツチング
されにくいことから、シリコン窒化膜９のひさし１５が
発生する。
次に、コンタクト開口後のコンタクト開口部１２におけ
る急峻な段差をなくすため、まずＮ１層７表面に薄い（
キャップ）酸化膜１３を形成したのち、Ｎ２雰囲気中の
熱処理によりコンタクト開口部１２のＢＰＳＧ膜８，９
をなだらか（リフロー）する。
る急峻な段差をなくすため、まずＮ１層７表面に薄い（
キャップ）酸化膜１３を形成したのち、Ｎ２雰囲気中の
熱処理によりコンタクト開口部１２のＢＰＳＧ膜８，９
をなだらか（リフロー）する。
次に第１図（Ｂ）に示すように、シリコン窒化膜９のひ
さし１５を除去するため、リン酸等を用いるウェットエ
ツチングを行なう。本ウェットエツチングはＮ＋層７の
キャップ酸化膜１３を残しつつ、シリコン窒化Ｍ９のひ
さし１５のみを完全にとり除くことができる。ただし逆
にオーバーエツチングによるシリコン窒化膜のす１７の
発生を極力防がなくてはならない。
さし１５を除去するため、リン酸等を用いるウェットエ
ツチングを行なう。本ウェットエツチングはＮ＋層７の
キャップ酸化膜１３を残しつつ、シリコン窒化Ｍ９のひ
さし１５のみを完全にとり除くことができる。ただし逆
にオーバーエツチングによるシリコン窒化膜のす１７の
発生を極力防がなくてはならない。
次に第１図（Ｃ）に示すように、Ｎ＋層層表表面キャッ
プ酸化膜１３をフッ化水素酸液等を用いるウェットエツ
チング法により除去したのち、全面に例えば１％のＳｉ
を含むＡ（をスパッタリング法で成長させ、パターニン
グによりコンタクト開口部間を接続する所定のアルミ配
線１４を形成する。
プ酸化膜１３をフッ化水素酸液等を用いるウェットエツ
チング法により除去したのち、全面に例えば１％のＳｉ
を含むＡ（をスパッタリング法で成長させ、パターニン
グによりコンタクト開口部間を接続する所定のアルミ配
線１４を形成する。
ところで上記Ｎ＋層層表表面キャップ酸化膜１３のエツ
チングは従来の技術においては、シリコン窒化膜９のひ
さし１５をさらに突き出す同類のある工程であったが、
本実施例においては、シリコン窒化膜のすをなくす重要
な工程になっている。
チングは従来の技術においては、シリコン窒化膜９のひ
さし１５をさらに突き出す同類のある工程であったが、
本実施例においては、シリコン窒化膜のすをなくす重要
な工程になっている。
また上記シリコン窒化膜９のひさし１５の除去をドライ
エツチングで行なう方法も考えられるが、Ｎ＋層層表表
面キャップ酸化膜１３もエツチングされるなめ、Ｎ＋層
７までエツチングする危険があるので好ましくない。
エツチングで行なう方法も考えられるが、Ｎ＋層層表表
面キャップ酸化膜１３もエツチングされるなめ、Ｎ＋層
７までエツチングする危険があるので好ましくない。
尚、上記実施例においてはＣＶＤ法による絶縁膜として
ＢＰＳＧ膜を用いた場合について説明したが、ＰＳＧＭ
であってもよい、更にＥＰＲＯＭで説明したが、他の半
導体集積回路装置であってもよいことは勿論である。
ＢＰＳＧ膜を用いた場合について説明したが、ＰＳＧＭ
であってもよい、更にＥＰＲＯＭで説明したが、他の半
導体集積回路装置であってもよいことは勿論である。
以上説明したように本発明は、シリコン窒化膜を中間に
有する３層構造の層間絶縁膜へのコンタクト開口部形成
時に発生するシリコン窒化膜のひさしを、リン酸等のウ
ェットエツチングにより除去することにより、従来の技
術で発生していた、コンタクト開口部でのアルミ断縁お
よびルーズコンタクトを防ぐことが可能となり、半導体
集積回路装置の歩留及び信頼性を向上させることができ
るという効果がある。
有する３層構造の層間絶縁膜へのコンタクト開口部形成
時に発生するシリコン窒化膜のひさしを、リン酸等のウ
ェットエツチングにより除去することにより、従来の技
術で発生していた、コンタクト開口部でのアルミ断縁お
よびルーズコンタクトを防ぐことが可能となり、半導体
集積回路装置の歩留及び信頼性を向上させることができ
るという効果がある。
第１図（Ａ）〜（Ｃ）は本発明の一実施例を説明するた
めの半導体チップの断面図、第２図＜Ａ）〜（Ｄ）は従
来の製造方法を説明するための半導体チップの断面図で
ある。 １・・・Ｐ型シリコン基板、２・・・ゲート酸化膜、３
・・・フローティングゲート、４・・・第２ゲート酸化
膜、５・・・コントロールゲート、６・・・酸化膜、７
・・・Ｎ＋層、８，１０・・・ＢＰＳＧ膜、９・・・シ
リコン窒化膜、１１・・・ホトレジスト、１２・・・コ
ンタクト開口部、１３・・・キャップ酸化膜、１４・・
・アルミ配線、１５・・・シリコン窒化膜のひさし、１
６・・・アルミのない領域、１７・・・シリコン窒化膜
のす。
めの半導体チップの断面図、第２図＜Ａ）〜（Ｄ）は従
来の製造方法を説明するための半導体チップの断面図で
ある。 １・・・Ｐ型シリコン基板、２・・・ゲート酸化膜、３
・・・フローティングゲート、４・・・第２ゲート酸化
膜、５・・・コントロールゲート、６・・・酸化膜、７
・・・Ｎ＋層、８，１０・・・ＢＰＳＧ膜、９・・・シ
リコン窒化膜、１１・・・ホトレジスト、１２・・・コ
ンタクト開口部、１３・・・キャップ酸化膜、１４・・
・アルミ配線、１５・・・シリコン窒化膜のひさし、１
６・・・アルミのない領域、１７・・・シリコン窒化膜
のす。
Claims (1)
- 半導体基板の一主面に複数の活性素子を形成した後、
ＣＶＤ法による絶縁膜とシリコン窒化膜とＣＶＤ法によ
る絶縁膜からなる層間絶縁膜を形成し、この層間絶縁膜
をエッチングし前記半導体基板表面に達するコンタクト
開口部を形成し、上記コンタクト開口部内の基板表面を
薄く酸化したのち、Ｎ＿２雰囲気中の熱処理によりコン
タクト開口部の段部をなだらかにし、次で前記コンタク
ト開口部周辺のシリコン窒化膜をウェットエッチングに
より除去し、さらに前記コンタクト開口部の前記薄い酸
化膜を除去したのち全面に金属膜を形成することを特徴
とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297517A JP2561383B2 (ja) | 1990-11-02 | 1990-11-02 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297517A JP2561383B2 (ja) | 1990-11-02 | 1990-11-02 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170052A true JPH04170052A (ja) | 1992-06-17 |
| JP2561383B2 JP2561383B2 (ja) | 1996-12-04 |
Family
ID=17847546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297517A Expired - Fee Related JP2561383B2 (ja) | 1990-11-02 | 1990-11-02 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561383B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111320A (en) * | 1997-03-24 | 2000-08-29 | Nec Corporation | Semiconductor device having a barrier film for preventing penetration of moisture |
-
1990
- 1990-11-02 JP JP2297517A patent/JP2561383B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111320A (en) * | 1997-03-24 | 2000-08-29 | Nec Corporation | Semiconductor device having a barrier film for preventing penetration of moisture |
| KR100304686B1 (ko) * | 1997-03-24 | 2001-11-02 | 가네꼬 히사시 | 수분침투를방지하는장벽막을갖는반도체장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2561383B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033962A (en) | Method of fabricating sidewall spacers for a self-aligned contact hole | |
| US5641710A (en) | Post tungsten etch back anneal, to improve aluminum step coverage | |
| US6114235A (en) | Multipurpose cap layer dielectric | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| US6689664B2 (en) | Transistor fabrication method | |
| US5985725A (en) | Method for manufacturing dual gate oxide layer | |
| US20020014677A1 (en) | Semiconductor device having trench isolation layer and method for manufacturing the same | |
| US6194294B1 (en) | Method of forming gate electrode in semiconductor device | |
| JPH10233392A (ja) | 半導体装置の製造方法 | |
| JP3127893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4391354B2 (ja) | 側壁方式を用いたフラッシュメモリの形成方法 | |
| JPH04170052A (ja) | 半導体集積回路装置の製造方法 | |
| US5858860A (en) | Methods of fabricating field isolated semiconductor devices including step reducing regions | |
| US6344415B1 (en) | Method for forming a shallow trench isolation structure | |
| JPH10214795A (ja) | 半導体装置及びその製造方法 | |
| US6225230B1 (en) | Method of manufacturing semiconductor device | |
| JP4170612B2 (ja) | 半導体装置およびその製造方法 | |
| US5691250A (en) | Method of forming a metal contact to a novel polysilicon contact extension | |
| KR20000003486A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100355654B1 (ko) | 반도체소자의제조방법 | |
| KR100265839B1 (ko) | 반도체 소자의 금속배선 형 성방법 | |
| KR20030002870A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| JPH0669152A (ja) | 半導体装置およびその製造方法 | |
| JPH02130834A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001291846A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |