JPH0669152A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0669152A JPH0669152A JP22108292A JP22108292A JPH0669152A JP H0669152 A JPH0669152 A JP H0669152A JP 22108292 A JP22108292 A JP 22108292A JP 22108292 A JP22108292 A JP 22108292A JP H0669152 A JPH0669152 A JP H0669152A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- contact hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホールに側壁膜を設けることによ
り、コンタクトホールの側面形状を損なうことを防止す
る。 【構成】 Ｎチャンネル型ＭＯＳトランジスタのゲート
電極７と配線層１２を絶縁する第一の層間絶縁膜８およ
び第二の層間絶縁膜９をエッチング除去して形成された
コンタクトホール１０の側面には側壁膜１４が形成され
ている。この側壁膜１４は、コンタクトホール１０に対
して実施される所定のエッチング処理において、コンタ
クトホール側面形状の劣化を防止して配線層１２の段切
れを防ぐ機能を果している。
り、コンタクトホールの側面形状を損なうことを防止す
る。 【構成】 Ｎチャンネル型ＭＯＳトランジスタのゲート
電極７と配線層１２を絶縁する第一の層間絶縁膜８およ
び第二の層間絶縁膜９をエッチング除去して形成された
コンタクトホール１０の側面には側壁膜１４が形成され
ている。この側壁膜１４は、コンタクトホール１０に対
して実施される所定のエッチング処理において、コンタ
クトホール側面形状の劣化を防止して配線層１２の段切
れを防ぐ機能を果している。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクトホールの形
状を改善して、微細化に有利で、配線の信頼性を向上さ
せた半導体装置およびその製造方法に関するものであ
る。
状を改善して、微細化に有利で、配線の信頼性を向上さ
せた半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】図３は種々の半導体装置に広く利用され
ている典型的なＮチャンネル形のＭＯＳトランジスタの
構造を示す。以下、図３を参照して従来の半導体装置の
構成、および、動作について説明する。１はｐ形半導体
基板、２は素子分離領域、３はチャンネル領域、４はソ
ース領域、５はドレイン領域、６はゲート絶縁膜、７は
ゲート電極、８は第一の層間絶縁膜、９は第二の層間絶
縁膜、１０はコンタクトホール、１１は拡散層、１２は
配線層、１３は保護膜である。
ている典型的なＮチャンネル形のＭＯＳトランジスタの
構造を示す。以下、図３を参照して従来の半導体装置の
構成、および、動作について説明する。１はｐ形半導体
基板、２は素子分離領域、３はチャンネル領域、４はソ
ース領域、５はドレイン領域、６はゲート絶縁膜、７は
ゲート電極、８は第一の層間絶縁膜、９は第二の層間絶
縁膜、１０はコンタクトホール、１１は拡散層、１２は
配線層、１３は保護膜である。
【０００３】半導体基板１上には、ＭＯＳトランジスタ
を形成する所定領域を区分する素子分離領域２が形成さ
れている。その所定領域における半導体基板１の表面近
傍には、所定のしきい電圧を実現できるようにチャンネ
ル領域３が形成されている。ｎ形の導電性をもつソース
領域４とドレイン領域５とが相互に分離され、かつ、チ
ャンネル領域３に接合して形成されている。チャンネル
領域３上には少なくともゲート絶縁膜６を介してゲート
電極７が形成されている。ゲート電極７上には第一の層
間絶縁膜８と第二の層間絶縁膜９とが順次形成されてい
る。これは、ゲート電極７と配線層１２とを絶縁する機
能を果たす。第一の層間絶縁膜８は、例えばボロンフォ
スフォシリケートガラス（ＢＰＳＧ）膜やフォスフォシ
リケートガラス（ＰＳＧ）膜などを用いる。第二の層間
絶縁膜９は、例えばノンドープトシリケートガラス膜を
用いる。コンタクトホール１０はゲート絶縁膜６と第一
の層間絶縁膜８と第二の層間絶縁膜９とをソース領域４
およびドレイン領域５上でエッチング除去して形成され
ている。配線層１２はアルミニウム等の導電性材料で形
成され、コンタクトホール１０を介してソース領域４お
よびドレイン領域５に所定の電圧を印加する機能をも
つ。配線層１２は、コンタクトホール１０内に形成さ
れ、その底部でソース領域４およびドレイン領域５の表
面近傍に形成されたＮ+形の拡散層１１とコンタクトし
ている。拡散層１１は配線層１２とソース領域４および
ドレイン領域５との間の仕事関数差を緩和してオーミッ
クな電気的接合をもたせるために必要である。拡散層１
１は、コンタクトホール１０を形成した後、コンタクト
ホール１０底部および側面を含む第二の層間絶縁膜９表
面にリンガラス（Ｐ2Ｏ5）膜を成長させ、このリンガラ
ス膜からリンを固相拡散させることにより形成される。
このリンガラス膜は拡散層１１の形成後に例えば緩衝フ
ッ酸によるウエットエッチングによって除去される。こ
のような熱処理の際にＢＰＳＧ膜やＰＳＧ膜が最上面に
露出していると、膜中に含有されるボロンやリンが膜表
面に拡散して雰囲気と反応を起こし、粒径が１μｍにも
達する異物を多発することが知られている。このような
異物は上層に形成される配線層の段切れの原因となった
り、あるいは固体撮像装置の場合には光電変換部の感度
ムラの原因となるなどの問題を生じる。この現象を防止
するためＮＳＧ膜等の緻密な膜によって第二の層間絶縁
膜９を設けて、第一の層間絶縁膜８中のリンまたはボロ
ンが熱処理雰囲気中に拡散するとを防止している。
を形成する所定領域を区分する素子分離領域２が形成さ
れている。その所定領域における半導体基板１の表面近
傍には、所定のしきい電圧を実現できるようにチャンネ
ル領域３が形成されている。ｎ形の導電性をもつソース
領域４とドレイン領域５とが相互に分離され、かつ、チ
ャンネル領域３に接合して形成されている。チャンネル
領域３上には少なくともゲート絶縁膜６を介してゲート
電極７が形成されている。ゲート電極７上には第一の層
間絶縁膜８と第二の層間絶縁膜９とが順次形成されてい
る。これは、ゲート電極７と配線層１２とを絶縁する機
能を果たす。第一の層間絶縁膜８は、例えばボロンフォ
スフォシリケートガラス（ＢＰＳＧ）膜やフォスフォシ
リケートガラス（ＰＳＧ）膜などを用いる。第二の層間
絶縁膜９は、例えばノンドープトシリケートガラス膜を
用いる。コンタクトホール１０はゲート絶縁膜６と第一
の層間絶縁膜８と第二の層間絶縁膜９とをソース領域４
およびドレイン領域５上でエッチング除去して形成され
ている。配線層１２はアルミニウム等の導電性材料で形
成され、コンタクトホール１０を介してソース領域４お
よびドレイン領域５に所定の電圧を印加する機能をも
つ。配線層１２は、コンタクトホール１０内に形成さ
れ、その底部でソース領域４およびドレイン領域５の表
面近傍に形成されたＮ+形の拡散層１１とコンタクトし
ている。拡散層１１は配線層１２とソース領域４および
ドレイン領域５との間の仕事関数差を緩和してオーミッ
クな電気的接合をもたせるために必要である。拡散層１
１は、コンタクトホール１０を形成した後、コンタクト
ホール１０底部および側面を含む第二の層間絶縁膜９表
面にリンガラス（Ｐ2Ｏ5）膜を成長させ、このリンガラ
ス膜からリンを固相拡散させることにより形成される。
このリンガラス膜は拡散層１１の形成後に例えば緩衝フ
ッ酸によるウエットエッチングによって除去される。こ
のような熱処理の際にＢＰＳＧ膜やＰＳＧ膜が最上面に
露出していると、膜中に含有されるボロンやリンが膜表
面に拡散して雰囲気と反応を起こし、粒径が１μｍにも
達する異物を多発することが知られている。このような
異物は上層に形成される配線層の段切れの原因となった
り、あるいは固体撮像装置の場合には光電変換部の感度
ムラの原因となるなどの問題を生じる。この現象を防止
するためＮＳＧ膜等の緻密な膜によって第二の層間絶縁
膜９を設けて、第一の層間絶縁膜８中のリンまたはボロ
ンが熱処理雰囲気中に拡散するとを防止している。
【０００４】このように構成されたＮチャンネル形のＭ
ＯＳトランジスタでは、ゲート電極７に印加された電圧
と所定のしきい電圧との大小関係によって、ＭＯＳトラ
ンジスタの動作のオン状態、オフ状態が決定される。
ＯＳトランジスタでは、ゲート電極７に印加された電圧
と所定のしきい電圧との大小関係によって、ＭＯＳトラ
ンジスタの動作のオン状態、オフ状態が決定される。
【０００５】
【発明が解決しようとする課題】ところが、従来の半導
体装置の構成では、コンタクトホール１０形成後にエッ
チング処理が実施された場合、コンタクトホール１０の
径が拡大して微細化が困難になったり、側面の形状が損
なわれたりするという問題があった。上記従来例のＮチ
ャンネル形のＭＯＳトランジスタの場合には、コンタク
トホール１０にウエットエッチングを施した場合、第一
の層間絶縁膜８を形成するＰＳＧ膜もしくはＢＰＳＧ膜
のエッチレートが、第二の層間絶縁膜９を形成するノン
ドープトフォスフォシリケートガラス膜に対するエッチ
レートよりも大きい。このためコンタクトホール１０側
面で第一の層間絶縁膜８よりも第二の層間絶縁膜９が突
き出して、いわゆるオーバーハング形状を形成する。特
に、リンガラス除去を目的とする緩衝フッ酸のウエット
エッチングにおいては、コンタクトホール１０側面を形
成しているＢＰＳＧ膜もしくはＰＳＧ膜の表面にも高濃
度のリン拡散層が形成されるため、横方向に約２５００
Å程度の深さまで迅速にエッチングが進行する。ＮＳＧ
膜にはこのような高濃度のリン拡散層は形成されないた
め、オーバーハング形状の形成が助長される。このよう
なオーバーハング形状を有するコンタクトホールでは、
配線層１２が断線しやすいので半導体装置の安定な動作
が保証されない。一方、このようなオーバーハング形状
を解消する方法としてリンガラス除去を目的とする緩衝
フッ酸のウエットエッチングの時間を延長している。こ
れによって、リンガラス除去と同時に第二の層間絶縁膜
９も完全に除去してしまう。しかし、この場合、エッチ
ングと同時にコンタクトホール１０の径が著しく拡大
し、半導体装置の微細化に著しく不利となる。また、ウ
エットエッチングは一般にエッチレートのばらつきが大
きく、第一の層間絶縁膜８の最終的な仕上がり膜厚にば
らつきを生じて層間絶縁耐圧の分布を大きくしてしまう
という欠点がある。
体装置の構成では、コンタクトホール１０形成後にエッ
チング処理が実施された場合、コンタクトホール１０の
径が拡大して微細化が困難になったり、側面の形状が損
なわれたりするという問題があった。上記従来例のＮチ
ャンネル形のＭＯＳトランジスタの場合には、コンタク
トホール１０にウエットエッチングを施した場合、第一
の層間絶縁膜８を形成するＰＳＧ膜もしくはＢＰＳＧ膜
のエッチレートが、第二の層間絶縁膜９を形成するノン
ドープトフォスフォシリケートガラス膜に対するエッチ
レートよりも大きい。このためコンタクトホール１０側
面で第一の層間絶縁膜８よりも第二の層間絶縁膜９が突
き出して、いわゆるオーバーハング形状を形成する。特
に、リンガラス除去を目的とする緩衝フッ酸のウエット
エッチングにおいては、コンタクトホール１０側面を形
成しているＢＰＳＧ膜もしくはＰＳＧ膜の表面にも高濃
度のリン拡散層が形成されるため、横方向に約２５００
Å程度の深さまで迅速にエッチングが進行する。ＮＳＧ
膜にはこのような高濃度のリン拡散層は形成されないた
め、オーバーハング形状の形成が助長される。このよう
なオーバーハング形状を有するコンタクトホールでは、
配線層１２が断線しやすいので半導体装置の安定な動作
が保証されない。一方、このようなオーバーハング形状
を解消する方法としてリンガラス除去を目的とする緩衝
フッ酸のウエットエッチングの時間を延長している。こ
れによって、リンガラス除去と同時に第二の層間絶縁膜
９も完全に除去してしまう。しかし、この場合、エッチ
ングと同時にコンタクトホール１０の径が著しく拡大
し、半導体装置の微細化に著しく不利となる。また、ウ
エットエッチングは一般にエッチレートのばらつきが大
きく、第一の層間絶縁膜８の最終的な仕上がり膜厚にば
らつきを生じて層間絶縁耐圧の分布を大きくしてしまう
という欠点がある。
【０００６】
【課題を解決するための手段】このような問題点を解決
する方法として本発明における半導体装置は、半導体基
板と、前記半導体基板上に形成された導電層と、前記半
導体基板上面および前記導電層上面を被覆する第一の層
間絶縁膜と、前記第一の層間絶縁膜上面を被覆する第二
の層間絶縁膜と、前記第一の層間絶縁膜および前記第二
の層間絶縁膜を所定領域をエッチング除去して形成して
コンタクトホールと、前記コンタクトホールの側面を被
覆する側壁膜と、前記第一の層間絶縁膜と前記コンタク
トホールとの上部に形成された配線層とを有する。
する方法として本発明における半導体装置は、半導体基
板と、前記半導体基板上に形成された導電層と、前記半
導体基板上面および前記導電層上面を被覆する第一の層
間絶縁膜と、前記第一の層間絶縁膜上面を被覆する第二
の層間絶縁膜と、前記第一の層間絶縁膜および前記第二
の層間絶縁膜を所定領域をエッチング除去して形成して
コンタクトホールと、前記コンタクトホールの側面を被
覆する側壁膜と、前記第一の層間絶縁膜と前記コンタク
トホールとの上部に形成された配線層とを有する。
【０００７】このような問題点を解決する方法として、
本発明における半導体装置の製造方法は、半導体基板に
第一の導電性の不純物拡散層を形成する工程と、前記半
導体基板に第二の導電性の不純物拡散層を形成する工程
と、前記半導体基板上に第一の導電層を形成する工程
と、前記半導体基板と前記第一の導電層との上面を被覆
する第一の層間絶縁膜を形成する工程と、前記第一の層
間絶縁膜上に第二の層間絶縁膜を形成する工程と、前記
第一の層間絶縁膜および前記第二の層間絶縁膜の所定領
域をエッチング除去してコンタクトホールを形成する工
程と、前記コンタクトホールの側面を被覆する側壁膜を
形成する工程と、前記第一の層間絶縁膜と前記コンタク
トホールとの上部に配線層を形成する工程を有する。
本発明における半導体装置の製造方法は、半導体基板に
第一の導電性の不純物拡散層を形成する工程と、前記半
導体基板に第二の導電性の不純物拡散層を形成する工程
と、前記半導体基板上に第一の導電層を形成する工程
と、前記半導体基板と前記第一の導電層との上面を被覆
する第一の層間絶縁膜を形成する工程と、前記第一の層
間絶縁膜上に第二の層間絶縁膜を形成する工程と、前記
第一の層間絶縁膜および前記第二の層間絶縁膜の所定領
域をエッチング除去してコンタクトホールを形成する工
程と、前記コンタクトホールの側面を被覆する側壁膜を
形成する工程と、前記第一の層間絶縁膜と前記コンタク
トホールとの上部に配線層を形成する工程を有する。
【０００８】
【作用】上記の半導体装置の構造および製造方法によれ
ば、コンタクトホールに実施される所定のエッチングに
おいて前記側壁膜はほとんどエッチングされることがな
い。このため、コンタクトホールの径は拡大しない。ま
た、コンタクトホールの形状を損なうことがない。さら
に、配線層の段切れを防止して、微細化に有利な動作が
安定した半導体装置を供給することができる。
ば、コンタクトホールに実施される所定のエッチングに
おいて前記側壁膜はほとんどエッチングされることがな
い。このため、コンタクトホールの径は拡大しない。ま
た、コンタクトホールの形状を損なうことがない。さら
に、配線層の段切れを防止して、微細化に有利な動作が
安定した半導体装置を供給することができる。
【０００９】
【実施例】図１は本発明の半導体装置の一実施例である
Ｎチャンネル型のＭＯＳトランジスタの構造を示す。図
において、１はｐ形半導体基板、２は素子分離領域、３
はチャンネル領域、４はソース領域、５はドレイン領
域、６はゲート絶縁膜、７はゲート電極、８は第一の層
間絶縁膜、９は第二の層間絶縁膜、１０はコンタクトホ
ール、１４は側壁膜、１１は拡散層、１２は配線層、１
３は保護膜である。
Ｎチャンネル型のＭＯＳトランジスタの構造を示す。図
において、１はｐ形半導体基板、２は素子分離領域、３
はチャンネル領域、４はソース領域、５はドレイン領
域、６はゲート絶縁膜、７はゲート電極、８は第一の層
間絶縁膜、９は第二の層間絶縁膜、１０はコンタクトホ
ール、１４は側壁膜、１１は拡散層、１２は配線層、１
３は保護膜である。
【００１０】ｐ形半導体基板１上には、ＭＯＳトランジ
スタを形成する所定領域を区分する素子分離領域２が形
成されている。その所定領域におけるｐ形半導体基板１
の表面近傍には、所定のしきい電圧を実現できるように
チャンネル領域３が形成されている。これによってｎ形
の導電性をもつソース領域４とドレイン領域５とが相互
に分離され、かつ、チャンネル領域３に接合して形成さ
れている。チャンネル領域３上にはゲート絶縁膜６を介
してゲート電極７が形成されている。ゲート電極７上に
は第一の層間絶縁膜８と第二の層間絶縁膜９とが順次形
成されている。これによってゲート電極７と配線層１２
とを絶縁する機能を果たす。第一の層間絶縁膜８は、例
えばボロンフォスフォシリケートガラス（ＢＰＳＧ）膜
やフォスフォシリケートガラス（ＰＳＧ）膜などで５０
００Åの膜厚に堆積した後、９００℃以上の熱処理によ
って最上面が平坦化された形状を有して形成される。第
二の層間絶縁膜９は、例えばノンドープトシリケートガ
ラス膜を２０００Åの膜厚に堆積して形成される。コン
タクトホール１０はゲート絶縁膜６と第一の層間絶縁膜
８と第二の層間絶縁膜９とをソース領域４およびドレイ
ン領域５上でエッチング除去して形成されている。配線
層１２はアルミニウム等の導電性材料で形成され、コン
タクトホール１０を介してソース領域４およびドレイン
領域５に所定の電圧を印加する機能をもつ。配線層１２
は、コンタクトホール１０内に形成されている。配線層
１２は、ソース領域４およびドレイン領域５の表面近傍
に形成されたＮ+形の拡散層１１とコンタクトしてい
る。拡散層１１は配線層１２とソース領域４およびドレ
イン領域５とがオーミックな電気的接合を有するために
形成されている。
スタを形成する所定領域を区分する素子分離領域２が形
成されている。その所定領域におけるｐ形半導体基板１
の表面近傍には、所定のしきい電圧を実現できるように
チャンネル領域３が形成されている。これによってｎ形
の導電性をもつソース領域４とドレイン領域５とが相互
に分離され、かつ、チャンネル領域３に接合して形成さ
れている。チャンネル領域３上にはゲート絶縁膜６を介
してゲート電極７が形成されている。ゲート電極７上に
は第一の層間絶縁膜８と第二の層間絶縁膜９とが順次形
成されている。これによってゲート電極７と配線層１２
とを絶縁する機能を果たす。第一の層間絶縁膜８は、例
えばボロンフォスフォシリケートガラス（ＢＰＳＧ）膜
やフォスフォシリケートガラス（ＰＳＧ）膜などで５０
００Åの膜厚に堆積した後、９００℃以上の熱処理によ
って最上面が平坦化された形状を有して形成される。第
二の層間絶縁膜９は、例えばノンドープトシリケートガ
ラス膜を２０００Åの膜厚に堆積して形成される。コン
タクトホール１０はゲート絶縁膜６と第一の層間絶縁膜
８と第二の層間絶縁膜９とをソース領域４およびドレイ
ン領域５上でエッチング除去して形成されている。配線
層１２はアルミニウム等の導電性材料で形成され、コン
タクトホール１０を介してソース領域４およびドレイン
領域５に所定の電圧を印加する機能をもつ。配線層１２
は、コンタクトホール１０内に形成されている。配線層
１２は、ソース領域４およびドレイン領域５の表面近傍
に形成されたＮ+形の拡散層１１とコンタクトしてい
る。拡散層１１は配線層１２とソース領域４およびドレ
イン領域５とがオーミックな電気的接合を有するために
形成されている。
【００１１】拡散層１１はコンタクトホール１０と側壁
膜１４を形成した後、例えばＰＯＣｌ3やＰＨ3等のリン
を組成中に含むガス雰囲気下で９００℃の熱処理を施し
てコンタクトホール１０底部および側面を含む第二の層
間絶縁膜９表面にリンガラス（Ｐ2Ｏ5）膜を成長させ、
このリンガラス膜からリンを固相拡散させることにより
形成される。このリンガラス膜は拡散層１１形成の後
に、例えば緩衝フッ酸によるウエットエッチングにより
除去される。第二の層間絶縁膜９は、拡散層１１を形成
する熱処理の際に第一の層間絶縁膜８中のリンまたはボ
ロンが外方拡散し、雰囲気中に存在するリンと反応して
粒状異物を生じることを防止する機能を果たす。このた
め、緻密な膜質を有することが望ましい。側壁膜１４
は、コンタクトホール１０の側面を被覆する形状を有し
て形成される。側壁膜１４は、拡散層１１を形成する熱
処理の際に第一の層間絶縁膜８および第二の層間絶縁膜
９に対するリンが拡散することを防止し、かつ、所定の
エッチングを施した際でもコンタクトホール１０の側面
がエッチングされるのを防止する。従って、側壁膜１４
は前記所定のエッチングに対して充分にエッチレートが
小さい材料で形成されることが望ましい。側壁膜１４
は、例えばシリコン窒化膜によって２００Åの膜厚で形
成される。この場合、側壁膜１４は、例えば緩衝フッ酸
１０：１液による６０秒間のエッチング処理に対しても
ほとんど膜厚の減少がなく、コンタクトホール１０の形
状を損なうことがない。なお、側壁膜１４を形成するシ
リコン窒化膜の膜厚は２００Åに限定されるものでな
く、これ以外の膜厚でも同様の効果を得ることができ
る。本発明におけるＮチャンネル形のＭＯＳトランジス
タにおいては、ゲート電極７に印加された電圧と前記所
定のしきい電圧との大小関係によって、ＭＯＳトランジ
スタのオン状態、オフ状態が決定される。
膜１４を形成した後、例えばＰＯＣｌ3やＰＨ3等のリン
を組成中に含むガス雰囲気下で９００℃の熱処理を施し
てコンタクトホール１０底部および側面を含む第二の層
間絶縁膜９表面にリンガラス（Ｐ2Ｏ5）膜を成長させ、
このリンガラス膜からリンを固相拡散させることにより
形成される。このリンガラス膜は拡散層１１形成の後
に、例えば緩衝フッ酸によるウエットエッチングにより
除去される。第二の層間絶縁膜９は、拡散層１１を形成
する熱処理の際に第一の層間絶縁膜８中のリンまたはボ
ロンが外方拡散し、雰囲気中に存在するリンと反応して
粒状異物を生じることを防止する機能を果たす。このた
め、緻密な膜質を有することが望ましい。側壁膜１４
は、コンタクトホール１０の側面を被覆する形状を有し
て形成される。側壁膜１４は、拡散層１１を形成する熱
処理の際に第一の層間絶縁膜８および第二の層間絶縁膜
９に対するリンが拡散することを防止し、かつ、所定の
エッチングを施した際でもコンタクトホール１０の側面
がエッチングされるのを防止する。従って、側壁膜１４
は前記所定のエッチングに対して充分にエッチレートが
小さい材料で形成されることが望ましい。側壁膜１４
は、例えばシリコン窒化膜によって２００Åの膜厚で形
成される。この場合、側壁膜１４は、例えば緩衝フッ酸
１０：１液による６０秒間のエッチング処理に対しても
ほとんど膜厚の減少がなく、コンタクトホール１０の形
状を損なうことがない。なお、側壁膜１４を形成するシ
リコン窒化膜の膜厚は２００Åに限定されるものでな
く、これ以外の膜厚でも同様の効果を得ることができ
る。本発明におけるＮチャンネル形のＭＯＳトランジス
タにおいては、ゲート電極７に印加された電圧と前記所
定のしきい電圧との大小関係によって、ＭＯＳトランジ
スタのオン状態、オフ状態が決定される。
【００１２】本発明における半導体装置の構成によれ
ば、拡散層１１を形成する熱処理の際には、コンタクト
ホール１０の側面は側壁膜１４によって被覆されている
ので、第一の層間絶縁膜８および第二の層間絶縁膜９に
高リン濃度領域が形成されない。また、コンタクトホー
ル１０形成後に施される所定のエッチング、例えばリン
ガラス膜除去ウエットエッチング等において、測壁膜１
４がほとんどエッチングされないので、コンタクトホー
ル１０側面の形状を損なうことがない。このため配線層
１２の断切れの原因となる逆テーパーを形成することが
ない。また、コンタクトホール１０の径がエッチングに
よって拡大してしまうことがないので、半導体装置を微
細化することができる。
ば、拡散層１１を形成する熱処理の際には、コンタクト
ホール１０の側面は側壁膜１４によって被覆されている
ので、第一の層間絶縁膜８および第二の層間絶縁膜９に
高リン濃度領域が形成されない。また、コンタクトホー
ル１０形成後に施される所定のエッチング、例えばリン
ガラス膜除去ウエットエッチング等において、測壁膜１
４がほとんどエッチングされないので、コンタクトホー
ル１０側面の形状を損なうことがない。このため配線層
１２の断切れの原因となる逆テーパーを形成することが
ない。また、コンタクトホール１０の径がエッチングに
よって拡大してしまうことがないので、半導体装置を微
細化することができる。
【００１３】次に、本発明の半導体装置の製造方法につ
いてＮチャンネル形のＭＯＳトランジスタの場合につい
て、図２を参照しながら説明する。
いてＮチャンネル形のＭＯＳトランジスタの場合につい
て、図２を参照しながら説明する。
【００１４】まず、ｐ形半導体基板１上に、局所酸化法
等の方法を用いて、ＭＯＳトランジスタを形成する所定
の領域を区分する素子分離領域２を形成する。次に、所
定のしきい電圧を実現するためチャンネル領域３をイオ
ン注入によって形成し、ｎ形の導電性をもつソース領域
４とドレイン領域５とをリンまたは砒素のイオン注入に
よって形成する。次に、熱酸化等の方法によってゲート
絶縁膜６を形成した後、リンをドーピングしたポリシリ
コン膜をプラズマエッチング等の方法によりパターンニ
ングしてゲート電極７をチャンネル領域３上に形成する
（図２（ａ））。
等の方法を用いて、ＭＯＳトランジスタを形成する所定
の領域を区分する素子分離領域２を形成する。次に、所
定のしきい電圧を実現するためチャンネル領域３をイオ
ン注入によって形成し、ｎ形の導電性をもつソース領域
４とドレイン領域５とをリンまたは砒素のイオン注入に
よって形成する。次に、熱酸化等の方法によってゲート
絶縁膜６を形成した後、リンをドーピングしたポリシリ
コン膜をプラズマエッチング等の方法によりパターンニ
ングしてゲート電極７をチャンネル領域３上に形成する
（図２（ａ））。
【００１５】次に、常圧ＣＶＤ法によってＢＰＳＧ膜を
５０００Åの厚さで堆積した後、例えば９００℃の熱処
理を実施して最上面の平坦化処理を行い、第一の層間絶
縁膜８とする。さらに、常圧ＣＶＤ法によってＮＳＧ膜
を２０００Åの厚さで堆積して、第二の層間絶縁膜９と
する。この後、異方性のプラズマエッチングによりコン
タクトホール１０を所定の位置に開口する（図２
（ｂ））。
５０００Åの厚さで堆積した後、例えば９００℃の熱処
理を実施して最上面の平坦化処理を行い、第一の層間絶
縁膜８とする。さらに、常圧ＣＶＤ法によってＮＳＧ膜
を２０００Åの厚さで堆積して、第二の層間絶縁膜９と
する。この後、異方性のプラズマエッチングによりコン
タクトホール１０を所定の位置に開口する（図２
（ｂ））。
【００１６】さらに、コンタクトホール１０の側面に対
しても充分な膜厚で成膜できるように段差被覆性の良好
な堆積方法を用いて、例えば減圧ＣＶＤ法によりシリコ
ン窒化膜１５を２００Åの膜厚に堆積する（図２
（ｃ））。
しても充分な膜厚で成膜できるように段差被覆性の良好
な堆積方法を用いて、例えば減圧ＣＶＤ法によりシリコ
ン窒化膜１５を２００Åの膜厚に堆積する（図２
（ｃ））。
【００１７】次に、コンタクトホール１０側面だけにシ
リコン窒化膜１５が残るように、異方性のプラズマエッ
チングを実施する。この工程を一般にエッチバックと呼
ぶ。このときエッチング時間を適当に設定して、第二の
層間絶縁膜９上面およびコンタクトホール１０底部のシ
リコン窒化膜１４は除去する。この際、コンタクトホー
ル１０の側面ではシリコン窒化膜１５の膜厚がほとんど
減少しないようにしてある。このプラズマエッチング
は、例えばＣＨＦ3ガスとＯ2の混合ガスを用いることで
実現できる。コンタクトホール１０の側面に残ったシリ
コン窒化膜１５が側壁膜１４となる。この状態で、ＰＯ
Ｃｌ3やＰＨ3等のリンを組成中に含むガス雰囲気中で９
００℃の熱処理を行ないコンタクトホール１０の側面お
よび底面と第二の層間膜９上面にリンガラス（Ｐ2Ｏ5）
膜（図示せず）を形成しつつ、拡散層１１を形成する。
拡散層１１を形成した後、緩衝フッ酸等によりリンガラ
ス膜をエッチング除去する（図２（ｄ））。
リコン窒化膜１５が残るように、異方性のプラズマエッ
チングを実施する。この工程を一般にエッチバックと呼
ぶ。このときエッチング時間を適当に設定して、第二の
層間絶縁膜９上面およびコンタクトホール１０底部のシ
リコン窒化膜１４は除去する。この際、コンタクトホー
ル１０の側面ではシリコン窒化膜１５の膜厚がほとんど
減少しないようにしてある。このプラズマエッチング
は、例えばＣＨＦ3ガスとＯ2の混合ガスを用いることで
実現できる。コンタクトホール１０の側面に残ったシリ
コン窒化膜１５が側壁膜１４となる。この状態で、ＰＯ
Ｃｌ3やＰＨ3等のリンを組成中に含むガス雰囲気中で９
００℃の熱処理を行ないコンタクトホール１０の側面お
よび底面と第二の層間膜９上面にリンガラス（Ｐ2Ｏ5）
膜（図示せず）を形成しつつ、拡散層１１を形成する。
拡散層１１を形成した後、緩衝フッ酸等によりリンガラ
ス膜をエッチング除去する（図２（ｄ））。
【００１８】次に、例えばスパッタリング法によって成
長させたアルミニウム膜をプラズマエッチングして配線
層１２を形成し、プラズマＣＶＤ法によってシリコン酸
化膜を成長させ保護膜１３とする。以上の方法で本発明
に置ける半導体装置は完成する（図２（ｅ））。
長させたアルミニウム膜をプラズマエッチングして配線
層１２を形成し、プラズマＣＶＤ法によってシリコン酸
化膜を成長させ保護膜１３とする。以上の方法で本発明
に置ける半導体装置は完成する（図２（ｅ））。
【００１９】なお、実施例においては第一の層間絶縁膜
８として最上面が平坦化されたＢＰＳＧ膜、もしくは、
ＰＳＧ膜を用い、さらに第二の層間絶縁膜９としてノン
ドープトシリケートガラス膜を用いたが、この組合せに
限定されるものではない。コンタクトホールに実施され
るエッチングにおける第一の層間絶縁膜８のエッチング
レートが第二の層間絶縁膜９のエッチングレートよりも
大きい組合せであれば、コンタクトホール１０のオーバ
ーハング形状を防止できる。
８として最上面が平坦化されたＢＰＳＧ膜、もしくは、
ＰＳＧ膜を用い、さらに第二の層間絶縁膜９としてノン
ドープトシリケートガラス膜を用いたが、この組合せに
限定されるものではない。コンタクトホールに実施され
るエッチングにおける第一の層間絶縁膜８のエッチング
レートが第二の層間絶縁膜９のエッチングレートよりも
大きい組合せであれば、コンタクトホール１０のオーバ
ーハング形状を防止できる。
【００２０】また、本実施例においては、層間絶縁膜が
第一の層間絶縁膜８および第二の層間絶縁膜９の二層構
造から形成されているが、必ずしも二層構造に限定され
るものではなく、例えば、三層以上の積層膜からなる層
間絶縁膜において、上層膜を構成する膜が下層を形成す
る膜に比べて所定のエッチングにおけるエッチングレー
トが遅い場合には全く同様の効果を得ることができる。
また、層間絶縁膜が単層の膜から構成される場合でも、
コンタクトホールの径が所定のエッチングによって拡大
することはない。
第一の層間絶縁膜８および第二の層間絶縁膜９の二層構
造から形成されているが、必ずしも二層構造に限定され
るものではなく、例えば、三層以上の積層膜からなる層
間絶縁膜において、上層膜を構成する膜が下層を形成す
る膜に比べて所定のエッチングにおけるエッチングレー
トが遅い場合には全く同様の効果を得ることができる。
また、層間絶縁膜が単層の膜から構成される場合でも、
コンタクトホールの径が所定のエッチングによって拡大
することはない。
【００２１】なお、コンタクトホール１０に実施される
所定のエッチングに対する側壁膜１４のエッチレートが
充分に小さくない材料を用いた場合には、側壁膜１４の
膜厚を増大することで同様の効果を得ることができる。
例えば側壁膜１４として減圧ＣＶＤ法によるシリコン酸
化膜等を用いてもよい。
所定のエッチングに対する側壁膜１４のエッチレートが
充分に小さくない材料を用いた場合には、側壁膜１４の
膜厚を増大することで同様の効果を得ることができる。
例えば側壁膜１４として減圧ＣＶＤ法によるシリコン酸
化膜等を用いてもよい。
【００２２】なお、本実施例においては側壁膜１４とし
てシリコン窒化膜を用いたが、これに限定されるもので
はない。たとえば、ポリシリコン膜のような半導体膜を
用いて側壁膜１４を形成してもよい。また、タングステ
ン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）等の高
融点金属膜、もしくは、これらの高融点金属によるシリ
サイド膜を用いて側壁膜１４を形成してもよい。
てシリコン窒化膜を用いたが、これに限定されるもので
はない。たとえば、ポリシリコン膜のような半導体膜を
用いて側壁膜１４を形成してもよい。また、タングステ
ン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）等の高
融点金属膜、もしくは、これらの高融点金属によるシリ
サイド膜を用いて側壁膜１４を形成してもよい。
【００２３】
【発明の効果】本発明における半導体装置の構造および
製造方法によれば、コンタクトホール側面に側壁膜を形
成することにより、コンタクトホールに実施される所定
のエッチングにおいてコンタクトホールの形状を損なう
ことを防止することができるので、配線層の段切れを防
止して動作が安定し、微細加工に有利な半導体装置を供
給することができる。
製造方法によれば、コンタクトホール側面に側壁膜を形
成することにより、コンタクトホールに実施される所定
のエッチングにおいてコンタクトホールの形状を損なう
ことを防止することができるので、配線層の段切れを防
止して動作が安定し、微細加工に有利な半導体装置を供
給することができる。
【図１】本発明の半導体装置の一実施例の断面図
【図２】本発明の半導体装置の製造方法の一実施例の工
程断面図
程断面図
【図３】従来の半導体装置の断面図
１ ｐ形半導体基板 ２ 素子分離領域 ３ チャンネル領域 ４ ソース領域 ５ ドレイン領域 ６ ゲート絶縁膜 ７ ゲート電極 ８ 第一の層間絶縁膜 ９ 第二の層間絶縁膜 １０ コンタクトホール １１ 拡散層 １２ 配線層 １３ 保護膜 １４ 側壁膜 １５ シリコン窒化膜
Claims (4)
- 【請求項１】半導体基板と、前記半導体基板上に形成さ
れた導電層と、前記半導体基板上面および前記導電層上
面を被覆する第一の層間絶縁膜と、前記第一の層間絶縁
膜上面を被覆する第二の層間絶縁膜と、前記第一の層間
絶縁膜および前記第二の層間絶縁膜を所定領域をエッチ
ング除去して形成してコンタクトホールと、前記コンタ
クトホールの側面を被覆する側壁膜と、前記第一の層間
絶縁膜と前記コンタクトホールとの上部に形成された配
線層とを有することを特徴とする半導体装置。 - 【請求項２】前記エッチングにおいて、前記第一の層間
絶縁膜のエッチレートが前記第二の層間絶縁膜のエッチ
レートよりも大きいことを特徴とする請求項１記載の半
導体装置。 - 【請求項３】前記コンタクトホールに対して実施される
所定のエッチングにおける前記側壁膜のエッチングレー
トが充分に小さいことを特徴とする請求項２記載の半導
体装置。 - 【請求項４】半導体基板に第一の導電性の不純物拡散層
を形成する工程と、前記半導体基板に第二の導電性の不
純物拡散層を形成する工程と、前記半導体基板上に第一
の導電層を形成する工程と、前記半導体基板と前記第一
の導電層との上面を被覆する第一の層間絶縁膜を形成す
る工程と、前記第一の層間絶縁膜上に第二の層間絶縁膜
を形成する工程と、前記第一の層間絶縁膜および前記第
二の層間絶縁膜の所定領域をエッチング除去してコンタ
クトホールを形成する工程と、前記コンタクトホールの
側面を被覆する側壁膜を形成する工程と、前記第一の層
間絶縁膜と前記コンタクトホールとの上部に配線層を形
成する工程を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22108292A JPH0669152A (ja) | 1992-08-20 | 1992-08-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22108292A JPH0669152A (ja) | 1992-08-20 | 1992-08-20 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669152A true JPH0669152A (ja) | 1994-03-11 |
Family
ID=16761210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22108292A Pending JPH0669152A (ja) | 1992-08-20 | 1992-08-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669152A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104138A (ja) * | 1996-06-14 | 1998-01-06 | Nec Corp | 半導体装置およびその製造方法 |
| JP2004349676A (ja) * | 2003-05-21 | 2004-12-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2007287921A (ja) * | 2006-04-17 | 2007-11-01 | Toyota Motor Corp | 半導体装置およびその製造方法 |
-
1992
- 1992-08-20 JP JP22108292A patent/JPH0669152A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104138A (ja) * | 1996-06-14 | 1998-01-06 | Nec Corp | 半導体装置およびその製造方法 |
| US6011308A (en) * | 1996-06-14 | 2000-01-04 | Nec Corporation | Semiconductor device having a barrier film formed to prevent the entry of moisture and method of manufacturing the same |
| JP2004349676A (ja) * | 2003-05-21 | 2004-12-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2007287921A (ja) * | 2006-04-17 | 2007-11-01 | Toyota Motor Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4757028A (en) | Process for preparing a silicon carbide device | |
| US6872627B2 (en) | Selective formation of metal gate for dual gate oxide application | |
| US20020008261A1 (en) | Transistor, semiconductor device and manufacturing method of semiconductor device | |
| US5130267A (en) | Split metal plate capacitor and method for making the same | |
| US6093590A (en) | Method of fabricating transistor having a metal gate and a gate dielectric layer with a high dielectric constant | |
| US6297109B1 (en) | Method to form shallow junction transistors while eliminating shorts due to junction spiking | |
| JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
| US5346587A (en) | Planarization of a gate electrode for improved gate patterning over non-planar active area isolation | |
| US5482869A (en) | Gettering of unwanted metal impurity introduced into semiconductor substrate during trench formation | |
| JP2001358214A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6239010B1 (en) | Method for manually manufacturing capacitor | |
| KR100521707B1 (ko) | 금속 게이트 상보성 금속 산화물 반도체 및 그 제조 방법 | |
| US7176096B1 (en) | Transistor gate and local interconnect | |
| US6294449B1 (en) | Self-aligned contact for closely spaced transistors | |
| US20050045968A1 (en) | Semiconductor device with borderless contact structure and method of manufacturing the same | |
| JPH0669152A (ja) | 半導体装置およびその製造方法 | |
| US5895236A (en) | Semiconductor device fabricating method having a gettering step | |
| JPH06168955A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| KR100307537B1 (ko) | 반도체소자의 게이트 형성방법 | |
| JP3778065B2 (ja) | 半導体装置の製造方法 | |
| JPH06196498A (ja) | 半導体装置およびその製造方法 | |
| US6303497B1 (en) | Method of fabricating a contact window | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JP2561383B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2001102570A (ja) | 半導体トランジスタ及びその製造方法 |