JPH104138A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH104138A JPH104138A JP8153793A JP15379396A JPH104138A JP H104138 A JPH104138 A JP H104138A JP 8153793 A JP8153793 A JP 8153793A JP 15379396 A JP15379396 A JP 15379396A JP H104138 A JPH104138 A JP H104138A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- oxide film
- silicon substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 コンタクトホールにおけるエッチング時に、
エッチングのし過ぎによってコンタクトホールの側壁に
バリア膜によるひさしが生じることを防止する。 【解決手段】 コンタクトホール５の側壁に、この側壁
がエッチングされることを防止するための保護膜６を形
成する。
エッチングのし過ぎによってコンタクトホールの側壁に
バリア膜によるひさしが生じることを防止する。 【解決手段】 コンタクトホール５の側壁に、この側壁
がエッチングされることを防止するための保護膜６を形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、外部からの水分の
進入を防止するためのバリア膜を形成した半導体装置お
よびその製造方法に関し、特にエッチング後にコンタク
トホールの側壁にバリア膜によるひさしが発生すること
を防止する半導体装置およびその製造方法に関するもの
である。
進入を防止するためのバリア膜を形成した半導体装置お
よびその製造方法に関し、特にエッチング後にコンタク
トホールの側壁にバリア膜によるひさしが発生すること
を防止する半導体装置およびその製造方法に関するもの
である。
【０００２】
【従来の技術】従来、微細ＭＯＳ形トランジスタの製造
時には、２次的スロートラップ（以下、スロートラップ
という。M.Noyori,et al:Secondary slow trapping - A
new moisture induced instability phenomenon in sc
aled CMOS devices, 20th Ann.Proc. International Re
liability Physics Symposium, pp.113-121(1982)を参
照）という現象が生じることがある。このスロートラッ
プとは、層間絶縁膜中に含有している水分によってトラ
ンジスタにおけるＶｔ等の特性が経時変化を起こす現象
のことである。そこで、従来、水分に対してバリア性の
良い膜（例えば、窒化膜など）をシリコン基板上に形成
し、水分の侵入を防ぐことによってスロートラップの発
生を抑制していた。
時には、２次的スロートラップ（以下、スロートラップ
という。M.Noyori,et al:Secondary slow trapping - A
new moisture induced instability phenomenon in sc
aled CMOS devices, 20th Ann.Proc. International Re
liability Physics Symposium, pp.113-121(1982)を参
照）という現象が生じることがある。このスロートラッ
プとは、層間絶縁膜中に含有している水分によってトラ
ンジスタにおけるＶｔ等の特性が経時変化を起こす現象
のことである。そこで、従来、水分に対してバリア性の
良い膜（例えば、窒化膜など）をシリコン基板上に形成
し、水分の侵入を防ぐことによってスロートラップの発
生を抑制していた。
【０００３】ところで、このバリア膜を形成する位置に
はいくつかの制限がある。以下、この制限について図面
を用いて説明する。図３（ａ）は配線工程終了後にバリ
ア膜（窒化膜３）を半導体装置の表面に形成した場合の
断面図である。同図において、シリコン基板１上にはゲ
ートポリシリコン９とＬＤＤ側壁酸化膜９ｂとフィール
ド酸化膜１０とが形成されている。そして、第１層配線
３２と第２層配線４２と第３層配線５２と第４層配線６
２とによる４層構造が形成されている。これら各層の配
線はコンタクトホール２１、第１スルーホール３１、第
２スルーホール４１、第３スルーホール５１によって接
続されている。
はいくつかの制限がある。以下、この制限について図面
を用いて説明する。図３（ａ）は配線工程終了後にバリ
ア膜（窒化膜３）を半導体装置の表面に形成した場合の
断面図である。同図において、シリコン基板１上にはゲ
ートポリシリコン９とＬＤＤ側壁酸化膜９ｂとフィール
ド酸化膜１０とが形成されている。そして、第１層配線
３２と第２層配線４２と第３層配線５２と第４層配線６
２とによる４層構造が形成されている。これら各層の配
線はコンタクトホール２１、第１スルーホール３１、第
２スルーホール４１、第３スルーホール５１によって接
続されている。
【０００４】図３（ａ）のように多層配線構造を採用し
た場合、図から明らかなように下地層間膜４と層間絶縁
膜３３，４３，５３とカバー膜６３とが厚く堆積され
る。そのため、窒化膜３を半導体装置の表面に形成して
も、層間絶縁膜内に含有されている水分によってスロー
トラップが生じることがある。このため、スロートラッ
プを防ぐためには、窒化膜３をなるべくシリコン基板１
に近い位置に形成する必要がある。
た場合、図から明らかなように下地層間膜４と層間絶縁
膜３３，４３，５３とカバー膜６３とが厚く堆積され
る。そのため、窒化膜３を半導体装置の表面に形成して
も、層間絶縁膜内に含有されている水分によってスロー
トラップが生じることがある。このため、スロートラッ
プを防ぐためには、窒化膜３をなるべくシリコン基板１
に近い位置に形成する必要がある。
【０００５】図３（ｂ）はトランジスタを形成した直後
に窒化膜３を形成した半導体装置の断面図である。同図
において、シリコン基板１上にはゲートポリシリコン９
とゲート酸化膜９ａとＬＤＤ側壁酸化膜９ｂとフィール
ド酸化膜１０とが形成されている。そして、これらの上
に窒化膜３を形成している。すなわち、シリコン基板１
と窒化膜３との間には、他の層間絶縁膜は存在しない。
そのため、層間絶縁膜中に含まれる水分によってスロー
トラップが生じることはない。しかし、ソース・ドレイ
ン拡散層の領域においては、シリコン基板１上に直接窒
化膜３が形成されている。そのため、窒化膜３の応力や
シリコン界面に準位等が発生し、リーク電流が増大する
などの問題点がある。
に窒化膜３を形成した半導体装置の断面図である。同図
において、シリコン基板１上にはゲートポリシリコン９
とゲート酸化膜９ａとＬＤＤ側壁酸化膜９ｂとフィール
ド酸化膜１０とが形成されている。そして、これらの上
に窒化膜３を形成している。すなわち、シリコン基板１
と窒化膜３との間には、他の層間絶縁膜は存在しない。
そのため、層間絶縁膜中に含まれる水分によってスロー
トラップが生じることはない。しかし、ソース・ドレイ
ン拡散層の領域においては、シリコン基板１上に直接窒
化膜３が形成されている。そのため、窒化膜３の応力や
シリコン界面に準位等が発生し、リーク電流が増大する
などの問題点がある。
【０００６】そこで、このような問題点を解決するため
に、従来、以下のような方法が採用されている。図３
（ｃ）はトランジスタ形成後に下敷き酸化膜２を形成
し、その上に窒化膜３を形成した半導体装置の断面図で
ある。このように下敷き酸化膜２を形成することによっ
て応力を緩和することができる。
に、従来、以下のような方法が採用されている。図３
（ｃ）はトランジスタ形成後に下敷き酸化膜２を形成
し、その上に窒化膜３を形成した半導体装置の断面図で
ある。このように下敷き酸化膜２を形成することによっ
て応力を緩和することができる。
【０００７】ところが、このような従来の半導体装置
（例えば、特開平2ー158132号公報等）には、以下に示す
ような重大な問題点を抱えている。このような半導体装
置の抱える問題点について図４を用いて詳細に説明す
る。図４（ａ）〜（ｄ）は半導体装置の製造工程を示す
断面図である。同様に、図５（ｅ）〜（ｇ）および
（ｇ’）は、図４の製造工程の続きを示す断面図であ
る。
（例えば、特開平2ー158132号公報等）には、以下に示す
ような重大な問題点を抱えている。このような半導体装
置の抱える問題点について図４を用いて詳細に説明す
る。図４（ａ）〜（ｄ）は半導体装置の製造工程を示す
断面図である。同様に、図５（ｅ）〜（ｇ）および
（ｇ’）は、図４の製造工程の続きを示す断面図であ
る。
【０００８】まず、図４（ａ）において、シリコン基板
１上には応力を緩和するため、厚さが１００〜２０００
Åの下敷き酸化膜２が形成されている。その上には、外
部から水分の侵入を防止するため、厚さが５０〜５００
Åの窒化膜３が形成されている。その上には、半導体装
置の表面を平坦化するため、厚さが８０００〜１５００
０Åの下地層間膜４が形成されている。
１上には応力を緩和するため、厚さが１００〜２０００
Åの下敷き酸化膜２が形成されている。その上には、外
部から水分の侵入を防止するため、厚さが５０〜５００
Åの窒化膜３が形成されている。その上には、半導体装
置の表面を平坦化するため、厚さが８０００〜１５００
０Åの下地層間膜４が形成されている。
【０００９】図４（ｂ）において、下地層間膜４から下
敷き酸化膜２にかけてコンタクトホール５を開孔する。
図４（ｃ）において、コンタクトホール５の周辺および
その内部に保護膜６を形成する。この保護膜６は、ドー
パントを注入してオーミック接合をする際に、シリコン
基板１の表面に格子欠陥が生じてリーク電流が発生する
ことを防ぐために形成される。
敷き酸化膜２にかけてコンタクトホール５を開孔する。
図４（ｃ）において、コンタクトホール５の周辺および
その内部に保護膜６を形成する。この保護膜６は、ドー
パントを注入してオーミック接合をする際に、シリコン
基板１の表面に格子欠陥が生じてリーク電流が発生する
ことを防ぐために形成される。
【００１０】なお、Ｎ型拡散層上におけるコンタクトホ
ールにおいては、Ｎ形のドーパントを注入する。同様
に、Ｐ型拡散層上のコンタクトホールにおいては、Ｐ形
のドーパントを注入する。また、保護膜６はプラズマＣ
ＶＤ酸化膜等を用いて、厚さが１００〜３００Åとなる
ように形成する。しかし、プラズマＣＶＤ酸化膜による
カバレッジは余り良くないため、コンタクトホール５の
側壁に形成された保護膜６の膜厚はコンタクトホール５
の底部に近づくほど薄くなる。
ールにおいては、Ｎ形のドーパントを注入する。同様
に、Ｐ型拡散層上のコンタクトホールにおいては、Ｐ形
のドーパントを注入する。また、保護膜６はプラズマＣ
ＶＤ酸化膜等を用いて、厚さが１００〜３００Åとなる
ように形成する。しかし、プラズマＣＶＤ酸化膜による
カバレッジは余り良くないため、コンタクトホール５の
側壁に形成された保護膜６の膜厚はコンタクトホール５
の底部に近づくほど薄くなる。
【００１１】図４（ｄ）において、保護膜６を異方性エ
ッチングを用いて除去する。このとき、コンタクトホー
ル５内のシリコン基板１上には自然酸化膜（図示せず）
が生じる。図５（ｅ）において、前記自然酸化膜を除去
するため酸化膜ウェットエッチングを行う。具体的に
は、エッチング液には組成比がＨＦ：ＮＨ4 Ｆ＝１：３
０の溶液にＮＨＦ2 を５％添加したものを用い、約３０
秒間に亘るエッチングを行う。その結果、コンタクト抵
抗を下げることができる。
ッチングを用いて除去する。このとき、コンタクトホー
ル５内のシリコン基板１上には自然酸化膜（図示せず）
が生じる。図５（ｅ）において、前記自然酸化膜を除去
するため酸化膜ウェットエッチングを行う。具体的に
は、エッチング液には組成比がＨＦ：ＮＨ4 Ｆ＝１：３
０の溶液にＮＨＦ2 を５％添加したものを用い、約３０
秒間に亘るエッチングを行う。その結果、コンタクト抵
抗を下げることができる。
【００１２】ところで、コンタクトホール５の底部にお
いては、図４（ｄ）に示すように側壁に保護膜６がほと
んど付着していない。また、窒化膜３は酸化膜ウェット
エッチングによってエッチングされないため、図５
（ｅ）に示すように下地層間膜４と下敷き酸化膜２のみ
がエッチングされて窒化膜３によるひさし３ａが形成さ
れる。なお、３０秒間のエッチングを行った場合、突き
出し量が約３００Åのひさしが形成される。
いては、図４（ｄ）に示すように側壁に保護膜６がほと
んど付着していない。また、窒化膜３は酸化膜ウェット
エッチングによってエッチングされないため、図５
（ｅ）に示すように下地層間膜４と下敷き酸化膜２のみ
がエッチングされて窒化膜３によるひさし３ａが形成さ
れる。なお、３０秒間のエッチングを行った場合、突き
出し量が約３００Åのひさしが形成される。
【００１３】次いで図５（ｆ）において、コンタクトホ
ール５の周辺およびその内部にバリアメタル７をスパッ
タを用いて形成する。このバリアメタル７は、後にコン
タクトホール５内に配線金属等を形成した際にこの配線
金属とシリコン基板１とが反応することを防ぐために形
成されるものである。ところが、前述のようにコンタク
トホール５内にはひさし３ａが形成されているため、ひ
さし３ａの陰の部分３ｂにおいては十分にバリアメタル
７のスパッタが行われず、シリコン基板１の一部が露出
することがある。
ール５の周辺およびその内部にバリアメタル７をスパッ
タを用いて形成する。このバリアメタル７は、後にコン
タクトホール５内に配線金属等を形成した際にこの配線
金属とシリコン基板１とが反応することを防ぐために形
成されるものである。ところが、前述のようにコンタク
トホール５内にはひさし３ａが形成されているため、ひ
さし３ａの陰の部分３ｂにおいては十分にバリアメタル
７のスパッタが行われず、シリコン基板１の一部が露出
することがある。
【００１４】図５（ｇ）において、コンタクトホール５
の周辺およびその内部に配線金属８を形成する。このと
き、陰の部分３ｂにおいては、シリコン基板１が露出し
ているため配線金属８とシリコン基板１とは互いに接触
するため、熱処理等を行うと配線金属８とシリコン基板
１とは互いに反応する。例えば、配線金属８の材質がア
ルミニウムまたはアルミニウム合金である場合、これら
はシリコン基板１と反応してアロイスパイクを生じてリ
ーク電流の原因となる。
の周辺およびその内部に配線金属８を形成する。このと
き、陰の部分３ｂにおいては、シリコン基板１が露出し
ているため配線金属８とシリコン基板１とは互いに接触
するため、熱処理等を行うと配線金属８とシリコン基板
１とは互いに反応する。例えば、配線金属８の材質がア
ルミニウムまたはアルミニウム合金である場合、これら
はシリコン基板１と反応してアロイスパイクを生じてリ
ーク電流の原因となる。
【００１５】なお、図５（ｇ’）において、図５（ｇ）
における配線金属８の代わりに、ＷＦ4 ガスの気相反応
によって生じるＷによって埋設金属８’を形成する場
合、ＷＦ4 ガス中のＦとシリコン基板１とが反応してコ
ンタクトホール５の底部におけるひさし３ａの陰の部分
にやられ３ｃが生じてリーク電流の原因となる。
における配線金属８の代わりに、ＷＦ4 ガスの気相反応
によって生じるＷによって埋設金属８’を形成する場
合、ＷＦ4 ガス中のＦとシリコン基板１とが反応してコ
ンタクトホール５の底部におけるひさし３ａの陰の部分
にやられ３ｃが生じてリーク電流の原因となる。
【００１６】今後、半導体装置の製造において微細化お
よび高集積化が進むと、コンタクトサイズが小さくな
り、コンタクトのアスペクト比が増大し、従来のスパッ
タ技術ではコンタクト底部におけるカバレッジが悪化す
るものと予想される。そのため、今後のスパッタ方法に
はロングスパッタやコリメートスパッタ等の垂直スパッ
タ成分を増大させたスパッタ方法がが主流になると考え
られる。この場合、コンタクト５の側壁にひさしが生じ
ると、シリコン基板上にはこのひさしによる陰の部分が
生じる。
よび高集積化が進むと、コンタクトサイズが小さくな
り、コンタクトのアスペクト比が増大し、従来のスパッ
タ技術ではコンタクト底部におけるカバレッジが悪化す
るものと予想される。そのため、今後のスパッタ方法に
はロングスパッタやコリメートスパッタ等の垂直スパッ
タ成分を増大させたスパッタ方法がが主流になると考え
られる。この場合、コンタクト５の側壁にひさしが生じ
ると、シリコン基板上にはこのひさしによる陰の部分が
生じる。
【００１７】
【発明が解決しようとする課題】以上のように、従来に
おいては、コンタクトホールの側壁に生じたひさしによ
ってバリアメタルのスパッタが不完全となり、その結
果、配線金属とシリコン基板とが反応してリーク電流の
原因となることがあった。本発明はこのような課題を解
決するためのものであり、コンタクトホール内のエッチ
ング時に、エッチングのし過ぎによってコンタクトホー
ルの側壁にバリア膜によるひさしが生じることを防止し
た半導体装置およびその製造方法を提供することを目的
としている。
おいては、コンタクトホールの側壁に生じたひさしによ
ってバリアメタルのスパッタが不完全となり、その結
果、配線金属とシリコン基板とが反応してリーク電流の
原因となることがあった。本発明はこのような課題を解
決するためのものであり、コンタクトホール内のエッチ
ング時に、エッチングのし過ぎによってコンタクトホー
ルの側壁にバリア膜によるひさしが生じることを防止し
た半導体装置およびその製造方法を提供することを目的
としている。
【００１８】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係る半導体装置は、コンタクトホー
ルの側壁に、エッチングに対する保護膜を備えている。
また、本発明に係る半導体装置の製造方法は、シリコン
基板上に下敷き酸化膜を形成する工程と、この下敷き酸
化膜上に、窒化膜または下敷き酸化膜表面に窒素イオン
を注入して形成した膜の何れか一つによって形成された
バリア膜を形成する工程と、このバリア膜と下敷き酸化
膜とにシリコン基板に達するまでの深さのコンタクトホ
ールを開孔する工程と、このコンタクトホールを含む全
面に保護膜を形成する工程と、コンタクトホールの側壁
に保護膜が残るように異方性エッチングを施す工程とを
少なくとも有する。このように構成することによって、
本発明は、コンタクトホール側壁に形成した保護膜によ
ってコンタクトホール側壁がエッチングされることを防
ぎ、エッチング時にバリア膜によるひさしが生じること
を防ぐことができる。
るために、本発明に係る半導体装置は、コンタクトホー
ルの側壁に、エッチングに対する保護膜を備えている。
また、本発明に係る半導体装置の製造方法は、シリコン
基板上に下敷き酸化膜を形成する工程と、この下敷き酸
化膜上に、窒化膜または下敷き酸化膜表面に窒素イオン
を注入して形成した膜の何れか一つによって形成された
バリア膜を形成する工程と、このバリア膜と下敷き酸化
膜とにシリコン基板に達するまでの深さのコンタクトホ
ールを開孔する工程と、このコンタクトホールを含む全
面に保護膜を形成する工程と、コンタクトホールの側壁
に保護膜が残るように異方性エッチングを施す工程とを
少なくとも有する。このように構成することによって、
本発明は、コンタクトホール側壁に形成した保護膜によ
ってコンタクトホール側壁がエッチングされることを防
ぎ、エッチング時にバリア膜によるひさしが生じること
を防ぐことができる。
【００１９】
【発明の実施の形態】次に、本発明の一つの実施の形態
について図面を参照して詳細に説明する。図１は本発明
に係る半導体装置の製造工程の一つの実施の形態を示す
断面図である。図２は図１の製造工程の続きを示す断面
図である。
について図面を参照して詳細に説明する。図１は本発明
に係る半導体装置の製造工程の一つの実施の形態を示す
断面図である。図２は図１の製造工程の続きを示す断面
図である。
【００２０】図１（ａ）において、半導体素子が形成さ
れたシリコン基板１上に、応力緩和のため厚さが１００
〜１５０００Å（例えば、約１５００Å）の下敷き酸化
膜２を形成する。そして、その上には外部からの水分の
侵入を防止するためのバリア膜、すなわち窒化膜３を形
成する。この窒化膜３の厚さは５０〜５００Å（例え
ば、約２００Å）とする。さらに、その上には半導体装
置の表面を平坦化するため、厚さが５０００〜１５００
０Å（例えば、約１００００Å）のＢＰＳＧ膜からなる
下地層間膜４を形成する。
れたシリコン基板１上に、応力緩和のため厚さが１００
〜１５０００Å（例えば、約１５００Å）の下敷き酸化
膜２を形成する。そして、その上には外部からの水分の
侵入を防止するためのバリア膜、すなわち窒化膜３を形
成する。この窒化膜３の厚さは５０〜５００Å（例え
ば、約２００Å）とする。さらに、その上には半導体装
置の表面を平坦化するため、厚さが５０００〜１５００
０Å（例えば、約１００００Å）のＢＰＳＧ膜からなる
下地層間膜４を形成する。
【００２１】このように、シリコン基板１上には、絶縁
膜である下敷き酸化膜２および絶縁膜である下地層間膜
４および窒化膜３による多層構造が形成されている。な
お、下敷き酸化膜２を所定の厚さ以上に形成した場合
は、下地層間膜４を形成しなくてもよい。また、窒化膜
３を形成する代わりに下敷き酸化膜２形成後に窒素イオ
ンを注入することにより、下敷き酸化膜２の表面を窒化
させてバリア膜を形成してもよい。
膜である下敷き酸化膜２および絶縁膜である下地層間膜
４および窒化膜３による多層構造が形成されている。な
お、下敷き酸化膜２を所定の厚さ以上に形成した場合
は、下地層間膜４を形成しなくてもよい。また、窒化膜
３を形成する代わりに下敷き酸化膜２形成後に窒素イオ
ンを注入することにより、下敷き酸化膜２の表面を窒化
させてバリア膜を形成してもよい。
【００２２】図１（ｂ）において、下地層間膜４、バリ
ア膜３、下敷き酸化膜２に開孔を施し、コンタクトホー
ル５を形成する。図１（ｃ）において、コンタクトホー
ル５の周辺およびその内部を熱酸化することによってＨ
ＴＯ（Hot Temperature Oxide ）酸化膜を形成する。こ
のＨＴＯ酸化膜が保護膜６となる。
ア膜３、下敷き酸化膜２に開孔を施し、コンタクトホー
ル５を形成する。図１（ｃ）において、コンタクトホー
ル５の周辺およびその内部を熱酸化することによってＨ
ＴＯ（Hot Temperature Oxide ）酸化膜を形成する。こ
のＨＴＯ酸化膜が保護膜６となる。
【００２３】このように、ＨＴＯ酸化膜は熱酸化によっ
て形成されるため、その厚さは５０〜５００Åの均一な
厚さ（例えば、約２００Å）となる。その後、オーミッ
ク接合をとるため、コンタクトホール５の底部のシリコ
ン基板１にイオン注入を行う。すなわち、Ｎ型拡散層上
のコンタクトホールにはＮ型の高濃度のドーパントを、
またＰ型拡散層上のコンタクトホールにはＰ型の高濃度
のドーパントを注入する。
て形成されるため、その厚さは５０〜５００Åの均一な
厚さ（例えば、約２００Å）となる。その後、オーミッ
ク接合をとるため、コンタクトホール５の底部のシリコ
ン基板１にイオン注入を行う。すなわち、Ｎ型拡散層上
のコンタクトホールにはＮ型の高濃度のドーパントを、
またＰ型拡散層上のコンタクトホールにはＰ型の高濃度
のドーパントを注入する。
【００２４】図２（ｄ）において、異方性エッチングを
行ってコンタクトホール５の側壁以外の保護膜６を除去
する。その結果、コンタクトホール５の底部においてシ
リコン基板１が露出し、この露出した部分には自然酸化
膜（図示せず）が発生する。図２（ｅ）において、コン
タクト抵抗を下げるため酸化膜ウェットエッチングを行
い、シリコン基板１上の自然酸化膜を除去する。ただ
し、コンタクトホール５の側壁が侵食されるの防ぐた
め、コンタクトホール５側壁にＨＴＯ酸化膜が残る程度
にエッチング時間を調整する。例えば、１３０ＢＨＦを
用いて２０秒間行うと、厚さが５０〜１００ÅのＨＴＯ
酸化膜を残すことができる。
行ってコンタクトホール５の側壁以外の保護膜６を除去
する。その結果、コンタクトホール５の底部においてシ
リコン基板１が露出し、この露出した部分には自然酸化
膜（図示せず）が発生する。図２（ｅ）において、コン
タクト抵抗を下げるため酸化膜ウェットエッチングを行
い、シリコン基板１上の自然酸化膜を除去する。ただ
し、コンタクトホール５の側壁が侵食されるの防ぐた
め、コンタクトホール５側壁にＨＴＯ酸化膜が残る程度
にエッチング時間を調整する。例えば、１３０ＢＨＦを
用いて２０秒間行うと、厚さが５０〜１００ÅのＨＴＯ
酸化膜を残すことができる。
【００２５】図２（ｆ）において、コンタクトホール５
の周辺およびその内部にバリアメタル７をスパッタによ
って形成する。このときコンタクトホール５の側壁には
窒化膜３によるひさしは生じていないため、コンタクト
ホール５の底部にバリアメタル７をほぼ均一な厚さで途
切れることなく形成することができる。なお、バリアメ
タル７はＴｉまたはＴｉＮまたはそれらの複合膜を、厚
さが５００〜３０００Åとなるように形成する。例え
ば、最初にＴｉを厚さが約５００Åとなるように形成
し、その上にＴｉＮを１５００Å形成してバリアメタル
７を作成する。
の周辺およびその内部にバリアメタル７をスパッタによ
って形成する。このときコンタクトホール５の側壁には
窒化膜３によるひさしは生じていないため、コンタクト
ホール５の底部にバリアメタル７をほぼ均一な厚さで途
切れることなく形成することができる。なお、バリアメ
タル７はＴｉまたはＴｉＮまたはそれらの複合膜を、厚
さが５００〜３０００Åとなるように形成する。例え
ば、最初にＴｉを厚さが約５００Åとなるように形成
し、その上にＴｉＮを１５００Å形成してバリアメタル
７を作成する。
【００２６】以上のように、バリアメタル７はコンタク
トホール５の内部およびその周辺に途切れることなく形
成される。そのため、バリアメタル７の形成後、コンタ
クトホール５内に配線金属を形成しても配線金属とシリ
コン基板１とは直接接触しないため、リーク電流が生じ
ることはない。
トホール５の内部およびその周辺に途切れることなく形
成される。そのため、バリアメタル７の形成後、コンタ
クトホール５内に配線金属を形成しても配線金属とシリ
コン基板１とは直接接触しないため、リーク電流が生じ
ることはない。
【００２７】なお、本発明の他の実施の形態として、保
護膜６をポリシリコン膜または窒化膜によって形成して
もよい。この場合、何れの膜も酸化膜ウェットエッチン
グによってはエッチングされないため、自然酸化膜を除
去することができる時間以上であればエッチング時間を
任意に設定することができる。例えば、１３０ＢＨＦを
用いて３０秒間のエッチングを行うことができる。
護膜６をポリシリコン膜または窒化膜によって形成して
もよい。この場合、何れの膜も酸化膜ウェットエッチン
グによってはエッチングされないため、自然酸化膜を除
去することができる時間以上であればエッチング時間を
任意に設定することができる。例えば、１３０ＢＨＦを
用いて３０秒間のエッチングを行うことができる。
【００２８】
【発明の効果】以上説明したように、本発明はコンタク
トホールの側壁に保護膜を形成することにより、コンタ
クトホール内をエッチングする時にその側壁にバリア膜
よるひさしが生じることを防ぐことができる。その結
果、バリアメタルのスパッタ時にコンタクトホール内全
域をシリコン基板が露出しないように一様にスパッタす
ることができ、リーク電流等の発生を防止することがで
きる。
トホールの側壁に保護膜を形成することにより、コンタ
クトホール内をエッチングする時にその側壁にバリア膜
よるひさしが生じることを防ぐことができる。その結
果、バリアメタルのスパッタ時にコンタクトホール内全
域をシリコン基板が露出しないように一様にスパッタす
ることができ、リーク電流等の発生を防止することがで
きる。
【図１】 本発明の一つの実施の形態の製造工程を示す
断面図である。
断面図である。
【図２】 図１の製造工程の続きを示す断面図である。
【図３】 外部からの水分の侵入を防止するためのバリ
ア膜を有した従来の半導体装置を示す断面図である。
ア膜を有した従来の半導体装置を示す断面図である。
【図４】 従来例の製造工程を示す断面図である。
【図５】 図４の続きの製造工程を示す断面図である。
１…シリコン基板、２…下敷き酸化膜、３…窒化膜（バ
リア膜）、４…下地層間膜、５…コンタクトホール、６
…保護膜、７…バリアメタル。
リア膜）、４…下地層間膜、５…コンタクトホール、６
…保護膜、７…バリアメタル。
Claims (5)
- 【請求項１】 基板と、この基板上に形成された絶縁膜
と、この絶縁膜上に形成され外部からの水分の侵入を防
止するバリア膜とを有し、絶縁膜とバリア膜とに基板に
達するまでの深さのコンタクトホールが形成されている
半導体装置において、 コンタクトホールの側壁に、この側壁をエッチングから
保護する保護膜を備えたことを特徴とする半導体装置。 - 【請求項２】 シリコン基板と、このシリコン基板上に
形成された下敷き酸化膜と、この下敷き酸化膜上に窒化
膜または下敷き酸化膜表面に窒素イオンを注入して形成
した膜の何れか一つによって形成されたバリア膜とを有
し、下敷き酸化膜とバリア膜とに基板に達するまでの深
さのコンタクトホールが形成されている半導体装置にお
いて、 コンタクトホールの側壁に、この側壁をエッチングから
保護する保護膜を備えたことを特徴とする半導体装置。 - 【請求項３】 請求項１または２において、 前記保護膜は、ＨＴＯ酸化膜またはポリシリコン膜また
は窒化膜の何れか一つによって形成されていることを特
徴とする半導体装置。 - 【請求項４】 シリコン基板上に下敷き酸化膜を形成す
る工程と、 この下敷き酸化膜上に、窒化膜または下敷き酸化膜表面
に窒素イオンを注入して形成した膜の何れか一つによっ
て形成されたバリア膜を形成する工程と、 このバリア膜と下敷き酸化膜とにシリコン基板に達する
までの深さのコンタクトホールを開孔する工程と、 このコンタクトホールを含む全面に保護膜を形成する工
程と、 コンタクトホールの側壁に保護膜が残るように異方性エ
ッチングを施す工程とを少なくとも有することを特徴と
する半導体装置の製造方法。 - 【請求項５】 請求項４において、 前記保護膜は、ＨＴＯ酸化膜またはポリシリコン膜また
は窒化膜の何れか一つによって形成されていることを特
徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8153793A JP2836585B2 (ja) | 1996-06-14 | 1996-06-14 | 半導体装置の製造方法 |
| US08/874,359 US6011308A (en) | 1996-06-14 | 1997-06-13 | Semiconductor device having a barrier film formed to prevent the entry of moisture and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8153793A JP2836585B2 (ja) | 1996-06-14 | 1996-06-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH104138A true JPH104138A (ja) | 1998-01-06 |
| JP2836585B2 JP2836585B2 (ja) | 1998-12-14 |
Family
ID=15570263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8153793A Expired - Fee Related JP2836585B2 (ja) | 1996-06-14 | 1996-06-14 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6011308A (ja) |
| JP (1) | JP2836585B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418093B1 (ko) * | 2001-12-21 | 2004-02-14 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
| KR100451514B1 (ko) * | 2002-05-16 | 2004-10-06 | 주식회사 하이닉스반도체 | 반도체 소자의 다마신 패턴 형성방법 |
| JP2007287921A (ja) * | 2006-04-17 | 2007-11-01 | Toyota Motor Corp | 半導体装置およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6875693B1 (en) * | 2003-03-26 | 2005-04-05 | Lsi Logic Corporation | Via and metal line interface capable of reducing the incidence of electro-migration induced voids |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01212451A (ja) * | 1988-02-20 | 1989-08-25 | Sony Corp | 半導体装置の製法 |
| JPH02158132A (ja) * | 1988-12-12 | 1990-06-18 | Sony Corp | 半導体装置 |
| JPH053166A (ja) * | 1991-01-08 | 1993-01-08 | Nec Corp | 半導体装置 |
| JPH0653334A (ja) * | 1992-07-31 | 1994-02-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0669152A (ja) * | 1992-08-20 | 1994-03-11 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962414A (en) * | 1988-02-11 | 1990-10-09 | Sgs-Thomson Microelectronics, Inc. | Method for forming a contact VIA |
| JPH03181135A (ja) * | 1989-12-11 | 1991-08-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| WO1991011827A1 (en) * | 1990-01-29 | 1991-08-08 | Commtech International | Passivated silicon substrate |
| JPH0414226A (ja) * | 1990-05-07 | 1992-01-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0433356A (ja) * | 1990-05-30 | 1992-02-04 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| JPH04207054A (ja) * | 1990-11-30 | 1992-07-29 | Toshiba Corp | 半導体装置の製造方法 |
| JPH06163713A (ja) * | 1992-11-20 | 1994-06-10 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
| JPH06310610A (ja) * | 1993-04-27 | 1994-11-04 | Canon Inc | 半導体装置及びその製造方法 |
-
1996
- 1996-06-14 JP JP8153793A patent/JP2836585B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-13 US US08/874,359 patent/US6011308A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01212451A (ja) * | 1988-02-20 | 1989-08-25 | Sony Corp | 半導体装置の製法 |
| JPH02158132A (ja) * | 1988-12-12 | 1990-06-18 | Sony Corp | 半導体装置 |
| JPH053166A (ja) * | 1991-01-08 | 1993-01-08 | Nec Corp | 半導体装置 |
| JPH0653334A (ja) * | 1992-07-31 | 1994-02-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0669152A (ja) * | 1992-08-20 | 1994-03-11 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418093B1 (ko) * | 2001-12-21 | 2004-02-14 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
| KR100451514B1 (ko) * | 2002-05-16 | 2004-10-06 | 주식회사 하이닉스반도체 | 반도체 소자의 다마신 패턴 형성방법 |
| JP2007287921A (ja) * | 2006-04-17 | 2007-11-01 | Toyota Motor Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6011308A (en) | 2000-01-04 |
| JP2836585B2 (ja) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6844252B2 (en) | Semiconductor processing methods of forming a conductive gate and line | |
| US5591672A (en) | Annealing of titanium - titanium nitride in contact hole | |
| KR100243286B1 (ko) | 반도체 장치의 제조방법 | |
| JP3201061B2 (ja) | 配線構造の製造方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JP2836585B2 (ja) | 半導体装置の製造方法 | |
| JP3288246B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05335330A (ja) | 接続孔埋め込み形成方法 | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| JPH03129775A (ja) | 半導体装置およびその製造方法 | |
| JPH11243151A (ja) | カプセル化された低抵抗ゲート構造体及びその製造方法 | |
| JP2672537B2 (ja) | 不揮発性半導体装置の製造方法 | |
| JP2794594B2 (ja) | 半導体装置の製法 | |
| KR100626741B1 (ko) | 반도체 소자의 티타늄 실리사이드 오믹 콘택층 형성 방법 | |
| JPH0845876A (ja) | 半導体装置の製造方法 | |
| JP2000332108A (ja) | 半導体装置及びその製造方法 | |
| JP2000208436A (ja) | 半導体装置およびその製造方法 | |
| JP2761032B2 (ja) | 半導体装置 | |
| JP3360835B2 (ja) | 配線形成方法 | |
| KR920008842B1 (ko) | 반도체장치의 금속배선막 도포방법 | |
| JP2979594B2 (ja) | 半導体装置の製造方法 | |
| JP3393455B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20030057719A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR20060024605A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH09102544A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 15 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |