JPH03181135A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03181135A JPH03181135A JP32230189A JP32230189A JPH03181135A JP H03181135 A JPH03181135 A JP H03181135A JP 32230189 A JP32230189 A JP 32230189A JP 32230189 A JP32230189 A JP 32230189A JP H03181135 A JPH03181135 A JP H03181135A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- wiring layer
- hydrofluoric acid
- dilute hydrofluoric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 21
- 238000010306 acid treatment Methods 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 28
- 229910052782 aluminium Inorganic materials 0.000 abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- -1 silicon alkoxide Chemical class 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 210000004709 eyebrow Anatomy 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特にそのコン
タクトホールの製造方法に関するものである。
タクトホールの製造方法に関するものである。
第４図は例えばＮチャネルトランジスタのｎ＋拡散層の
部分にコンタクトを形成する従来の半導体装置の製造方
法で、トランジスタ形成後、アルミ配線層との間の絶縁
層の平坦化のためにシリコン化合物を有機溶剤に溶かし
た溶液を、ウェハを回転させながら塗布した後、熱処理
により有機溶剤を発散させて形成するシリコン酸化膜、
いわゆるＳ ＯＧ （Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜
を使った後、コンタクトを形威し、このコンタクトを介
してｎ゛拡散層とアルミ配線層とをつなぐ製造方法のフ
ローごとの工程別断面図を示す。
部分にコンタクトを形成する従来の半導体装置の製造方
法で、トランジスタ形成後、アルミ配線層との間の絶縁
層の平坦化のためにシリコン化合物を有機溶剤に溶かし
た溶液を、ウェハを回転させながら塗布した後、熱処理
により有機溶剤を発散させて形成するシリコン酸化膜、
いわゆるＳ ＯＧ （Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜
を使った後、コンタクトを形威し、このコンタクトを介
してｎ゛拡散層とアルミ配線層とをつなぐ製造方法のフ
ローごとの工程別断面図を示す。
図（ａ）はＰ型基板またはＮ型基板内のＰウェル１上に
ＬＯＣＯ３法によりシリコン酸化膜２とチャネルカント
のためのｐ＋アイソレーシヲン層３によってトランジス
タ素子の分離を行った後、トランジスタのゲート電極４
を形成した後、ｎ”不純物層６を形成し、減圧下での化
学的気相成長法、いわゆる減圧ＣＶＤ法によるシリコン
酸化膜を使って側壁酸化膜５を形成した後、ｎ゛不純物
層７を形成した半導体装置の断面図である。
ＬＯＣＯ３法によりシリコン酸化膜２とチャネルカント
のためのｐ＋アイソレーシヲン層３によってトランジス
タ素子の分離を行った後、トランジスタのゲート電極４
を形成した後、ｎ”不純物層６を形成し、減圧下での化
学的気相成長法、いわゆる減圧ＣＶＤ法によるシリコン
酸化膜を使って側壁酸化膜５を形成した後、ｎ゛不純物
層７を形成した半導体装置の断面図である。
次に図０））に示すように減圧ＣＶＤ法によりシリコン
酸化膜８を、例えば０．２μｍ堆積させた後、平坦化の
ために上述したＳＯＧ膜９を形成する。
酸化膜８を、例えば０．２μｍ堆積させた後、平坦化の
ために上述したＳＯＧ膜９を形成する。
ＳＯＧ膜９は、塗布時には液体であるので、下地段差の
急な所や下地がくぼんだ所に形成されやすく、例えばト
ランジスタゲート電極４．フィールド酸化膜２による段
差部では約１１００ｎの厚さに形成される。ここでＮチ
ャネルトランジスタ形成後にＳＯＧ膜９を形成しない理
由は、多結晶シリコンまたは高融点金属によるポリサイ
ド構造によりゲート電極４を形成した場合、ＳＯＧ膜９
にクランクがはいりやすいためと、シリコン酸化膜８を
堆積した後に５ｏＧＷｉ！９を形成した方がより平坦化
が行われるからである。
急な所や下地がくぼんだ所に形成されやすく、例えばト
ランジスタゲート電極４．フィールド酸化膜２による段
差部では約１１００ｎの厚さに形成される。ここでＮチ
ャネルトランジスタ形成後にＳＯＧ膜９を形成しない理
由は、多結晶シリコンまたは高融点金属によるポリサイ
ド構造によりゲート電極４を形成した場合、ＳＯＧ膜９
にクランクがはいりやすいためと、シリコン酸化膜８を
堆積した後に５ｏＧＷｉ！９を形成した方がより平坦化
が行われるからである。
次に図（Ｃ）に示すようにボロン、リンを不純物として
含んだ常圧ＣＶＤ法によるシリコン酸化膜、いわゆるＢ
ＰＳＣ膜１０を例えば０．８μｍ堆積させた後、９００
°Ｃ酸素雰囲気中で３０分間熱処理を行う。この熱処理
はボロン、リンの不純物の混入により軟化点の降下した
シリコン酸化膜の表面を流動化して、ＢＰＳＧ膜１０を
平坦化するために行う。一般に平坦化は熱処理の温度が
高いほど、また水蒸気雰囲気中で行うほど進む。また、
ＢＰＳＣ膜１０の膜厚が厚いほど平坦性はよくなる。
含んだ常圧ＣＶＤ法によるシリコン酸化膜、いわゆるＢ
ＰＳＣ膜１０を例えば０．８μｍ堆積させた後、９００
°Ｃ酸素雰囲気中で３０分間熱処理を行う。この熱処理
はボロン、リンの不純物の混入により軟化点の降下した
シリコン酸化膜の表面を流動化して、ＢＰＳＧ膜１０を
平坦化するために行う。一般に平坦化は熱処理の温度が
高いほど、また水蒸気雰囲気中で行うほど進む。また、
ＢＰＳＣ膜１０の膜厚が厚いほど平坦性はよくなる。
次に図（ｄ）に示すように、フォトリソグラフィーによ
りフォトレジスト１１のコンタクトホール１２を形成し
たい所望の部分を除く。
りフォトレジスト１１のコンタクトホール１２を形成し
たい所望の部分を除く。
次に図（ｅ）に示すように、フォトレジスト１１をマス
クとして希フッ酸液によりＢＰＳＣ；膜１０を約０．４
μｍエンチングする。このフッ酸液によるエツチングは
等方的に行われるので、フォトレジスト１１のコンタク
ト１２開孔部端より横に約０．４μｍのテーパー１２ａ
が形成される。この後、フレオン系のガスを用いた異方
性ドライエツチングによりｎ゛拡散Ｎ７まで垂直な部分
１２ｂを形成する。テーパー１２ａを形成する理由は後
工程でスパッタ法によって形成されるアルミ配線層がコ
ンタクトホール１２内でカバレッジよく形成されるよう
にするためである。ところで、この希フッ酸液によるエ
ツチングはＳＯＧ膜９まで及ばないようにする必要があ
る。
クとして希フッ酸液によりＢＰＳＣ；膜１０を約０．４
μｍエンチングする。このフッ酸液によるエツチングは
等方的に行われるので、フォトレジスト１１のコンタク
ト１２開孔部端より横に約０．４μｍのテーパー１２ａ
が形成される。この後、フレオン系のガスを用いた異方
性ドライエツチングによりｎ゛拡散Ｎ７まで垂直な部分
１２ｂを形成する。テーパー１２ａを形成する理由は後
工程でスパッタ法によって形成されるアルミ配線層がコ
ンタクトホール１２内でカバレッジよく形成されるよう
にするためである。ところで、この希フッ酸液によるエ
ツチングはＳＯＧ膜９まで及ばないようにする必要があ
る。
この後、フォトレジスト１１を酸素プラズマにより除去
するが、この時、コンタクトホール１２のｎ＋拡散層７
は、フォトレジスト１１除去後の熱処理による酸化のた
め、またウェハが大気中に置かれるため、アルミ配線層
を形成する次工程までの間に自然酸化されるため、図（
ｆ）で示すように６〜１０ｎｍの薄いシリコン酸化膜１
３ができてしまう。
するが、この時、コンタクトホール１２のｎ＋拡散層７
は、フォトレジスト１１除去後の熱処理による酸化のた
め、またウェハが大気中に置かれるため、アルミ配線層
を形成する次工程までの間に自然酸化されるため、図（
ｆ）で示すように６〜１０ｎｍの薄いシリコン酸化膜１
３ができてしまう。
そこで、この薄い酸化膜１３を除去するため、希フン酸
処理を行うが５ＯＩＣ１ｌ１９の希フッ酸液に対するエ
ツチングレートは減圧ＣＶＤ法によるシリコン酸化ＷＡ
８あるいはＢＰＳＧ膜１０の２〜３倍あるので、図（鎖
に示すようにコンタクト１２内のＳＯＧ膜９の部分が大
きく後退し、凹部１４ができる。
処理を行うが５ＯＩＣ１ｌ１９の希フッ酸液に対するエ
ツチングレートは減圧ＣＶＤ法によるシリコン酸化ＷＡ
８あるいはＢＰＳＧ膜１０の２〜３倍あるので、図（鎖
に示すようにコンタクト１２内のＳＯＧ膜９の部分が大
きく後退し、凹部１４ができる。
次に図（ロ）に示すようにスパッタ法によりアルミ配線
層１５を形成するが、コンタクトホール１２内に凹部１
４があるため、アルミ配線層１５はカバレッジが悪く、
膜厚の薄い部分や断切れの部分１６が生じることとなる
。
層１５を形成するが、コンタクトホール１２内に凹部１
４があるため、アルミ配線層１５はカバレッジが悪く、
膜厚の薄い部分や断切れの部分１６が生じることとなる
。
第５図はアルミ配線層下の眉間絶縁層をトランジスタ形
成後の減圧ＣＶＤ法による厚さ０．２μｍの第１シリコ
ン酸化膜８とボロン、リンを不純物として含んだシリコ
ンのアルキシドやシラノール化合物により形成される、
例えば０．３μｍの厚さのシリコン酸化膜、いわゆるＴ
ＥＯ３ＷＸ１７、さらに減圧ＣＶＤ法による厚さ０．２
μｍの第２シリコン酸化膜１８によって形成する場合の
他の従来例における半導体装置の製造方法の工程断面図
を示す。
成後の減圧ＣＶＤ法による厚さ０．２μｍの第１シリコ
ン酸化膜８とボロン、リンを不純物として含んだシリコ
ンのアルキシドやシラノール化合物により形成される、
例えば０．３μｍの厚さのシリコン酸化膜、いわゆるＴ
ＥＯ３ＷＸ１７、さらに減圧ＣＶＤ法による厚さ０．２
μｍの第２シリコン酸化膜１８によって形成する場合の
他の従来例における半導体装置の製造方法の工程断面図
を示す。
図（ａ）はコンタクトホール１２をフォトリソグラフィ
ー、希フッ酸液によるエツチング及びフレオン系ガスに
よる異方性ドライエツチングにより形成した後、アルミ
配線層をスパッタ法により形成する前にｎ１拡散層７上
の薄いシリコン酸化膜を希フッ酸液によりエツチングし
た状態で、ここまでの製造フローは上に述べたＳＯＧ膜
を使った場合と同様である。ところが、ボロン、リンを
不純物として含んだＴＥＯ３膜１７膜着７ッ酸液に対す
るエツチングレートは減圧ＣＶＤ法による第１゜第２シ
リコン酸化膜８，１８の１／２〜２／３しかなく、コン
タクトホール１２内のＴＥＯ３ＩＩＩＩ７とＣＶＤ法に
よる第１．第２シリコン酸化Ｍ！８゜１８の境の部分に
凸部１４ができる。
ー、希フッ酸液によるエツチング及びフレオン系ガスに
よる異方性ドライエツチングにより形成した後、アルミ
配線層をスパッタ法により形成する前にｎ１拡散層７上
の薄いシリコン酸化膜を希フッ酸液によりエツチングし
た状態で、ここまでの製造フローは上に述べたＳＯＧ膜
を使った場合と同様である。ところが、ボロン、リンを
不純物として含んだＴＥＯ３膜１７膜着７ッ酸液に対す
るエツチングレートは減圧ＣＶＤ法による第１゜第２シ
リコン酸化膜８，１８の１／２〜２／３しかなく、コン
タクトホール１２内のＴＥＯ３ＩＩＩＩ７とＣＶＤ法に
よる第１．第２シリコン酸化Ｍ！８゜１８の境の部分に
凸部１４ができる。
次に図（ｂ）に示すように、スパッタ法によりアルミ配
線層１５を形成すると、凹部１４で膜厚の極端に薄い部
分や断切れの部分１６ができてしまう。
線層１５を形成すると、凹部１４で膜厚の極端に薄い部
分や断切れの部分１６ができてしまう。
第６図はＮチャネルトランジスタのｎ゛拡散層の部分に
コンタクトを形成し、減圧ＣＶＤ法により多結晶シリコ
ン配線を接続する場合の他の従来例における半導体装置
の製造方法の工程断面図を示す。
コンタクトを形成し、減圧ＣＶＤ法により多結晶シリコ
ン配線を接続する場合の他の従来例における半導体装置
の製造方法の工程断面図を示す。
図（ａ）に示すように、Ｐ型シリコン基板またはＮ型シ
リコン基板内に形成したＰウェル１上に素子分離を形成
し、Ｎチャネルトランジスタを作り、減圧ＣＶＤ法によ
るシリコン酸化膜８．平坦化のためのＳＯＧ膜９．ＢＰ
ＳＣ；Ｊｌ！１０を層間絶縁層として形成し、フォトリ
ソグラフィーによりコンタクトホール１２相当部分のフ
ォトレジスト１１を除くまで（第４図（ｄ）相当）はア
ルミ配線層を接続する場合と同しである。
リコン基板内に形成したＰウェル１上に素子分離を形成
し、Ｎチャネルトランジスタを作り、減圧ＣＶＤ法によ
るシリコン酸化膜８．平坦化のためのＳＯＧ膜９．ＢＰ
ＳＣ；Ｊｌ！１０を層間絶縁層として形成し、フォトリ
ソグラフィーによりコンタクトホール１２相当部分のフ
ォトレジスト１１を除くまで（第４図（ｄ）相当）はア
ルミ配線層を接続する場合と同しである。
そして図（ｂ）に示すようにフレオン系ガスを用いた異
方性ドライエツチングにより垂直に層間絶縁層をエツチ
ングする。
方性ドライエツチングにより垂直に層間絶縁層をエツチ
ングする。
次にｎ°拡散層７上にできた６〜１０ｎｍの自然酸化膜
を希フッ酸液によりエツチングすると、図（Ｃ）に示す
ようにコンタクト１２内のＳＯＧ膜９の部分に凹部１４
ができてしまう。
を希フッ酸液によりエツチングすると、図（Ｃ）に示す
ようにコンタクト１２内のＳＯＧ膜９の部分に凹部１４
ができてしまう。
次に減圧ＣＶＤ法により、例えば０．２μｍの厚さの多
結晶シリコン配線１１１９を形成するが、コンタクトホ
ール１２内の凹部１４で膜厚の薄い部分１６ができる。
結晶シリコン配線１１１９を形成するが、コンタクトホ
ール１２内の凹部１４で膜厚の薄い部分１６ができる。
従来の半導体装置の製造方法は以上のように構成されて
いるので、複数の膜によって眉間絶縁層を形成した場合
、それぞれ希フッ酸に対するエツチングレートが異なる
膜と膜との間に凹部が生じ、この状態で配線層を形成す
るとコンタクト内の配線層のカバレンジが悪く、凹部で
膜厚が薄くなり、配線層とコンタクト被配線層の抵抗が
高くなる、また凸部で配線層が断切れを起こし、ひいて
は配線層と被配線層とを接続することができないという
問題点があった。
いるので、複数の膜によって眉間絶縁層を形成した場合
、それぞれ希フッ酸に対するエツチングレートが異なる
膜と膜との間に凹部が生じ、この状態で配線層を形成す
るとコンタクト内の配線層のカバレンジが悪く、凹部で
膜厚が薄くなり、配線層とコンタクト被配線層の抵抗が
高くなる、また凸部で配線層が断切れを起こし、ひいて
は配線層と被配線層とを接続することができないという
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＳＯＧ膜を使って眉間絶縁層を形成してもコ
ンタクト内で凹部を生じることがなく、カバレンジの良
好な配線層を有する半導体装置を得ることができる半導
体装置の製造方法を提供することを目的とする。
たもので、ＳＯＧ膜を使って眉間絶縁層を形成してもコ
ンタクト内で凹部を生じることがなく、カバレンジの良
好な配線層を有する半導体装置を得ることができる半導
体装置の製造方法を提供することを目的とする。
この発明に係る半導体装置の製造方法は配線層と被配線
層を接続するコンタクトにおいて、配線層を形成する前
に、コンタクト側壁の眉間絶縁層と配線との間に耐冷フ
ッ酸性のある膜を形成するようにしたものである。
層を接続するコンタクトにおいて、配線層を形成する前
に、コンタクト側壁の眉間絶縁層と配線との間に耐冷フ
ッ酸性のある膜を形成するようにしたものである。
〔作用］
この発明においては、コンタクト側壁を耐冷フッ酸性の
膜で保護した後、希フッ酸で自然酸化膜をエツチングす
るようにしたから、配線層がコンタクト内で薄くなって
抵抗が高くなったり、断切れすることなく、配線層と被
配線層とを接続することができる。
膜で保護した後、希フッ酸で自然酸化膜をエツチングす
るようにしたから、配線層がコンタクト内で薄くなって
抵抗が高くなったり、断切れすることなく、配線層と被
配線層とを接続することができる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による半導体装置の製造方法
で、Ｎチャネルトランジスタのｎ゛拡散層にコンタクト
ホールをあけ、アルミ配線層を接続する製造工程を説明
するための工程別断面図である。ここでは眉間絶縁層を
、減圧ＣＶＤ法によるシリコン酸化膜８とＳＯＣ膜９．
ＢＰＳＧ膜１０膜束０形成しており、Ｐ型シリコン基板
またはＮ型シリコン基板のＰウェル内に素子分離を形戒
し、Ｎチャネルトランジスタを形成し、眉間絶縁層を形
成し、フォトリソグラフィー、希フッ酸によるエツチン
グによりテーパー１２ａのついたコンタクトホール１２
を形成するまでは従来例と同様の方法で作られ、ここで
はその詳細な説明は省略する。
で、Ｎチャネルトランジスタのｎ゛拡散層にコンタクト
ホールをあけ、アルミ配線層を接続する製造工程を説明
するための工程別断面図である。ここでは眉間絶縁層を
、減圧ＣＶＤ法によるシリコン酸化膜８とＳＯＣ膜９．
ＢＰＳＧ膜１０膜束０形成しており、Ｐ型シリコン基板
またはＮ型シリコン基板のＰウェル内に素子分離を形戒
し、Ｎチャネルトランジスタを形成し、眉間絶縁層を形
成し、フォトリソグラフィー、希フッ酸によるエツチン
グによりテーパー１２ａのついたコンタクトホール１２
を形成するまでは従来例と同様の方法で作られ、ここで
はその詳細な説明は省略する。
いま、図（ａ）に示すようにコンタクトホール１２はテ
ーパーのついた部分１２ａと垂直な部分１２ｂがあり、
テーパー１２ａはＳＯＣ膜９までは及んでいない、また
コンタクトホール１２の底のｎ゛拡散１７上にはフォト
レジスト膜を酸素プラズマにより除去した後の熱処理に
よる酸化及び次工程のアルミ配線層形成までの間の自然
酸化により６〜１０ｎｍの薄いシリコン酸化膜１３がで
きており、これは従来例の第４図（ｆ）と同じ状態であ
る。
ーパーのついた部分１２ａと垂直な部分１２ｂがあり、
テーパー１２ａはＳＯＣ膜９までは及んでいない、また
コンタクトホール１２の底のｎ゛拡散１７上にはフォト
レジスト膜を酸素プラズマにより除去した後の熱処理に
よる酸化及び次工程のアルミ配線層形成までの間の自然
酸化により６〜１０ｎｍの薄いシリコン酸化膜１３がで
きており、これは従来例の第４図（ｆ）と同じ状態であ
る。
次に図（ｂ）に示すように、減圧ＣＶＤ法により厚さ３
０ｎｍ程度の薄いシリコン窒化膜１９を堆積させる。
０ｎｍ程度の薄いシリコン窒化膜１９を堆積させる。
次にシリコン窒化膜１９とシリコンとの選択比の高いフ
レオン系ガスによって異方性エツチングを行うと、第１
図（Ｃ）に示すように、コンタクトホール１２中の垂直
部分１２ｂにシリコン窒化膜１９が残る。この時、ｎ゛
拡散層７上にあった薄いシリコン酸化膜１３は４〜５ｎ
ｍ＜らいエツチングされるが、この薄いシリコン酸化膜
１３をエツチングしてしまってもシリコンとの選択比が
高いので、シリコン基Ｖｉｌをエツチングすることはな
い 次に図（ｄ）に示すように薄いシリコン酸化膜１３の残
りの膜を希フッ酸液により除去した後、スパッタ法によ
りアルミ配線層１５を形成する。この場合、上記希フン
酸処理によりシリコン窒化膜１９下の薄いシリコン酸化
膜１３ａが約５〜６ｎｍ後退し、微小な凹部ができるが
、アルミ配線層重５のカバレッジに影響を及ぼすもので
はない。
レオン系ガスによって異方性エツチングを行うと、第１
図（Ｃ）に示すように、コンタクトホール１２中の垂直
部分１２ｂにシリコン窒化膜１９が残る。この時、ｎ゛
拡散層７上にあった薄いシリコン酸化膜１３は４〜５ｎ
ｍ＜らいエツチングされるが、この薄いシリコン酸化膜
１３をエツチングしてしまってもシリコンとの選択比が
高いので、シリコン基Ｖｉｌをエツチングすることはな
い 次に図（ｄ）に示すように薄いシリコン酸化膜１３の残
りの膜を希フッ酸液により除去した後、スパッタ法によ
りアルミ配線層１５を形成する。この場合、上記希フン
酸処理によりシリコン窒化膜１９下の薄いシリコン酸化
膜１３ａが約５〜６ｎｍ後退し、微小な凹部ができるが
、アルミ配線層重５のカバレッジに影響を及ぼすもので
はない。
なお、この実施例ではコンタクトホール１２形威後、自
然酸化等によってできた薄いシリコン酸化膜１３を残し
たまま、シリコン窒化膜１９を堆積したが、第２図に示
す本発明の他の実施例のように、薄いシリコン酸化膜１
３をフレオン系ガスによる異方性ドライエツチングによ
り完全に除去した後、シリコン基板１に直接シリコン窒
化膜１９を堆積し、シリコンとの選択比の高いフレオン
系のエツチングガスによりシリコン窒化膜１９を異方性
ドライエツチングした後、希フッ酸処理を行い、スパッ
タ法によりアルミ配線層１５を形成するようにしてもよ
い。
然酸化等によってできた薄いシリコン酸化膜１３を残し
たまま、シリコン窒化膜１９を堆積したが、第２図に示
す本発明の他の実施例のように、薄いシリコン酸化膜１
３をフレオン系ガスによる異方性ドライエツチングによ
り完全に除去した後、シリコン基板１に直接シリコン窒
化膜１９を堆積し、シリコンとの選択比の高いフレオン
系のエツチングガスによりシリコン窒化膜１９を異方性
ドライエツチングした後、希フッ酸処理を行い、スパッ
タ法によりアルミ配線層１５を形成するようにしてもよ
い。
また、本発明は、眉間絶縁層を、減圧ＣＶＤ法によるシ
リコン酸化膜と、ボロン、リンを不純物として含んだシ
リコンのアルコキシドやシラノール化合物により形成さ
れるシリコン酸化膜、いわゆるＴＥ０１膜と、減圧ＣＶ
Ｄ法によるシリコン酸化膜との３層の膜によって形成す
る場合も同様の方法でコンタクト内の眉間絶縁層と配線
層との間に窒化膜を形成することができる。
リコン酸化膜と、ボロン、リンを不純物として含んだシ
リコンのアルコキシドやシラノール化合物により形成さ
れるシリコン酸化膜、いわゆるＴＥ０１膜と、減圧ＣＶ
Ｄ法によるシリコン酸化膜との３層の膜によって形成す
る場合も同様の方法でコンタクト内の眉間絶縁層と配線
層との間に窒化膜を形成することができる。
また、本発明の他の実施例として、第３図に示すように
Ｎチャネルトランジスタのｎ゛拡散層７の部分にコンタ
クトホール１２を形成し、減圧ＣＶＤ法により多結晶シ
リコン配線１ｉ２０を形成する場合も同様の方法で製造
できる。
Ｎチャネルトランジスタのｎ゛拡散層７の部分にコンタ
クトホール１２を形成し、減圧ＣＶＤ法により多結晶シ
リコン配線１ｉ２０を形成する場合も同様の方法で製造
できる。
さらに上記実施例ではコンタクトホール内配線層と層間
絶縁層との間に形成する耐希フッ酸性のある膜としてシ
リコン窒化膜１９を用いたが、その他の耐希フッ酸性の
膜、例えば多結晶シリコン膜、高融点金属膜を用いても
ほぼ同様の方法で製造でき、同様の効果が得られる。
絶縁層との間に形成する耐希フッ酸性のある膜としてシ
リコン窒化膜１９を用いたが、その他の耐希フッ酸性の
膜、例えば多結晶シリコン膜、高融点金属膜を用いても
ほぼ同様の方法で製造でき、同様の効果が得られる。
以上のようにこの発明によれば、配線層と被配線層を接
続するコンタクトにおいて、コンタクト側壁の眉間絶縁
層と配線との間に耐希フッ酸性のある膜を形成した後、
自然酸化膜を除去するようにしたので、配線層がコンタ
クト内で薄くなって抵抗が高くなったり、断切れするこ
となく、配線層と被配線層とを接続することができると
いう効果がある。
続するコンタクトにおいて、コンタクト側壁の眉間絶縁
層と配線との間に耐希フッ酸性のある膜を形成した後、
自然酸化膜を除去するようにしたので、配線層がコンタ
クト内で薄くなって抵抗が高くなったり、断切れするこ
となく、配線層と被配線層とを接続することができると
いう効果がある。
第１図は本発明の一実施例による半導体装置の製造方法
を示す工程断面図、第２図、第３図はそれぞれこの発明
の他の実施例を示す工程断面図、第４．５．６図は従来
の半導体装置の製造方法を示す主要工程断面図である。 図において、１はＰ型シリコン基板又はＮ型シリコン基
板中のＰウェル、８は減圧ＣＶＤ法によるシリコン酸化
膜、９はＳＯＧ膜、１０はＢＰＳＧ膜、１２はコンタク
トホール、１２ａはコンタクトホールのテーパ一部分、
１２ｂはコンタクトホールの垂直部分、１３は薄いシリ
コン酸化膜、１４はコンタクトホール内にできた凹部、
１５はアルミ配線層、１６は配線層の膜厚が極端に薄く
なった部分や断切れになった部分、１７はＴＥ０１膜、
１９はシリコン窒化膜、２０は多結晶シリコン層である
。 なお図中同一符号は同−又は相当部分を示す。
を示す工程断面図、第２図、第３図はそれぞれこの発明
の他の実施例を示す工程断面図、第４．５．６図は従来
の半導体装置の製造方法を示す主要工程断面図である。 図において、１はＰ型シリコン基板又はＮ型シリコン基
板中のＰウェル、８は減圧ＣＶＤ法によるシリコン酸化
膜、９はＳＯＧ膜、１０はＢＰＳＧ膜、１２はコンタク
トホール、１２ａはコンタクトホールのテーパ一部分、
１２ｂはコンタクトホールの垂直部分、１３は薄いシリ
コン酸化膜、１４はコンタクトホール内にできた凹部、
１５はアルミ配線層、１６は配線層の膜厚が極端に薄く
なった部分や断切れになった部分、１７はＴＥ０１膜、
１９はシリコン窒化膜、２０は多結晶シリコン層である
。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）配線層と被配線層とをコンタクトホールを介して
接続してなる半導体装置の製造方法において、 配線層と被配線層の間の層間絶縁層を、そのうちの少な
くとも１つの膜が他の膜に比べて希フッ酸液に対する単
位時間当たりのエッチング量が異なる複数の膜で形成す
る工程と、 コンタクトホールを開孔した後、耐希フッ酸性のある膜
を装置全面に堆積させる工程と、 該耐希フッ酸性のある膜を方向性のある異方性エッチン
グにより、コンタクトホール側壁部のみに残しエッチン
グする工程と、 希フッ酸処理によりコンタクトホール開孔部の被配線層
上の酸化膜を除去する工程と、 該酸化膜除去後に配線層を形成する工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32230189A JPH03181135A (ja) | 1989-12-11 | 1989-12-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32230189A JPH03181135A (ja) | 1989-12-11 | 1989-12-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181135A true JPH03181135A (ja) | 1991-08-07 |
Family
ID=18142106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32230189A Pending JPH03181135A (ja) | 1989-12-11 | 1989-12-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181135A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280454A (ja) * | 1991-03-08 | 1992-10-06 | Nkk Corp | 半導体装置の製造方法 |
| US6011308A (en) * | 1996-06-14 | 2000-01-04 | Nec Corporation | Semiconductor device having a barrier film formed to prevent the entry of moisture and method of manufacturing the same |
-
1989
- 1989-12-11 JP JP32230189A patent/JPH03181135A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280454A (ja) * | 1991-03-08 | 1992-10-06 | Nkk Corp | 半導体装置の製造方法 |
| US6011308A (en) * | 1996-06-14 | 2000-01-04 | Nec Corporation | Semiconductor device having a barrier film formed to prevent the entry of moisture and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| JP2001358214A (ja) | 半導体装置および半導体装置の製造方法 | |
| US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
| JPH10106968A (ja) | 半導体装置およびその製造方法 | |
| JPH09321239A (ja) | 半導体集積回路装置の製造方法 | |
| US6300667B1 (en) | Semiconductor structure with air gaps formed between metal leads | |
| JPH0923001A (ja) | 半導体装置の製造方法 | |
| JP2000036536A (ja) | 半導体素子の素子隔離構造及びその隔離方法 | |
| JPH03181135A (ja) | 半導体装置の製造方法 | |
| JPH0837289A (ja) | 半導体装置及びその製造方法 | |
| JPH07273182A (ja) | 半導体装置の製造方法 | |
| JP3049904B2 (ja) | 誘電体分離ウエハの製造方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| JPH11214512A (ja) | 半導体装置の製造方法 | |
| JPH06236972A (ja) | 層間絶縁膜の形成方法 | |
| JP2002100671A (ja) | 半導体装置及びその製造方法 | |
| JPH1197522A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH09162376A (ja) | 誘電体分離基板の製造方法 |