JPH04280454A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04280454A JPH04280454A JP4339091A JP4339091A JPH04280454A JP H04280454 A JPH04280454 A JP H04280454A JP 4339091 A JP4339091 A JP 4339091A JP 4339091 A JP4339091 A JP 4339091A JP H04280454 A JPH04280454 A JP H04280454A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- flattening
- sio2
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 29
- 239000000377 silicon dioxide Substances 0.000 abstract description 13
- 229910052681 coesite Inorganic materials 0.000 abstract description 12
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 12
- 229910052682 stishovite Inorganic materials 0.000 abstract description 12
- 229910052905 tridymite Inorganic materials 0.000 abstract description 12
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 8
- 229910000676 Si alloy Inorganic materials 0.000 abstract description 5
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000000956 methoxy group Chemical group [H]C([H])([H])O* 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を形成する
ことによって生ずる段差を緩和するために用いられる平
坦化絶縁膜による悪影響を受けないようにしたコンタク
ト孔を有する半導体装置およびその製造方法に関するも
のである。
ことによって生ずる段差を緩和するために用いられる平
坦化絶縁膜による悪影響を受けないようにしたコンタク
ト孔を有する半導体装置およびその製造方法に関するも
のである。
【０００２】
【従来の技術】従来のコンタクト孔形成技術により形成
された半導体装置のコンタクト孔部の断面図を図３に示
してあり、１は半導体素子が形成されたシリコン基板、
２はＳｉＯ２絶縁膜、３は半導体素子の段差を緩和して
平坦化を図るための平坦化絶縁膜、４はＰＳＧ絶縁膜、
５，５′はコンタクト孔、７は例えばアルミ−シリコン
合金などからなる導電性膜であり、９は上記の平坦化を
図るための絶縁膜３と導電性膜７との接触によって変質
したこの導電性膜７の変質部分を示している。
された半導体装置のコンタクト孔部の断面図を図３に示
してあり、１は半導体素子が形成されたシリコン基板、
２はＳｉＯ２絶縁膜、３は半導体素子の段差を緩和して
平坦化を図るための平坦化絶縁膜、４はＰＳＧ絶縁膜、
５，５′はコンタクト孔、７は例えばアルミ−シリコン
合金などからなる導電性膜であり、９は上記の平坦化を
図るための絶縁膜３と導電性膜７との接触によって変質
したこの導電性膜７の変質部分を示している。
【０００３】なお、図３図示の従来の半導体装置を製造
する１つの方法としては、半導体素子の形成されたシリ
コン基板１上にＳｉＯ２絶縁膜２を堆積し、この絶縁膜
２上に平坦化を図るための平坦化絶縁膜３を形成して熱
処理を行った後、この平坦化絶縁膜３をエッチバックし
、その後、ＰＳＧ絶縁膜４を形成し、この絶縁膜４上に
フォトリソグラフ工程によりレジスト膜をマスクとして
形成し、このレジスト膜をマスクとして上記絶縁膜２，
３，４を連続してエッチングすることによってコンタク
ト孔５，５′を形成するとともにラウンドエッチングを
施し、次いで、このレジスト膜を除去してからアルミ−
シリコン合金などからなる導電性膜７を堆積してから下
層との接触を改善するための熱処理を行なう。
する１つの方法としては、半導体素子の形成されたシリ
コン基板１上にＳｉＯ２絶縁膜２を堆積し、この絶縁膜
２上に平坦化を図るための平坦化絶縁膜３を形成して熱
処理を行った後、この平坦化絶縁膜３をエッチバックし
、その後、ＰＳＧ絶縁膜４を形成し、この絶縁膜４上に
フォトリソグラフ工程によりレジスト膜をマスクとして
形成し、このレジスト膜をマスクとして上記絶縁膜２，
３，４を連続してエッチングすることによってコンタク
ト孔５，５′を形成するとともにラウンドエッチングを
施し、次いで、このレジスト膜を除去してからアルミ−
シリコン合金などからなる導電性膜７を堆積してから下
層との接触を改善するための熱処理を行なう。
【０００４】しかしながら、上記のような平坦化を図る
ための平坦化絶縁膜３として、段差を軽減するのに効果
的なスピンコーティングによって形成されるＳＯＧ（ｓ
ｐｉｎ ｏｎｇｌａｓｓ） 膜を用いた場合、形成され
た平坦化絶縁膜は例えば水分が発生するなどの不安定な
性質を持つことが多く、これによって、この絶縁膜３と
上記導電性膜７とが直接接触するコンタクト孔５におい
てはこの導電性膜７の一部を変質部９として示したよう
に変質させてしまい、導電接続が不良になることがあっ
た。
ための平坦化絶縁膜３として、段差を軽減するのに効果
的なスピンコーティングによって形成されるＳＯＧ（ｓ
ｐｉｎ ｏｎｇｌａｓｓ） 膜を用いた場合、形成され
た平坦化絶縁膜は例えば水分が発生するなどの不安定な
性質を持つことが多く、これによって、この絶縁膜３と
上記導電性膜７とが直接接触するコンタクト孔５におい
てはこの導電性膜７の一部を変質部９として示したよう
に変質させてしまい、導電接続が不良になることがあっ
た。
【０００５】なお、上記のＳＯＧ膜を形成するための滴
下材料としては、例えばシリカフィルムやメトキシ系の
シラノールなどをエタノールなどのアルコール溶媒に溶
かしたものが用いられる。
下材料としては、例えばシリカフィルムやメトキシ系の
シラノールなどをエタノールなどのアルコール溶媒に溶
かしたものが用いられる。
【０００６】このため、平坦化の効果は小さいものの前
記導電性膜の変質を誘発しない、例えばボロン４ｗｔ％
、リン４ｗｔ％ を含有するボロン含有リンガラスの
ような中低濃度の不純物を含有したＰＳＧ膜を前記平坦
化絶縁膜３として使用するとともに、例えば８５０℃以
上の熱処理工程によりリフローを行うことによって半導
体素子の平坦化を進行させるという方法も用いられてい
た。
記導電性膜の変質を誘発しない、例えばボロン４ｗｔ％
、リン４ｗｔ％ を含有するボロン含有リンガラスの
ような中低濃度の不純物を含有したＰＳＧ膜を前記平坦
化絶縁膜３として使用するとともに、例えば８５０℃以
上の熱処理工程によりリフローを行うことによって半導
体素子の平坦化を進行させるという方法も用いられてい
た。
【０００７】しかしながら、半導体装置の微細化に伴う
半導体装置の段差比率（アスペクト比）の増加によって
より高い平坦化効果が前記平坦化絶縁膜３に要求される
ことになると、上記のような中低濃度の不純物を含有し
たＰＳＧ膜などの絶縁膜の材質、濃度を変えることなく
上述の平坦化の要求に応えるためには、熱処理温度をさ
らに上げたり熱処理時間を長くしたりする必要があるが
、半導体装置の微細化の際にシリコン基板内の不純物分
布の浅薄化を保つために要求される半導体装置製造工程
の低温化を妨げるという重大な欠点を持っている。
半導体装置の段差比率（アスペクト比）の増加によって
より高い平坦化効果が前記平坦化絶縁膜３に要求される
ことになると、上記のような中低濃度の不純物を含有し
たＰＳＧ膜などの絶縁膜の材質、濃度を変えることなく
上述の平坦化の要求に応えるためには、熱処理温度をさ
らに上げたり熱処理時間を長くしたりする必要があるが
、半導体装置の微細化の際にシリコン基板内の不純物分
布の浅薄化を保つために要求される半導体装置製造工程
の低温化を妨げるという重大な欠点を持っている。
【０００８】これらの問題は、低温の熱処理によっても
より高い平坦化効果を持つＳＯＧ膜や高濃度の不純物を
含有したＰＳＧ膜を平坦化絶縁膜として使用することに
よって回避することができるが、このような平坦化絶縁
膜に適した材料は前述のように導電性膜７を変質させる
性質を有するものが多い。
より高い平坦化効果を持つＳＯＧ膜や高濃度の不純物を
含有したＰＳＧ膜を平坦化絶縁膜として使用することに
よって回避することができるが、このような平坦化絶縁
膜に適した材料は前述のように導電性膜７を変質させる
性質を有するものが多い。
【０００９】
【発明が解決しようとする課題】本発明は、水分が発生
するなどの不安定な性質があるにしても、低温の熱処理
でも平坦化効果が大きい材料からなる膜、例えばＳＯＧ
膜や高濃度の不純物を含有したＰＳＧ膜などを平坦化絶
縁膜材料として使用し得るようにすることを目的とする
ものである。
するなどの不安定な性質があるにしても、低温の熱処理
でも平坦化効果が大きい材料からなる膜、例えばＳＯＧ
膜や高濃度の不純物を含有したＰＳＧ膜などを平坦化絶
縁膜材料として使用し得るようにすることを目的とする
ものである。
【００１０】これによって、微細化された半導体装置を
製造する際に要求される例えば８００℃以下の低温の熱
処理によって高い平坦化を行なうことができるようにな
り、半導体装置を高い歩留まりで得ることができるよう
になる。
製造する際に要求される例えば８００℃以下の低温の熱
処理によって高い平坦化を行なうことができるようにな
り、半導体装置を高い歩留まりで得ることができるよう
になる。
【００１１】
【課題を解決するための手段】本発明においては、半導
体装置のコンタクト孔側壁に絶縁膜の異方性エッチング
により生じる絶縁膜の残渣壁を残すようにした。
体装置のコンタクト孔側壁に絶縁膜の異方性エッチング
により生じる絶縁膜の残渣壁を残すようにした。
【００１２】また、このような半導体装置を製造するた
めに、半導体素子と絶縁層とが形成された半導体基板上
に平坦化絶縁膜を堆積する工程と、この平坦化絶縁膜お
よび上記絶縁層にコンタクト孔を開口する工程と、この
コンタクト孔が開口された半導体基板全面に絶縁膜を堆
積する工程と、コンタクト孔側壁のみに絶縁膜を残すよ
うにこの絶縁膜を異方性エッチングする異方性エッチン
グ工程とを含ませるようにした。
めに、半導体素子と絶縁層とが形成された半導体基板上
に平坦化絶縁膜を堆積する工程と、この平坦化絶縁膜お
よび上記絶縁層にコンタクト孔を開口する工程と、この
コンタクト孔が開口された半導体基板全面に絶縁膜を堆
積する工程と、コンタクト孔側壁のみに絶縁膜を残すよ
うにこの絶縁膜を異方性エッチングする異方性エッチン
グ工程とを含ませるようにした。
【００１３】なお、本願の明細書において、「半導体基
板」とは、シリコン基盤などの半導体基盤に半導体素子
を形成した状態、あるいは、半導体素子が形成された半
導体基板上に絶縁膜などを堆積した状態などの、製造過
程の状態ある半導体装置をいう。
板」とは、シリコン基盤などの半導体基盤に半導体素子
を形成した状態、あるいは、半導体素子が形成された半
導体基板上に絶縁膜などを堆積した状態などの、製造過
程の状態ある半導体装置をいう。
【００１４】
【作用】図１は本発明による半導体装置の実施例を断面
図として示すもので、図３に示した従来例の構成要素と
対応する構成要素には図３と同一の符号を付してあり、
１は半導体素子の形成された半導体基板、２は例えばＳ
ｉＯ２絶縁膜である絶縁膜、３は半導体素子の段差を緩
和して平坦化を図るための平坦化絶縁膜、４は例えばＰ
ＳＧ絶縁膜などの絶縁膜、５，５′はコンタクト孔、７
は例えばアルミ−シリコン合金などからなる導電性膜で
あり、６，６′は本発明によって絶縁膜の異方性エッチ
ングによりコンタクト孔側壁に残した絶縁膜の残渣壁で
ある。
図として示すもので、図３に示した従来例の構成要素と
対応する構成要素には図３と同一の符号を付してあり、
１は半導体素子の形成された半導体基板、２は例えばＳ
ｉＯ２絶縁膜である絶縁膜、３は半導体素子の段差を緩
和して平坦化を図るための平坦化絶縁膜、４は例えばＰ
ＳＧ絶縁膜などの絶縁膜、５，５′はコンタクト孔、７
は例えばアルミ−シリコン合金などからなる導電性膜で
あり、６，６′は本発明によって絶縁膜の異方性エッチ
ングによりコンタクト孔側壁に残した絶縁膜の残渣壁で
ある。
【００１５】この図１から明らかなように、本発明によ
る半導体装置においては、コンタクト孔５，５′の側壁
に形成されたＰＳＧ絶縁膜のＳｉＯ２残渣壁６，６′が
ＳＯＧ膜などの平坦化絶縁膜３と導電性膜５，５′との
接触を防いでいる。
る半導体装置においては、コンタクト孔５，５′の側壁
に形成されたＰＳＧ絶縁膜のＳｉＯ２残渣壁６，６′が
ＳＯＧ膜などの平坦化絶縁膜３と導電性膜５，５′との
接触を防いでいる。
【００１６】したがって、導電性膜７を変質させるよう
な性質を有する例えばＳＯＧ膜のような絶縁膜を平坦化
絶縁膜３として用いても導電性膜が変質することが防止
されるとともに、この絶縁膜の残渣壁６，６′によって
ラウンドエッチングを行わないでもコンタクト孔のテー
パー角が緩和されることから、導電接続の不良を減らし
、半導体装置の歩留まりを高めることができる。
な性質を有する例えばＳＯＧ膜のような絶縁膜を平坦化
絶縁膜３として用いても導電性膜が変質することが防止
されるとともに、この絶縁膜の残渣壁６，６′によって
ラウンドエッチングを行わないでもコンタクト孔のテー
パー角が緩和されることから、導電接続の不良を減らし
、半導体装置の歩留まりを高めることができる。
【００１７】また、本発明による半導体装置の製造方法
によれば、低温・短時間の処理でも平坦化能力の優れた
ＳＯＧや高濃度の不純物を含有したＳｉＯ２を絶縁膜に
用いることができるため、製造工程の低温化が実現でき
、半導体デバイスの浅薄化、ひいては半導体素子の微細
化が達成できとともに、絶縁膜の表面を平坦化するため
のエッチバックやコンタクト孔のテーパー角を緩和する
ためのラウンドエッチング等の工程が不必要になるので
半導体装置の製造工程を著しく削減することが出来る。
によれば、低温・短時間の処理でも平坦化能力の優れた
ＳＯＧや高濃度の不純物を含有したＳｉＯ２を絶縁膜に
用いることができるため、製造工程の低温化が実現でき
、半導体デバイスの浅薄化、ひいては半導体素子の微細
化が達成できとともに、絶縁膜の表面を平坦化するため
のエッチバックやコンタクト孔のテーパー角を緩和する
ためのラウンドエッチング等の工程が不必要になるので
半導体装置の製造工程を著しく削減することが出来る。
【００１８】なお、コンタクト孔側壁のみに絶縁膜を残
すようにこの絶縁膜を異方性エッチングするためには、
堆積した絶縁膜の厚さに相当する厚さだけ異方性エッチ
ングを行うことによって達成することができる。
すようにこの絶縁膜を異方性エッチングするためには、
堆積した絶縁膜の厚さに相当する厚さだけ異方性エッチ
ングを行うことによって達成することができる。
【００１９】
【実施例】図２は本発明による半導体装置の製造工程の
実施例を示すもので、同図（Ａ） に示すように、半導
体素子が形成されたシリコン基板１上に ２，０００Å
厚さのＳｉＯ２膜を絶縁膜２としてプラズマＣＶＤ法に
より堆積し、この絶縁膜２上にスピンコーテイングによ
って有機ＳＯＧ膜を平坦化絶縁膜３として ５，０００
Å塗布し、窒素雰囲気下４２０℃にて熱処理する。この
工程が終了したときには、平坦化絶縁膜３上にはシリコ
ン基板１上の段差によって凹部８が生成されている。
実施例を示すもので、同図（Ａ） に示すように、半導
体素子が形成されたシリコン基板１上に ２，０００Å
厚さのＳｉＯ２膜を絶縁膜２としてプラズマＣＶＤ法に
より堆積し、この絶縁膜２上にスピンコーテイングによ
って有機ＳＯＧ膜を平坦化絶縁膜３として ５，０００
Å塗布し、窒素雰囲気下４２０℃にて熱処理する。この
工程が終了したときには、平坦化絶縁膜３上にはシリコ
ン基板１上の段差によって凹部８が生成されている。
【００２０】次に、同図（Ｂ） に示すように、この平
坦化絶縁膜３上にリン濃度４ｗｔ％ のＰＳＧ膜を絶縁
膜４として常圧ＣＶＤ法により ２，０００Åの厚さま
で同図（Ｂ） に示すように堆積する。
坦化絶縁膜３上にリン濃度４ｗｔ％ のＰＳＧ膜を絶縁
膜４として常圧ＣＶＤ法により ２，０００Åの厚さま
で同図（Ｂ） に示すように堆積する。
【００２１】次いで、この絶縁膜４上にフォトリソ工程
によりマスクとなるレジスト膜を形成した後、前記絶縁
膜２，３，４を連続してエッチングすることによってコ
ンタクト孔５，５′を形成し、このレジスト膜を除去後
、プラズマＣＶＤによってＳｉＯ２膜を絶縁膜６として
同図（Ｃ） に示すように、 ２，０００Åの厚みに堆
積する。
によりマスクとなるレジスト膜を形成した後、前記絶縁
膜２，３，４を連続してエッチングすることによってコ
ンタクト孔５，５′を形成し、このレジスト膜を除去後
、プラズマＣＶＤによってＳｉＯ２膜を絶縁膜６として
同図（Ｃ） に示すように、 ２，０００Åの厚みに堆
積する。
【００２２】次に、本発明の特徴である絶縁膜６の残渣
壁６′を形成する工程として、異方性エッチングにより
上記絶縁膜６をその堆積した厚みと等しい ２，０００
Å厚みをエッチングして、同図（Ｄ） に示すように、
前記コンタクト孔５の側壁に絶縁膜６の残渣壁６′を形
成させる。
壁６′を形成する工程として、異方性エッチングにより
上記絶縁膜６をその堆積した厚みと等しい ２，０００
Å厚みをエッチングして、同図（Ｄ） に示すように、
前記コンタクト孔５の側壁に絶縁膜６の残渣壁６′を形
成させる。
【００２３】その後、アルミ−シリコン合金膜をスパッ
タ法にて ６，０００Å堆積して図１の導電性膜７に相
当する導電性膜を形成し、熱処理を行なうことによりこ
の導電性膜を図１に示したように下層のシリコン基板１
、絶縁膜４などと密接させた後、この導電性膜上にフォ
トリソ工程によりレジスト膜を形成してからこの膜をマ
スクにして導電性膜７をエッチングして所要の配線層を
形成した後にこのレジスト膜を除去することにより半導
体装置を形成する。
タ法にて ６，０００Å堆積して図１の導電性膜７に相
当する導電性膜を形成し、熱処理を行なうことによりこ
の導電性膜を図１に示したように下層のシリコン基板１
、絶縁膜４などと密接させた後、この導電性膜上にフォ
トリソ工程によりレジスト膜を形成してからこの膜をマ
スクにして導電性膜７をエッチングして所要の配線層を
形成した後にこのレジスト膜を除去することにより半導
体装置を形成する。
【００２４】
【発明の効果】以上説明したように、本発明による半導
体装置においては、コンタクト孔側壁にＰＳＧ絶縁膜の
ＳｉＯ２残渣壁を形成することにより、導電性膜を変質
させる平坦化能力の優れた例えばＳＯＧ膜のような絶縁
膜と導電性膜とがこのＳｉＯ２残渣壁によって隔てられ
て直接接触することがないのでこの導電性膜の変質が防
止され、さらに、ラウンドエッチングを行わないでもコ
ンタクト孔のテーパー角を緩和できることと相俟つて、
導電接続の不良を減らし、半導体装置の歩留まりを高め
ることができるという格別の効果が達成される。
体装置においては、コンタクト孔側壁にＰＳＧ絶縁膜の
ＳｉＯ２残渣壁を形成することにより、導電性膜を変質
させる平坦化能力の優れた例えばＳＯＧ膜のような絶縁
膜と導電性膜とがこのＳｉＯ２残渣壁によって隔てられ
て直接接触することがないのでこの導電性膜の変質が防
止され、さらに、ラウンドエッチングを行わないでもコ
ンタクト孔のテーパー角を緩和できることと相俟つて、
導電接続の不良を減らし、半導体装置の歩留まりを高め
ることができるという格別の効果が達成される。
【００２５】また、本発明による半導体装置の製造方法
によれば、低温・短時間の処理でも平坦化能力の優れた
ＳＯＧや高濃度の不純物を含有したＳｉＯ２を絶縁膜に
用いることができるため、製造工程の低温化が実現でき
、半導体デバイスの浅薄化、ひいては微細化が達成でき
とともに、絶縁膜の表面を平坦化するためのエッチバッ
クやコンタクト孔のテーパー角を緩和するためのラウン
ドエッチング等の工程が不必要になるので、半導体装置
の製造工程を削減できるという格別の効果が達成される
。
によれば、低温・短時間の処理でも平坦化能力の優れた
ＳＯＧや高濃度の不純物を含有したＳｉＯ２を絶縁膜に
用いることができるため、製造工程の低温化が実現でき
、半導体デバイスの浅薄化、ひいては微細化が達成でき
とともに、絶縁膜の表面を平坦化するためのエッチバッ
クやコンタクト孔のテーパー角を緩和するためのラウン
ドエッチング等の工程が不必要になるので、半導体装置
の製造工程を削減できるという格別の効果が達成される
。
【図１】本発明による半導体装置の実施例を示す断面図
である。
である。
【図２】本発明の製造方法の実施例を示す断面図である
。
。
【図３】従来の半導体装置を示す断面図である。
１ 半導体基板、
２ ＳｉＯ２絶縁膜などの絶縁膜、３
平坦化絶縁膜、 ４ ＰＳＧ絶縁膜などの絶縁膜、５，５
′ コンタクト孔、 ６ ＳｉＯ２絶縁膜などの絶縁膜、６′
絶縁膜の残渣壁 ７ 導電性膜
平坦化絶縁膜、 ４ ＰＳＧ絶縁膜などの絶縁膜、５，５
′ コンタクト孔、 ６ ＳｉＯ２絶縁膜などの絶縁膜、６′
絶縁膜の残渣壁 ７ 導電性膜
Claims (2)
- 【請求項１】 半導体装置のコンタクト孔側壁に絶縁
膜の異方性エッチングにより生じる絶縁膜の残渣壁を残
すようにしたことを特徴とする半導体装置。 - 【請求項２】 半導体素子と絶縁層とが形成された半
導体基板上に平坦化絶縁膜を堆積する工程と、この平坦
化絶縁膜および上記絶縁層にコンタクト孔を開口する工
程と、このコンタクト孔が開口された半導体基板全面に
絶縁膜を堆積する工程と、コンタクト孔側壁のみに絶縁
膜を残すようにこの絶縁膜を異方性エッチングする異方
性エッチング工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4339091A JPH04280454A (ja) | 1991-03-08 | 1991-03-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4339091A JPH04280454A (ja) | 1991-03-08 | 1991-03-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04280454A true JPH04280454A (ja) | 1992-10-06 |
Family
ID=12662471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4339091A Pending JPH04280454A (ja) | 1991-03-08 | 1991-03-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04280454A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594057A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | コンタクトホ−ル形成方法 |
| JPS61222236A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH02133924A (ja) * | 1988-11-15 | 1990-05-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH02288225A (ja) * | 1989-04-07 | 1990-11-28 | Sgs Thomson Microelectron Inc | コンタクトの形成方法及び構造 |
| JPH03181135A (ja) * | 1989-12-11 | 1991-08-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0435047A (ja) * | 1990-05-31 | 1992-02-05 | Kawasaki Steel Corp | 半導体装置の多層配線形成方法 |
| JPH04207054A (ja) * | 1990-11-30 | 1992-07-29 | Toshiba Corp | 半導体装置の製造方法 |
-
1991
- 1991-03-08 JP JP4339091A patent/JPH04280454A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594057A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | コンタクトホ−ル形成方法 |
| JPS61222236A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH02133924A (ja) * | 1988-11-15 | 1990-05-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH02288225A (ja) * | 1989-04-07 | 1990-11-28 | Sgs Thomson Microelectron Inc | コンタクトの形成方法及び構造 |
| JPH03181135A (ja) * | 1989-12-11 | 1991-08-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0435047A (ja) * | 1990-05-31 | 1992-02-05 | Kawasaki Steel Corp | 半導体装置の多層配線形成方法 |
| JPH04207054A (ja) * | 1990-11-30 | 1992-07-29 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719089A (en) | Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices | |
| US7312158B2 (en) | Method of forming pattern | |
| US7413962B2 (en) | Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus | |
| US6844255B2 (en) | Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry | |
| EP0496614A1 (en) | Method for forming contact hole in process of manufacturing semiconductor device | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| KR100375230B1 (ko) | 매끄러운 텅스텐 표면을 갖는 반도체 장치의 배선 제조방법 | |
| US6159661A (en) | Dual damascene process | |
| US5950104A (en) | Contact process using Y-contact etching | |
| US5663108A (en) | Optimized metal pillar via process | |
| US7022582B2 (en) | Microelectronic process and structure | |
| US6235653B1 (en) | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| JPH10112503A (ja) | 半導体装置の製造方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JPH04280454A (ja) | 半導体装置の製造方法 | |
| US6197630B1 (en) | Method of fabricating a narrow bit line structure | |
| US6815337B1 (en) | Method to improve borderless metal line process window for sub-micron designs | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| US6159759A (en) | Method to form liquid crystal displays using a triple damascene technique | |
| JPH088231A (ja) | 膜の平坦化方法 | |
| US6207581B1 (en) | Method of fabricating node contact hole | |
| JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
| US8703617B2 (en) | Method for planarizing interlayer dielectric layer | |
| JP3291387B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971007 |