JPS61222236A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS61222236A JPS61222236A JP6186885A JP6186885A JPS61222236A JP S61222236 A JPS61222236 A JP S61222236A JP 6186885 A JP6186885 A JP 6186885A JP 6186885 A JP6186885 A JP 6186885A JP S61222236 A JPS61222236 A JP S61222236A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- substrate
- exposed
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置及びその製造方法に係り、特にコン
タクト孔の構造及びその製造方法に関するＯ 〔発明、の技術的背景とその問題点〕 従来の半導体装置のコンタクト孔の構造及びその製造方
法について、Ｐ形シリコン基板に設けたル形不純物領域
とのコンタクトの場合を例として説明する。
タクト孔の構造及びその製造方法に関するＯ 〔発明、の技術的背景とその問題点〕 従来の半導体装置のコンタクト孔の構造及びその製造方
法について、Ｐ形シリコン基板に設けたル形不純物領域
とのコンタクトの場合を例として説明する。
第３図は従来の半導体装置におけるコンタクト孔の構造
の一例を示す断面図である。図に示す様に、ル形不純物
領域（４１）を設けたＰ形シリコン基板（４０）上の絶
縁膜（４林４２Ｂ）にコンタクト孔（４５）を形成し、
この上にル形不純物領域（４１）とコンタクトを取るア
ルミニウム配線（４６）を設ける。
の一例を示す断面図である。図に示す様に、ル形不純物
領域（４１）を設けたＰ形シリコン基板（４０）上の絶
縁膜（４林４２Ｂ）にコンタクト孔（４５）を形成し、
この上にル形不純物領域（４１）とコンタクトを取るア
ルミニウム配線（４６）を設ける。
第４図は従来の半導体装置の製造方法を示す製造工程断
面図である。第４図（ａ）に示すように、Ｐ形シリコン
基板（４０）上に設けた絶縁膜の所定部分をＰ屋シリコ
ン基板（４０）のコンタクト部分が露出するまで除去し
コンタクト孔（４５）を形成する。
面図である。第４図（ａ）に示すように、Ｐ形シリコン
基板（４０）上に設けた絶縁膜の所定部分をＰ屋シリコ
ン基板（４０）のコンタクト部分が露出するまで除去し
コンタクト孔（４５）を形成する。
次に第４図（ｂ）に示すように、この上に所定形状にパ
ターニングしたアルミニウム配！ （４６）を形成する
。
ターニングしたアルミニウム配！ （４６）を形成する
。
しかし、このような従来技術において以下のような問題
点が生じる。
点が生じる。
コンタクト孔（４５）における絶縁ｇ （４２Ａ４２ｆ
３）の上端部はその断面形状がほぼ直角であるため、こ
の上にアルミニウム配線（４６）を形成する際、段差被
覆状態（ステップカバレージ）が悪くなる。つまり、こ
の上端部上ではアルミニウム配線（４６）の厚さが薄く
なりその強度が低下する。
３）の上端部はその断面形状がほぼ直角であるため、こ
の上にアルミニウム配線（４６）を形成する際、段差被
覆状態（ステップカバレージ）が悪くなる。つまり、こ
の上端部上ではアルミニウム配線（４６）の厚さが薄く
なりその強度が低下する。
さらに、この上端部上ではアルミニウム配線（４６）の
断面形状がほぼ直角であるため外圧等により圧力集中が
生じる。
断面形状がほぼ直角であるため外圧等により圧力集中が
生じる。
以上によりアルミニウム配線（４６）の断線が生じる恐
れがある。
れがある。
また、従来方法の場合には、写真蝕刻法の解像限界以下
の微細なコンタクト孔（現状では１．２μｍ程度）を形
成できないという問題点もあった。
の微細なコンタクト孔（現状では１．２μｍ程度）を形
成できないという問題点もあった。
なお、アルミニウム配線（４６）の強度を向上させるた
めにその膜厚を厚くする事も考えられるが、この様な半
導体装置及びその製造方法ではアルミニウム配線（４６
）のバターニング精度が低下してしまい半導体装置の微
細化を妨げてしまう。
めにその膜厚を厚くする事も考えられるが、この様な半
導体装置及びその製造方法ではアルミニウム配線（４６
）のバターニング精度が低下してしまい半導体装置の微
細化を妨げてしまう。
本発明の目的は、コンタクト孔の段差部分におけるアル
ミニウム配線の断線を防止すると共に微細なコンタクト
孔を形成する半導体装置及びその製造方法を提供するこ
とにある。
ミニウム配線の断線を防止すると共に微細なコンタクト
孔を形成する半導体装置及びその製造方法を提供するこ
とにある。
半導体装置において、半導体基板上に設けた絶縁膜と、
この絶＃膜の所定部分を半導体基板が露出するまで除去
して形成したコンタクト孔と、このコンタクト孔の側壁
に設けた被膜と、この側壁に被膜を設けたコンタクト孔
を覆うアルミニウム配線とを具備し、側壁に被膜を設け
たコンタクト孔が半導体基板に向かって幅狭となる様に
する。
この絶＃膜の所定部分を半導体基板が露出するまで除去
して形成したコンタクト孔と、このコンタクト孔の側壁
に設けた被膜と、この側壁に被膜を設けたコンタクト孔
を覆うアルミニウム配線とを具備し、側壁に被膜を設け
たコンタクト孔が半導体基板に向かって幅狭となる様に
する。
また、半導体基板上に絶縁膜を形成し、この絶縁膜の所
定部分を半導体基板が露出するまで除去しコンタクト孔
を形成し、このコンタクト孔の側壁及び半導体基板の露
出部分を覆う被膜を形成する。次に、この被膜を異方性
エツチングによりコンタクト孔の側壁に残存させ半導体
基板が露出するまで除去し、これを覆うアルミニウム配
線を形成する。
定部分を半導体基板が露出するまで除去しコンタクト孔
を形成し、このコンタクト孔の側壁及び半導体基板の露
出部分を覆う被膜を形成する。次に、この被膜を異方性
エツチングによりコンタクト孔の側壁に残存させ半導体
基板が露出するまで除去し、これを覆うアルミニウム配
線を形成する。
本発明は、コンタクト孔の段差部分におけるアルミニウ
ム配線の断線を防止すると共に微細なコンタクト孔を形
成する上述の半導体装置及びその製造方法を提供する。
ム配線の断線を防止すると共に微細なコンタクト孔を形
成する上述の半導体装置及びその製造方法を提供する。
以下本発明の一実施例を図面によって説明する。
なお、ここでは半導体基板としてＰ減シリコン基板、絶
縁層としてＣＶＤ−８ｉｎ、を用いた場合を例として取
り上げる。
縁層としてＣＶＤ−８ｉｎ、を用いた場合を例として取
り上げる。
第１図は本発明に係る半導体装置におけるコンタクト孔
の構造の一実施例を示す断面図である。
の構造の一実施例を示す断面図である。
図に示す様に、ル形不純物領域（２１）を設けたＰ形シ
リコン基板（２０）上に形成された第１のＣＶＤ−８ｉ
ｎ。
リコン基板（２０）上に形成された第１のＣＶＤ−８ｉ
ｎ。
膜（２２Ａ、 ２２Ｂ）と、この膜の所定部分をＰ形シ
リコン基板（２０）が露出するまで除去して形成したコ
ンタクト孔（２５）と、このコンタクト孔（２５）がＰ
形シリコン基板（２０）に向かって幅狭となる様に側壁
１１Ｃ設置１ｆ タ第２ ＯＣＶＤ−８ｉＯｔ［（１４
Ａ、 １４Ｂ） トｔ 設ける。この上に鴇型不純物領
域（２１）とコンタクトを取る。アルミニウム配線（２
６）を設ける。
リコン基板（２０）が露出するまで除去して形成したコ
ンタクト孔（２５）と、このコンタクト孔（２５）がＰ
形シリコン基板（２０）に向かって幅狭となる様に側壁
１１Ｃ設置１ｆ タ第２ ＯＣＶＤ−８ｉＯｔ［（１４
Ａ、 １４Ｂ） トｔ 設ける。この上に鴇型不純物領
域（２１）とコンタクトを取る。アルミニウム配線（２
６）を設ける。
第２図は本発明に係る半導体装置の製造方法の一実施例
を示す製造工程断面図である。第２図（ａ）に示す様に
、ル形不純物領域（２１）を設けたＰ形シリコン基板（
２ｏ）上に設けた膜厚ａｏｏｏ（ＪＬ）の第１のＣＶ
Ｄ −Ｓｉｎ、膜の所定部分をＰ形シリコン基板（２ｏ
）が露出するまで異方性エツチングにより除去しコンタ
クト孔（２５）を形成する。次に第２図中）に示す様に
、コンタクト孔（２５）の側壁及びＰ形シリコン基板（
２０）の露出部分を覆う第２のＣＶＤ−８ｉ０．膜（２
４）をＣＶＤ法により形成する。次に第２図（Ｃ）にさ
せＰ形シリコン基板（２０）のコンタクト部分が露出す
るまで除去する。次に第２図（ｄ）に示す様に、この上
にスパッタ蒸着法により膜厚５ｏｏｏ（１）のアルミニ
ウム膜を形成した後、所定配線形状にバターニングレア
ルミニウム配置！ （２６）を形成する。
を示す製造工程断面図である。第２図（ａ）に示す様に
、ル形不純物領域（２１）を設けたＰ形シリコン基板（
２ｏ）上に設けた膜厚ａｏｏｏ（ＪＬ）の第１のＣＶ
Ｄ −Ｓｉｎ、膜の所定部分をＰ形シリコン基板（２ｏ
）が露出するまで異方性エツチングにより除去しコンタ
クト孔（２５）を形成する。次に第２図中）に示す様に
、コンタクト孔（２５）の側壁及びＰ形シリコン基板（
２０）の露出部分を覆う第２のＣＶＤ−８ｉ０．膜（２
４）をＣＶＤ法により形成する。次に第２図（Ｃ）にさ
せＰ形シリコン基板（２０）のコンタクト部分が露出す
るまで除去する。次に第２図（ｄ）に示す様に、この上
にスパッタ蒸着法により膜厚５ｏｏｏ（１）のアルミニ
ウム膜を形成した後、所定配線形状にバターニングレア
ルミニウム配置！ （２６）を形成する。
この様にして、Ｐ形シリコン基板（２０）に設けたル形
不純物領域（２１）のアルミニウム配線（２６）を行な
う。
不純物領域（２１）のアルミニウム配線（２６）を行な
う。
本発明によれば、半導体基板上に設は九コンタクト孔の
側壁に半導体基板に向かつて幅狭となる様な被膜を形成
するので、段差被覆状態（ステップカバレージ）が向上
し、コンタクト孔の段差部分における配線の断線を防止
すると共に微細なコンタクト孔を形成する半導体装置及
びその製造方法を提供することができる。
側壁に半導体基板に向かつて幅狭となる様な被膜を形成
するので、段差被覆状態（ステップカバレージ）が向上
し、コンタクト孔の段差部分における配線の断線を防止
すると共に微細なコンタクト孔を形成する半導体装置及
びその製造方法を提供することができる。
第１図は本発明に係る半導体装置の一実施例を示す断面
図、第２図は本発明に係る半導体装置の製造方法の一実
施例を示す製造工程断面図、第３図は従来の半導体装置
の一例を示す断面図、第４図は従来の半導体装置の製造
方法の一例を示す製造工程断面図である。 ２０．４０・−ｐ形シリコン基板。 ２２Ａ、 ２２Ｂ ・＠ １ ＯＣＶＤ−８ｉ０！膜。 命；３； ２５．４５・・・コンタクト孔。 １４Ａ、 １４Ｂ ・ｐｇ ２ ＯＣＶＤ−８ｉ０．
ｇ 。 ２４Ａ、、２４Ｂ ・・・残存Ｌ ｋ ｆｆ１Ｅ ２
ｃＤ ＣＶＤ−８ｉｎ、 膜。 ２６．４６・・・アルミニウム配線。 代、埋入 弁理士 則 近 憲 佑 （ほか１名） 第１図 第２１１！１
図、第２図は本発明に係る半導体装置の製造方法の一実
施例を示す製造工程断面図、第３図は従来の半導体装置
の一例を示す断面図、第４図は従来の半導体装置の製造
方法の一例を示す製造工程断面図である。 ２０．４０・−ｐ形シリコン基板。 ２２Ａ、 ２２Ｂ ・＠ １ ＯＣＶＤ−８ｉ０！膜。 命；３； ２５．４５・・・コンタクト孔。 １４Ａ、 １４Ｂ ・ｐｇ ２ ＯＣＶＤ−８ｉ０．
ｇ 。 ２４Ａ、、２４Ｂ ・・・残存Ｌ ｋ ｆｆ１Ｅ ２
ｃＤ ＣＶＤ−８ｉｎ、 膜。 ２６．４６・・・アルミニウム配線。 代、埋入 弁理士 則 近 憲 佑 （ほか１名） 第１図 第２１１！１
Claims (4)
- （１）半導体基板上に設けた絶縁膜と、この絶縁膜の所
定部分を前記半導体基板が露出するまで除去して形成し
たコンタクト孔と、このコンタクト孔の側壁に設けた被
膜と、この側壁に被膜を設けたコンタクト孔を覆うアル
ミニウム配線とを具備し、前記側壁に被膜を設けたコン
タクト孔が前記半導体基板に向かって幅狭となることを
特徴とする半導体装置。 - （２）半導体基板上に絶縁膜を形成する工程と、この絶
縁膜の所定部分を前記半導体基板が露出するまで除去し
コンタクト孔を形成する工程と、このコンタクト孔の側
壁及び前記半導体基板の露出部分を覆う被膜を形成する
工程と、この被膜を異方性エッチングにより前記コンタ
クト孔の側壁に残存させ前記半導体基板が露出するまで
除去する工程と、この側壁に被膜を残存させたコンタク
ト孔を覆うアルミニウム配線を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。 - （３）前記被膜が窒化シリコン膜、多結晶シリコン膜及
びシリコン酸化膜のいずれか１つである特許請求の範囲
第１項記載の半導体装置。 - （４）前記被膜が窒化シリコン膜、多結晶シリコン膜及
びシリコン酸化膜のいずれか１つである特許請求の範囲
第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6186885A JPS61222236A (ja) | 1985-03-28 | 1985-03-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6186885A JPS61222236A (ja) | 1985-03-28 | 1985-03-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61222236A true JPS61222236A (ja) | 1986-10-02 |
Family
ID=13183530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6186885A Pending JPS61222236A (ja) | 1985-03-28 | 1985-03-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61222236A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6448456A (en) * | 1987-08-19 | 1989-02-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6469031A (en) * | 1987-09-10 | 1989-03-15 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPS6484735A (en) * | 1987-09-28 | 1989-03-30 | Toshiba Corp | Manufacture of semiconductor device |
| JPH01129440A (ja) * | 1987-11-14 | 1989-05-22 | Fujitsu Ltd | 半導体装置 |
| JPH04280454A (ja) * | 1991-03-08 | 1992-10-06 | Nkk Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737853A (en) * | 1980-08-18 | 1982-03-02 | Toshiba Corp | Forming method for multilayer thin-film |
-
1985
- 1985-03-28 JP JP6186885A patent/JPS61222236A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737853A (en) * | 1980-08-18 | 1982-03-02 | Toshiba Corp | Forming method for multilayer thin-film |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6448456A (en) * | 1987-08-19 | 1989-02-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6469031A (en) * | 1987-09-10 | 1989-03-15 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPS6484735A (en) * | 1987-09-28 | 1989-03-30 | Toshiba Corp | Manufacture of semiconductor device |
| JPH01129440A (ja) * | 1987-11-14 | 1989-05-22 | Fujitsu Ltd | 半導体装置 |
| JPH04280454A (ja) * | 1991-03-08 | 1992-10-06 | Nkk Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009759A (ko) | 반도체 장치의 필드 산화막 형성 방법 | |
| JPS61222236A (ja) | 半導体装置及びその製造方法 | |
| KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| JPH01109772A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| KR0172249B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| KR100204910B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPS62114239A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH06302540A (ja) | 半導体装置におけるコンタクト部形成方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| KR20050002010A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS6386452A (ja) | 半導体装置 | |
| JPS6265437A (ja) | 半導体装置の製造方法 | |
| JPS6386451A (ja) | 半導体装置 | |
| JPH0448751A (ja) | 半導体装置 | |
| JPS5946108B2 (ja) | 半導体装置の製造方法 | |
| JPH0476207B2 (ja) |