JPS5935451A - 層間絶縁膜の形成方法 - Google Patents

層間絶縁膜の形成方法

Info

Publication number
JPS5935451A
JPS5935451A JP14595482A JP14595482A JPS5935451A JP S5935451 A JPS5935451 A JP S5935451A JP 14595482 A JP14595482 A JP 14595482A JP 14595482 A JP14595482 A JP 14595482A JP S5935451 A JPS5935451 A JP S5935451A
Authority
JP
Japan
Prior art keywords
layer
etching
substrate
silicon oxide
sio2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14595482A
Other languages
English (en)
Inventor
Koichiro Kotani
小谷 紘一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14595482A priority Critical patent/JPS5935451A/ja
Publication of JPS5935451A publication Critical patent/JPS5935451A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (al  発明の技術分野 不発明は層間配線の断線が起りに(いJ−聞納縁膜の形
成方法に関する。
(bl  技術の背歌 半2σ体IC’の形成+cgいては同一基板上に形成さ
れた多数の素子が互に配線接続δれでいるが、このため
の導体配線は縦方向および横方向に数多くパターン形成
され絶縁層を介してクロースオーバすると共に絶縁層に
設けられたコンタクトホールを通って上下の導体パター
ンが接続する錯綜したバクーン栂成がなされている。
こ\で導体パターンとしては金(Au)、アルミニウム
(At ンなとの金属やMo(モリブデン)、タングス
テン+Wなどの硅化物が用いられている。
まr−絶縁層としては二酸化シリコン(Sin、)、窒
化シリコン(S’5N4)などの無機物或はPIQ(ポ
リイミドイソインドロキナゾリンジオン)シルセスキオ
キサンなどの有機物が用いられている。
こ−で絶縁層の形成方法には無機絶縁物に対してはCD
V、スパッタなどの物理的方法が用いられ有機絶縁物に
対してはスピンコード法などが用いられ、それぞれ使い
分けされている。然し有機物は常温使用においては問題
はないか、極低温或はxOO(℃)k越す高温での使用
に際しては耐寒性Sよび耐熱性の点から適当ではない。
一方無機給縁材料?用いて層間絶縁を行う場合は導体パ
ターン形成によるバクーン面の段差がそのま\絶縁層上
に現われることが避けられづ″、そのためこの上に形成
される導体パターンに断悲が生じ易いと言う問題点があ
る。
本発明は無機絶縁物の中で最も多く使用されているS 
i O2系絶縁層の形成に関するものである。
tel  従来技術と問題点 酸化シリコンには二酸化シリコン(Sin、)と酸化シ
リコン(Sin)の2種類があり共に熱および′α気の
絶縁体であるが5102は所謂石芙として知らfするも
ので物理的および化学的に安定であシ、ま1−、 S 
+ 0け空気中で徐々に酸化されてSin、に変化する
性質がある。
こ5で層間絶縁膜として酸化シリコン層全形成する場合
各種の製造法があるが純粋の8i02或Jfi810の
構造?もつものが得られることは少く、多くの場合は混
合物の形で得られる。
例えば化学気相成長法(CVD)或はプラズマCVDで
形成する方法はシラン(S i H,)と−酸化窒素(
Nip)との混合物孕加熱分解して酸化シリコン膜を作
るものであって8”W子と0原子との化合物が得られる
が8i0□の組成比全基準とすればこれより8i原子全
過11に含むものが得られ易い。
一方晶周波(I(,1”)スパッタ法で得る場合はター
ゲットとして石英板(S’02)或はシリコン板(Si
)を用い、これにアルゴンイオン(A、r”)を衝突さ
せてターケクト構成物全分子状に飛散させ対象物上に薄
膜全形成するものである。
こ\で前者の場合は約10 4(Torr:]のAr雰
囲気中で、まに後者の場合は酸素ガス(0,)とArと
の艮 比全適当に選んでシFスパック?行うもので、前者によ
る場合はs io、組成に近いものが得られるのに対し
後者rriOXとArとの比か微妙でSin、に近い←
のt得ることか難しい。
然し乍らCVD法による場合は未反応の有機物例えばS
iHラジカルの残留が起り易いのに較べて)IPスパッ
タは安定した酸化シリコン膜形成法と言える。
さてか\る酸化シリコンを層間絶縁膜として半導体素子
の形成がな嘔れているが段差或はオーバーハング等の存
在によりこの上に形成されている導電パターンに断耐力
S起る場合が多い。
第1図および第2図はこの説明図であって第1図は半導
体基板1上に導電パターン2會設け、更にこれと直交し
て導電パターンを設けるkめに絶縁層3により層間絶縁
7行う場合である。
また第2図は半心体基板1の上に設けられた絶縁層3の
コンタクトホール4を通じて導電パターン全形成する場
合である力5(A1図に示すように前者はオーバーハン
グ5また後者は段差6があるためこの絶縁層3の上に導
電パターン?設けると断線或は不完全接続と々シ易い。
それで眉間絶縁層の形成はそれぞれ第1図fBlおよび
第2図(Blのように形成するのが理想的であるが、こ
のように形成することは甚だ困難であった。
+d+  発明の目的 不発明の目的に半導体デバイスの形成において層間絶縁
に使用される絶縁層にオーバーハング或は鋭い段差があ
ることにょシ生ずる導電パターンの断線全熱くする形状
の絶縁膜の形成法?提供するにある。
tel  発明の構成 本発明の目的は、眉間絶縁に使用する酸化シリコン層が
下層の基板又は該基板上に形成された下層電極、配線層
に近接する領域では酸素λが化学量論的酸素、11き同
等以上とされ、該基板又は電極。
配線層からr准れるに従ってシリコン量が増加された組
成?有して形成され、この酸化シリコン層のエツチング
の難易度全利用して絶縁層パターン全形成することによ
り達成することができる。
げ)発明の実施例 本発明ば5i−0系改化物の溶解度或はエツチング度が
組成によって大きく異ること全利用するものである。す
なわちエツチング法としては四弗化炭素(CF4)ガス
全周いて行われるリアクティブイオンエツチング或はプ
ラズマエツチングなどのドライエツチングまに弗化水z
 (to;’ )と弗化アンモン(NH,F )との混
合液金円いて行われるウェットエツチングがあるが何れ
の場合も0リツチな組成はエツチングされにくヘー万3
iリッチの組成はエツチングされ易い。
以後半導体デバイスの絶縁層形成とパターン形成に一般
に用いられているILF’スパッタ法とドライエツチン
グ法と?用いる場合7例として不発明に係る層間絶縁膜
の形成方法?説明する。
第3図はRFスバクタHijZの栴成図で酸化シリコン
絶縁膜全形成すべき基板7は水冷電極8上に保持されて
接地されて8シ、−万この対極となるスパッタターゲッ
ト9としては石英薄板lOの上に短冊状のSi板11を
並べたもの?使用し保持電極基板12?水冷すると共に
Rl!’ i低源に接続する構成がとられている。
m4図fAl 、 tlJは不発明の実施に使用したタ
ーゲット9の平面図と断面図で本爽施例の場合は径10
〔インチ〕厚さ5〔鰭〕の石英板の上に幅6〔削〕。
厚さ6〔陣〕の短冊状Si根11’?第4図に示すよう
に置いた。
こ\で石英板ioの上にSI板11’r置<理由はスパ
ッタ膜の組成?広範囲に変えるためである。
次にILPスパッタは第3図で示すチャンバ内のO!と
Arとの分圧比?初めは3:1程度に保って行い、次第
に1:1,0:1と変化させてゆく。
これによって酸化シリコン膜は当初は8i0.+。
(但し0(x〈1)であるが次第に酸素含有量が減少し
最上部においてH3iO,−xの組成となる。この組成
けArと02との分圧比すなわち千ヤンバ内への流量に
より一義的に決められる。
なお本発明に係る組成比を変えた酸化シリコン膜に形成
する場合、基析面vcは酸素リッチシ膜が形成されるが
、これは耐エツチング性に優れ不以外に基板との密着性
力1強化され、まf、−第1図で示したような導電パタ
ーン2がある場合オーバハング5が起シにくいと言う特
徴がある。
さて第5図は絶縁層中に鋭い°段差ケもたないコンタク
トホールの製造工程である。
すなわち半導体基板1の上に先に記したように酸素含有
量が変化する酸化シリコンM13’を形成後この上にフ
ォトレジスト14を塗布し通常の方法で露光と現象上行
ってコンタクトホールの窓明け15を行い図(Al、次
にCF、ガス會粗いてリアクティブイオンエツチング全
行い、酸化シリコン7513に垂直にエツチングしてコ
ンタクトホール16葡形成する9山。
次にフォトレジスト14ケ除去したる後(図C)。
C1i’、ガス中でプラズマエツチング音節すと84リ
ツチな上部酸化シリコン層17は酸Z リッチな下部駁
化シ11コン161 B vC較べてエツチングされ易
いために図(qに示すような開ロ縁部ブバ緩やかな傾斜
?もつコンタクトホール16盆形成することができる。
一万犯1図(Alで示し15オーバーハング5會無くす
るには酸化シリコン層金先に記しKように酸素含有量音
質えて形成した後プラズマエツチングを施すとシリコン
リッチな上部酸化シリコン層が優先的ニエッチングされ
ることによりオーバーバンク5を無くし同図(Plに示
すような形状とすることかできる。
以上述べたように本発明hra化シリコン層を目標値よ
りも僅か厚く作っておき、l〈面のエツチングされ易い
層7等方性エツチングにょ]除くことにより層間絶最膜
のオーバーハングや鋭い段差上瞼くものである。
な8実施例はドライエツチングについて記したがウェッ
トエツチングに対しても同様でありまた本発明は酸化シ
リコン層に限らず窒化シリコンのような絶縁膜に対して
も適用できるっ又、前記実施例にあっては、半導体基板
上に本発明にかかる酸化シリコン膜を形成する例を掲げ
たが、本発明はこれに限定されるものではなく、該基板
上に形成される下層電極、配線層と該[極、配線層上に
形成される上層の電信、配線層との間に配設される層間
絶縁層に適用し得ることはもちろんである。
+gl  発明の効果 本発明の実施によりクロースオーバーに際しての絶縁層
のオーバーハング或はコンタクトホール部での鋭い段差
が無くなり、そのため半導体ICの品質旧よび歩留り?
改良するこ七ができた。
【図面の簡単な説明】
第1図は導電パターン上に絶縁膜を形成した状態7示す
断面図でA)はオーバーハングが生じた状態(I3)は
理想状態、第2図はコンタクトホールを形成する状態を
示す断面図で(5)は説い段差がある状態、(坊TI′
i理想状態、第3図tよIロC゛スバタリング装置の構
成図、第4図はターゲットで(1〜は平1+ii図、山
は断面囚、第50(N〜it)はコンタクトホールの製
造1院である。 図においでlは半導内基板、zrl;専師バ′クーン、
3は7I色尻層、4けコンタクトホール、5はオーバー
ハング、6は段差、10は石英薄板、11はシリコン板
、13は酸化シリコン層。

Claims (1)

    【特許請求の範囲】
  1. シリコン基板上に複数個の半導体素子が多層配線されて
    構成される半導体デバイスに8いて層間絶縁に使用され
    る酸化シリコン層がシリコン原子と酸素原子との組成比
    ?絶縁層の基板側では05〜1:2にまた表面において
    は2〜2.5:2となるように徐々にもしくけ段階状に
    組成比ケ変えて形成し、このエツチングの難易匠?利用
    して絶縁層パターン金形成することケ特徴とする層間絶
    縁膜の形成方法。
JP14595482A 1982-08-23 1982-08-23 層間絶縁膜の形成方法 Pending JPS5935451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14595482A JPS5935451A (ja) 1982-08-23 1982-08-23 層間絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14595482A JPS5935451A (ja) 1982-08-23 1982-08-23 層間絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JPS5935451A true JPS5935451A (ja) 1984-02-27

Family

ID=15396868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14595482A Pending JPS5935451A (ja) 1982-08-23 1982-08-23 層間絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPS5935451A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319900U (ja) * 1986-07-18 1988-02-09
JPS6423554A (en) * 1987-07-20 1989-01-26 Nippon Telegraph & Telephone Semiconductor device and manufacture thereof
JPH01128447A (ja) * 1987-11-12 1989-05-22 Nippon Denso Co Ltd 半導体装置の製造方法
US10332850B2 (en) 2013-06-24 2019-06-25 Imec Method for producing contact areas on a semiconductor substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319900U (ja) * 1986-07-18 1988-02-09
JPS6423554A (en) * 1987-07-20 1989-01-26 Nippon Telegraph & Telephone Semiconductor device and manufacture thereof
JPH01128447A (ja) * 1987-11-12 1989-05-22 Nippon Denso Co Ltd 半導体装置の製造方法
US10332850B2 (en) 2013-06-24 2019-06-25 Imec Method for producing contact areas on a semiconductor substrate

Similar Documents

Publication Publication Date Title
JP3128811B2 (ja) 半導体装置の製造方法
US5747381A (en) Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback
USRE39273E1 (en) Hard masking method for forming patterned oxygen containing plasma etchable layer
JP3464061B2 (ja) SiOX層をその上に有する基板中にアスペクト比の高いホールまたは開口部をプラズマエッチングするための方法
JPH0563940B2 (ja)
JPH04251925A (ja) 半導体装置の製造方法
JPS5935451A (ja) 層間絶縁膜の形成方法
JPH09172079A (ja) 半導体装置およびその製造方法
Ehara et al. Planar Interconnection Technology for LSI Fabrication Utilizing Lift‐off Process
JPH0313744B2 (ja)
JPH05129247A (ja) 半導体装置の製造方法
JPS59167021A (ja) 半導体装置の製造方法
JP2865517B2 (ja) Ti/TiN/W膜のドライエッチング方法
JPH09293727A (ja) 半導体装置の製造方法
JPH088231A (ja) 膜の平坦化方法
JP2757618B2 (ja) 半導体装置の製造方法
JPH0629282A (ja) 半導体装置の製造方法
JPH0799178A (ja) 半導体装置の製造方法
JPH02254741A (ja) 多層配線の製法
JPS6258663A (ja) 半導体装置の製造方法
JPH05206083A (ja) 半導体装置の製造方法
JP3070564B2 (ja) 半導体装置の製造方法
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
KR100192390B1 (ko) 반도체장치의 제조방법
JPH07211778A (ja) 半導体装置及びその製造方法