JPH07211778A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07211778A JPH07211778A JP6014987A JP1498794A JPH07211778A JP H07211778 A JPH07211778 A JP H07211778A JP 6014987 A JP6014987 A JP 6014987A JP 1498794 A JP1498794 A JP 1498794A JP H07211778 A JPH07211778 A JP H07211778A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- groove
- film
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の配線抵抗を低減させ、信頼性を
向上させる半導体装置配線構造およびその製造方法を提
供することにある。 【構成】 半導体基板１１と、前記半導体基板１１上に
形成され上方に斜面を有する溝１６を備えた絶縁膜１４
と、前記絶縁膜１４上に形成された溝１６上に、溝の長
手方向に形成された配線膜１８とを有する。
向上させる半導体装置配線構造およびその製造方法を提
供することにある。 【構成】 半導体基板１１と、前記半導体基板１１上に
形成され上方に斜面を有する溝１６を備えた絶縁膜１４
と、前記絶縁膜１４上に形成された溝１６上に、溝の長
手方向に形成された配線膜１８とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に半導体装置の配線構造及びその製造
方法に関する。
造方法に関し、特に半導体装置の配線構造及びその製造
方法に関する。
【０００２】
【従来の技術】半導体集積回路の集積度の増加にともな
って半導体集積回路における配線の幅および厚さが非常
に小さくなる。これにより、半導体集積回路の配線の信
頼性が重要な問題となってきた。
って半導体集積回路における配線の幅および厚さが非常
に小さくなる。これにより、半導体集積回路の配線の信
頼性が重要な問題となってきた。
【０００３】特に、半導体集積回路の配線用金属として
広く用いられているＡｌにおいて、、エレクトロマイグ
レションまたはストレスマイグレションに起因するＡｌ
配線の損傷は、半導体装置の信頼性を低下させる要因と
なった。
広く用いられているＡｌにおいて、、エレクトロマイグ
レションまたはストレスマイグレションに起因するＡｌ
配線の損傷は、半導体装置の信頼性を低下させる要因と
なった。
【０００４】これにより従来のＡｌ配線膜の信頼性を改
善するためにエレクトロマイグレションおよびストレス
マイグレションに対する耐性を増大するためのＡｌの結
晶粒子の増大およびＡｌ結晶の方向性に対する研究が進
行されてきた。このための一つの研究方向として、Ａｌ
単結晶膜を形成する技術が１９９３年ＩＥＥＥ ＩＲＰ
Ｓ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉｌｉ
ｔｙＰｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕｍ）が発表した
ＪＵＮＩＣＨＩ ＷＡＤＡ等の論文である“Ｎｅｗ Ｍ
ｅｔｈｏｄ ｏｆ ｍａｋｉｎｇ Ａｌ ｓｉｎｇｌｅ
ｃｒｙｓｔａｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ
ｏｎ ａｍｏｒｐｈｏｕｓ ｉｎｓｕｌａｔｏｒｓ”
に開示された。単結晶Ａｌ配線膜がエレクトロマイグレ
ションおよびストレスマイグレションに対して非常に優
れた耐性を有する。前記技術はこれを利用したものであ
る。
善するためにエレクトロマイグレションおよびストレス
マイグレションに対する耐性を増大するためのＡｌの結
晶粒子の増大およびＡｌ結晶の方向性に対する研究が進
行されてきた。このための一つの研究方向として、Ａｌ
単結晶膜を形成する技術が１９９３年ＩＥＥＥ ＩＲＰ
Ｓ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉｌｉ
ｔｙＰｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕｍ）が発表した
ＪＵＮＩＣＨＩ ＷＡＤＡ等の論文である“Ｎｅｗ Ｍ
ｅｔｈｏｄ ｏｆ ｍａｋｉｎｇ Ａｌ ｓｉｎｇｌｅ
ｃｒｙｓｔａｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ
ｏｎ ａｍｏｒｐｈｏｕｓ ｉｎｓｕｌａｔｏｒｓ”
に開示された。単結晶Ａｌ配線膜がエレクトロマイグレ
ションおよびストレスマイグレションに対して非常に優
れた耐性を有する。前記技術はこれを利用したものであ
る。
【０００５】前記従来技術を図１を参照して説明する。
まず、図１（ａ）に示すように、（１００）方向のシリ
コン基板１上に絶縁膜、例えば１μｍ厚さの酸化膜２を
形成する。反応性イオンエッチングにより前記酸化膜２
に一定間隔の溝（ｇｒｏｏｖｅ）３を形成する。この時
溝３の深さ，幅，ピッチはそれぞれ０．４μｍ，０．６
μｍ，０．６μｍで形成する。
まず、図１（ａ）に示すように、（１００）方向のシリ
コン基板１上に絶縁膜、例えば１μｍ厚さの酸化膜２を
形成する。反応性イオンエッチングにより前記酸化膜２
に一定間隔の溝（ｇｒｏｏｖｅ）３を形成する。この時
溝３の深さ，幅，ピッチはそれぞれ０．４μｍ，０．６
μｍ，０．６μｍで形成する。
【０００６】図１（ｂ）に示すように、前記一定間隔の
溝３が形成された酸化膜２上に０．４１μｍ厚さのＡｌ
膜４を、常温における直流マグネトロンスパッタリング
（ＤＣ Ｍａｇｎｅｔｒｏｎ ｓｐｕｔｔｅｒｉｎｇ）
により蒸着する。図１（ｃ）に示すように、Ａｒガス雰
囲気中で、基板の裏面からハロゲンランプヒータ（Ｈａ
ｌｏｇｅｎ ｌａｍｐ ｈｅａｔｅｒ）にて４５秒間５
００℃でインシツ（Ｉｎ−ｓｉｔｕ）熱処理５する。こ
こでインシツ熱処理とは、Ａｌ蒸着するためのスパッタ
リングチャンバ内の真空状態を壊さない状態において連
続して熱処理してＡｌ配線膜の表面に自然酸化膜が形成
されるのを防止することを言う。前記工程を終了した後
所望する形態の配線に前記Ａｌ配線膜をパターニングす
ることにより配線工程を終わる。
溝３が形成された酸化膜２上に０．４１μｍ厚さのＡｌ
膜４を、常温における直流マグネトロンスパッタリング
（ＤＣ Ｍａｇｎｅｔｒｏｎ ｓｐｕｔｔｅｒｉｎｇ）
により蒸着する。図１（ｃ）に示すように、Ａｒガス雰
囲気中で、基板の裏面からハロゲンランプヒータ（Ｈａ
ｌｏｇｅｎ ｌａｍｐ ｈｅａｔｅｒ）にて４５秒間５
００℃でインシツ（Ｉｎ−ｓｉｔｕ）熱処理５する。こ
こでインシツ熱処理とは、Ａｌ蒸着するためのスパッタ
リングチャンバ内の真空状態を壊さない状態において連
続して熱処理してＡｌ配線膜の表面に自然酸化膜が形成
されるのを防止することを言う。前記工程を終了した後
所望する形態の配線に前記Ａｌ配線膜をパターニングす
ることにより配線工程を終わる。
【０００７】以上の方法によってＡｌ配線膜を形成した
結果、前記酸化膜２に形成された溝３に詰められるＡｌ
配線膜が同じ方位を有する単結晶に変化した。したがっ
て、上述したようにエレクトロマイグレションおよびス
トレスマイグレションに対して強い耐性を有する単結晶
のＡｌにて配線を形成することにより半導体集積回路の
信頼性を向上することができた。
結果、前記酸化膜２に形成された溝３に詰められるＡｌ
配線膜が同じ方位を有する単結晶に変化した。したがっ
て、上述したようにエレクトロマイグレションおよびス
トレスマイグレションに対して強い耐性を有する単結晶
のＡｌにて配線を形成することにより半導体集積回路の
信頼性を向上することができた。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術においては、配線間の絶縁膜である酸化膜内
に溝を形成する際、その深さを反応性イオンエッチング
時のエッチング時間を調節して調整するので、均一性が
低下し、これによりスパッタリング法によってＡｌ膜を
蒸着すれば溝内に詰められるＡｌの被着性（ステップ・
カバレジ）が悪化されて後工程であるランプによる熱処
理工程の際、均一にＡｌ結晶が単結晶化される効果を期
待することができなかった。また、溝周囲に温度勾配が
発生する虞があるので、再現性の問題が発生することと
なる。本発明の目的は、半導体装置の配線抵抗を低減さ
せ、信頼性を向上させる半導体装置配線構造およびその
製造方法を提供することである。
た従来技術においては、配線間の絶縁膜である酸化膜内
に溝を形成する際、その深さを反応性イオンエッチング
時のエッチング時間を調節して調整するので、均一性が
低下し、これによりスパッタリング法によってＡｌ膜を
蒸着すれば溝内に詰められるＡｌの被着性（ステップ・
カバレジ）が悪化されて後工程であるランプによる熱処
理工程の際、均一にＡｌ結晶が単結晶化される効果を期
待することができなかった。また、溝周囲に温度勾配が
発生する虞があるので、再現性の問題が発生することと
なる。本発明の目的は、半導体装置の配線抵抗を低減さ
せ、信頼性を向上させる半導体装置配線構造およびその
製造方法を提供することである。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体基板（１１）と、前記半導体基
板１１上に形成され、上方に斜面を有する溝１６を備え
た絶縁膜１４と，前記絶縁膜１４の溝１６に、溝の長手
方向に形成された配線膜１８とを備えている。
めに、本発明は、半導体基板（１１）と、前記半導体基
板１１上に形成され、上方に斜面を有する溝１６を備え
た絶縁膜１４と，前記絶縁膜１４の溝１６に、溝の長手
方向に形成された配線膜１８とを備えている。
【００１０】上記の目的を達成するために、本発明方法
は、半導体基板１１上に絶縁膜１４を形成する過程と，
前記絶縁膜１４を選択的にエッチングして上方に斜面を
有する溝１６を形成する過程と，その結果物の全面に配
線膜１８を形成する過程と，前記配線膜１８を選択的に
エッチングして前記溝１６の上方に配線を形成する過程
と，を有する。
は、半導体基板１１上に絶縁膜１４を形成する過程と，
前記絶縁膜１４を選択的にエッチングして上方に斜面を
有する溝１６を形成する過程と，その結果物の全面に配
線膜１８を形成する過程と，前記配線膜１８を選択的に
エッチングして前記溝１６の上方に配線を形成する過程
と，を有する。
【００１１】
【実施例】以下、本発明の半導体メモリ装置の配線形成
方法を図面に基づいて詳述する。図２，３は、本発明に
よる半導体メモリ装置の配線形成方法を、工程順序の通
り示した図である。まず、図２（ａ）に示すように、素
子（図示せず）の形成された半導体基板１１上に配線ま
たは電導線との隔離のための層間絶縁膜、例えば酸化膜
１２を形成する。酸化膜１２上にエッチング阻止膜１３
を１０００〜２０００Å厚さで形成する。エッチング阻
止膜１３は後工程によりエッチング阻止膜上に形成され
る補助絶縁膜を乾式エッチングする工程の際、エッチン
グ阻止用として使用するためのもので、補助絶縁膜との
エッチング選択比が大きい物質で形成する。
方法を図面に基づいて詳述する。図２，３は、本発明に
よる半導体メモリ装置の配線形成方法を、工程順序の通
り示した図である。まず、図２（ａ）に示すように、素
子（図示せず）の形成された半導体基板１１上に配線ま
たは電導線との隔離のための層間絶縁膜、例えば酸化膜
１２を形成する。酸化膜１２上にエッチング阻止膜１３
を１０００〜２０００Å厚さで形成する。エッチング阻
止膜１３は後工程によりエッチング阻止膜上に形成され
る補助絶縁膜を乾式エッチングする工程の際、エッチン
グ阻止用として使用するためのもので、補助絶縁膜との
エッチング選択比が大きい物質で形成する。
【００１２】前記エッチング阻止膜１３上に補助絶縁膜
１４を２０００〜５０００Åの厚さで形成する。補助絶
縁膜は、無機性絶縁膜でシリコン酸化膜をプラズマ気相
蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりＳ
ｉＨ4 ガスとＯ2 ガスなどを反応ガスとして蒸着して形
成するか、または窒化膜をＮＨ3 ガスＳｉＨ4 ガスと反
応ガスとしてプラズマ気相蒸着法により形成する。ま
た、有機性絶縁膜は、ポリイミド（Ｐｏｌｙｉｍｉｄ
ｅ）やＰＩＱ等スピンコーティング法により塗布して形
成することもある。この時補助絶縁膜をシリコン酸化膜
で形成する場合には前記エッチング阻止膜１３は窒化膜
や有機性絶縁膜を利用して形成し、補助絶縁膜を有機性
絶縁膜で形成する場合にはエッチング阻止膜を無機性絶
縁膜を利用して形成する。
１４を２０００〜５０００Åの厚さで形成する。補助絶
縁膜は、無機性絶縁膜でシリコン酸化膜をプラズマ気相
蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりＳ
ｉＨ4 ガスとＯ2 ガスなどを反応ガスとして蒸着して形
成するか、または窒化膜をＮＨ3 ガスＳｉＨ4 ガスと反
応ガスとしてプラズマ気相蒸着法により形成する。ま
た、有機性絶縁膜は、ポリイミド（Ｐｏｌｙｉｍｉｄ
ｅ）やＰＩＱ等スピンコーティング法により塗布して形
成することもある。この時補助絶縁膜をシリコン酸化膜
で形成する場合には前記エッチング阻止膜１３は窒化膜
や有機性絶縁膜を利用して形成し、補助絶縁膜を有機性
絶縁膜で形成する場合にはエッチング阻止膜を無機性絶
縁膜を利用して形成する。
【００１３】図２（ｂ）に示すように、前記補助絶縁膜
１４上にフォトレジストを塗布した後、一般の写真エッ
チング（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）法を利用
して前記フォトレジストを所定のパターンでパターニン
グする。その後前記フォトレジストパターンをマスクと
して、その下部の補助絶縁膜１４を乾式エッチングして
補助絶縁膜の所定部分に溝１６を形成する。この時前記
補助絶縁膜のエッチング工程は、補助絶縁膜がシリコン
酸化膜である場合にはＣＨＦ3，ＣＦ4等のガスを使用
し、補助絶縁膜が窒化膜である場合にはＳＦ6，ＣＦ4等
のＦを含むガスを利用して乾式エッチング工程を行い、
補助絶縁膜が有機性絶縁膜である場合にはＯ2プラズマ
またはＯ2スパッタリング等を利用してエッチングを行
う。この時前記形成されたエッチング阻止膜１３上にお
いてエッチング停止が起こる。
１４上にフォトレジストを塗布した後、一般の写真エッ
チング（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）法を利用
して前記フォトレジストを所定のパターンでパターニン
グする。その後前記フォトレジストパターンをマスクと
して、その下部の補助絶縁膜１４を乾式エッチングして
補助絶縁膜の所定部分に溝１６を形成する。この時前記
補助絶縁膜のエッチング工程は、補助絶縁膜がシリコン
酸化膜である場合にはＣＨＦ3，ＣＦ4等のガスを使用
し、補助絶縁膜が窒化膜である場合にはＳＦ6，ＣＦ4等
のＦを含むガスを利用して乾式エッチング工程を行い、
補助絶縁膜が有機性絶縁膜である場合にはＯ2プラズマ
またはＯ2スパッタリング等を利用してエッチングを行
う。この時前記形成されたエッチング阻止膜１３上にお
いてエッチング停止が起こる。
【００１４】図２（ｃ）に示すように、前記マスクとし
て使用されたフォトレジストパターンを除去した後前記
補助絶縁膜１４に形成された溝の上部に斜面を形成する
ために、Ａｒ+ などの不活性ガスのイオンを利用してス
パッタエッチング１７を施す。
て使用されたフォトレジストパターンを除去した後前記
補助絶縁膜１４に形成された溝の上部に斜面を形成する
ために、Ａｒ+ などの不活性ガスのイオンを利用してス
パッタエッチング１７を施す。
【００１５】図３（ｄ）に示すように、前記溝の形成さ
れた補助絶縁膜１４の上に一般のＡｌスパッタリング
法、すなわちＡｒガスをスパッタリングガスとして５ｍ
ｍ Ｔｏｒｒの圧力でＲＦバイアスまたはＤＣバイアス
のマグネトロンスパッタリング１７によりＡｌ１８を４
０００〜１００００Åの程度厚さに蒸着する。
れた補助絶縁膜１４の上に一般のＡｌスパッタリング
法、すなわちＡｒガスをスパッタリングガスとして５ｍ
ｍ Ｔｏｒｒの圧力でＲＦバイアスまたはＤＣバイアス
のマグネトロンスパッタリング１７によりＡｌ１８を４
０００〜１００００Åの程度厚さに蒸着する。
【００１６】図３（ｅ）に示すように、前記Ａｌ膜１８
上にフォトレジスト１９を塗布した後、一般の写真エッ
チング工程を利用して所定パターンでパターニングした
後、このフォトレジストパターン１９をマスクとして前
記Ａｌ膜１８をエッチングして所定パターンのＡｌ配線
膜を形成する。
上にフォトレジスト１９を塗布した後、一般の写真エッ
チング工程を利用して所定パターンでパターニングした
後、このフォトレジストパターン１９をマスクとして前
記Ａｌ膜１８をエッチングして所定パターンのＡｌ配線
膜を形成する。
【００１７】一方、本発明の他の実施例により、前記補
助絶縁膜の形成された溝の上方に斜面を形成する方法
を、図４を参照して説明する。前記図２（ａ），（ｂ）
の工程と同様な工程により、半導体基板１１上に絶縁膜
１２，エッチング阻止膜１３，補助絶縁膜１４を順次形
成した後、補助絶縁膜１４の所定部分に溝を形成した
後、その結果物上に絶縁膜を蒸着し、これをエッチング
バックして溝の側面に絶縁膜側壁２０を形成する。
助絶縁膜の形成された溝の上方に斜面を形成する方法
を、図４を参照して説明する。前記図２（ａ），（ｂ）
の工程と同様な工程により、半導体基板１１上に絶縁膜
１２，エッチング阻止膜１３，補助絶縁膜１４を順次形
成した後、補助絶縁膜１４の所定部分に溝を形成した
後、その結果物上に絶縁膜を蒸着し、これをエッチング
バックして溝の側面に絶縁膜側壁２０を形成する。
【００１８】このように、補助絶縁膜に形成された溝の
絶縁膜側壁を形成することにより、溝の上部が下部より
広い形態となる。以後の工程は前記図３（ｄ），（ｅ）
の工程と同様である。
絶縁膜側壁を形成することにより、溝の上部が下部より
広い形態となる。以後の工程は前記図３（ｄ），（ｅ）
の工程と同様である。
【００１９】また本発明のさらに他の実施例により、前
記補助絶縁膜の形成された溝上方に斜面を形成する方法
を、図５を参照して説明する。前記図２（ａ）の工程に
より半導体基板１１上に層間絶縁膜１２，エッチング阻
止膜１３，補助絶縁膜１４を順次形成した後、図２
（ｂ）の工程のように補助絶縁膜１４上にフォトレジス
トパターン１５を形成する。フォトレジストパターン１
５をマスクとして補助絶縁膜１４を湿式エッチングした
後乾式エッチングして図５に示すように補助絶縁膜に形
成された溝の上部に傾斜面を形成する。この時、湿式エ
ッチング溶液は、前記補助絶縁膜がシリコン酸化膜であ
る場合にはＨＦ等を含む水溶液を、窒化膜である場合に
はＨ3ＰＯ4などを含む水溶液を使用し、補助絶縁膜が有
機性絶縁膜である場合には強アルカリやアセトン等の水
溶液を使用する。
記補助絶縁膜の形成された溝上方に斜面を形成する方法
を、図５を参照して説明する。前記図２（ａ）の工程に
より半導体基板１１上に層間絶縁膜１２，エッチング阻
止膜１３，補助絶縁膜１４を順次形成した後、図２
（ｂ）の工程のように補助絶縁膜１４上にフォトレジス
トパターン１５を形成する。フォトレジストパターン１
５をマスクとして補助絶縁膜１４を湿式エッチングした
後乾式エッチングして図５に示すように補助絶縁膜に形
成された溝の上部に傾斜面を形成する。この時、湿式エ
ッチング溶液は、前記補助絶縁膜がシリコン酸化膜であ
る場合にはＨＦ等を含む水溶液を、窒化膜である場合に
はＨ3ＰＯ4などを含む水溶液を使用し、補助絶縁膜が有
機性絶縁膜である場合には強アルカリやアセトン等の水
溶液を使用する。
【００２０】このように形成された本発明の配線構造の
特徴を、図６を参照して説明する。まず、図６（ａ）を
参照すれば、配線膜の設計法則、すなわち配線高さ（ｈ
１）と幅（ｗ１）とが同一である場合、既存の配線構造
（図６（ａ）の左方構造）より本発明の配線構造（図６
（ａ）の右方構造）が、配線の実質面積が増大される効
果を表す。また図６（ｂ）を参照すれば、配線の実際面
積が同等な場合には配線高さはｈ１＜ｈ２となって配線
の縦横比（アスペクト比）が減少するので、以後の層間
絶縁膜の平坦化工程が容易になる利点がある。
特徴を、図６を参照して説明する。まず、図６（ａ）を
参照すれば、配線膜の設計法則、すなわち配線高さ（ｈ
１）と幅（ｗ１）とが同一である場合、既存の配線構造
（図６（ａ）の左方構造）より本発明の配線構造（図６
（ａ）の右方構造）が、配線の実質面積が増大される効
果を表す。また図６（ｂ）を参照すれば、配線の実際面
積が同等な場合には配線高さはｈ１＜ｈ２となって配線
の縦横比（アスペクト比）が減少するので、以後の層間
絶縁膜の平坦化工程が容易になる利点がある。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
半導体装置の配線抵抗および信頼性を改善させることが
でき、配線工程以後の層間平坦化工程を容易に行うこと
ができる。
半導体装置の配線抵抗および信頼性を改善させることが
でき、配線工程以後の層間平坦化工程を容易に行うこと
ができる。
【図１】従来技術による半導体装置の配線の形成方法を
示す工程図である。
示す工程図である。
【図２】本発明の第１実施例による半導体装置の配線の
形成方法を示す工程図である。
形成方法を示す工程図である。
【図３】本発明の第１実施例による半導体装置の配線の
形成方法を示す工程図である。
形成方法を示す工程図である。
【図４】本発明の他の実施例による半導体装置の配線の
形成方法を示す工程図である。
形成方法を示す工程図である。
【図５】本発明の他の実施例による半導体装置の配線の
形成方法を示す工程図である。
形成方法を示す工程図である。
【図６】本発明の配線構造の特徴を説明するための説明
図である。
図である。
１１ 基板 １２ 層間絶縁膜 １３ エッチング阻止膜 １４ 補助絶縁膜 １５ フォトレジスト １６ 溝 １７ Ａｒスパッタリング １８ Ａｌ １９ フォトレジスト ２０ 絶縁膜側壁
Claims (7)
- 【請求項１】 半導体基板（１１）と，前記半導体基板
（１１）上に形成され、上方に斜面を有する溝（１６）
を備えた絶縁膜（１４），および前記絶縁膜（１４）上
に形成された溝（１６）上に、溝の長手方向に形成され
た配線膜（１８），を有することを特徴とする半導体装
置。 - 【請求項２】 前記半導体基板（１１）と前記絶縁膜
（１４）間に、積層して形成された層間絶縁膜（１２）
とエッチング阻止膜（１３）とをさらに有することを特
徴とする前記第１項記載の半導体装置。 - 【請求項３】 半導体基板（１１）上に絶縁膜（１４）
を形成する過程と，前記絶縁膜（１４）を選択的にエッ
チングして上方に斜面を有する溝（１６）を形成する過
程と，上記各過程で得られたものの全面に配線膜（１
８）を形成する過程と，前記配線膜（１８）を選択的に
エッチングして前記溝（１６）の上方に配線を形成する
過程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項４】 前記上方に斜面を有する溝（１６）を形
成する過程は、前記絶縁膜を選択的にエッチングして溝
を形成した後、不活性イオンを利用してスパッタエッチ
ングにより前記形成された溝の上方をエッチングする工
程から構成されることを特徴とする前記第３項記載の半
導体装置の製造方法。 - 【請求項５】 前記上方に斜面を有する溝（１６）を形
成する過程は、前記絶縁膜を選択的にエッチングして溝
を形成した後、前記溝（１６）の側方に絶縁膜側壁（２
０）を形成する工程から構成されることを特徴とする前
記第３項記載の半導体装置の製造方法。 - 【請求項６】 前記上方に斜面を有する溝（１６）を形
成する過程は、前記絶縁膜（１４）上に、フォトレジス
トパターン（１５）を形成した後、前記フォトレジスト
パターン（１５）をマスクとして湿式エッチングと乾式
エッチングを順次実施する工程から構成されることを特
徴とする前記第３項記載の半導体装置の製造方法。 - 【請求項７】 前記絶縁膜（１４）を形成する過程前
に、半導体基板（１１）上の層間絶縁膜（１２）とエッ
チング阻止膜（１３）を順次形成する工程がさらに設け
られていることを特徴とする前記第３項記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6014987A JPH07211778A (ja) | 1994-01-14 | 1994-01-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6014987A JPH07211778A (ja) | 1994-01-14 | 1994-01-14 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211778A true JPH07211778A (ja) | 1995-08-11 |
Family
ID=11876307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6014987A Pending JPH07211778A (ja) | 1994-01-14 | 1994-01-14 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211778A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012178618A (ja) * | 2012-06-21 | 2012-09-13 | Toshiba Corp | 半導体装置 |
| US8759983B2 (en) | 2008-01-31 | 2014-06-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1994
- 1994-01-14 JP JP6014987A patent/JPH07211778A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8759983B2 (en) | 2008-01-31 | 2014-06-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2012178618A (ja) * | 2012-06-21 | 2012-09-13 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4305974A (en) | Method of manufacturing a semiconductor device | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| JPH09172079A (ja) | 半導体装置およびその製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH07211778A (ja) | 半導体装置及びその製造方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| US5756397A (en) | Method of fabricating a wiring in a semiconductor device | |
| KR100192390B1 (ko) | 반도체장치의 제조방법 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| US5324536A (en) | Method of forming a multilayered structure | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| JPH07263547A (ja) | 半導体装置の製造方法 | |
| KR0152919B1 (ko) | 반도체 소자 제조방법 | |
| JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| US5612572A (en) | Semiconductor device with an insulation groove | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPH02254741A (ja) | 多層配線の製法 | |
| JPH06318574A (ja) | Ｔｉ／ＴｉＮ／Ｗ膜のドライエッチング方法 | |
| JP2921258B2 (ja) | 絶縁膜のエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |