JPH02254741A - 多層配線の製法 - Google Patents
多層配線の製法Info
- Publication number
- JPH02254741A JPH02254741A JP7741889A JP7741889A JPH02254741A JP H02254741 A JPH02254741 A JP H02254741A JP 7741889 A JP7741889 A JP 7741889A JP 7741889 A JP7741889 A JP 7741889A JP H02254741 A JPH02254741 A JP H02254741A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal wiring
- silicon oxide
- oxide film
- spin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 94
- 239000002184 metal Substances 0.000 claims abstract description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 41
- 239000011521 glass Substances 0.000 claims abstract description 29
- 238000001312 dry etching Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 239000002344 surface layer Substances 0.000 claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000012808 vapor phase Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 15
- 238000010304 firing Methods 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract description 3
- 238000007740 vapor deposition Methods 0.000 abstract 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 1
- 241000255925 Diptera Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101150023756 HSPA13 gene Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- HZXFQABHGXHWKC-UHFFFAOYSA-N bis[(2-methylpropan-2-yl)oxy]silane Chemical compound CC(C)(C)O[SiH2]OC(C)(C)C HZXFQABHGXHWKC-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、多層配線の製法に関する。
゛さらに詳しくは、多層配線層間絶縁膜の改善に関する
。
。
(ロ)従来の技術
従来、多層配線は、第6図に示すようにシリコン基板1
1上に絶縁膜12を介して所定パターンの第1のメタル
配線層13を形成し、この上にモノシラン(Sit(、
)と亜酸化窒素(NtO)を原料としたプラズマCVD
法によってシリコン酸化膜14を形成し、この上に、ス
ピンオングラス塗布液を塗布し焼成して平坦なスピンオ
ングラス(SOG)焼成層15を形成し、次に第5図(
B)に示すように再びプラズマCVD法によってシリコ
ン酸化膜16を形成しスルーホールコンタクト穴を開孔
した後事2のメタル配線層17を形成して作製していた
が、スルーホールコンタクト内部にSOG焼成層の露出
部18を生じ、この部分からSOCw中の残留溶媒成分
が滲出され、スルーホール部の電気抵抗が上昇するとい
う欠点かあり、これを改善するために、第7図に示すよ
うにドライエツチング法によってSOG焼成F115の
エッチバックを行って第1のメタル配線層上部のSOG
層を除去してSOG焼成層15aとし、次に第5図(A
)に示すように、この上に再びプラズマCVD法によっ
てシリコン酸化膜16を形成し、スルーホールコンタク
ト穴を開孔した後事2のメタル配線層17を形成して作
製されている。
1上に絶縁膜12を介して所定パターンの第1のメタル
配線層13を形成し、この上にモノシラン(Sit(、
)と亜酸化窒素(NtO)を原料としたプラズマCVD
法によってシリコン酸化膜14を形成し、この上に、ス
ピンオングラス塗布液を塗布し焼成して平坦なスピンオ
ングラス(SOG)焼成層15を形成し、次に第5図(
B)に示すように再びプラズマCVD法によってシリコ
ン酸化膜16を形成しスルーホールコンタクト穴を開孔
した後事2のメタル配線層17を形成して作製していた
が、スルーホールコンタクト内部にSOG焼成層の露出
部18を生じ、この部分からSOCw中の残留溶媒成分
が滲出され、スルーホール部の電気抵抗が上昇するとい
う欠点かあり、これを改善するために、第7図に示すよ
うにドライエツチング法によってSOG焼成F115の
エッチバックを行って第1のメタル配線層上部のSOG
層を除去してSOG焼成層15aとし、次に第5図(A
)に示すように、この上に再びプラズマCVD法によっ
てシリコン酸化膜16を形成し、スルーホールコンタク
ト穴を開孔した後事2のメタル配線層17を形成して作
製されている。
(ハ)発明が解決しようとする課題
前記従来の多層配線の製法は、第7図に示すようにSO
G焼成層のエッチバックにより第1のメタル配線層部と
その周辺部の間に段差を生じ、この上に形成されろ第2
のメタル配線層の下地となるシリコン酸化膜は平坦性に
劣りこの上に形成された第2のメタル配線層は抵抗値が
上昇したり断線が起こりやすいという問題がある。
G焼成層のエッチバックにより第1のメタル配線層部と
その周辺部の間に段差を生じ、この上に形成されろ第2
のメタル配線層の下地となるシリコン酸化膜は平坦性に
劣りこの上に形成された第2のメタル配線層は抵抗値が
上昇したり断線が起こりやすいという問題がある。
この発明は前記問題を解決するためになされたものであ
り、SOG焼成層のエッチバックにより第1のメタル配
線層パターンの上部と周辺部の間に段差を生しなく、導
電性が安定しかつ断線の起こらないメタル配線層を作製
することのできる多層配線の製法を提供しようとするも
のである。
り、SOG焼成層のエッチバックにより第1のメタル配
線層パターンの上部と周辺部の間に段差を生しなく、導
電性が安定しかつ断線の起こらないメタル配線層を作製
することのできる多層配線の製法を提供しようとするも
のである。
(ニ)課題を解決するための手段
この発明者らは、第2のメタル配線層の導電性を安定化
させるため、この第2のメタル配線層の下地となる眉間
絶縁膜の平坦性を向上する手段について鋭意研究を行い
、膜形成装置と原料を変えて種々のシリコン酸化膜を作
製し、このシリコン酸化膜をドライエツチング装置を用
いてCF。
させるため、この第2のメタル配線層の下地となる眉間
絶縁膜の平坦性を向上する手段について鋭意研究を行い
、膜形成装置と原料を変えて種々のシリコン酸化膜を作
製し、このシリコン酸化膜をドライエツチング装置を用
いてCF。
L80SCCM、 Ar 800SCCM、圧力 1.
6Torr、 RFパワー 100Wのエツチング条
件でエツチングし単位時間当りのエツチング深さを測定
してエツチンググレートを求め、同様にして求めたSO
G焼成膜のエツチンググレートに対する比を算出したと
ころ、第4図に示すように原料にTEOS (テトラエ
トキシシラン)と03を用い減圧CVD法によって作製
したシリコン酸化膜は、SOG焼成層に対するエッチレ
ート比がa、73〜0192の範囲にありドライエツチ
ング性が高<SOC焼成層のエツチングレートに近いと
いう事実を見出し、更に、予め半導体基板に形成された
メタル配線層形成面に、前記T E OS 、!:03
を用いた減圧CVD法によってシリコン酸化膜を形成し
、この上にsocma膜を形成し、このSOG焼成膜形
成面側からドライエツチングを行い前記メタル配線層上
部の5OGK’成膜を除去し更に前記シリコン酸化膜の
表層をエツチングした状態でこのエツチング表面を調べ
たところこの表面は平坦であるという事実を見出しこの
発明に至った。
6Torr、 RFパワー 100Wのエツチング条
件でエツチングし単位時間当りのエツチング深さを測定
してエツチンググレートを求め、同様にして求めたSO
G焼成膜のエツチンググレートに対する比を算出したと
ころ、第4図に示すように原料にTEOS (テトラエ
トキシシラン)と03を用い減圧CVD法によって作製
したシリコン酸化膜は、SOG焼成層に対するエッチレ
ート比がa、73〜0192の範囲にありドライエツチ
ング性が高<SOC焼成層のエツチングレートに近いと
いう事実を見出し、更に、予め半導体基板に形成された
メタル配線層形成面に、前記T E OS 、!:03
を用いた減圧CVD法によってシリコン酸化膜を形成し
、この上にsocma膜を形成し、このSOG焼成膜形
成面側からドライエツチングを行い前記メタル配線層上
部の5OGK’成膜を除去し更に前記シリコン酸化膜の
表層をエツチングした状態でこのエツチング表面を調べ
たところこの表面は平坦であるという事実を見出しこの
発明に至った。
この発明によれば、予め半導体基板に形成された第1の
メタル配線層形成面に、ドライエツチング性の高いシリ
コン酸化膜を気相堆積さけ、前記第1のメタル配線層形
成面を平坦にしうろスピンオングラス塗布液を塗布し焼
成して表面か平坦なスピンオングラス焼成層を形成し、
このスピンオングラス焼成層形成面をドライエうチング
処理して前記第1のメタル配線層上部のスピンオングラ
ス焼成層と更にドライエツチング性の高いシリコン酸化
膜の表層を除去した後、シリコン酸化膜を形成し、コン
タクトホールを開孔し、第2のメタル配線層を形成する
ことを特徴とする多層配線の製法が提供される。
メタル配線層形成面に、ドライエツチング性の高いシリ
コン酸化膜を気相堆積さけ、前記第1のメタル配線層形
成面を平坦にしうろスピンオングラス塗布液を塗布し焼
成して表面か平坦なスピンオングラス焼成層を形成し、
このスピンオングラス焼成層形成面をドライエうチング
処理して前記第1のメタル配線層上部のスピンオングラ
ス焼成層と更にドライエツチング性の高いシリコン酸化
膜の表層を除去した後、シリコン酸化膜を形成し、コン
タクトホールを開孔し、第2のメタル配線層を形成する
ことを特徴とする多層配線の製法が提供される。
この発明においては、予め半導体基板に形成された第1
のメタル配線層形成面に、ドライエツチング性の高いシ
リコン酸化膜を気相堆積させろ。
のメタル配線層形成面に、ドライエツチング性の高いシ
リコン酸化膜を気相堆積させろ。
前記半導体基板は、多層配線用の半導体基板を用いろこ
とができ、例えばSi、 GaAs、 1nsb等が挙
げられる。前記第1のメタル配線層は、前記半導体基板
上に、絶縁膜を介在させ又は介在させずして、例えばス
パッター法等により、例えば^I S 1. %^1s
icu等の層を、通常0.5〜1.ojlmの厚さに堆
積し、例えばホトリソグラフィ法によって所定パターン
にエツチングして、通常0.6〜1.0μmの線幅に形
成することができろ。
とができ、例えばSi、 GaAs、 1nsb等が挙
げられる。前記第1のメタル配線層は、前記半導体基板
上に、絶縁膜を介在させ又は介在させずして、例えばス
パッター法等により、例えば^I S 1. %^1s
icu等の層を、通常0.5〜1.ojlmの厚さに堆
積し、例えばホトリソグラフィ法によって所定パターン
にエツチングして、通常0.6〜1.0μmの線幅に形
成することができろ。
前記ドライエツチング性の高いシリコン酸化膜は、多層
配線の眉間絶縁をするための1つの絶縁膜であって、こ
のシリコン酸化膜を所定のドライエツチング条件でエツ
チングし単位時間当りのエツチング深さを測定して求め
たエツチレ−1・が、同様のエツチング条件で求めた5
OGFiのエッチレートに対して、通常0.7〜1,0
倍のものを用いることができ、前記第1のメタル配線層
形成面に、例えばテトラエトキシシランと03、DAD
BS (ジアセトキシージーt−ブトキシシラン)と0
3、TOMCATS(テトラメチル シクロテトラシロ
キサン)と03等を用いた常圧又は減圧CVD法によっ
て、通常3000〜6000人の膜厚に気泪堆漬して形
成することができる。
配線の眉間絶縁をするための1つの絶縁膜であって、こ
のシリコン酸化膜を所定のドライエツチング条件でエツ
チングし単位時間当りのエツチング深さを測定して求め
たエツチレ−1・が、同様のエツチング条件で求めた5
OGFiのエッチレートに対して、通常0.7〜1,0
倍のものを用いることができ、前記第1のメタル配線層
形成面に、例えばテトラエトキシシランと03、DAD
BS (ジアセトキシージーt−ブトキシシラン)と0
3、TOMCATS(テトラメチル シクロテトラシロ
キサン)と03等を用いた常圧又は減圧CVD法によっ
て、通常3000〜6000人の膜厚に気泪堆漬して形
成することができる。
この発明においては、前記第1のメタル配線層形成面を
平坦にしうるスピンオングラス塗布液を塗布し焼成して
表面が平坦なスピンオングラス焼成層を形成する。前記
スピンオングラス塗布液は、凹凸を有する前記第1のメ
タル配線層形成面を平坦にするためのらのであって、ス
ピンオン法によって前記表面の凹部に厚くかつ凸部に薄
く塗布でき、塗布後焼成することにより平坦な蚊ラス層
(StCh)を形成しうるちのであって、例えば5id
e形成性のシリコーン樹脂系化合物を有機溶剤に溶解し
た溶液等を用いることができ、前記第1のメタル配線層
形成面の前記ドライエツチング性の高いシリコン酸化膜
の上に、例えばスピンオン法によって塗布し、通常40
0〜450℃で焼成してスピンオングラス焼成層を形成
することができる。
平坦にしうるスピンオングラス塗布液を塗布し焼成して
表面が平坦なスピンオングラス焼成層を形成する。前記
スピンオングラス塗布液は、凹凸を有する前記第1のメ
タル配線層形成面を平坦にするためのらのであって、ス
ピンオン法によって前記表面の凹部に厚くかつ凸部に薄
く塗布でき、塗布後焼成することにより平坦な蚊ラス層
(StCh)を形成しうるちのであって、例えば5id
e形成性のシリコーン樹脂系化合物を有機溶剤に溶解し
た溶液等を用いることができ、前記第1のメタル配線層
形成面の前記ドライエツチング性の高いシリコン酸化膜
の上に、例えばスピンオン法によって塗布し、通常40
0〜450℃で焼成してスピンオングラス焼成層を形成
することができる。
この発明においては、このスピンオングラス焼成層形成
面をドライエツチング処理して前記第1のメタル配線層
上部のスピンオングラス焼成層と更にドライエツチング
性の高いシリコン酸化膜の表層を除去する。前記ドライ
エツチング処理は、この処理面の平坦性を維持しながら
前記第1のメタル配線層上部のスピンオングラス焼成層
を除去するためのものであって、例えばRIE法等のド
ライエツチング法を用いて前記第1のメタル配線層上部
のスピンオングラス焼成層と更にドライエツチング性の
高いシリコン酸化膜の表層を除去することができ、前記
第1のメタル配線層上部にスピンオングラス焼成層の残
留物が存在しないようにしてこの上に形成する第2のメ
タル配線層とのコンタクト部の導電性低下を防ぐことか
できる。
面をドライエツチング処理して前記第1のメタル配線層
上部のスピンオングラス焼成層と更にドライエツチング
性の高いシリコン酸化膜の表層を除去する。前記ドライ
エツチング処理は、この処理面の平坦性を維持しながら
前記第1のメタル配線層上部のスピンオングラス焼成層
を除去するためのものであって、例えばRIE法等のド
ライエツチング法を用いて前記第1のメタル配線層上部
のスピンオングラス焼成層と更にドライエツチング性の
高いシリコン酸化膜の表層を除去することができ、前記
第1のメタル配線層上部にスピンオングラス焼成層の残
留物が存在しないようにしてこの上に形成する第2のメ
タル配線層とのコンタクト部の導電性低下を防ぐことか
できる。
前記ドライエンチング性の高いシリコン酸化膜の表層は
、その周辺のスピンオングラス焼成層に対してエッチレ
ートが、通常0.7〜1.0倍でありドライエツチング
性が類似しているので、エツチング処理を行ってもその
処理面の平坦性を推持することができる。前記エッチレ
ートがスピンオングラス焼成層に対して前記範囲を外れ
るとエツチングの選択性が起こり、エツチング処理面に
凹凸が発生するので好ましくない。
、その周辺のスピンオングラス焼成層に対してエッチレ
ートが、通常0.7〜1.0倍でありドライエツチング
性が類似しているので、エツチング処理を行ってもその
処理面の平坦性を推持することができる。前記エッチレ
ートがスピンオングラス焼成層に対して前記範囲を外れ
るとエツチングの選択性が起こり、エツチング処理面に
凹凸が発生するので好ましくない。
この発明においては、この後シリコン酸化膜を形成し、
コンタクトホールを開孔し、第2のメタル配線層を形成
する。
コンタクトホールを開孔し、第2のメタル配線層を形成
する。
前記シリコン酸化膜は、多層配線の眉間絶縁をするため
の1つの絶縁層であって、前記第1のメタル配線層上部
のドライエツチング性の高いシリコン酸化膜及び周辺の
スピンオングラス焼成層からなる平坦な面上に、例えば
SiH4’とN、OもしくはO!等を用いて常圧、減圧
又はプラズマCVD法によって、通常4000〜600
0人の膜厚に形成することができる。前記コンタクトホ
ールは第1と第2のメタル配線層のコンタクト部を形成
するためのものであって、前記第1のメタル配線層上部
のドライエツチング性の高いシリコン酸化膜及び前記シ
リコン酸化膜からなる眉間絶縁膜を、例えばホトリソグ
ラフィ法等によって開孔して形成することができる。
の1つの絶縁層であって、前記第1のメタル配線層上部
のドライエツチング性の高いシリコン酸化膜及び周辺の
スピンオングラス焼成層からなる平坦な面上に、例えば
SiH4’とN、OもしくはO!等を用いて常圧、減圧
又はプラズマCVD法によって、通常4000〜600
0人の膜厚に形成することができる。前記コンタクトホ
ールは第1と第2のメタル配線層のコンタクト部を形成
するためのものであって、前記第1のメタル配線層上部
のドライエツチング性の高いシリコン酸化膜及び前記シ
リコン酸化膜からなる眉間絶縁膜を、例えばホトリソグ
ラフィ法等によって開孔して形成することができる。
前記第2のメタル配線層は、前記コンタクトホール及び
前記シリコン酸化膜の上部に、例えばAl5iSAIS
iCu等の層を、通常0.8〜1.2μmの厚さに11
i潰し、所定パターンに形成して作製することができる
。
前記シリコン酸化膜の上部に、例えばAl5iSAIS
iCu等の層を、通常0.8〜1.2μmの厚さに11
i潰し、所定パターンに形成して作製することができる
。
この発明においては、この第2のメタル配線層の上に適
宜層間絶縁膜を介在させてメタル配線層を繰り返し形成
し多層配線を製造するこができる。
宜層間絶縁膜を介在させてメタル配線層を繰り返し形成
し多層配線を製造するこができる。
(ホ)作用
ドライエツチング性の高いノリコン酸化膜か周辺のスピ
ンオングラス焼成層のエツチング速度と同じ程度の速度
でエツチングされ、エツチング面の凹凸を防ぐ (へ)実施例 この発明の実施例を図を用いて説明する。
ンオングラス焼成層のエツチング速度と同じ程度の速度
でエツチングされ、エツチング面の凹凸を防ぐ (へ)実施例 この発明の実施例を図を用いて説明する。
まず、第2図に示すようにシリコン基11の上に熱酸化
膜2を形成し、この上にスパッター法によってAlSi
を堆積させ、ホトリソグラフィ法によりてエツチングし
て所定パターンのAlSi層3を形成する。
膜2を形成し、この上にスパッター法によってAlSi
を堆積させ、ホトリソグラフィ法によりてエツチングし
て所定パターンのAlSi層3を形成する。
次に、この基板を減圧CVD装置内に配置し、この装置
内を、真空にし、400℃に加熱して原料のHeで希釈
したテトラエトキシシラン(TE01)及び48000
ppmのオゾンを含んだ酸素をそれぞれ1200ccと
2400CCになるように供給して圧力を60Torr
とし、前記基板上に膜厚4000人のシリコン酸化膜4
を気相堆積させる。次に、前記シリコン酸化膜の上にス
ピンオングラス(SOG)塗布液(東京応化工業社製、
タイプ−7)をスピンオン法によって塗布し、乾燥後4
20℃で焼成することによりSOG焼成層を形成する。
内を、真空にし、400℃に加熱して原料のHeで希釈
したテトラエトキシシラン(TE01)及び48000
ppmのオゾンを含んだ酸素をそれぞれ1200ccと
2400CCになるように供給して圧力を60Torr
とし、前記基板上に膜厚4000人のシリコン酸化膜4
を気相堆積させる。次に、前記シリコン酸化膜の上にス
ピンオングラス(SOG)塗布液(東京応化工業社製、
タイプ−7)をスピンオン法によって塗布し、乾燥後4
20℃で焼成することによりSOG焼成層を形成する。
次に、RIE装置を用い、CF、 IIIIO3CCM
、 AAr300SCC,圧力1.6Torr、 RF
パワー100Wのエツチング条件で前記SOG焼成層形
成面をドライエツチング処理し、第3図に示すようにA
l5iFJ3上部のSOG焼成層5及びシリコン酸化膜
4の表層を除去し、AlSi層3上部のSOG焼成層か
除去された平坦なドライエツチング面を形成する。
、 AAr300SCC,圧力1.6Torr、 RF
パワー100Wのエツチング条件で前記SOG焼成層形
成面をドライエツチング処理し、第3図に示すようにA
l5iFJ3上部のSOG焼成層5及びシリコン酸化膜
4の表層を除去し、AlSi層3上部のSOG焼成層か
除去された平坦なドライエツチング面を形成する。
次に、第1図に示すようにこの上に、5IH4とN20
を原料に用いたプラズマCVD法によって膜厚8000
人のシリコン酸化膜6を形成し、コンタクトホールを形
成して、再びスパッター法によりAlSi層7を形成し
、多層配線を作製した。
を原料に用いたプラズマCVD法によって膜厚8000
人のシリコン酸化膜6を形成し、コンタクトホールを形
成して、再びスパッター法によりAlSi層7を形成し
、多層配線を作製した。
得られた多層配線は、第2のメタル配線層のAlSi層
7が平坦な酸化シリコン層の上に形成され断線の発生は
無く、安定な導電性を呈した。
7が平坦な酸化シリコン層の上に形成され断線の発生は
無く、安定な導電性を呈した。
比較例!
実施例1において、減圧CVD装置を用いる代わりにプ
ラズマCVD装置を用い、テトラエトキシシラン及びオ
ゾンを用いる代わりにSiH,とN20を用い、この他
は実施例1と同様にして多層配線を作製した。
ラズマCVD装置を用い、テトラエトキシシラン及びオ
ゾンを用いる代わりにSiH,とN20を用い、この他
は実施例1と同様にして多層配線を作製した。
得られた多層配線は第2のメタル配線の下地のシリコン
酸化膜表面か凹凸状の段差を有し第2のメタル配線層は
断線が発生1、た。
酸化膜表面か凹凸状の段差を有し第2のメタル配線層は
断線が発生1、た。
(ト)発明の効果
この発明によれば、導電性が安定しかつ断線の起こらな
いメタル配線層を作製することができる多層配線の製法
を提供することができる。
いメタル配線層を作製することができる多層配線の製法
を提供することができる。
第1図は、この発明の実施例において製造した多層配線
の説明図、第2図〜第3図は、この発明の実施ρ]にお
いて製造した多1習配線の製造工程説明図、第4図は、
シリコン酸化膜の製造方法とトライエツチング性の関係
を示す図、第5図は、従来の多層配線の説明図、第6図
〜第7図は、従来の多層配線の製造工程説明図である。 N12 図 1・・・・・ンリコン基板、2・・・・・・絶縁膜、3
・・・・・メタル配線、 4・・・・・・易ドライエツチング性シリコン酸化膜、
5・・・・・・ガラス層、 6・・・・・・シリコ
ン酸化膜、7・・・・・・メタル配線。 第 3 m 第 図 笥 m (A) 筒 図 CB)
の説明図、第2図〜第3図は、この発明の実施ρ]にお
いて製造した多1習配線の製造工程説明図、第4図は、
シリコン酸化膜の製造方法とトライエツチング性の関係
を示す図、第5図は、従来の多層配線の説明図、第6図
〜第7図は、従来の多層配線の製造工程説明図である。 N12 図 1・・・・・ンリコン基板、2・・・・・・絶縁膜、3
・・・・・メタル配線、 4・・・・・・易ドライエツチング性シリコン酸化膜、
5・・・・・・ガラス層、 6・・・・・・シリコ
ン酸化膜、7・・・・・・メタル配線。 第 3 m 第 図 笥 m (A) 筒 図 CB)
Claims (1)
- 1、予め半導体基板に形成された第1のメタル配線層形
成面に、ドライエッチング性の高いシリコン酸化膜を気
相堆積させ、前記第1のメタル配線層形成面を平坦にし
うるスピンオングラス塗布液を塗布し焼成して表面が平
坦なスピンオングラス焼成層を形成し、このスピンオン
グラス焼成層形成面をドライエッチング処理して前記第
1のメタル配線層上部のスピンオングラス焼成層と更に
ドライエッチング性の高いシリコン酸化膜の表層を除去
した後、シリコン酸化膜を形成し、コンタクトホールを
開孔し、第2のメタル配線層を形成することを特徴とす
る多層配線の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7741889A JPH02254741A (ja) | 1989-03-28 | 1989-03-28 | 多層配線の製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7741889A JPH02254741A (ja) | 1989-03-28 | 1989-03-28 | 多層配線の製法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02254741A true JPH02254741A (ja) | 1990-10-15 |
Family
ID=13633408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7741889A Pending JPH02254741A (ja) | 1989-03-28 | 1989-03-28 | 多層配線の製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02254741A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5245213A (en) * | 1991-10-10 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Planarized semiconductor product |
JPH0669354A (ja) * | 1992-05-27 | 1994-03-11 | Nec Corp | 半導体装置の製造方法 |
KR19990051680A (ko) * | 1997-12-19 | 1999-07-05 | 김영환 | 반도체 장치의 다층 배선 형성 방법 |
-
1989
- 1989-03-28 JP JP7741889A patent/JPH02254741A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5245213A (en) * | 1991-10-10 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Planarized semiconductor product |
JPH0669354A (ja) * | 1992-05-27 | 1994-03-11 | Nec Corp | 半導体装置の製造方法 |
KR19990051680A (ko) * | 1997-12-19 | 1999-07-05 | 김영환 | 반도체 장치의 다층 배선 형성 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3070450B2 (ja) | 多層配線形成法 | |
JPH02254741A (ja) | 多層配線の製法 | |
JPH10135209A (ja) | 多層配線形成法 | |
JP2716156B2 (ja) | 半導体装置の製造方法 | |
JPS5874043A (ja) | 半導体装置 | |
JPS59167021A (ja) | 半導体装置の製造方法 | |
JP2606315B2 (ja) | 半導体装置の製造方法 | |
JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
US20020105018A1 (en) | Semiconductor device and process for manufacturing the same | |
JP2908200B2 (ja) | 半導体装置の製造方法 | |
JP3315770B2 (ja) | 半導体装置の製造方法 | |
JPS59191354A (ja) | 半導体装置の製造方法 | |
JP2674654B2 (ja) | 半導体装置の製造方法 | |
JP3070564B2 (ja) | 半導体装置の製造方法 | |
JPH0669200A (ja) | 半導体装置の製造方法 | |
JPS63262856A (ja) | 半導体装置の製造方法 | |
JPH07211778A (ja) | 半導体装置及びその製造方法 | |
JP2795029B2 (ja) | 多層配線の形成方法 | |
JPS61206242A (ja) | 半導体装置の製造方法 | |
JPH07153840A (ja) | 半導体装置およびその製造方法 | |
JPH1022382A (ja) | 半導体装置の製造方法 | |
JPH04107924A (ja) | 半導体装置の製造方法 | |
JPS6276520A (ja) | 半導体装置の製造方法 | |
JPH02140927A (ja) | 半導体装置の製造方法 | |
JPH0371635A (ja) | 半導体装置の製造方法 |