JPH1022382A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1022382A JPH1022382A JP17029596A JP17029596A JPH1022382A JP H1022382 A JPH1022382 A JP H1022382A JP 17029596 A JP17029596 A JP 17029596A JP 17029596 A JP17029596 A JP 17029596A JP H1022382 A JPH1022382 A JP H1022382A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- plasma
- plasma teos
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 エッチングレートを小さくしたエッチング条
件で有機ＳＯＧ膜のエッチバックを行うものにおいて、
安定な層間絶縁膜を形成する技術を提供する。 【解決手段】 半導体基板上に下層金属配線を形成した
後に、前記基板全面に前記下層金属配線を被覆するよう
にプラズマＴＥＯＳ膜を形成し、該プラズマＴＥＯＳ膜
上に有機ＳＯＧ膜を形成する。続いて、前記ＳＯＧ膜を
エッチバックし、該ＳＯＧ膜をエッチバックした際に形
成されるエッチングデポ物をプラズマＴＥＯＳ膜形成直
前の一瞬だけ高圧酸素プラズマ処理して前記エッチング
デポ物を除去した後に、全面にプラズマＴＥＯＳ膜を形
成する。
件で有機ＳＯＧ膜のエッチバックを行うものにおいて、
安定な層間絶縁膜を形成する技術を提供する。 【解決手段】 半導体基板上に下層金属配線を形成した
後に、前記基板全面に前記下層金属配線を被覆するよう
にプラズマＴＥＯＳ膜を形成し、該プラズマＴＥＯＳ膜
上に有機ＳＯＧ膜を形成する。続いて、前記ＳＯＧ膜を
エッチバックし、該ＳＯＧ膜をエッチバックした際に形
成されるエッチングデポ物をプラズマＴＥＯＳ膜形成直
前の一瞬だけ高圧酸素プラズマ処理して前記エッチング
デポ物を除去した後に、全面にプラズマＴＥＯＳ膜を形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、さらに詳しく言えば、金属配線間の層間絶
縁膜形成に有機ＳＯＧ膜のエッチバックを用いて行うプ
ロセスにおいて、エッチバックした際に形成されるエッ
チングデポ物を除去することで、その後に形成するプラ
ズマＴＥＯＳ（テトラエトキシシラン）膜との密着性を
向上させる技術に関する。
方法に関し、さらに詳しく言えば、金属配線間の層間絶
縁膜形成に有機ＳＯＧ膜のエッチバックを用いて行うプ
ロセスにおいて、エッチバックした際に形成されるエッ
チングデポ物を除去することで、その後に形成するプラ
ズマＴＥＯＳ（テトラエトキシシラン）膜との密着性を
向上させる技術に関する。
【０００２】
【従来の技術】近年、半導体集積回路の高速化・高集積
化に伴い、配線部の多層化が図られている。この多層配
線技術において、特に層間絶縁膜の製造方法は、平坦性
や電気特性を左右する重要な技術である。そこで、従来
の半導体装置の製造方法、特に層間絶縁膜の製造方法に
ついて図８乃至図１２を基に説明する。
化に伴い、配線部の多層化が図られている。この多層配
線技術において、特に層間絶縁膜の製造方法は、平坦性
や電気特性を左右する重要な技術である。そこで、従来
の半導体装置の製造方法、特に層間絶縁膜の製造方法に
ついて図８乃至図１２を基に説明する。
【０００３】図８において、５１は半導体基板で、該基
板５１上に図示しないＬＯＣＯＳ酸化膜や層間絶縁膜と
してのＢＰＳＧ膜を介してアルミニウム合金から成る下
層金属配線５３を形成する。次に、図９に示すように前
記下層金属配線５３を被覆するようにおよそ４０００Å
乃至７０００Åの膜厚のプラズマＴＥＯＳ（テトラエキ
シシラン）膜５４を形成し、図１０に示すようにおよそ
２０００Å乃至４０００Åの膜厚の有機ＳＯＧ（スピン
オングラス）膜５５を回転塗布し、およそ４００℃のＮ
2 雰囲気中で熱処理した後に、例えば、ＣＨＦ3、ＣＦ4
等のエッチングガスを用いたドライエッチング法によ
り、該ＳＯＧ膜５５とプラズマＴＥＯＳ膜とのエッチン
グレートがおよそ１．０以下となる条件で、図１１に示
すようにおよそ３０００Å乃至６０００Åほどエッチバ
ックする。
板５１上に図示しないＬＯＣＯＳ酸化膜や層間絶縁膜と
してのＢＰＳＧ膜を介してアルミニウム合金から成る下
層金属配線５３を形成する。次に、図９に示すように前
記下層金属配線５３を被覆するようにおよそ４０００Å
乃至７０００Åの膜厚のプラズマＴＥＯＳ（テトラエキ
シシラン）膜５４を形成し、図１０に示すようにおよそ
２０００Å乃至４０００Åの膜厚の有機ＳＯＧ（スピン
オングラス）膜５５を回転塗布し、およそ４００℃のＮ
2 雰囲気中で熱処理した後に、例えば、ＣＨＦ3、ＣＦ4
等のエッチングガスを用いたドライエッチング法によ
り、該ＳＯＧ膜５５とプラズマＴＥＯＳ膜とのエッチン
グレートがおよそ１．０以下となる条件で、図１１に示
すようにおよそ３０００Å乃至６０００Åほどエッチバ
ックする。
【０００４】続いて、図１２に示すようにおよそ３００
０Å乃至５０００Åの膜厚のプラズマＴＥＯＳ膜５６を
形成し、前述したプラズマＴＥＯＳ膜５４、ＳＯＧ膜５
５及びプラズマＴＥＯＳ膜５６から成る３層の層間絶縁
膜５７を形成する。そして、図示しないが前記層間絶縁
膜５７に前記下層金属配線５３上にコンタクトするコン
タクト孔を形成し、該コンタクト孔を介して上層金属配
線を形成して、多層配線構造を形成する。
０Å乃至５０００Åの膜厚のプラズマＴＥＯＳ膜５６を
形成し、前述したプラズマＴＥＯＳ膜５４、ＳＯＧ膜５
５及びプラズマＴＥＯＳ膜５６から成る３層の層間絶縁
膜５７を形成する。そして、図示しないが前記層間絶縁
膜５７に前記下層金属配線５３上にコンタクトするコン
タクト孔を形成し、該コンタクト孔を介して上層金属配
線を形成して、多層配線構造を形成する。
【０００５】
【発明が解決しようとする課題】前述した有機ＳＯＧ膜
のエッチバック工程において、有機ＳＯＧ膜のエッチバ
ック条件として有機ＳＯＧ膜とプラズマＴＥＯＳ膜との
エッチングレートが１．０以下ほどに小さくした場合、
図１１に示すようにエッチバック後の有機ＳＯＧ膜上に
ＣＨＦ3、ＣＦ4等のエッチングガス及び有機ＳＯＧ膜と
が反応して生成されるエッチングデポ物ＸがプラズマＴ
ＥＯＳ膜５４や有機ＳＯＧ５５膜の表面に多数堆積して
しまい、その後に形成するプラズマＴＥＯＳ膜５６との
密着性が著しく低下するという問題があった。
のエッチバック工程において、有機ＳＯＧ膜のエッチバ
ック条件として有機ＳＯＧ膜とプラズマＴＥＯＳ膜との
エッチングレートが１．０以下ほどに小さくした場合、
図１１に示すようにエッチバック後の有機ＳＯＧ膜上に
ＣＨＦ3、ＣＦ4等のエッチングガス及び有機ＳＯＧ膜と
が反応して生成されるエッチングデポ物ＸがプラズマＴ
ＥＯＳ膜５４や有機ＳＯＧ５５膜の表面に多数堆積して
しまい、その後に形成するプラズマＴＥＯＳ膜５６との
密着性が著しく低下するという問題があった。
【０００６】また、後工程で形成するコンタクト孔部分
に前記エッチングデポ物が存在することになり、コンタ
クトエッチング後のレジスト膜除去でコンタクト孔側壁
に露出しているデポ物が除去され、前記側壁がえぐれる
ことによる金属配線のステップカバレッジ悪化が発生し
ていた。尚、有機ＳＯＧ膜とプラズマＴＥＯＳ膜とのエ
ッチングレートを例えば、１．２以上の比較的高い値に
設定すると、前述したエッチングデポ物の生成は極端に
少なくなり、前述した問題はほぼなくなるが、平坦性を
考慮すると、有機ＳＯＧ膜とプラズマＴＥＯＳ膜のエッ
チングレートを１．０以下に設定する必要がある。
に前記エッチングデポ物が存在することになり、コンタ
クトエッチング後のレジスト膜除去でコンタクト孔側壁
に露出しているデポ物が除去され、前記側壁がえぐれる
ことによる金属配線のステップカバレッジ悪化が発生し
ていた。尚、有機ＳＯＧ膜とプラズマＴＥＯＳ膜とのエ
ッチングレートを例えば、１．２以上の比較的高い値に
設定すると、前述したエッチングデポ物の生成は極端に
少なくなり、前述した問題はほぼなくなるが、平坦性を
考慮すると、有機ＳＯＧ膜とプラズマＴＥＯＳ膜のエッ
チングレートを１．０以下に設定する必要がある。
【０００７】従って、本発明ではエッチングレートを小
さくしたエッチング条件で有機ＳＯＧ膜のエッチバック
を行うものにおいて、安定な層間絶縁膜を形成する技術
を提供することを目的とする。
さくしたエッチング条件で有機ＳＯＧ膜のエッチバック
を行うものにおいて、安定な層間絶縁膜を形成する技術
を提供することを目的とする。
【０００８】
【課題を解決するための手段】そこで、本発明は半導体
基板上に下層金属配線を形成した後に、前記基板全面に
前記下層金属配線を被覆するようにプラズマＴＥＯＳ膜
を形成し、該プラズマＴＥＯＳ膜上に有機ＳＯＧ膜を形
成する。続いて、前記ＳＯＧ膜をエッチバックし、該Ｓ
ＯＧ膜をエッチバックした際に形成されるエッチングデ
ポ物をプラズマＴＥＯＳ膜形成直前の一瞬だけ高圧酸素
プラズマ処理して前記エッチングデポ物を除去した後
に、全面にプラズマＴＥＯＳ膜を形成する工程とを具備
したものである。
基板上に下層金属配線を形成した後に、前記基板全面に
前記下層金属配線を被覆するようにプラズマＴＥＯＳ膜
を形成し、該プラズマＴＥＯＳ膜上に有機ＳＯＧ膜を形
成する。続いて、前記ＳＯＧ膜をエッチバックし、該Ｓ
ＯＧ膜をエッチバックした際に形成されるエッチングデ
ポ物をプラズマＴＥＯＳ膜形成直前の一瞬だけ高圧酸素
プラズマ処理して前記エッチングデポ物を除去した後
に、全面にプラズマＴＥＯＳ膜を形成する工程とを具備
したものである。
【０００９】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法、特に層間絶縁膜の製造方法について図１乃至図７
を基に説明する。図１において、１は半導体基板で、該
基板１上に図示しないＬＯＣＯＳ酸化膜や層間絶縁膜と
してのＢＰＳＧ膜を介してアルミニウム合金から成るお
よそ５０００Å乃至７０００Åの膜厚の下層金属配線３
を形成する。
方法、特に層間絶縁膜の製造方法について図１乃至図７
を基に説明する。図１において、１は半導体基板で、該
基板１上に図示しないＬＯＣＯＳ酸化膜や層間絶縁膜と
してのＢＰＳＧ膜を介してアルミニウム合金から成るお
よそ５０００Å乃至７０００Åの膜厚の下層金属配線３
を形成する。
【００１０】次に、図２に示すように前記第１層の金属
配線３を被覆するようにおよそ４０００Å乃至７０００
Åの膜厚のプラズマＴＥＯＳ（テトラエキシシラン）膜
４を形成し、図３に示すようにおよそ２０００Å乃至４
０００Åの膜厚の有機ＳＯＧ（スピンオングラス）膜５
を回転塗布し、およそ４００℃のＮ2 雰囲気中で熱処理
した後に、例えば、ＣＨＦ3、ＣＦ4等のエッチングガス
を用いたドライエッチング法により、該有機ＳＯＧ膜と
プラズマＴＥＯＳ膜とのエッチングレートが１．０以下
となる条件でおよそ３０００Å乃至５０００Åほど有機
ＳＯＧ膜をエッチバックする。
配線３を被覆するようにおよそ４０００Å乃至７０００
Åの膜厚のプラズマＴＥＯＳ（テトラエキシシラン）膜
４を形成し、図３に示すようにおよそ２０００Å乃至４
０００Åの膜厚の有機ＳＯＧ（スピンオングラス）膜５
を回転塗布し、およそ４００℃のＮ2 雰囲気中で熱処理
した後に、例えば、ＣＨＦ3、ＣＦ4等のエッチングガス
を用いたドライエッチング法により、該有機ＳＯＧ膜と
プラズマＴＥＯＳ膜とのエッチングレートが１．０以下
となる条件でおよそ３０００Å乃至５０００Åほど有機
ＳＯＧ膜をエッチバックする。
【００１１】このエッチバック時に、図４に示すように
プラズマＴＥＯＳ膜４及び有機ＳＯＧ膜５上にＣＨＦ
3、ＣＦ4等のエッチングガス及び有機ＳＯＧ膜とが反応
して生成されるエッチングデポ物Ｘが多数堆積してしま
う。ここで、例えば２．２Ｔｏｒｒほどの高圧酸素（Ｏ
2 ）プラズマ処理を行い、図５に示すようにプラズマＴ
ＥＯＳ膜４及び有機ＳＯＧ膜５上のエッチングデポ物を
エッチング除去する。このように有機ＳＯＧ膜５のエッ
チバック時に生成されるエッチングデポ物を酸素プラズ
マ処理にて除去しているため、図６に示すようにその後
工程で形成するプラズマＴＥＯＳ膜６との密着性の向上
が図れる。
プラズマＴＥＯＳ膜４及び有機ＳＯＧ膜５上にＣＨＦ
3、ＣＦ4等のエッチングガス及び有機ＳＯＧ膜とが反応
して生成されるエッチングデポ物Ｘが多数堆積してしま
う。ここで、例えば２．２Ｔｏｒｒほどの高圧酸素（Ｏ
2 ）プラズマ処理を行い、図５に示すようにプラズマＴ
ＥＯＳ膜４及び有機ＳＯＧ膜５上のエッチングデポ物を
エッチング除去する。このように有機ＳＯＧ膜５のエッ
チバック時に生成されるエッチングデポ物を酸素プラズ
マ処理にて除去しているため、図６に示すようにその後
工程で形成するプラズマＴＥＯＳ膜６との密着性の向上
が図れる。
【００１２】尚、この酸素プラズマ処理は、プラズマＴ
ＥＯＳ膜形成用のデポ装置内で行うことで、ＴＡＴ（タ
ーンアラウンドタイム）及びコスト面で有利となる。図
７はプラズマＴＥＯＳ膜形成のシーケンスを示す図であ
り、例えば、Ｏ2 流量６．０ＳＣＣＭ、ＲＦ電力ＨＦ：
０．７７ＫＷ，ＬＦ：０．２３ＫＷ、圧力２．２Ｔｏｒ
ｒ、処理時間１．５分乃至２．５分（形成する膜厚によ
り異なる）の条件にてプラズマＴＥＯＳ膜を形成する装
置において、以下、当該装置内に前述した有機ＳＯＧ膜
がエッチバック処理されたウエハが挿入された後のエッ
チングデポ物の除去工程及びプラズマＴＥＯＳ膜６形成
工程を図７に示すシーケンスに基づいて説明する。
ＥＯＳ膜形成用のデポ装置内で行うことで、ＴＡＴ（タ
ーンアラウンドタイム）及びコスト面で有利となる。図
７はプラズマＴＥＯＳ膜形成のシーケンスを示す図であ
り、例えば、Ｏ2 流量６．０ＳＣＣＭ、ＲＦ電力ＨＦ：
０．７７ＫＷ，ＬＦ：０．２３ＫＷ、圧力２．２Ｔｏｒ
ｒ、処理時間１．５分乃至２．５分（形成する膜厚によ
り異なる）の条件にてプラズマＴＥＯＳ膜を形成する装
置において、以下、当該装置内に前述した有機ＳＯＧ膜
がエッチバック処理されたウエハが挿入された後のエッ
チングデポ物の除去工程及びプラズマＴＥＯＳ膜６形成
工程を図７に示すシーケンスに基づいて説明する。
【００１３】図７に示すようにチャンバ内に最初に酸素
（Ｏ2 ）が供給されて、ある時点でＴＥＯＳ膜形成用ガ
スを供給し始めると共に、前述したＲＦ電力をかけるこ
とでプラズマＴＥＯＳ膜が形成されるためにチャンバ内
にＴＥＯＳ膜形成用ガスが充満するまでの期間のプラズ
マＴＥＯＳ膜が形成される直前（図７に示すＡ区間、例
えばおよそ６秒間）でウエハの表面が高圧酸素（Ｏ2 ）
プラズマ処理されて、表面のエッチングデポ物が除去さ
れ、続いて、プラズマＴＥＯＳ膜６が形成される（図７
に示すＢ区間）。これにより、１枚目のウエハへの処理
が終了し、本実施の形態の装置は連続式であるため、同
様にして２枚目、それ以降のウエハへの処理が実行され
る。また、枚葉式の場合は、プラズマＴＥＯＳ膜の形成
直前に高圧の酸素（Ｏ2 ）プラズマ処理を行えば、同様
の効果が得られる。
（Ｏ2 ）が供給されて、ある時点でＴＥＯＳ膜形成用ガ
スを供給し始めると共に、前述したＲＦ電力をかけるこ
とでプラズマＴＥＯＳ膜が形成されるためにチャンバ内
にＴＥＯＳ膜形成用ガスが充満するまでの期間のプラズ
マＴＥＯＳ膜が形成される直前（図７に示すＡ区間、例
えばおよそ６秒間）でウエハの表面が高圧酸素（Ｏ2 ）
プラズマ処理されて、表面のエッチングデポ物が除去さ
れ、続いて、プラズマＴＥＯＳ膜６が形成される（図７
に示すＢ区間）。これにより、１枚目のウエハへの処理
が終了し、本実施の形態の装置は連続式であるため、同
様にして２枚目、それ以降のウエハへの処理が実行され
る。また、枚葉式の場合は、プラズマＴＥＯＳ膜の形成
直前に高圧の酸素（Ｏ2 ）プラズマ処理を行えば、同様
の効果が得られる。
【００１４】尚、本工程では例えば２．２Ｔｏｒｒほど
の高圧酸素プラズマ処理をプラズマＴＥＯＳ膜形成の直
前に一瞬だけ行っているため、エッチングデポ物が除去
された後の有機ＳＯＧ膜５の表面の無機化はほとんど発
生しないと共に、コンタクト孔の側壁にエッチングデポ
物が露出することによる後工程で形成する上層金属配線
９のステップカバレッジ悪化が防止できる。
の高圧酸素プラズマ処理をプラズマＴＥＯＳ膜形成の直
前に一瞬だけ行っているため、エッチングデポ物が除去
された後の有機ＳＯＧ膜５の表面の無機化はほとんど発
生しないと共に、コンタクト孔の側壁にエッチングデポ
物が露出することによる後工程で形成する上層金属配線
９のステップカバレッジ悪化が防止できる。
【００１５】続いて、図６に示すようにおよそ３０００
Å乃至５０００Åの膜厚のプラズマＴＥＯＳ膜６を形成
し、前述したプラズマＴＥＯＳ膜４、ＳＯＧ膜５及びプ
ラズマＴＥＯＳ膜６から成る３層の層間絶縁膜７を形成
する。そして、図示しないレジスト膜を介して前記層間
絶縁膜７に前記下層金属配線３上にコンタクトするコン
タクト孔８を形成し、該コンタクト孔８を介して上層金
属配線９を形成する。
Å乃至５０００Åの膜厚のプラズマＴＥＯＳ膜６を形成
し、前述したプラズマＴＥＯＳ膜４、ＳＯＧ膜５及びプ
ラズマＴＥＯＳ膜６から成る３層の層間絶縁膜７を形成
する。そして、図示しないレジスト膜を介して前記層間
絶縁膜７に前記下層金属配線３上にコンタクトするコン
タクト孔８を形成し、該コンタクト孔８を介して上層金
属配線９を形成する。
【００１６】以上、説明したように本発明では有機ＳＯ
Ｇ膜のエッチバック工程において生成されるエッチング
デポ物を高圧酸素プラズマ処理することで除去したた
め、当該有機ＳＯＧ膜及びプラズマＴＥＯＳ膜と後工程
で形成されるプラズマＴＥＯＳ膜との密着性が向上でき
る。また、本実施の形態では下層、上層金属配線間の層
間絶縁膜形成に有機ＳＯＧ膜のエッチバックを用いて行
うプロセスについて説明したが、本発明はこれに限ら
ず、例えば最上層のパッシベーション膜形成に有機ＳＯ
Ｇ膜のエッチバックを用いて行うプロセスに対しても適
用でき、有機ＳＯＧ膜のエッチバックを行うことで発生
するエッチングデポ物の除去することで、パッシベーシ
ョン膜の膜質の向上を図るものに適用される。
Ｇ膜のエッチバック工程において生成されるエッチング
デポ物を高圧酸素プラズマ処理することで除去したた
め、当該有機ＳＯＧ膜及びプラズマＴＥＯＳ膜と後工程
で形成されるプラズマＴＥＯＳ膜との密着性が向上でき
る。また、本実施の形態では下層、上層金属配線間の層
間絶縁膜形成に有機ＳＯＧ膜のエッチバックを用いて行
うプロセスについて説明したが、本発明はこれに限ら
ず、例えば最上層のパッシベーション膜形成に有機ＳＯ
Ｇ膜のエッチバックを用いて行うプロセスに対しても適
用でき、有機ＳＯＧ膜のエッチバックを行うことで発生
するエッチングデポ物の除去することで、パッシベーシ
ョン膜の膜質の向上を図るものに適用される。
【００１７】更に、本発明は有機ＳＯＧ膜に限らず、無
機ＳＯＧ膜のエッチバックを行うプロセスに適用するこ
とも可能である。
機ＳＯＧ膜のエッチバックを行うプロセスに適用するこ
とも可能である。
【００１８】
【発明の効果】以上、本発明によれば有機ＳＯＧ膜のエ
ッチバック工程において生成されるエッチングデポ物を
プラズマＴＥＯＳ膜形成直前の一瞬だけ高圧酸素プラズ
マ処理することで除去したため、当該ＳＯＧ膜及びプラ
ズマＴＥＯＳ膜と後工程で形成されるプラズマＴＥＯＳ
膜との密着性が向上し、安定な層間絶縁膜が形成でき
る。
ッチバック工程において生成されるエッチングデポ物を
プラズマＴＥＯＳ膜形成直前の一瞬だけ高圧酸素プラズ
マ処理することで除去したため、当該ＳＯＧ膜及びプラ
ズマＴＥＯＳ膜と後工程で形成されるプラズマＴＥＯＳ
膜との密着性が向上し、安定な層間絶縁膜が形成でき
る。
【００１９】また、高圧酸素プラズマ処理をプラズマＴ
ＥＯＳ膜形成用のデポ装置内で行うことで、ＴＡＴ（タ
ーンアラウンドタイム）及びコスト面で有利である。
ＥＯＳ膜形成用のデポ装置内で行うことで、ＴＡＴ（タ
ーンアラウンドタイム）及びコスト面で有利である。
【図１】本発明一実施の形態の半導体装置の製造方法を
示す第１の断面図である。
示す第１の断面図である。
【図２】本発明一実施の形態の半導体装置の製造方法を
示す第２の断面図である。
示す第２の断面図である。
【図３】本発明一実施の形態の半導体装置の製造方法を
示す第３の断面図である。
示す第３の断面図である。
【図４】本発明一実施の形態の半導体装置の製造方法を
示す第４の断面図である。
示す第４の断面図である。
【図５】本発明一実施の形態の半導体装置の製造方法を
示す第５の断面図である。
示す第５の断面図である。
【図６】本発明一実施の形態の半導体装置の製造方法を
示す第６の断面図である。
示す第６の断面図である。
【図７】プラズマＴＥＯＳ膜形成のシーケンスを示す図
である。
である。
【図８】従来の半導体装置の製造方法を示す第１の断面
図である。
図である。
【図９】従来の半導体装置の製造方法を示す第２の断面
図である。
図である。
【図１０】従来の半導体装置の製造方法を示す第３の断
面図である。
面図である。
【図１１】従来の半導体装置の製造方法を示す第４の断
面図である。
面図である。
【図１２】従来の半導体装置の製造方法を示す第５の断
面図である。
面図である。
Claims (2)
- 【請求項１】 下層金属配線と上層金属配線との間の層
間絶縁膜として少なくともプラズマＴＥＯＳ膜及びＳＯ
Ｇ膜を含む多層金属配線構造の半導体装置の製造方法に
おいて、半導体基板上に前記下層金属配線を形成する工
程と、 前記基板全面に前記下層金属配線を被覆するようにプラ
ズマＴＥＯＳ膜を形成する工程と、 前記プラズマＴＥＯＳ膜上にＳＯＧ膜を形成した後に該
ＳＯＧ膜をエッチバックする工程と、 前記ＳＯＧ膜をエッチバックした際に形成されるエッチ
ングデポ物をプラズマＴＥＯＳ膜形成直前の一瞬だけ高
圧酸素プラズマ処理して前記エッチングデポ物を除去し
た後に全面にプラズマＴＥＯＳ膜を形成する工程とを具
備することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ＳＯＧ膜は、有機ＳＯＧ膜であるこ
とを特徴とする請求項第１項に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17029596A JP3402937B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17029596A JP3402937B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022382A true JPH1022382A (ja) | 1998-01-23 |
| JP3402937B2 JP3402937B2 (ja) | 2003-05-06 |
Family
ID=15902320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17029596A Expired - Fee Related JP3402937B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402937B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8497196B2 (en) | 2009-10-04 | 2013-07-30 | Tokyo Electron Limited | Semiconductor device, method for fabricating the same and apparatus for fabricating the same |
| JP2017168470A (ja) * | 2016-02-29 | 2017-09-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
1996
- 1996-06-28 JP JP17029596A patent/JP3402937B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8497196B2 (en) | 2009-10-04 | 2013-07-30 | Tokyo Electron Limited | Semiconductor device, method for fabricating the same and apparatus for fabricating the same |
| JP2017168470A (ja) * | 2016-02-29 | 2017-09-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10176981B2 (en) | 2016-02-29 | 2019-01-08 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3402937B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| US6268274B1 (en) | Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10173052A (ja) | 半導体装置及びその製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
| JPH09321053A (ja) | 半導体装置及びその製造方法 | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JP3010824B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1012616A (ja) | 半導体装置の製造方法 | |
| KR100670670B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 | |
| KR100201721B1 (ko) | 반도체장치의 제조방법 | |
| KR100585082B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR19990009557A (ko) | 배선 형성 방법 | |
| JPH0846045A (ja) | 半導体装置 | |
| JPH09139428A (ja) | 半導体装置 | |
| KR100197766B1 (ko) | 반도체장치의 제조방법 | |
| KR100399901B1 (ko) | 반도체장치의금속층간절연막형성방법 | |
| JP2002026004A (ja) | 半導体素子の絶縁膜形成方法 | |
| JP3112755B2 (ja) | ＴｉＮ膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |