JPH0846045A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0846045A
JPH0846045A JP11337195A JP11337195A JPH0846045A JP H0846045 A JPH0846045 A JP H0846045A JP 11337195 A JP11337195 A JP 11337195A JP 11337195 A JP11337195 A JP 11337195A JP H0846045 A JPH0846045 A JP H0846045A
Authority
JP
Japan
Prior art keywords
film
organic
teos
thickness
cvd method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11337195A
Other languages
English (en)
Inventor
Hiroyuki Watanabe
裕之 渡辺
Yoshii Jitsuzawa
佳居 実沢
Makoto Akizuki
誠 秋月
Hiroyuki Aoe
弘行 青江
Masamoto Hirase
征基 平瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP11337195A priority Critical patent/JPH0846045A/ja
Publication of JPH0846045A publication Critical patent/JPH0846045A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】平坦性に優れた層間絶縁膜を備えた半導体装置
を提供する。 【構成】半導体基板1上に絶縁層4を形成し、その上に
パターニングされた配線層5を形成する。プラズマCV
D法を用い、デバイス表面にシリコン酸化膜6を形成す
る。シリコン酸化膜6はデバイス表面に均一に形成され
るため、シリコン酸化膜6の形成後のデバイス表面の段
差は、配線層5によって生じた段差のままで変化しな
い。常圧オゾンCVD法を用い、シリコン酸化膜6上に
TEOS膜(AP膜)7を形成する。AP膜7上に有機
SOG膜8を形成する。有機SOG膜8上に配線層2を
形成する。これにより、各配線層2,5からなる多層配
線構造が形成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に係り、詳し
くは層間絶縁膜に関するものである。
【0002】
【従来の技術】半導体装置において、多層配線の各配線
層間を電気的に絶縁するために設けられる層間絶縁膜に
は、以下の特性が要求される。
【0003】低誘電率、高耐圧、低リーク電流で配線
層間を電気的に分離できること。 配線層の表面に密着して完全に被覆し、機械的強度が
高いこと。 層間絶縁膜中に半導体装置への汚染物質を含まず、外
部からの水分やアルカリイオンなどの汚染物質の侵入を
阻止できること。
【0004】平坦性に優れていること。 この中で、の平坦性については、近年、半導体装置の
高集積化に伴いますます重要になっている。すなわち、
半導体装置の高集積化を進めるには、基板の横方向への
スケールダウンに加えて、基板の縦方向への多層化が必
要である。多層化を実現するには、パターン段差部にお
ける配線層の断線を低減しなければならない。そのため
には、平坦性に優れた層間絶縁膜を設けることでデバイ
ス表面を平坦化し、その上に形成される配線層にパター
ン段差部の段差形状が反映されないようにすればよい。
【0005】このような要求を満足する層間絶縁膜とし
て、常圧オゾンCVD法によって形成されたTEOS膜
(以下、AP膜という)と、その上に形成されたSOG
膜とによる2層構造の膜が提案されている。
【0006】尚、SOGとは、シリコン化合物を有機溶
剤に溶解した溶液、および、その溶液から形成される二
酸化シリコンを主成分とする膜の総称である。SOG膜
を形成するには、まず、シリコン化合物を有機溶剤に溶
解した溶液を基板上に滴下して基板を回転させる。する
と、当該溶液の被膜は、配線によって形成される基板上
の段差に対して、その凹部には厚く、その凸部には薄
く、段差を緩和するように形成される。その結果、当該
溶液の被膜の表面は平坦化される。次に、熱処理が施さ
れると、有機溶剤が蒸発すると共に重合反応が進行し
て、表面が平坦なSOG膜が形成される。
【0007】SOG膜には、一般式(1)で表されるよ
うに、シリコン化合物中に有機成分を含まない無機SO
G膜と、一般式(2)で表されるように、シリコン化合
物中に有機成分を含む有機SOG膜とがある。
【0008】〔SiO2 n ……(1) 〔RX SiOY n ……(2) (n,X,Y;整数、R;アルキル基またはアリール
基) 無機SOG膜は、水分および水酸基を多量に含んでいる
上に、CVD法によって形成されたシリコン酸化膜に比
べて脆弱であり、膜厚を0.5μm以上にすると熱処理
時にクラックが発生し易いという欠点がある。
【0009】一方、有機SOG膜は、分子構造上、アル
キル基またはアリール基で結合が閉じている部分がある
ため、熱処理時におけるクラックの発生が抑制され、膜
厚を0.5 〜1μm 程度にすることができる。従って、有
機SOG膜を用いれば、膜厚の大きな層間絶縁膜を得る
ことができ、基板上の大きな段差に対しても十分な平坦
化が可能になる。
【0010】
【発明が解決しようとする課題】AP膜は優れた平坦性
を有しており、その膜厚としては1μm程度がよく用い
られている(Y.Takata et al;June 11-12,1991 VMIC Co
nference,pp13-19. 参照) 。
【0011】ところで、AP膜は、膜厚が厚くなるに従
って下地パターン依存性を強く示すようになる。すなわ
ち、AP膜の下に形成されたパターン段差部におけるス
ペース部の幅が狭い場合には、AP膜の膜厚を厚くする
ことでスペース部を完全に埋め込むことが可能になり、
デバイス表面を十分に平坦化することができる。しか
し、スペース部の幅が広い場合には、AP膜の膜厚を厚
くするほどスペース部の中央のAP膜の肉が引けるため
に、スペース部を十分に埋め込むことができなくなる。
つまり、AP膜の膜厚が厚くなるに従い、幅の狭いスペ
ース部によるデバイス表面の段差が減少するのに対し、
幅の広いスペース部による段差は逆に増大するという傾
向がある。
【0012】そして、AP膜の表面が十分に平坦化され
ていない場合、その上にSOG膜を形成してもデバイス
表面を十分に平坦化することはできない。本発明は上記
問題点を解決するためになされたものであって、その目
的は、平坦性に優れた層間絶縁膜を備えた半導体装置を
提供することにある。
【0013】
【課題を解決するための手段】請求項1に記載の発明
は、常圧オゾンCVD法によって形成されたTEOS膜
と、その上に形成されたSOG膜とによる2層構造の層
間絶縁膜を備えたことをその要旨とする。
【0014】請求項2に記載の発明は、常圧オゾンCV
D法によって形成されたTEOS膜と、その上に形成さ
れたSOG膜とから成る2層構造の層間絶縁膜を備え、
前記TEOS膜の膜厚が0.4μm以下であることをそ
の要旨とする。
【0015】請求項3に記載の発明は、に記載の発明
は、常圧オゾンCVD法によって形成されたTEOS膜
から成る層間絶縁膜を備え、そのTEOS膜の膜厚が
0.4μm以下であることをその要旨とする。
【0016】
【作用】請求項1に記載の発明によれば、層間絶縁膜を
前記2層構造にすることで、平坦性を向上させることが
できる。
【0017】請求項2に記載の発明によれば、前記TE
OS膜の膜厚を0.4μm以下にすることで、TEOS
膜の下に形成されたパターン段差部におけるスペース部
の幅が狭い場合には、TEOS膜の表面段差を小さくし
てSOG膜の表面段差を小さくすることができる。ま
た、TEOS膜の膜厚を0.4μm以下にすることで、
スペース部の幅が広い場合でも、TEOS膜の表面段差
が少なくとも増大することはなく、SOG膜の表面段差
についても少なくとも増大することはない。尚、TEO
S膜の膜厚を0.4μm以下にすると、スペース部の幅
が狭い場合にはTEOS膜の表面段差の低減効果が若干
少なくなるものの、TEOS膜の表面段差が低減するこ
とには変わりないため、SOG膜の表面段差を小さくす
ることができる。
【0018】請求項3に記載の発明によれば、前記TE
OS膜の膜厚を0.4μm以下にすることで、TEOS
膜の下に形成されたパターン段差部におけるスペース部
の幅が狭い場合には、TEOS膜の表面段差を小さくす
ることができる。また、TEOS膜の膜厚を0.4μm
以下にすることで、スペース部の幅が広い場合でも、T
EOS膜の表面段差が少なくとも増大することはない。
尚、TEOS膜の膜厚を0.4μm以下にすると、スペ
ース部の幅が狭い場合にはTEOS膜の表面段差の低減
効果が若干少なくなるものの、TEOS膜の表面段差が
低減することには変わりない。
【0019】
【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図5(a)〜(d)に、一実施例の製
造工程を説明するための概略断面図を示す。
【0020】工程1(図5(a)参照);半導体基板1
上に絶縁層4を形成し、その絶縁層4上にパターニング
された配線層5(膜厚;約0.8μm)を形成する。 工程2(図5(b)参照);プラズマCVD法を用い、
デバイス表面にシリコン酸化膜6(膜厚;約0.2μ
m)を形成する。シリコン酸化膜6はデバイス表面に均
一に形成されるため、シリコン酸化膜6の形成後のデバ
イス表面の段差は、配線層5によって生じた段差(約
0.8μm)のままで変化しない。
【0021】工程3(図5(c)参照);常圧オゾンC
VD法を用い、シリコン酸化膜6上にTEOS膜(AP
膜)7を形成する。 工程4(図5(d)参照);AP膜7上に有機SOG膜
8(膜厚;約0.4μm)を形成する。有機SOG膜8
の組成は〔CH3 Si(OH)3 〕である。その形成方
法は、まず、前記組成のシリコン化合物のエタノール溶
液を基板1の上に滴下して基板を回転速度;4800 rpmで
20秒間回転させ、当該溶液の被膜を基板1の上に形成す
る。このとき、そのエタノール溶液の被膜は、基板1上
の段差に対して、その凹部には厚く、その凸部には薄
く、段差を緩和するように形成される。その結果、エタ
ノール溶液の被膜の表面は平坦化される。次に、窒素雰
囲気中において、100 ℃で1分間、200 ℃で1分間、30
0 ℃で1分間、22℃で1分間、300 ℃で30分間、順次熱
処理が施されると、エタノールが蒸発すると共に重合反
応が進行して、表面が平坦な有機SOG膜8が形成され
る。
【0022】続いて、有機SOG膜8上に配線層2を形
成する。これにより、各配線層2,5から成る多層配線
構造が形成される。図1に、有機SOG膜8の形成前に
おけるAP膜7の表面段差の状態を示す。図2に、図1
に示す状態でAP膜7の膜厚を変化させたときのAP膜
7の表面段差の変化を示す。
【0023】図2に示すように、各配線層5間のスペー
ス部の幅が1.6μm以下と狭い場合には、AP膜7の
膜厚が厚くなるに従って、AP膜7の表面段差は小さく
なる。しかし、スペース部の幅が100μmと広い場合
には、AP膜7の膜厚が厚くなるに従って、AP膜7の
表面段差は逆に大きくなる。
【0024】また、スペース部の幅が100μmの場合
には、AP膜7の膜厚が0.4μm以上になるとAP膜
7の表面段差が大きくなっていく。つまり、AP膜7の
膜厚を0.4μm以下にすれば、スペース部の幅が広い
場合でもAP膜7の表面段差が増大することはない。
【0025】そして、スペース部の幅が1.6μm以下
の場合には、AP膜7の膜厚が0.4μm以下になると
AP膜7の表面段差の減少の度合いが少なくなる。つま
り、スペース部の幅が狭い場合には、AP膜7の膜厚を
0.4μm以上にすればAP膜7の表面段差の低減効果
を向上させることができる。但し、スペース部の幅が狭
い場合には、AP膜7の膜厚を0.4μm以下にして
も、元々の段差(=0.8μm)よりもAP膜7の表面
段差が大きくなることはない。
【0026】図3に、有機SOG膜8の形成後における
有機SOG膜8の表面段差の状態を示す。図4に、図3
に示す状態でAP膜7の膜厚を変化させたときの有機S
OG膜8の表面段差の変化を示す。
【0027】図4に示すように、各配線層5間のスペー
ス部の幅が3.0μm以下と狭い場合には、AP膜7の
膜厚が変化しても、有機SOG膜8の表面段差は変化せ
ずほぼ一定になる。しかし、スペース部の幅が100μ
mと広い場合には、AP膜7の膜厚が厚くなるに従っ
て、有機SOG膜8の表面段差は逆に大きくなる。
【0028】また、スペース部の幅が100μmの場合
には、AP膜7の膜厚が0.4μm以上になると有機S
OG膜8の表面段差が急激に大きくなっていく。つま
り、AP膜7の膜厚を0.4μm以下にすれば、スペー
ス部の幅が広い場合でも有機SOG膜8の表面段差が増
大することはない。
【0029】このように本実施例によれば、AP膜7の
膜厚を0.4μm以下にすることで、スペース部の幅が
狭い場合には、AP膜7の表面段差を小さくして有機S
OG膜8の表面段差を小さくすることができる。また、
AP膜7の膜厚を0.4μm以下にすることで、スペー
ス部の幅が広い場合でも、AP膜7の表面段差が少なく
とも増大することはなく、有機SOG膜8の表面段差に
ついても少なくとも増大することはない。尚、AP膜7
の膜厚を0.4μm以下にすると、スペース部の幅が狭
い場合にはAP膜7の表面段差の低減効果が若干少なく
なるものの、AP膜7の表面段差が低減することには変
わりないため、有機SOG膜8の表面段差を小さくする
ことができる。
【0030】尚、上記各実施例は以下のように変更して
もよく、その場合でも同様の作用および効果を得ること
ができる。 (1)有機SOG膜8およびシリコン酸化膜6を省き、
AP膜7だけで層間絶縁膜を形成する。
【0031】(2)シリコン酸化膜6を省き、有機SO
G膜8およびAP膜7だけで層間絶縁膜を形成する。 (3)図5(d)に示すように、有機SOG膜8と配線
層2との間に、プラズマCVD法を用いてシリコン酸化
膜3を形成する。シリコン酸化膜3の膜厚は、シリコン
酸化膜6の膜厚と同程度とする。つまり、AP膜7と有
機SOG膜8とからなる2層構造の層間絶縁膜を、各シ
リコン酸化膜3,6で挟む。
【0032】このようにするのは、無機SOG膜に比べ
れば少ないものの、有機SOG膜にも水分および水酸基
が含まれているからである。また、SOG膜の絶縁性お
よび機械的強度は、CVD法によって形成されたシリコ
ン酸化膜に比べて低い。そこで、水分および水酸基を遮
断する性質に加えて絶縁性および機械的強度が高い性質
をもつ各シリコン酸化膜3,6で有機SOG膜8を挟む
サンドウイッチ構造を採用すれば、前記したようなSO
G膜の欠点を回避することができる。
【0033】(4)ところで、有機SOG膜8には有機
成分が含まれているため、ビアホールを開口する際のエ
ッチングにおいて、四フッ化炭素と水素との混合ガス系
(CF4 +H2 )を用いるとエッチングレートが遅くな
る。そのため、有機SOG膜8にビアホールを開口する
際のエッチングでは、四フッ化炭素と酸素の混合ガス系
を用いる必要がある。一般に、層間絶縁膜にビアホール
を開口する際のエッチングでは、エッチングマスクとし
てフォトレジストが用いられる。しかし、四フッ化炭素
と酸素の混合ガス系をエッチングガスとして用いると、
フォトレジストまでもエッチングされてしまう。その結
果、フォトレジストでマスクされている有機SOG膜8
までもエッチングされてしまい、微細なビアホールを正
確に形成することができなくなる。
【0034】しかし、有機SOG膜8には有機成分が含
まれているため、ビアホールを開口する際のエッチング
時に、有機SOG膜8中に含まれる水分やシリコン酸化
膜6からの酸素供給により、各シリコン酸化膜3,6に
比べて有機SOG膜8が余分にエッチングされる。ま
た、エッチングマスクとして用いるフォトレジストを除
去する際のアッシング処理時に、有機SOG膜8に含ま
れる有機成分も分解するため有機SOG膜8が収縮す
る。その結果、有機SOG膜8にクラックが生じたり、
ビアホール内壁に露出する有機SOG膜8の部分が各シ
リコン酸化膜3,6よりも後退してリセスが発生してし
まう。リセスが発生すると、スパッタ法を用いて配線を
形成する際に、ビアホール内に配線を十分に埋め込むこ
とができなくなり、良好なコンタクトが得られなくな
る。また、有機SOG膜8に含まれる有機成分が分解す
ると、有機SOG膜8の吸湿性が高まる。
【0035】このような有機SOG膜の欠点を解消する
には、以下の方法がある。 特開平1−307247号公報に開示されるように、
有機SOG膜に酸素プラズマ処理を施すことで、有機S
OG膜中のC−Si結合をSi−O−Si結合に変化さ
せ、有機SOG膜に含まれる有機成分を分解する。
【0036】有機SOG膜にイオン注入法を用いてフ
ッ素をドープすることで、有機成分を分解すると共に、
膜中に含まれる水分および水酸基を減少させる〔L-J. C
hen,S-T. Hsia, J-L. Leu, Proc. of IEEE VMIC, p.81
(1994).参照〕。
【0037】有機SOG膜にイオン注入法を用いてシ
リコンまたはリンをドープすることで、有機成分を分解
する〔N. Moriya, Y. Shacham-Diamond, R. Kalish, J.
Electrochem. Soc., Vol.140, No.5, p.1442 (1993).
参照〕。
【0038】有機SOG膜にアルゴン,窒素,酸化窒
素(N2 O)などのプラズマ処理を施すことで、有機成
分を分解する〔C. K. Wang, L. M. Liu, H. C. Cheng,
H. C. Huang, M. S. Lin, Proc. of IEEE VMIC, p.101
(1994). M. Matsuura, Y. Ii, K. Shibata, Y. Hayashi
de, H. Kotani, Proc. oF IEEE VMIC, p.113 (1993).参
照〕。
【0039】(5)有機SOG膜8を無機SOG膜に置
き代える。この場合も、上記(3)(4)と同様にすれ
ば、無機SOG膜の欠点を回避することができる。 (6)シリコン酸化膜3,6をプラズマCVD法ではな
く、減圧CVD法または常圧CVD法で形成する。この
場合、減圧CVD法または常圧CVD法で形成されたシ
リコン酸化膜の膜質はプラズマCVD法で形成されたシ
リコン酸化膜よりも良質なため、本発明の効果をさらに
高めることができる。
【0040】以上、各実施例について説明したが、各実
施例から把握できる請求項以外の技術的思想について、
以下にそれらの効果と共に記載する。 (イ)CVD法で形成されたシリコン酸化膜と、その上
に常圧オゾンCVD法によって形成されたTEOS膜
と、その上に形成されたSOG膜と、その上にCVD法
で形成されたシリコン酸化膜とから成る4層構造の層間
絶縁膜を備え、前記TEOS膜の膜厚が0.4μm以下
である半導体装置。
【0041】このようにすれば、SOG膜の欠点を回避
することができる。 (ロ)請求項1,請求項2,上記(イ)のいずれか1項
に記載の半導体装置において、前記SOG膜は有機SO
G膜である半導体装置。
【0042】このようにすれば、無機SOG膜を用いた
場合よりも層間絶縁膜の特性を高めることができる。
【0043】
【発明の効果】以上詳述したように本発明によれば、平
坦性に優れた層間絶縁膜を備えた半導体装置を提供する
ことができる。
【図面の簡単な説明】
【図1】一実施例を説明するための概略断面図。
【図2】一実施例の作用を説明するための特性図。
【図3】一実施例を説明するための概略断面図。
【図4】一実施例の作用を説明するための特性図。
【図5】一実施例の製造工程を説明するための概略断面
図。
【符号の説明】
7 常圧オゾンCVD法によって形成されたTEOS膜
(AP膜) 8 有機SOG膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青江 弘行 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 平瀬 征基 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 常圧オゾンCVD法によって形成された
    TEOS膜と、その上に形成されたSOG膜とによる2
    層構造の層間絶縁膜を備えた半導体装置。
  2. 【請求項2】 常圧オゾンCVD法によって形成された
    TEOS膜と、その上に形成されたSOG膜とから成る
    2層構造の層間絶縁膜を備え、前記TEOS膜の膜厚が
    0.4μm以下である半導体装置。
  3. 【請求項3】 常圧オゾンCVD法によって形成された
    TEOS膜から成る層間絶縁膜を備え、そのTEOS膜
    の膜厚が0.4μm以下である半導体装置。
JP11337195A 1994-05-27 1995-05-11 半導体装置 Pending JPH0846045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11337195A JPH0846045A (ja) 1994-05-27 1995-05-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11569294 1994-05-27
JP6-115692 1994-05-27
JP11337195A JPH0846045A (ja) 1994-05-27 1995-05-11 半導体装置

Publications (1)

Publication Number Publication Date
JPH0846045A true JPH0846045A (ja) 1996-02-16

Family

ID=26452360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11337195A Pending JPH0846045A (ja) 1994-05-27 1995-05-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH0846045A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103077A (en) * 1980-01-21 1981-08-17 Mitsubishi Electric Corp Emergency driving device for elevator
JP2005093396A (ja) * 2003-09-19 2005-04-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2005129415A (ja) * 2003-10-24 2005-05-19 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
KR100588636B1 (ko) * 2004-07-07 2006-06-12 동부일렉트로닉스 주식회사 반도체 소자의 층간 절연막 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103077A (en) * 1980-01-21 1981-08-17 Mitsubishi Electric Corp Emergency driving device for elevator
JPS6131710B2 (ja) * 1980-01-21 1986-07-22 Mitsubishi Electric Corp
JP2005093396A (ja) * 2003-09-19 2005-04-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US7737449B2 (en) 2003-09-19 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Light emitting device and method of manufacturing thereof
JP2005129415A (ja) * 2003-10-24 2005-05-19 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
KR100588636B1 (ko) * 2004-07-07 2006-06-12 동부일렉트로닉스 주식회사 반도체 소자의 층간 절연막 제조 방법

Similar Documents

Publication Publication Date Title
JP3323055B2 (ja) 半導体装置およびその製造方法
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
JP3015717B2 (ja) 半導体装置の製造方法および半導体装置
JPH03222426A (ja) 多層配線形成法
JPH05243402A (ja) 半導体装置の製造方法
JPH06177120A (ja) 層間絶縁膜の形成方法
JPH08222559A (ja) 半導体装置の製造方法
JPH0846045A (ja) 半導体装置
JPH1167909A (ja) 半導体装置の製造方法
JPH0851156A (ja) 半導体装置の製造方法
JP2000243749A (ja) 絶縁膜の形成方法
JPH11111845A (ja) 半導体装置及びその製造方法
JPH08204008A (ja) 半導体装置の製造方法
JP3402937B2 (ja) 半導体装置の製造方法
KR100201721B1 (ko) 반도체장치의 제조방법
JPH02209753A (ja) 半導体装置の多層配線の形成方法
JPH0629400A (ja) 半導体装置及びその製造方法
KR100399901B1 (ko) 반도체장치의금속층간절연막형성방법
JPH09139428A (ja) 半導体装置
JPH09330976A (ja) 半導体装置の製造方法
JP2000058541A (ja) 半導体装置の製造方法
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
JPH1012616A (ja) 半導体装置の製造方法
JP3473302B2 (ja) 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置
JPH09213796A (ja) 半導体装置及びその製造方法