JP3015717B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JP3015717B2
JP3015717B2 JP7227294A JP22729495A JP3015717B2 JP 3015717 B2 JP3015717 B2 JP 3015717B2 JP 7227294 A JP7227294 A JP 7227294A JP 22729495 A JP22729495 A JP 22729495A JP 3015717 B2 JP3015717 B2 JP 3015717B2
Authority
JP
Japan
Prior art keywords
film
sog film
organic
modified
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7227294A
Other languages
English (en)
Other versions
JPH0969562A (ja
Inventor
裕之 渡辺
秀樹 水原
佳居 実沢
征基 平瀬
弘行 青江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7227294A priority Critical patent/JP3015717B2/ja
Publication of JPH0969562A publication Critical patent/JPH0969562A/ja
Priority to US08/949,283 priority patent/US6214749B1/en
Application granted granted Critical
Publication of JP3015717B2 publication Critical patent/JP3015717B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法および半導体装置に係り、詳しくは、ＳＯＧ（Spin O
n Glass ）膜の製造方法および当該ＳＯＧ膜を用いた層
間絶縁膜に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路のさらなる高集積
化を実現するために、配線の微細化および多層化を進め
ることが要求されている。配線を多層化するには各配線
間に層間絶縁膜を設けるが、その層間絶縁膜の表面が平
坦でないと、層間絶縁膜の上部に形成された配線に段差
が生じて断線などの故障が引き起こされる。従って、層
間絶縁膜の表面（すなわち、デバイスの表面）は可能な
限り平坦化されていなければならない。このように、デ
バイスの表面を平坦化する技術は平坦化技術と呼ばれ、
配線の微細化および多層化に伴ってますます重要になっ
ている。
【０００３】平坦化技術において最も多用される層間絶
縁膜としてＳＯＧ膜があり、特に層間絶縁膜材料のフロ
ー特性を利用した平坦化技術において盛んな検討がなさ
れている。ＳＯＧとは、シリコン化合物を有機溶剤に溶
解した溶液、および、その溶液から形成される二酸化シ
リコンを主成分とする膜の総称である。ＳＯＧ膜を形成
するには、まず、シリコン化合物を有機溶剤に溶解した
溶液を基板上に滴下して基板を回転させる。すると、当
該溶液の被膜は、配線によって形成される基板上の段差
に対して、その凹部には厚く、その凸部には薄く、段差
を緩和するように形成される。その結果、当該溶液の被
膜の表面は平坦化される。次に、熱処理が施されると、
有機溶剤が蒸発すると共に重合反応が進行して、表面が
平坦なＳＯＧ膜が形成される。
【０００４】ＳＯＧ膜には、一般式（１）で表されるよ
うに、シリコン化合物中に有機成分を含まない無機ＳＯ
Ｇ膜と、一般式（２）で表されるように、シリコン化合
物中に有機成分を含む有機ＳＯＧ膜とがある。
【０００５】〔ＳｉＯ2 〕n ……（１） 〔ＲX ＳｉＯY 〕n ……（２） （ｎ，Ｘ，Ｙ；整数、Ｒ；アルキル基またはアリール
基） 無機ＳＯＧ膜は、水分および水酸基を多量に含んでいる
上に、ＣＶＤ（Chemical Vapor Deposition ）法によっ
て形成されたシリコン酸化膜に比べて脆弱であり、膜厚
を0.5 μm 以上にすると熱処理時にクラックが発生し易
いという欠点がある。
【０００６】一方、有機ＳＯＧ膜は、分子構造上、アル
キル基またはアリール基で結合が閉じている部分がある
ため、熱処理時におけるクラックの発生が抑制され、膜
厚を0.5 〜１μm 程度にすることができる。従って、有
機ＳＯＧ膜を用いれば、膜厚の大きな層間絶縁膜を得る
ことができ、基板上の大きな段差に対しても十分な平坦
化が可能になる。
【０００７】しかし、有機ＳＯＧ膜には有機成分が含ま
れているため、ビアホールを開口する際のエッチングに
おいて、四フッ化炭素と水素との混合ガス系（ＣＦ4 ＋
Ｈ2）を用いるとエッチングレートが遅くなる。そのた
め、有機ＳＯＧ膜にビアホールを開口する際のエッチン
グでは、四フッ化炭素と酸素の混合ガス系を用いる必要
がある。一般に、層間絶縁膜にビアホールを開口する際
のエッチングでは、エッチングマスクとしてフォトレジ
ストが用いられる。しかし、四フッ化炭素と酸素の混合
ガス系をエッチングガスとして用いると、フォトレジス
トまでもエッチングされてしまう。その結果、フォトレ
ジストでマスクされている有機ＳＯＧ膜までもエッチン
グされてしまい、微細なビアホールを正確に形成するこ
とができなくなる。
【０００８】また、無機ＳＯＧ膜に比べれば少ないもの
の、有機ＳＯＧ膜にも水分および水酸基が含まれてい
る。さらに、ＳＯＧ膜の絶縁性および機械的強度は、Ｃ
ＶＤ法によって形成されたシリコン酸化膜に比べて低
い。そのため、一般に、ＳＯＧ膜を層間絶縁膜として用
いる場合には、水分および水酸基を遮断する性質に加え
て絶縁性および機械的強度が高い性質をもつ絶縁膜をＳ
ＯＧ膜の上層および下層に形成したサンドウイッチ構造
が採用される。そのような絶縁膜としては、通常、ＣＶ
Ｄ法によって形成されたシリコン酸化膜が用いられる。
【０００９】しかし、有機ＳＯＧ膜には有機成分が含ま
れているため、ビアホールを開口する際のエッチング時
に、有機ＳＯＧ膜中に含まれる水分や下層のシリコン酸
化膜からの酸素供給により、上層および下層のシリコン
酸化膜に比べて有機ＳＯＧ膜が余分にエッチングされ
る。また、エッチングマスクとして用いるフォトレジス
トを除去する際のアッシング処理時には、有機ＳＯＧ膜
に含まれる有機成分も分解するため、有機ＳＯＧ膜が収
縮する。その結果、有機ＳＯＧ膜にクラックが生じた
り、有機ＳＯＧ膜部分が後退してリセスが発生してしま
う。リセスが発生すると、スパッタ法を用いて配線を形
成する際に、ビアホール内に配線を十分に埋め込むこと
ができなくなり、良好なコンタクトが得られなくなる。
尚、リセスはレトログレッション（Retrogression ）と
もいう。また、有機ＳＯＧ膜に含まれる有機成分が分解
すると、有機ＳＯＧ膜の吸湿性が高まる。ちなみに、こ
れらの問題については、〔C. K. Wang, L. M. Liu, H.
C. Cheng, H. C. Huang, M. S.Lin, Proc. of IEEE VMI
C, p.101 (1994). 〕に詳しい。
【００１０】そこで、特開平１−３０７２４７号公報に
開示されるように、有機ＳＯＧ膜に酸素プラズマ処理を
施すことで、有機ＳＯＧ膜中のＣ−Ｓｉ結合をＳｉ−Ｏ
−Ｓｉ結合に変化させ、有機ＳＯＧ膜に含まれる有機成
分を分解する方法が提案されている。
【００１１】図４４に、有機ＳＯＧ膜の酸素プラズマ処
理前後の赤外吸収スペクトルを示す。尚、有機ＳＯＧ膜
の組成は〔ＣＨ3 Ｓｉ（ＯＨ）3 〕で、その膜厚は3000
Åである。その形成方法は、まず、前記組成のシリコン
化合物のエタノール溶液を基板上に滴下して基板を回転
速度；4800 rpmで20秒間回転させ、当該溶液の被膜を基
板上に形成させる。次に、窒素雰囲気中において、100
℃で１分間、200 ℃で１分間、300 ℃で１分間、22℃で
１分間、300 ℃で30分間、順次熱処理が施されて有機Ｓ
ＯＧ膜が形成される。続いて、処理時間；60秒間、高周
波電力（ＲＦ Power）；500 Ｗ、設定温度;360℃、酸素
流量;600sccmの条件で有機ＳＯＧ膜に酸素プラズマ処理
が施される。
【００１２】図４４において、グラフ４４−１は有機Ｓ
ＯＧ膜の形成直後（酸素プラズマ処理が施される前）、
グラフ４４−２は酸素プラズマ処理が施された直後、グ
ラフ４４−３は酸素プラズマ処理が施されてからクリー
ンルーム内で大気中に３日間晒された後、グラフ４４−
４は酸素プラズマ処理を施されてからクリーンルーム内
で大気中に７日間晒された後の有機ＳＯＧ膜の赤外吸収
スペクトルである。
【００１３】グラフ４４−１に示すように、酸素プラズ
マ処理前には、波数（WAVE NUMBER）；約3000cm-1と125
0cm-1付近に有機成分に起因する吸収ピークが見られ
る。尚、約3000cm-1付近の吸収ピークはＣ−Ｈ結合の伸
縮に起因し、1250cm-1付近の吸収ピークはＣ−Ｈ結合の
変角に起因するものである。しかし、グラフ４４−２〜
４４−４に示すように、酸素プラズマ処理後には約3000
cm-1および1250cm-1付近に吸収ピークが見られない。従
って、酸素プラズマ処理により、有機ＳＯＧ膜に含まれ
る有機成分が分解されているのがわかる。
【００１４】しかし、グラフ４４−２に示すように、酸
素プラズマ処理直後には3600cm-1および930 cm-1付近に
水酸基に起因する吸収ピークが見られる。尚、3600cm-1
付近の吸収ピークはＨ−ＯＨ，Ｓｉ−ＯＨのＯ−Ｈ結合
の伸縮に起因し、930 cm-1付近の吸収ピークはＳｉ−Ｏ
ＨのＳｉ−Ｏ結合の伸縮に起因するものである。また、
グラフ４４−２〜４４−４に示すように、3600cm-1およ
び930 cm-1付近の吸収ピークは酸素プラズマ処理が施さ
れてから時間を経るほど大きくなる。これは、酸素プラ
ズマ処理が施された有機ＳＯＧ膜が大気中の水分を吸収
したためである。尚、酸素プラズマ処理を施さない場合
でも、有機ＳＯＧ膜は大気中の水分を吸収するため、36
00cm-1および930 cm-1付近の吸収ピークは時間を経るほ
ど大きくなる。しかし、酸素プラズマ処理が施された場
合には、その吸収ピークの増大がより顕著となる。
【００１５】このように、有機ＳＯＧ膜に酸素プラズマ
処理を施す方法には、有機成分が分解されるという利点
がある反面、膜中に含まれる水分および水酸基が増大す
るという欠点がある。
【００１６】ＳＯＧ膜に含まれる水分および水酸基が増
大するとポイズンドビアなどの不良が起こる。ポイズン
ドビアとは、配線に金属を用いた場合、ビアホール部に
露出しているＳＯＧ膜に含まれる水分により、ビアホー
ル部の配線が腐食される現象である。また、ビアホール
部に露出しているＳＯＧ膜に含まれる水分とビアホール
部の配線とが反応し、コンタクト抵抗が高くなるという
問題もある。ちなみに、これらの問題については、〔C.
Chiang, N. V. Lam, J. K. Chu, N. Cox, D.Fraser,
J. Bozarth, B. Mumford, Proc. of IEEE VMIC, p.404
(1987). 〕に詳しい。
【００１７】これを防止するには、前記サンドウイッチ
構造（ＣＶＤ法によって形成されたシリコン酸化膜をＳ
ＯＧ膜の上層および下層に形成する構造）を採用すると
共に、上層のシリコン酸化膜を形成する前にＳＯＧ膜を
エッチバックすればよい。そうすれば、ビアホールの断
面が上層および下層のシリコン酸化膜だけで形成され、
ビアホール部にＳＯＧ膜が露出しなくなる。しかし、Ｓ
ＯＧ膜をエッチバックする工程が必要になるため、その
分だけ製造工程が複雑化してスループットが低下すると
いう問題がある。
【００１８】そこで、有機ＳＯＧ膜にイオン注入法を用
いてフッ素をドープすることで、有機成分を分解させる
と共に、膜中に含まれる水分および水酸基を減少させる
方法が提案されている〔L-J. Chen, S-T. Hsia, J-L. L
eu, Proc. of IEEE VMIC, p.81 (1994).参照〕。同論文
には、膜厚；4000Åの有機ＳＯＧ膜へ、加速エネルギ
ー；40keV または80keV で、ドーズ量；3 ×1015cm -2
のフッ素イオンを注入し、425 ℃で30分間の熱処理を施
した結果、有機ＳＯＧ膜に含まれる水分を減少させるこ
とができたと記載されている。
【００１９】また、有機ＳＯＧ膜にイオン注入法を用い
てシリコンまたはリンをドープすることで、有機成分を
分解させる方法が提案されている〔N. Moriya, Y. Shac
ham-Diamond, R. Kalish, J. Electrochem. Soc., Vo
l.140, No.5, p.1442 (1993).参照〕。
【００２０】ちなみに、有機ＳＯＧ膜にアルゴン，窒
素，酸化窒素（Ｎ2 Ｏ）などのプラズマ処理を施すこと
で、有機成分を分解させる方法も提案されている〔C.
K. Wang, L. M. Liu, H. C. Cheng, H. C. Huang, M.
S. Lin, Proc. of IEEE VMIC, p.101 (1994). M. Matsu
ura, Y. Ii, K. Shibata, Y. Hayashide, H. Kotani, P
roc. of IEEE VMIC, p.113 (1993).参照〕。
【００２１】
【発明が解決しようとする課題】しかし、有機ＳＯＧ膜
にイオン注入法を用いてフッ素をドープする方法には、
以下の問題がある。
【００２２】（１）配線にアルミニウムが用いられた場
合、ＳＯＧ膜中のフッ素によってアルミニウムが腐食さ
れる〔Jpn.J.Appl.Phys.Vol.31(1992)pp.2045-2048 Par
t 1,No.6B,June 1992 参照〕。
【００２３】（２）ＭＯＳトランジスタの上にフッ素を
ドープしたＳＯＧ膜が形成された場合、ＳＯＧ膜中のフ
ッ素によってゲート絶縁膜が低誘電率化されるため、ゲ
ート絶縁膜の実効的な膜厚が厚くなる。その結果、閾値
電圧が変化するなど、ＭＯＳトランジスタの素子特性が
設計値とは異なったものになる。
【００２４】（３）ＭＯＳトランジスタの上にフッ素を
ドープしたＳＯＧ膜が形成され、ソース・ドレイン領域
がリンまたはボロンの不純物拡散によって形成されてい
る場合、ＳＯＧ膜中のフッ素によって当該不純物拡散が
抑制される。その結果、ＭＯＳトランジスタの素子特性
が設計値とは異なったものになる。
【００２５】また、有機ＳＯＧ膜にイオン注入法を用い
てリンまたはリンの化合物をドープする方法には、配線
にアルミニウムが用いられた場合、ＳＯＧ膜中の水分と
リンとが反応してリン酸（Ｈ3 ＰＯ4 ）が生成され、そ
のリン酸によってアルミニウムが腐食されるという問題
がある。
【００２６】そして、有機ＳＯＧ膜にイオン注入法を用
いてシリコンまたはシリコンの化合物をドープする方法
には、ＳＯＧ膜の導電性が高くなり層間絶縁膜としての
性能が劣化するという問題がある。
【００２７】本発明は上記問題点を解決するためになさ
れたものであって、以下の目的を有するものである。 １）ＳＯＧ膜に含まれる水分および水酸基を減少させる
ことが可能な半導体装置の製造方法を提供する。
【００２８】２）ＳＯＧ膜に含まれる有機成分を分解さ
せると共に、膜中に含まれる水分および水酸基を減少さ
せることが可能な半導体装置の製造方法を提供する。 ３）平坦性に優れ、ポイズンドビアなどの不良を回避す
ることが可能な層間絶縁膜を備えた半導体装置を提供す
る。
【００２９】
【課題を解決するための手段】請求項１に記載の発明
は、有機ＳＯＧ膜にボロンイオンを注入して、前記有機
ＳＯＧ膜中に含まれる有機成分を分解することにより改
質ＳＯＧ膜を形成する工程と、この改質ＳＯＧ膜中のダ
ングリングボンドを減少させるために、改質ＳＯＧ膜に
熱処理を施す工程と、を備えたことをその要旨とする。
【００３０】請求項２に記載の発明は、有機ＳＯＧ膜に
窒素イオンを注入して、前記有機ＳＯＧ膜中に含まれる
有機成分を分解することにより改質ＳＯＧ膜を形成する
工程と、この改質ＳＯＧ膜中のダングリングボンドを減
少させるために、改質ＳＯＧ膜に熱処理を施す工程と、
を備えたことをその要旨とする。
【００３１】請求項３に記載の発明は、請求項１又は２
に記載の半導体装置の製造方法によって形成されたＳＯ
Ｇ膜を多層配線間の層間絶縁膜として用いることをその
要旨とする。
【００３２】
【発明の実施の形態】（第１実施形態） 以下、本発明を具体化した第１実施形態の製造方法を図
１および図２に従って説明する。
【００３３】まず、図１（ａ）に示すように、（１０
０）ｐ型（またはｎ型）単結晶シリコン基板１の上にゲ
ート絶縁膜２（膜厚；100 Å）およびゲート電極３（膜
厚；2000Å）が形成される。
【００３４】そして、ゲート絶縁膜２およびゲート電極
３をマスクとするイオン注入法を用いて基板１にｎ型
（またはｐ型）不純物がドープされ、ソース・ドレイン
領域４が自己整合的に形成されてＭＯＳトランジスタが
完成される。
【００３５】次に、図１（ｂ）に示すように、プラズマ
ＣＶＤ法を用いて、デバイスの全面にシリコン酸化膜５
（膜厚；1500Å）が形成される。
【００３６】尚、このプラズマＣＶＤ法で用いられるガ
スは、モノシランと亜酸化窒素（ＳｉＨ 4 ＋Ｎ 2 Ｏ），モ
ノシランと酸素（ＳｉＨ 4 ＋Ｏ 2 ），ＴＥＯＳ（Tetra-et
hoxy-silane ）と酸素（ＴＥＯＳ＋Ｏ 2 ）などであり、
成膜温度は300 〜900 ℃である。
【００３７】続いて、図１（ｃ）に示すように、シリコ
ン酸化膜５の上に有機ＳＯＧ膜６が形成される。有機Ｓ
ＯＧ膜６の組成は〔ＣＨ 3 Ｓｉ（ＯＨ） 3 〕で、その膜厚
は4000Åである。
【００３８】その形成方法は、まず、前記組成のシリコ
ン化合物のエタノール溶液を基板１の上に滴下して基板
を回転速度；4800 rpmで20秒間回転させ、当該溶液の被
膜を基板１の上に形成させる。このとき、そのエタノー
ル溶液の被膜は、基板１上の段差に対して、その凹部に
は厚く、その凸部には薄く、段差を緩和するように形成
される。その結果、エタノール溶液の被膜の表面は平坦
化される。次に、窒素雰囲気中において、100 ℃で１分
間、200 ℃で１分間、300 ℃で１分間、22℃で１分間、
300 ℃で30分間、順次熱処理が施されると、エタノール
が蒸発すると共に重合反応が進行して、表面が平坦な有
機ＳＯＧ膜６が形成される。
【００３９】そして、イオン注入法を用いて後記するグ
ループから選択された一つのイオンを有機ＳＯＧ膜６に
ドープすることで、有機成分を分解させると共に、膜中
に含まれる水分および水酸基を減少させる。その結果、
有機ＳＯＧ膜６は、有機成分が含まれず、水分および水
酸基が僅かしか含まれないＳＯＧ膜（以下、改質ＳＯＧ
膜という）７に変えられる。
【００４０】次に、図２（ａ）に示すように、プラズマ
ＣＶＤ法を用いて、改質ＳＯＧ膜７の上にシリコン酸化
膜８（膜厚；200 Å）が形成される。シリコン酸化膜８
の形成条件はシリコン酸化膜５と同じである。
【００４１】続いて、図２（ｂ）に示すように、四フッ
化炭素と水素の混合ガス系をエッチングガスとして用い
る異方性エッチングが行われ、ソース・ドレイン領域４
の上の各膜５〜８にビアホール９が形成される。
【００４２】その後、図２（ｃ）に示すように、スパッ
タ法を用いてビアホール９内を含むデバイスの全面にア
ルミニウム膜が堆積され、そのアルミニウム膜が所望の
パターンになるように異方性エッチングが行われてソー
ス・ドレイン電極（ソース・ドレイン配線）１０が形成
される。
【００４３】本実施形態の製造方法によれば、以下の作
用および効果を得ることができる。 シリコン酸化膜５と改質ＳＯＧ膜７とシリコン酸化膜
８とからなる３層構造の層間絶縁膜１１がＭＯＳトラン
ジスタの上に形成されている。改質ＳＯＧ膜７は有機Ｓ
ＯＧ膜６と同様に、分子構造上、アルキル基またはアリ
ール基で結合が閉じている部分があるため、熱処理時に
おけるクラックの発生が抑制され、膜厚を0.5 〜１μm
程度にすることができる。従って、改質ＳＯＧ膜７を用
いれば、層間絶縁膜１１の膜厚を大きくすることがで
き、基板１上の大きな段差に対しても十分な平坦化が可
能になる。
【００４４】各シリコン酸化膜５，８で改質ＳＯＧ膜
７が挟まれたサンドウイッチ構造が採用されているの
は、層間絶縁膜１１全体としての絶縁性および機械的強
度を高めるためである。また、シリコン酸化膜５が設け
られているのは、改質ＳＯＧ膜７に僅かに含まれている
水分および水酸基がＭＯＳトランジスタに与える影響を
無くすためである。そして、シリコン酸化膜８が設けら
れているのは、改質ＳＯＧ膜７が大気中の水分を吸収す
るのを防ぐためである。
【００４５】改質ＳＯＧ膜７には有機成分が含まれて
いないため、ビアホール９を形成するためのエッチング
を、四フッ化炭素と水素の混合ガス系の雰囲気中で行う
ことができる。そのため、当該エッチングにおいて、エ
ッチングマスクとしてフォトレジストを用いた場合で
も、そのフォトレジストが侵されることはなく、そのフ
ォトレジストでマスクされている改質ＳＯＧ膜７がエッ
チングされることもない。従って、微細なビアホール９
を正確に形成することができる。
【００４６】改質ＳＯＧ膜７には有機成分が含まれて
いないため、改質ＳＯＧ膜７のエッチングレートは各シ
リコン酸化膜５，８と同じになる上に、エッチングマス
クとして用いたフォトレジストを除去する際のアッシン
グ処理時に改質ＳＯＧ膜７が収縮することはない。その
ため、改質ＳＯＧ膜７にクラックが生じることはなく、
ビアホール９を形成する際にリセスが発生することはな
い。従って、ビアホール９内にアルミニウム膜を十分に
埋め込むことが可能になり、ソース・ドレイン電極１０
とソース・ドレイン領域４との間のコンタクトを良好に
することができる。
【００４７】改質ＳＯＧ膜７には有機成分が含まれ
ず、水分および水酸基が僅かしか含まれないため、各シ
リコン酸化膜５，８を省いて改質ＳＯＧ膜７を単層で用
いることもできる。
【００４８】（第２実施形態）次に、本発明を具体化し
た第２実施形態の製造方法を図３および図４に従って説
明する。尚、本実施形態において、第１実施形態と同じ
構成部材については符号を等しくしてその詳細な説明を
省略する。
【００４９】まず、図３（ａ）に示すように、ｐ型（ま
たはｎ型）単結晶シリコン基板１の上にゲート絶縁膜２
およびゲート電極３が形成され、ソース・ドレイン領域
４が形成されてＭＯＳトランジスタが完成される。そし
て、デバイスの全面に層間絶縁膜２１が形成され、ソー
ス・ドレイン領域４の上の層間絶縁膜２１にビアホール
２２が形成される。その後、スパッタ法を用いてビアホ
ール２２内を含むデバイスの全面にアルミ膜が堆積さ
れ、そのアルミ膜が所望のパターンになるように異方性
エッチングが行われてソース・ドレイン電極（ソース・
ドレイン配線）１０が形成される。
【００５０】次に、図３（ｂ）に示すように、デバイス
の全面にシリコン酸化膜５が形成される。続いて、図３
（ｃ）に示すように、シリコン酸化膜５の上に有機ＳＯ
Ｇ膜６が形成され、イオン注入によって有機ＳＯＧ膜６
は改質ＳＯＧ膜７に変えられる。
【００５１】そして、図４（ａ）に示すように、改質Ｓ
ＯＧ膜７の上にシリコン酸化膜８が形成され、層間絶縁
膜１１が形成される。次に、図４（ｂ）に示すように、
四フッ化炭素と水素の混合ガス系をエッチングガスとし
て用いる異方性エッチングが行われ、各膜５〜８にビア
ホール９が形成される。
【００５２】続いて、図４（ｃ）に示すように、スパッ
タ法を用いてビアホール９内を含むデバイスの全面にア
ルミ膜が堆積され、そのアルミ膜が所望のパターンにな
るように異方性エッチングが行われて配線２３が形成さ
れる。
【００５３】このように、本実施形態では、第１配線層
としてのソース・ドレイン配線１０の上に、層間絶縁膜
１１を介して第２配線層としての配線２３が形成されて
いる。この場合でも、ＭＯＳトランジスタおよび第１配
線層に影響を与えることなく第１実施形態と同様の作用
および効果を得ることができる。
【００５４】（改質ＳＯＧ膜７の構造および各種特性）
次に、改質ＳＯＧ膜７の構造および各種特性について調
べた結果を述べる。改質ＳＯＧ膜７の構造については、
FT-IR (Fourier Transform Infrared Spectroscopy)
法、SIMS(Secondary Ion Mass Spectroscopy) 法、ESR
(Electron Spin Resonance) 法、TDS (Thermal Desorpt
ion Spectroscopy) 法を用いて評価し、プラズマ耐性、
耐熱性、および吸湿性の評価結果とあわせて検討した。
改質ＳＯＧ膜７の電気的特性については、アルミニウム
電極を用いたＭＯＳ（Metal Oxide Semiconductor ）キ
ャパシタを作製し、高周波CV（Capacitance Voltage ）
法を用いて評価した。
【００５５】膜の安定性に関して、耐熱性、プラズマ耐
性、水分透過性、吸湿性に着目して評価した。耐熱性
は、窒素雰囲気で熱処理した前後の膜厚変化に着目して
評価した。また、TDS 法を用いて脱離するガスを分析
し、FT-IR 法による赤外吸収スペクトル（FT-IR スペク
トル）の変化と比較して検討した。プラズマ耐性は、プ
ラズマ( レジストをアッシングする条件) に晒した前後
の膜厚変化や赤外吸収スペクトルの変化に着目して評価
した。吸湿性や水分透過性については、クリーンルーム
内に放置した前後、およびプレッシャー・クッカー試験
(PCT) を行った前後の赤外吸収スペクトルの変化に着目
して評価した。各ＳＯＧ膜６，７の膜厚は、断面SEM(Sc
anning Electron Microscope) 法を用いて評価した。各
ＳＯＧ膜６，７の電気的特性は、（１００）ｎ型単結晶
シリコン基板上にアルミニウム電極を用いたＭＯＳキャ
パシタを作製し、高周波CV法（周波数； 1MHz ）を用い
て評価した。ＭＯＳキャパシタは電極形成後に、フォー
ミングガス(H2 / N2 = 1/9) 中で450 ℃で15分の熱処理
を施した。
【００５６】〔Ａ．改質ＳＯＧ膜７の構造変化〕 ＜Ａ−１．改質ＳＯＧ膜７中の化学結合（FT-IR 法）＞
図５に、有機ＳＯＧ膜６に種々のイオンが注入された直
後の赤外吸収スペクトルをFT-IR 法によって測定した結
果を示す。尚、イオン注入の条件は、加速エネルギー；
140keV、ドーズ量；1 ×1016cm-2であり、イオン注入後
に300 ℃で30分間の熱処理が行われる。また、イオン注
入後の熱処理については省いても同様な結果を得ること
ができる。
【００５７】図５において、グラフ５−１は有機ＳＯＧ
膜６の形成直後（イオン注入が行われる前）、グラフ５
−２はフッ化シリコン（ＳｉＦ3 ）イオンが注入された
直後、グラフ５−３はフッ化ボロン（ＢＦ2 ）イオンが
注入された直後、グラフ５−４はアルゴンイオンが注入
された直後、グラフ５−５はリンイオンが注入された直
後、グラフ５−６はシリコンイオンが注入された直後、
グラフ５−７はボロンイオンが注入された直後、グラフ
５−８はフッ素イオンが注入された直後の改質ＳＯＧ膜
７の赤外吸収スペクトルである。
【００５８】グラフ５−１に示すように、イオン注入前
には、波数（WAVE NUMBER ）；約3000cm-1と1250cm-1付
近に有機成分に起因する吸収ピークが見られる。尚、約
3000cm-1付近の吸収ピークはＣ−Ｈ結合の伸縮に起因
し、1250cm-1付近の吸収ピークはＣ−Ｈ結合の変角に起
因するものである。しかし、グラフ５−２〜５−８に示
すように、イオン注入後には約3000cm-1および1250cm-1
付近に吸収ピークが見られない。また、グラフ５−２〜
５−８に示すように、注入するイオン種を変えても改質
ＳＯＧ膜７の赤外吸収スペクトルは変化しないことがわ
かる。従って、イオンが注入されることで、有機ＳＯＧ
膜６に含まれる有機成分が分解されることがわかる。
【００５９】ところで、改質ＳＯＧ膜７に水分および水
酸基が含まれているならば、図４４に示す酸素プラズマ
処理を施した場合のように、3600cm-1および930 cm-1付
近に水酸基に起因する吸収ピークが見られるはずであ
る。尚、3600cm-1付近の吸収ピークはＨ−ＯＨ，Ｓｉ−
ＯＨのＯ−Ｈ結合の伸縮に起因し、930 cm-1付近の吸収
ピークはＳｉ−ＯＨのＳｉ−Ｏ結合の伸縮に起因するも
のである。しかし、グラフ５−２〜５−８には、そのよ
うな吸収ピークは見られない。従って、イオンが注入さ
れた直後には、有機ＳＯＧ膜６に比べて改質ＳＯＧ膜７
に含まれる水分および水酸基が減少していることがわか
る。
【００６０】図６に、有機ＳＯＧ膜６にイオンが注入さ
れた前後の赤外吸収スペクトルをFT-IR 法によって測定
した結果を示す。尚、イオン注入の条件およびイオン種
は図３におけるそれと同じであり、イオン種を変えても
改質ＳＯＧ膜７の赤外吸収スペクトルは変化しない。
【００６１】図６において、グラフ６−１は有機ＳＯＧ
膜６の形成直後、グラフ６−２はイオンが注入された直
後、グラフ６−３はイオンが注入されてからクリーンル
ーム内で大気中に１日間晒された後、グラフ６−４はイ
オンが注入されてからクリーンルーム内で大気中に１０
日間晒された後の改質ＳＯＧ膜７の赤外吸収スペクトル
である。
【００６２】グラフ６−２〜６−４に示すように、イオ
ン注入が行われてから時間を経ても3600cm-1および930
cm-1付近の吸収ピークはほとんど大きくならない。従っ
て、改質ＳＯＧ膜７に含まれる水分および水酸基は時間
を経ても増大しないことがわかる。一方、図４４に示す
ように、酸素プラズマ処理が施された有機ＳＯＧ膜で
は、3600cm-1および930 cm-1付近の吸収ピークが時間を
経るほど大きくなっている。つまり、酸素プラズマ処理
が施された有機ＳＯＧ膜に比べて、改質ＳＯＧ膜７の吸
湿性は低下していることがわかる。
【００６３】図７および図８に、有機ＳＯＧ膜６に注入
するイオンのドーズ量を変化させた場合の赤外吸収スペ
クトルをFT-IR 法によって測定した結果を示す。尚、イ
オン注入の条件は、図７に示すのは加速エネルギー；30
keV の場合、図８に示すのは加速エネルギー；140keVの
場合であり、それぞれイオン注入後に300 ℃で30分間の
熱処理が行われる。尚、イオン注入後の熱処理について
は省いても同様な結果を得ることができる。また、注入
するイオン種については図５に示したものと同じであ
り、イオン種を変えても改質ＳＯＧ膜７の赤外吸収スペ
クトルは変化しない。
【００６４】図７および図８において、グラフ７−１お
よびグラフ８−１は有機ＳＯＧ膜６の形成直後、グラフ
７−２およびグラフ８−２はドーズ量；1 ×1014cm-2、
グラフ７−３およびグラフ８−３はドーズ量；1 ×1015
cm-2、グラフ７−４およびグラフ８−４はドーズ量；1
×1016cm-2の場合の赤外吸収スペクトルである。
【００６５】グラフ７−１〜８−４に示すように、イオ
ンのドーズ量が増えるほど3600cm-1および930 cm-1付近
の吸収ピークが小さくなっている。従って、注入される
イオンのドーズ量を増やすことにより、改質ＳＯＧ膜７
に含まれる水分および水酸基が減少することがわかる。
但し、ドーズ量；1 ×1014cm-2の場合には、有機ＳＯＧ
膜６の形成直後よりも膜中に含まれる水分および水酸基
が増大している。しかし、図４４に示すプラズマ処理を
施した場合に比べれば、その増大の割合は極めて小さ
い。
【００６６】このように、本実施形態によれば、有機Ｓ
ＯＧ膜７に含まれる水分および水酸基が増大されないた
め、有機ＳＯＧ膜６をエッチバックする工程を設けるこ
となく、ビアホール９においてポイズンドビアなどの不
良が起こるのを防止することができる。従って、本実施
形態によれば、有機ＳＯＧ膜に酸素プラズマ処理を施す
従来例に比べて製造工程が簡単になり、スループットを
向上させることができる。
【００６７】図１６に、有機ＳＯＧ膜６にアルゴンイオ
ンが注入された直後の赤外吸収スペクトルをFT-IR 法に
よって測定した結果を示す。尚、イオン注入の条件は、
加速エネルギー；140keV、ドーズ量；1 ×1015cm-2であ
る。
【００６８】改質ＳＯＧ膜７では、−ＣＨ（約3000cm-1
付近）やＳｉ−ＣＨ3 （1250cm-1付近) に関する吸収ピ
ークが見られない。これは有機ＳＯＧ膜６中の有機成分
が分解したことを示唆している。また、Ｏ−Ｈ（3500cm
-1付近) やＳｉ−Ｏ (1100cm-1付近) の吸収強度には、
イオン注入前後で、あまり大きな変化が無いことも分か
る。
【００６９】アルゴンは不活性な元素であるので、注入
されたイオン衝撃のエネルギが、上記過程の主たる要因
であると考えられる。さらに、図５に示すように、その
他のイオンでも同様の結果が得られており、注入するイ
オン種に依存しない過程が主たる要因であることを示唆
している。また、有機ＳＯＧ膜６中に含まれている化学
結合の結合エネルギー (Ｓｉ−Ｏ: 800kJ/mol, Ｓｉ−
Ｃ: 452 kJ/mol, Ｃ−Ｈ : 338kJ/mol, Ｏ−Ｈ: 428kJ/
mol ) に着目すると、Ｓｉ−Ｏの結合エネルギーは他の
結合の２倍程度大きい。その結果として、Ｓｉ−Ｏ結合
の切断は顕著でなく、Ｃ−Ｈ結合が優先的に切断されて
いると考えられる。さらに、改質ＳＯＧ膜７の赤外吸収
スペクトルにおいて、 900cm-1付近と2100〜2300cm-1に
も吸収ピークが新たに発生することが分かった。これら
の吸収は、Ｓｉ−Ｈ結合に関するものと考えられる。
【００７０】＜Ａ−２．炭素濃度(SIMS 法) ＞図１０
に、イオン注入によって分解された有機成分( 特に、炭
素）の存在の有無を調べることを目的として、イオン注
入前後の炭素濃度の深さ方向分布についてSIMS法を用い
て評価した結果を示す。尚、イオン注入の条件は、加速
エネルギー；140keV、ドーズ量；1 ×1015cm-2である。
図１０から、Ａ−１．で述べたように有機成分が分解し
ても、ほとんどの炭素原子は膜中に残留していることが
分かった。このとき、炭素濃度は膜中で均一であり、イ
オン注入前後で深さ分布の変化がないことが分かった。
この結果は、炭素は揮発性化合物に変化せず、膜中に留
まっていることを示唆している。また、その他のイオン
（例えば、フッ素や窒素など）を注入した場合でも、炭
素の濃度分布が変化せず、膜中に残留することを確認し
た。
【００７１】尚、ＲＢＳ（Rutherford Back Scattering
method ）による膜中の平均原子数の比は、有機ＳＯＧ
膜６ではＯ／Ｓｉ；1.67，Ｃ／Ｓｉ；0.3 、改質ＳＯＧ
膜７ではＯ／Ｓｉ；1.72，Ｃ／Ｓｉ；0.3 である。
【００７２】一方、酸素プラズマ処理を用いて改質した
場合、有機ＳＯＧ膜６中の炭素（プラズマ処理前は5 ×
1022cm -3 ）が1 ×1019cm -3 程度に減少することが既
に報告されている〔C. K. Wang, L. M. Liu, H. C. Che
ng, H. C. Huang, M. S. Lin, Proc. of IEEE VMIC, p.
101 (1994). 参照〕。イオン注入法を用いた改質ＳＯＧ
膜７では、炭素がほとんど残留しているので、酸素プラ
ズマ処理を用いた場合とは異なる特性をもつことが期待
される。
【００７３】＜Ａ−３．ダングリングボンド(ESR法) ＞
図１１に、有機ＳＯＧ膜６にアルゴンイオンが注入され
た直後のダングリングボンドをESR 法によって測定した
結果を示す。尚、イオン注入の条件は、加速エネルギ
ー；140keV、ドーズ量；1 ×1015cm-2である。
【００７４】有機ＳＯＧ膜６では、基板表面に存在する
Pbセンタ(g=2.0064)以外は観測されなかった。このとき
のPbセンタの面密度は3.2 ×1012cm-2であった。一方、
改質ＳＯＧ膜７では、炭素のダングリングボンド(g =
2.0025)が観測されるようになる。このときの炭素のダ
ングリングボンドの面密度は3.0 ×1015cm-2であった。
一方、図１０の炭素濃度を深さ方向に積分すると炭素原
子の面密度は、5 ×1017cm-2となる。炭素には結合手が
4 本あるので、全ての炭素の結合手が未結合であった場
合、2 ×1018cm-2のダングリングボンドが存在すること
になる。ところが、実際に観測された炭素のダングリン
グボンドの面密度が3.0 ×1015cm-2であることから、膜
中炭素の結合手の99.85%は、膜中に存在する原子（水
素，酸素，炭素，シリコン）と結合していることにな
る。さらに、図１６では、炭素と水素の結合に関する吸
収は観測されていないので、炭素同士で結合している
か、またはシリコンや酸素と結合していることが推察さ
れる。 〔Ｂ．改質ＳＯＧ膜７の安定性〕 ＜Ｂ−１．耐熱性＞ 耐熱性の指標として、まず、改質ＳＯＧ膜７の膜厚減少
に着目して評価した。図１２に、有機ＳＯＧ膜６にアル
ゴンイオンを注入して形成した改質ＳＯＧ膜７を窒素雰
囲気中で30分間の熱処理を施したときの膜厚変化につい
て示す。尚、イオン注入の条件は、加速エネルギー；14
0keV、ドーズ量；1 ×1015cm-2である。
【００７５】有機ＳＯＧ膜６に熱処理を施した場合、熱
処理温度が高くなるに従って膜厚が減少する。この膜厚
減少は、熱処理温度が高くなるにしたがって膜が緻密に
なることが原因であると考えられる。一方、改質ＳＯＧ
膜７は800 ℃で熱処理しても膜厚が減少しない。また、
改質ＳＯＧ膜７の膜厚は有機ＳＯＧ膜６を800 ℃で熱処
理した場合の膜厚と同程度になっている。これから、改
質ＳＯＧ膜７では、有機ＳＯＧ膜６を800 ℃で熱処理し
た場合と同程度まで膜が緻密化していることがわかる。
【００７６】＜Ｂ−２．熱脱離ガス特性＞図１３に、有
機ＳＯＧ膜６にアルゴンイオンを注入して形成した改質
ＳＯＧ膜７を窒素雰囲気で30分間の熱処理を施し、FT-I
R 法を用いて評価した結果を示す。400 ℃以上の熱処理
では、温度を上げるにしたがって、Ｓｉ−Ｈに関すると
予測される吸収ピーク(900cm-1付近と2100〜2300cm-1)
が徐々に減少していることが分かる。
【００７７】図１４に、改質ＳＯＧ膜７を窒素雰囲気で
30分間の熱処理を施し、TDS 法を用いて評価した結果を
示す。尚、イオン注入の条件は、加速エネルギー；140k
eV、ドーズ量；1 ×1015cm-2である。
【００７８】400 ℃以上の熱処理では水素の脱離が観測
される。FT-IR 法で観測されたＳｉ−Ｈに関すると予測
される吸収ピークの挙動と傾向が一致するので、Ｓｉ−
Ｈから解離した水素がTDS 分析で観測されたものと考え
られる。この結果、 900cm -1 付近と2100〜2300cm-1の
吸収はＳｉ−Ｈに関する吸収であると考える。このこと
は、これまでに報告されていない。
【００７９】イオンを注入することで形成されるＳｉ−
Ｈ結合の形成過程には、イオン衝撃によって解離した水
素（メチル基を構成する炭素から解離した水素、Ｓ
ｉ−ＯＨまたはＨ2 Ｏから解離した水素) が関係してい
ると考えれられる。すなわち、酸素や炭素が解離するこ
とによって形成されたシリコンのダングリングボンド
を、またはの水素が終端していると考えられる。
【００８０】さらに、TDS 法を用いて改質ＳＯＧ膜７と
有機ＳＯＧ膜６とを比較したところ、改質ＳＯＧ膜７に
おける各ｍ／ｅの相対強度は、Ｈ2(m/e=2)；13、ＣＨ
3(m/e=15) ；0.1 、Ｈ2 Ｏ(m/e=18)；0.1 、ＣＯ(m/e=2
8)；2.4 、ＣＯ2 (m/e=44)；2.5 である。一方、有機Ｓ
ＯＧ膜６における各ｍ／ｅの相対強度は、Ｈ2,ＣＨ3,Ｈ
2 Ｏ, ＣＯ, ＣＯ2 で同じ1.0 である。このように、改
質ＳＯＧ膜７の方が、Ｈ2 Ｏ(m/e=18)やＣＨX (m/e=14,
15)に関する脱離が少なく、Ｈ2(m/e=2)やＣＯX(m/e=2
8, 44)が多いことが分かった。
【００８１】＜Ｂ−３．プラズマ耐性＞酸素プラズマ耐
性の指標として、改質ＳＯＧ膜７の膜厚減少に着目して
評価した。図１５に、有機ＳＯＧ膜６にアルゴンイオン
を注入して形成した改質ＳＯＧ膜７を酸素プラズマに晒
したときの膜厚変化について示す。尚、イオン注入の条
件は、加速エネルギー；140keV、ドーズ量；1 ×1015cm
-2である。
【００８２】有機ＳＯＧ膜６を酸素プラズマに晒した場
合、膜厚が16% 減少したのに対して、改質ＳＯＧ膜７を
酸素プラズマに晒した場合は、膜厚が減少しないことが
分かった。但し、改質ＳＯＧ膜７の膜厚は有機ＳＯＧ膜
６に比べて25% 減少している。以上の結果から、有機成
分が分解して消滅するような条件でイオン注入した場
合、酸素プラズマ耐性の優れた膜に改質されていること
が分かった。また、酸素プラズマに晒した場合よりもイ
オン注入した場合の方が膜厚減少が大きいことから、イ
オン注入した方が膜の密度が大きいと考えられる。
【００８３】次に、イオン注入法を用いて膜表面だけを
改質した場合のアッシング耐性を評価した。図９に、ア
ッシング処理前後の赤外吸収スペクトルをFT-IR 法で測
定した結果を示す。アッシングは、μ波ダウン・フロー
を用いて、膜厚10μm のレジストを除去できる条件で行
った。図９から、注入エネルギ20keV でアルゴンイオン
を注入した場合、改質ＳＯＧ膜の内部の有機ＳＯＧ膜は
改質されずに残っていることが分かった。さらに、この
試料に対してアッシング処理を施しても、下地の有機Ｓ
ＯＧ膜６のメチル基の量が変化しないことが分かった。
この結果、イオンをドーズする深さが極浅い領域であっ
ても、アッシング耐性が向上することが分かった。
【００８４】＜Ｂ−４．水分透過性と吸湿性＞有機ＳＯ
Ｇ膜６を酸素プラズマに晒すと有機成分が分解すること
が知られているが、その場合には、膜中水分が増大する
こと、およびＳｉ−Ｏに関する赤外吸収強度が増加する
ことが既に報告されている〔C. K. Wang, L. M. Liu,
H. C. Cheng, H. C. Huang, M. S. Lin, Proc. of IEEE
VMIC, p.101 (1994). 参照〕。
【００８５】そこで、イオン注入で改質された改質ＳＯ
Ｇ膜７，酸素プラズマに晒すことによって改質された有
機ＳＯＧ膜６，改質していない有機ＳＯＧ膜６の吸湿性
について比較した。図１７に、それぞれの改質処理前
後、および改質後にクリーンルーム内で大気中に放置
し、膜中の水分を評価した結果を示す。膜中の水分量
は、赤外吸収スペクトルのＯ−Ｈに関する吸収（3500cm
-1付近) の面積強度を指標とした。このときのイオン種
はアルゴンであり、注入エネルギは140keVである。酸素
プラズマに晒した場合、処理前後での水分増加だけでな
く、１日後でも水分が増加していることが分かる。一
方、イオン注入の場合には、イオン注入後に増加してい
ないだけでなく、クリーンルーム内で大気中に放置して
も水分の増加は小さい。さらに、イオン注入した場合、
改質しなかったものよりも吸湿が少なかった。
【００８６】イオン注入した場合に吸湿が少ない原因と
して、以下の膜構造が関係していると考えられる。 (1) Ｂ−２．で述べたように、イオン注入した膜中に多
くのＳｉ−Ｈ結合をもつ〔M. Doki, H. Watatani, Y. F
urumura, Proc. oF IEEE VMIC, p.235(1994).参照〕。
【００８７】(2) Ｂ−１．およびＢ−３．で述べたよう
に、イオン注入した膜の密度が最も高く、緻密な構造で
ある〔下川, 宇佐見, 時藤, 平下, 吉丸, 信学技報, Vo
l.92, No.369, SDM92-133(1992)p.89.参照〕。
【００８８】図１８に、改質ＳＯＧ膜７の水分の透過性
について調べる目的で、PCT (120℃，２気圧の飽和蒸気
圧雰囲気) した結果を示す。FT-IR 法を用いて、有機Ｓ
ＯＧ膜６中の０−Ｈに関する吸収ビーク(3500cm -1付
近) の面積強度を求め、PCT 時間との関係をプロットし
た。イオン注入法を用いて極表面だけを改質した試料
（Ａｒ+ 20keV ）を作製し、膜全体を改質したもの（Ａ
ｒ+ 140keV）や改質しなかったものと比較した結果、以
下のことが分かった。
【００８９】(1) 改質していない有機ＳＯＧ膜６をPCT
した場合、3500cm-1付近（Ｏ−Ｈに関する) の吸収強度
が劇的な増加を示す。 (2) 改質した膜では、3500cm-1付近（Ｏ−Ｈに関する)
の吸収強度の増加は小さい。膜表面だけを改質した試料
でも、膜全体を改質したものと同程度である。
【００９０】(3) 膜表面だけを改質した場合、膜内部に
は改質されていない部分が存在するので、PCT して膜内
部の未改質の部分まで水分が到達すると（１）のような
変化を示すことが予測される。しかし、今回のPCT 時間
の範囲（60時間後まで) では変化は小さかった。
【００９１】以上の結果から、イオンを注入することで
水分の透過性を抑制する層を形成できたと考えられる。 〔Ｃ．電気的特性（誘電率）〕図１９に、ＭＯＳキャパ
シタの蓄積容量値と断面SEM 法による観察から得られた
膜厚を用いて、比誘電率を算出した結果を示す。有機Ｓ
ＯＧ膜６の比誘電率は3.1 であり、イオンを注入しない
で酸素プラズマ処理を施した有機ＳＯＧ膜６は、高誘電
率化（比誘電率が6.9 ）していた。これは、膜中に水分
が多く含まれていることが原因であると考えられる〔k.
Murase, Jpn. J. Appl. Phys. , Vol.33, p.1385 (199
4).参照〕。それに対して、どのイオン（Ｂ+ ，Ｎ+ ，
Ｆ+ ，Ｐ+ ，Ａｒ+ ）を注入して改質した改質ＳＯＧ膜
７も、比誘電率は3.5 前後になることが分かった。この
結果は、それぞれのイオン種が電気的に有効な状態で無
いことを示唆している。誘電率が比較的低い原因は不明
であるが、今後、改質された有機ＳＯＧ膜６中に残留し
ている炭素の構造について考察していく必要があると考
えている。
【００９２】〔Ｄ．ビア・ホール形状〕図２０〜図２５
は、ビアホール９の断面状態を断面SEM 法で観察した顕
微鏡写真である。図２０は有機ＳＯＧ膜６にイオン注入
を行わない場合、図２１は有機ＳＯＧ膜６にフッ素イオ
ンを注入した場合（加速エネルギー；100keV、ドーズ
量；1 ×1015cm-2）、図２２は有機ＳＯＧ膜６に窒素イ
オンを注入した場合（加速エネルギー；80keV 、ドーズ
量；1 ×1015cm-2）、図２３は有機ＳＯＧ膜６にアルゴ
ンイオンを注入した場合（加速エネルギー；140keV、ド
ーズ量；1 ×1015cm-2）、図２４は有機ＳＯＧ膜６にリ
ンイオンを注入した場合（加速エネルギー；140keV、ド
ーズ量；1 ×1015cm-2）、図２５は有機ＳＯＧ膜６に酸
素プラズマ処理が施された場合（酸素プラズマ処理の条
件は図４４におけるそれと同じ）を示す。
【００９３】図２０に示すように、有機ＳＯＧ膜６に何
の処理も行われない場合には、リセスが発生している。
しかし、図２１〜図２４に示すように有機ＳＯＧ膜６に
イオン注入が行われた場合には、図２５に示す酸素プラ
ズマ処理が施された場合と同様に、リセスは発生してい
ない。この結果からも、改質ＳＯＧ膜７には有機成分が
含まれていないことがわかる。また、窒素イオンの注入
についても、上記の各イオンと同様の効果があることが
わかる。
【００９４】上記のＡ．〜Ｄ．の結果をまとめると以下
のようになる。改質ＳＯＧ膜７の構造に関して以下のこ
とが分かった。 (1) C-H 結合は減少する。
【００９５】(2) Ｓｉ−Ｏ結合の減少は比較的小さい。 (3) Ｓｉ−Ｈ結合が存在する。 (4) 炭素は膜中に残留している。
【００９６】(5) 膜中のダングリングボンドの数のほと
んどが炭素のものである。 (6) ダングリングボンドの数は膜中の炭素原子の数より
2 桁程度少ない。 改質ＳＯＧ膜７の安定性について、イオンを注入しなか
った有機ＳＯＧ膜６の結果と比較して、以下のことが分
かった。
【００９７】(1) 耐熱性では、800 ℃まで膜厚減少がな
い。昇温しても水やCH X の脱離量は少ない。但し、水素
や炭素酸化物は比較的多く脱離する。 (2) プラズマ( 特にレジストのアッシング条件) に晒し
ても、膜収縮が生じない。
【００９８】(3) 吸湿性は小さく、水分の透過は少なく
なる。 改質ＳＯＧ膜７の誘電率に関して以下のことが分かっ
た。 (1) イオンを注入すると誘電率は高くなる。
【００９９】(2) 注入するイオンに依存せず、比誘電率
は3.5 になった。改質ＳＯＧ膜７を層間絶縁膜として適
用した場合、図２（ｃ）に示すようにビアホール９の側
壁に改質ＳＯＧ膜７が露出する構造であっても、図２１
〜図２５に示すようにリセスが発生することはなく良好
なビアホール９の断面形状が得られることを確認した。
【０１００】次に、上記のＡ．〜Ｄ．を補完するため
に、以下の各種特性について調べた結果を述べる。図２
６および図２７に、改質ＳＯＧ膜７におけるドーズ量の
違いによる高周波CV特性の変化を示す。これより、ドー
ズ量は1 ×1015cm-2以上必要であることがわかる。
【０１０１】図２８に、改質ＳＯＧ膜７におけるリーク
電流のドーズ量依存性を示す。但し、有機ＳＯＧ膜６の
膜厚は、イオン注入無し，ドーズ量；1 ×1015cm-2，1
×1016cm-2については2500Åであり、ドーズ量；1 ×10
14cm-2については3000Åである。ドーズ量；1 ×1014cm
-2では、有機ＳＯＧ膜の膜厚が厚いにも関わらずリーク
電流が多いことから、膜質が悪いことがわかる。
【０１０２】図２９に、改質ＳＯＧ膜７におけるドーズ
量の違いによる赤外吸収スペクトルの変化を示す。イオ
ン注入無し（有機ＳＯＧ膜６），ドーズ量；1 ×1014cm
-2ではＣ−Ｈのピークが大きく、有機成分が多く残って
いる。また、ドーズ量；1 ×1014cm-2では０−Ｈのピー
クが大きいことから、膜が水分を吸収するか又は膜中で
水分が生成されていることがわかる。それに対して、ド
ーズ量；1 ×1015cm-2，1 ×1016cm-2では０−Ｈのピー
クが小さいことから、水分が少ない良質な膜であること
がわかる。
【０１０３】図３０に、改質ＳＯＧ膜７の熱処理による
高周波CV特性の変化を示す。改質ＳＯＧ膜７は熱処理を
施しても特性カーブがほとんど変化しないことから、熱
的に安定であることがわかる。但し、熱処理を施すと、
ヒステリシスは若干大きくなる。
【０１０４】図３１に、熱処理温度の違いによる酸素プ
ラズマ耐性を示す。改質ＳＯＧ膜７は酸素プラズマ処理
を施して熱処理温度を上げても誘電率がほとんど変化し
ない。これより、良質で安定な膜であることがわかる。
【０１０５】図３２に、ドーズ量の違いによる酸素プラ
ズマ耐性を示す。ドーズ量；1 ×1014cm-2では酸素プラ
ズマ処理を施すと誘電率が大幅に増加し、イオン注入無
し（有機ＳＯＧ膜６）と同程度になる。これより、酸素
プラズマ耐性を向上させるには、有機ＳＯＧ膜６中の有
機成分をイオン注入によって分解することが重要である
ことがわかる。
【０１０６】図３３に、改質ＳＯＧ膜７のＸＰＳ（X-ra
y Photoemission Spectroscopy）スペクトル（Ｃ1S）を
示す。改質ＳＯＧ膜７中にはＣ−Ｃ結合およびＣ−Ｏ結
合が存在する。これより、前記した図１７における推察
が正しいことがわかる。
【０１０７】尚、イオン注入によるメチル基の分解は、
式（３）で表される。 Ｓｉ−ＣＨ3 →（結合開裂、再結合）→Ｈ−Ｓｉ，Ｃ−Ｃ，Ｃ−Ｏ ……（３） 一方、酸素プラズマによるメチル基の分解は、式（４）
で表される。
【０１０８】 Ｓｉ−ＣＨ3 →（酸化）→ＨＯ−Ｓｉ，Ｈ2 Ｏ，ＣＯ2 ↑ ……（４） 図２６〜図３３に示す結果をまとめると以下のようにな
る。 (1) 改質ＳＯＧ膜７は、ドーズ量；1 ×1015cm-2以上に
おいて、ヒステリシスの小さい良質な膜となる。
【０１０９】(2) 改質ＳＯＧ膜７のリーク電流は、有機
ＳＯＧ膜６と比べて小さくなる。 (3) 改質ＳＯＧ膜７は酸素プラズマに暴露されても膜質
の劣化が少ない。 (4) 改質ＳＯＧ膜７の誘電率は約3.5 になり、酸素プラ
ズマの暴露および熱処理によって変化しない。
【０１１０】(5) 注入するイオン種に依存せず、改質Ｓ
ＯＧ膜７の誘電率は約3.5 になる。 (6) 改質ＳＯＧ膜７中に残留する炭素は、新たにＣ−Ｃ
結合やＣ−Ｏ結合を形成する。
【０１１１】(7) 改質ＳＯＧ膜７の構造は、有機ＳＯＧ
膜６に酸素プラズマ処理を施した場合の構造とは異な
る。 次に、図２６〜図３０に示す各種特性を補完するため
に、以下の各種特性について調べた結果を述べる。
【０１１２】図３４に、有機ＳＯＧ膜６にアルゴンイオ
ンを注入して形成した改質ＳＯＧ膜７を酸素プラズマに
晒して窒素雰囲気中で熱処理を行った場合に、アルゴン
イオンのドーズ量を変化させたときの膜厚変化について
示す。尚、酸素プラズマ処理の条件は、マイクロウエー
ブダウンフロー装置を用い、マイクロウエーブ出力；10
00W 、ガス種；酸素，窒素，水素の混合ガス、圧力；40
0Pa 、処理温度；220℃、処理時間；2.5minである。熱
処理の条件は、処理温度；300 〜800 ℃、処理時間；30
min である。また、イオン注入の加速エネルギー；140k
eVである。
【０１１３】図１５に関して説明したように、有機ＳＯ
Ｇ膜６を酸素プラズマに晒した場合には膜厚が大きく減
少する。また、改質ＳＯＧ膜７を酸素プラズマに晒した
場合でも、ドーズ量；1 ×1014cm-2のときにはやはり膜
厚が減少する。従って、酸素プラズマに晒した際におけ
る改質ＳＯＧ膜７の膜収縮を防止するには、ドーズ量；
1 ×1015cm-2以上必要なことがわかる。
【０１１４】図３５は、アルゴンイオンのドーズ量；1
×1015cm-2、加速エネルギー；20keV の場合におけるビ
アホール９の断面状態を断面SEM 法で観察した顕微鏡写
真である。また、図３６は、アルゴンイオンのドーズ
量；1 ×1015cm-2、加速エネルギー；90keV の場合にお
けるビアホール９の断面状態を断面SEM 法で観察した顕
微鏡写真である。
【０１１５】図３５および図３６ではリセスが発生して
いるのに対し、図２３（加速エネルギー；140keV）では
リセスが発生していない。これらの結果から、改質ＳＯ
Ｇ膜７の膜収縮を防止するには、アルゴンイオンのドー
ズ量；1 ×1015cm-2以上、加速エネルギー；140keV以上
必要であることが分かる。
【０１１６】図３７に、図１４と同様の条件でＨ2 Ｏ(m
/e=18)についてTDS 法を用いて評価した結果を示す。図
１４に関して説明したように、改質ＳＯＧ膜７はＨ2 Ｏ
(m/e=18)やＣＨ3(m/e=15) に関する脱離が少ないことが
分かる。
【０１１７】図３８および図３９は、ビアホール９内に
タングステンプラグを形成した場合の断面状態を断面SE
M 法で観察した顕微鏡写真である。図３８は有機ＳＯＧ
膜６にイオン注入を行わない場合、図３９は有機ＳＯＧ
膜６にアルゴンイオンを注入して改質ＳＯＧ膜７を形成
した場合（ドーズ量；1 ×1015cm-2、加速エネルギー；
140keV）である。
【０１１８】図３８に示すように、アルゴンイオンを注
入しない場合にはビアホール９内にタングステンプラグ
が埋め込まれていない。これは、有機ＳＯＧ膜６からＨ
2 ＯやＣＨ3 が脱離したためであると考えられる。一
方、図３９に示すように改質ＳＯＧ膜７ではビアホール
９内がタングステンプラグで完全に埋め込まれている。
これは、図１４および図３７に示すように、改質ＳＯＧ
膜７ではＨ2 ＯやＣＨ3に関する脱離が少ないためであ
ると考えられる。
【０１１９】図４０は、改質ＳＯＧ膜７に狭い間隔でメ
タルトレンチを形成した場合の断面状態を断面SEM 法で
観察した顕微鏡写真である。改質ＳＯＧ膜７は平坦性が
高い上に、膜に割れや剥がれなどが生じていないことが
分かる。
【０１２０】図４１に、タングステンプラグまたはアル
ミ電極が形成されたビアホール９を1000個シリーズに接
続した場合の抵抗値のばらつきを示す。図４１（ａ）は
有機ＳＯＧ膜６にイオン注入を行わないでビアホール９
およびアルミ電極を形成した場合、図４１（ｂ）はアル
ゴンイオンを注入した改質ＳＯＧ膜７にビアホール９お
よびアルミ電極を形成した場合、図４１（ｃ）はアルゴ
ンイオンを注入した改質ＳＯＧ膜７にビアホール９およ
びタングステンプラグを形成した場合である。尚、ビア
ホール９の直径は0.7 μm である。改質ＳＯＧ膜７の場
合の抵抗値は、有機ＳＯＧ膜６の場合の抵抗値に比べて
はるかに小さくなっていることが分かる。
【０１２１】図４２に、改質ＳＯＧ膜７中のダングリン
グボンド、炭素原子、炭素のダングリングボンドの各密
度を示す。改質ＳＯＧ膜７中のダングリングボンドの密
度は、炭素原子の密度よりも２桁も小さくなっているこ
とが分かる。
【０１２２】図４３に、有機ＳＯＧ膜６を300 ℃で熱処
理した後にアルゴンイオンを注入して改質ＳＯＧ膜７を
形成した場合の密度の変化を示す。改質ＳＯＧ膜７の密
度は、密度が高い膜として知られているＰＥ−ＴＥＯＳ
膜と比べてもさらに高くなっていることが分かる。
【０１２３】以上詳述したように、改質ＳＯＧ膜７を作
製するために有機ＳＯＧ膜６に注入するイオンに関し
て、以下の作用および効果を得ることができる。 上記の各イオン（フッ化シリコンイオン、フッ化ボロ
ンイオン、アルゴンイオン、リンイオン、シリコンイオ
ン、ボロンイオン、フッ素イオン、窒素イオン）のう
ち、フッ素イオン単体を除く各イオンについては、アル
ミを腐食させる性質、ゲート絶縁膜２を低誘電率化させ
る性質、ソース・ドレイン領域４におけるリンまたはボ
ロンの不純物拡散を抑制させる性質、のいずれも有して
いない。従って、これらのイオン（フッ化シリコンイオ
ン、フッ化ボロンイオン、アルゴンイオン、シリコンイ
オン、ボロンイオン、窒素イオン）を有機ＳＯＧ膜６に
注入すれば、前記したフッ素イオンに関する問題点を回
避することができる。その結果、配線にアルミが用いら
れた場合でも、その配線が腐食されることはない。ま
た、ゲート絶縁膜２が低誘電率化されることはない。そ
して、ソース・ドレイン領域４がリンまたはボロンの不
純物拡散によって形成されている場合でも、その不純物
拡散が抑制されることはない。従って、ＭＯＳトランジ
スタの素子特性を設計値通りにすることができる。
【０１２４】リンイオンおよびリンの化合物イオンに
ついては、有機ＳＯＧ膜６中の水分とリンとが反応して
リン酸（Ｈ3 ＰＯ4 ）が生成されることがあり、そのリ
ン酸によってアルミが腐食される恐れがある。また、シ
リコンイオンおよびシリコンの化合物イオンについて
は、改質ＳＯＧ膜７の導電性が高くなる恐れがある。従
って、リンイオン，リンの化合物イオン，シリコンイオ
ン，シリコンの化合物イオンについては、フッ素イオン
単体ほどではないにしても、有機ＳＯＧ膜６へ注入する
イオンとしてはあまり望ましくないといえる。
【０１２５】シリコンおよびシリコンの化合物イオン
については、改質ＳＯＧ膜７の導電性が高くなり、層間
絶縁膜としての性能が劣化する。 フッ素の化合物イオンは、フッ素イオン単体に比べて
分子量が大きく拡散し難いため、フッ素イオン単体に比
べて前記各性質が弱くなる。従って、フッ素の化合物イ
オンについても、前記したフッ素イオンに関する問題点
を回避することができる。
【０１２６】上記〜をまとめると、有機ＳＯＧ膜
６に注入するイオンとしては、フッ素の化合物イオン
（フッ化シリコンイオン、フッ化ボロンイオンなど）、
アルゴンイオン、ボロンイオン、窒素イオンが適してい
る。
【０１２７】ところで、有機ＳＯＧ膜６に注入するイオ
ンとして、上記の各イオン以外に以下に示す各イオン
があげられる。 [1] アルゴン以外の不活性ガスイオン（ヘリウムイオ
ン、ネオンイオン、クリプトンイオン、キセノンイオ
ン、ラドンイオン）。不活性ガスイオンは有機ＳＯＧ膜
６と反応しないため、イオン注入によって悪影響が生じ
る恐れが全くない。
【０１２８】[2] ボロンおよび窒素以外のIII ｂ，IV
ｂ，Ｖｂ，VIｂ，VII ｂの各族の元素単体イオンおよび
それらの化合物イオン。特に、酸素、アルミ、イオウ、
塩素、ガリウム、ゲルマニウム、ヒ素、セレン、臭素、
アンチモン、ヨウ素、インジウム、スズ、テルル、鉛、
ビスマスの元素単体イオンおよびそれらの化合物イオ
ン。この中で、金属元素イオンについては、改質ＳＯＧ
膜７の誘電率が低下する可能性がある。しかし、その誘
電率の低下はごく僅かであるため、特に高い誘電率の層
間絶縁膜が要求される場合以外には実用上問題ない。
【０１２９】[3] IVａ族，Ｖａ族の元素単体イオンおよ
びそれらの化合物イオン。特に、チタン、バナジウム、
ニオブ、ハフニウム、タンタルの元素単体イオンおよび
それらの化合物イオン。IVａ，Ｖａ族の元素の酸化物は
誘電率が高いため、改質ＳＯＧ膜７の誘電率を高くする
ことができる。
【０１３０】[4] 上記の各イオンを複数種類組み合わせ
て用いる。この場合、各イオンの相乗作用によりさらに
優れた効果を得ることができる。尚、上記各実施形態は
以下のように変更してもよく、その場合でも同様の作用
および効果を得ることができる。
【０１３１】（１）各シリコン酸化膜５，８を、プラズ
マＣＶＤ法以外の方法（常圧ＣＶＤ法、減圧ＣＶＤ法，
ＥＣＲ（Electron Cyclotron Resonance）プラズマＣＶ
Ｄ法、光励起ＣＶＤ法、ＴＥＯＳ−ＣＶＤ法、ＰＶＤ
（Physical Vapor Deposition）法など）によって形成
する。この場合、常圧ＣＶＤ法で用いられるガスはモノ
シランと酸素（ＳｉＨ4 ＋Ｏ2 ）であり、成膜温度は40
0 ℃以下である。また、減圧ＣＶＤ法で用いられるガス
はモノシランと亜酸化窒素（ＳｉＨ4 ＋Ｎ2 Ｏ）であ
り、成膜温度は900 ℃以下である。
【０１３２】（２）各シリコン酸化膜５，８を、水分お
よび水酸基を遮断する性質に加えて絶縁性および機械的
強度が高い性質をもつ他の絶縁膜（シリコン窒化膜、シ
リケートガラス膜など）に置き代える。その絶縁膜はＣ
ＶＤ法やＰＶＤ法などどのような方法によって形成して
もよい。
【０１３３】（３）ソース・ドレイン電極１０および配
線２３を、アルミ以外の導電材料（銅、金、銀、シリサ
イド、高融点金属、ドープドポリシリコン、窒化チタン
（ＴｉＮ），タングステンチタン（ＴｉＷ）などの合
金）およびそれらの積層構造で形成する。
【０１３４】（４）改質ＳＯＧ膜７に熱処理を施す。こ
の場合、改質ＳＯＧ膜７中のダングリングボンドが少な
くなるため、吸湿性がさらに小さくなり、水分の透過も
さらに少なくなる。
【０１３５】（５）有機ＳＯＧ膜６の組成を一般式
（２）で表されるものに置き代える。 （６）有機ＳＯＧ膜６を一般式（１）で表される無機Ｓ
ＯＧ膜に置き代え、その無機ＳＯＧ膜にイオン注入を行
う。この場合には、無機ＳＯＧ膜に含まれる水分および
水酸基を低減させることができる。
【０１３６】（７）改質ＳＯＧ膜７をパッシベーション
膜として使用する。この場合、デバイスを機械的・化学
的に確実に保護することが可能な優れたパッシベーショ
ン膜を得ることができる。
【０１３７】（８）改質ＳＯＧ膜７を多層配線構造にお
ける各配線間の各層間絶縁膜に用いる場合、有機ＳＯＧ
膜６へのイオン注入は以下のどちらの方法を用いてもよ
い。 (a) 各層の改質ＳＯＧ膜６を形成する度にイオン注入を
行う。例えば、２層の改質ＳＯＧ膜７を形成する場合に
は、１層目の配線上に１層目の有機ＳＯＧ膜６を形成後
にイオン注入を行って１層目の改質ＳＯＧ膜７を形成
し、次に、２層目の配線を形成し、続いて、２層目の配
線上に２層目の有機ＳＯＧ膜６を形成後にイオン注入を
行って２層目の改質ＳＯＧ膜７を形成する。
【０１３８】(b) 全層の改質ＳＯＧ膜６を形成した後で
一括してイオン注入を行う。例えば、２層の改質ＳＯＧ
膜７を形成する場合には、１層目の配線上に１層目の有
機ＳＯＧ膜６を形成し、次に、２層目の配線を形成し、
続いて、２層目の配線上に２層目の有機ＳＯＧ膜６を形
成し、最後に、デバイス表面にイオン注入を行うこと
で、１層目および２層目の有機ＳＯＧ膜６をそれぞれ改
質ＳＯＧ膜７にする。
【０１３９】以上、各実施形態について説明したが、各
実施形態から把握できる請求項以外の技術思想について
以下に記載する。 （イ）請求項１〜５のいずれか１項に記載の半導体装置
の製造方法において、前記ＳＯＧ膜の下層に絶縁膜を形
成する工程と、前記ＳＯＧ膜の上層に絶縁膜を形成する
工程とを備えた半導体装置の製造方法。
【０１４０】（ロ）請求項６に記載の半導体装置におい
て、前記ＳＯＧの下層に形成された絶縁膜と、前記ＳＯ
Ｇ膜の上層に形成された絶縁膜とを備えた半導体装置。
このようにすれば、上層および下層の絶縁膜でＳＯＧ膜
が挟まれたサンドウイッチ構造の層間絶縁膜を形成する
ことができる。
【０１４１】
【発明の効果】
１）ＳＯＧ膜に含まれる水分および水酸基を減少させる
ことが可能な半導体装置の製造方法を提供することがで
きる。
【０１４２】２）ＳＯＧ膜に含まれる有機成分を分解さ
せると共に、膜中に含まれる水分および水酸基を減少さ
せることが可能な半導体装置の製造方法を提供すること
ができる。
【０１４３】３）平坦性に優れ、ポイズンドビアなどの
不良を回避することが可能な層間絶縁膜を備えた半導体
装置を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態の製造方法を説明するための概略
断面図。
【図２】第１実施形態の製造方法を説明するための概略
断面図。
【図３】第２実施形態の製造方法を説明するための概略
断面図。
【図４】第２実施形態の製造方法を説明するための概略
断面図。
【図５】第１，２実施形態を説明するための特性図。
【図６】第１，２実施形態を説明するための特性図。
【図７】第１，２実施形態を説明するための特性図。
【図８】第１，２実施形態を説明するための特性図。
【図９】第１，２実施形態を説明するための特性図。
【図１０】第１，２実施形態を説明するための特性図。
【図１１】第１，２実施形態を説明するための特性図。
【図１２】第１，２実施形態を説明するための特性図。
【図１３】第１，２実施形態を説明するための特性図。
【図１４】第１，２実施形態を説明するための特性図。
【図１５】第１，２実施形態を説明するための特性図。
【図１６】第１，２実施形態を説明するための特性図。
【図１７】第１，２実施形態を説明するための特性図。
【図１８】第１，２実施形態を説明するための特性図。
【図１９】第１，２実施形態を説明するための特性図。
【図２０】第１，２実施形態のデバイスの断面状態を示
す顕微鏡写真。
【図２１】第１，２実施形態のデバイスの断面状態を示
す顕微鏡写真。
【図２２】第１，２実施形態のデバイスの断面状態を示
す顕微鏡写真。
【図２３】第１，２実施形態のデバイスの断面状態を示
す顕微鏡写真。
【図２４】第１，２実施形態のデバイスの断面状態を示
す顕微鏡写真。
【図２５】第１，２実施形態のデバイスの断面状態を示
す顕微鏡写真。
【図２６】第１，２実施形態を説明するための特性図。
【図２７】第１，２実施形態を説明するための特性図。
【図２８】第１，２実施形態を説明するための特性図。
【図２９】第１，２実施形態を説明するための特性図。
【図３０】第１，２実施形態を説明するための特性図。
【図３１】第１，２実施形態を説明するための特性図。
【図３２】第１，２実施形態を説明するための特性図。
【図３３】第１，２実施形態を説明するための特性図。
【図３４】第１，２実施形態を説明するための特性図。
【図３５】第１，２実施形態のデバイスの断面状態を示
す顕微鏡写真。
【図３６】第１，２実施形態のデバイスの断面状態を示
す顕微鏡写真。
【図３７】第１，２実施形態を説明するための特性図。
【図３８】第１，２実施形態のデバイスの断面状態を示
す顕微鏡写真。
【図３９】第１，２実施形態のデバイスの断面状態を示
す顕微鏡写真。
【図４０】第１，２実施形態のデバイスの断面状態を示
す顕微鏡写真。
【図４１】第１，２実施形態を説明するための特性図。
【図４２】第１，２実施形態を説明するための特性図。
【図４３】第１，２実施形態を説明するための特性図。
【図４４】従来例を説明するための特性図。
【符号の説明】
６…有機ＳＯＧ膜 ７…改質ＳＯＧ膜 １１…層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平7−179506 (32)優先日 平成７年６月21日(1995．6．21) (33)優先権主張国 日本（ＪＰ） (72)発明者 平瀬 征基 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (72)発明者 青江 弘行 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (56)参考文献 特開 平１−199456（ＪＰ，Ａ) 特開 平２−26055（ＪＰ，Ａ) 特開 平４−234149（ＪＰ，Ａ) 米国特許5192697（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/31 - 21/3213 H01L 21/768

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 有機ＳＯＧ膜にボロンイオンを注入し
    て、前記有機ＳＯＧ膜中に含まれる有機成分を分解する
    ことにより改質ＳＯＧ膜を形成する工程と、 この改質ＳＯＧ膜中のダングリングボンドを減少させる
    ために、改質ＳＯＧ膜に熱処理を施す工程と、を備えた
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 有機ＳＯＧ膜に窒素イオンを注入して、
    前記有機ＳＯＧ膜中に含まれる有機成分を分解すること
    により改質ＳＯＧ膜を形成する工程と、 この改質ＳＯＧ膜中のダングリングボンドを減少させる
    ために、改質ＳＯＧ膜に熱処理を施す工程と、を備えた
    ことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１又は２に記載の半導体装置の製
    造方法によって形成された改質ＳＯＧ膜を多層配線間の
    層間絶縁膜として用いることを特徴とした半導体装置。
JP7227294A 1994-09-14 1995-08-10 半導体装置の製造方法および半導体装置 Expired - Fee Related JP3015717B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7227294A JP3015717B2 (ja) 1994-09-14 1995-08-10 半導体装置の製造方法および半導体装置
US08/949,283 US6214749B1 (en) 1994-09-14 1997-10-21 Process for producing semiconductor devices

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP24705094 1994-09-14
JP31277494 1994-11-22
JP9431895 1995-03-27
JP7-179506 1995-06-21
JP7-94318 1995-06-21
JP6-247050 1995-06-21
JP6-312774 1995-06-21
JP17950695 1995-06-21
JP7227294A JP3015717B2 (ja) 1994-09-14 1995-08-10 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JPH0969562A JPH0969562A (ja) 1997-03-11
JP3015717B2 true JP3015717B2 (ja) 2000-03-06

Family

ID=27525695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7227294A Expired - Fee Related JP3015717B2 (ja) 1994-09-14 1995-08-10 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (1) US6214749B1 (ja)
JP (1) JP3015717B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018531518A (ja) * 2015-10-23 2018-10-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 先進ｃｍｐ及び凹部流れのための間隙充填膜の修正

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
JP2975934B2 (ja) 1997-09-26 1999-11-10 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP3175691B2 (ja) 1998-05-08 2001-06-11 日本電気株式会社 多層配線半導体装置の製造方法
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6503818B1 (en) * 1999-04-02 2003-01-07 Taiwan Semiconductor Manufacturing Company Delamination resistant multi-layer composite dielectric layer employing low dielectric constant dielectric material
US6534422B1 (en) 1999-06-10 2003-03-18 National Semiconductor Corporation Integrated ESD protection method and system
US6787886B1 (en) 1999-07-07 2004-09-07 Oki Electric Industry Co., Ltd. Semiconductor device and methods of fabricating the same
US6399478B2 (en) * 2000-02-22 2002-06-04 Sanyo Electric Co., Ltd. Method of making a dual damascene structure with modified insulation
US6358823B1 (en) * 2000-04-12 2002-03-19 Institut Fuer Halbleiterphysik Frankfurt (Oder) Gmbh. Method of fabricating ion implanted doping layers in semiconductor materials and integrated circuits made therefrom
KR100351506B1 (en) * 2000-11-30 2002-09-05 Samsung Electronics Co Ltd Method for forming insulation layer of semiconductor device
US6795778B2 (en) * 2001-05-24 2004-09-21 Lincoln Global, Inc. System and method for facilitating welding system diagnostics
US6610594B2 (en) * 2001-07-10 2003-08-26 Advanced Micro Devices, Inc. Locally increasing sidewall density by ion implantation
US6797605B2 (en) * 2001-07-26 2004-09-28 Chartered Semiconductor Manufacturing Ltd. Method to improve adhesion of dielectric films in damascene interconnects
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
JP2003316296A (ja) * 2002-02-01 2003-11-07 Seiko Epson Corp 回路基板、電気光学装置、電子機器
DE10209334A1 (de) * 2002-03-02 2003-10-09 Infineon Technologies Ag Füllverfahren für Mulden auf einer Halbleiterscheibe
KR100723399B1 (ko) * 2002-08-06 2007-05-30 삼성전자주식회사 비스무트 티타늄 실리콘 산화물, 비스무트 티타늄 실리콘산화물 박막 및 그 제조방법
US6944008B2 (en) * 2002-12-18 2005-09-13 Lucent Technologies Inc. Charge dissipation in electrostatically driven devices
KR100503951B1 (ko) * 2003-04-30 2005-07-26 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7531405B2 (en) * 2005-02-28 2009-05-12 Qimonds Ag Method of manufacturing a dielectric layer and corresponding semiconductor device
DE102007004844B4 (de) * 2007-01-31 2011-05-05 Infineon Technologies Ag Verfahren zur Herstellung eines Bauteils und Bauteil
US20100078814A1 (en) * 2008-09-29 2010-04-01 Roy Alok Nandini System and method for using porous low dielectric films
US11311958B1 (en) * 2019-05-13 2022-04-26 Airgas, Inc. Digital welding and cutting efficiency analysis, process evaluation and response feedback system for process optimization
US12094709B2 (en) * 2021-07-30 2024-09-17 Applied Materials, Inc. Plasma treatment process to densify oxide layers

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE759057A (ja) * 1969-11-19 1971-05-17 Philips Nv
JPS5831519A (ja) * 1981-08-18 1983-02-24 Toshiba Corp 半導体装置の製造方法
JPS5917243A (ja) * 1982-07-21 1984-01-28 Hitachi Ltd 半導体装置の製造方法
JPS6260242A (ja) 1985-09-09 1987-03-16 Nec Corp 半導体装置の製造方法
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
FR2618610B1 (fr) * 1987-07-20 1989-12-22 Dassault Electronique Dispositif de retard hyperfrequence
KR100212098B1 (ko) 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
JPH01138734A (ja) 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法
JPH01199456A (ja) 1988-02-04 1989-08-10 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JP2778714B2 (ja) * 1988-03-02 1998-07-23 株式会社東芝 色素有機薄膜及び色素有機薄膜素子
JPH01264253A (ja) 1988-04-15 1989-10-20 Hitachi Ltd 半導体装置の製造方法
JPH01307247A (ja) * 1988-06-03 1989-12-12 Fuji Xerox Co Ltd 半導体装置の製造方法
US5270259A (en) 1988-06-21 1993-12-14 Hitachi, Ltd. Method for fabricating an insulating film from a silicone resin using O.sub.
JPH027451A (ja) 1988-06-24 1990-01-11 Nec Corp 半導体集積回路装置の製造方法
JPH0226055A (ja) 1988-07-14 1990-01-29 Matsushita Electron Corp 半導体装置の製造方法
JPH02101532A (ja) * 1988-10-11 1990-04-13 Nec Corp システムパラメータの変更方式
KR910008980B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
JPH02235358A (ja) * 1989-03-08 1990-09-18 Mitsubishi Electric Corp 多層配線の接続方法
US4885262A (en) * 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication
JP2822430B2 (ja) 1989-03-28 1998-11-11 日本電気株式会社 層間絶縁膜の形成方法
JPH03101130A (ja) 1989-09-13 1991-04-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2839579B2 (ja) * 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法
JP2553723B2 (ja) * 1989-12-25 1996-11-13 三菱電機株式会社 化合物半導体集積回路装置
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5106787A (en) * 1990-11-19 1992-04-21 Taiwan Semiconductor Manufacturing Co. Method for high vacuum controlled ramping curing furnace for SOG planarization
JPH04234149A (ja) 1990-12-28 1992-08-21 Nec Corp 半導体装置の多層配線層間絶縁膜の形成方法
US5186745A (en) * 1991-02-04 1993-02-16 Motorola, Inc. Teos based spin-on-glass and processes for making and using the same
JPH04317358A (ja) 1991-04-16 1992-11-09 Sony Corp 半導体装置の製造方法
JPH0574963A (ja) 1991-06-06 1993-03-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
TW226485B (ja) * 1991-06-07 1994-07-11 Sharp Kk
US5314834A (en) 1991-08-26 1994-05-24 Motorola, Inc. Field effect transistor having a gate dielectric with variable thickness
KR950002948B1 (ko) * 1991-10-10 1995-03-28 삼성전자 주식회사 반도체 장치의 금속층간 절연막 형성방법
US5468684A (en) 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
JPH05198523A (ja) 1992-01-20 1993-08-06 Matsushita Electron Corp イオン注入方法及びイオン注入装置
US5192697A (en) * 1992-01-27 1993-03-09 Chartered Semiconductor Manufacturing Pte Ltd. SOG curing by ion implantation
JPH05226334A (ja) * 1992-02-13 1993-09-03 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JPH05243402A (ja) * 1992-03-03 1993-09-21 Nec Corp 半導体装置の製造方法
JP2875093B2 (ja) * 1992-03-17 1999-03-24 三菱電機株式会社 半導体装置
JP2989986B2 (ja) 1993-03-22 1999-12-13 三洋電機株式会社 イオン注入と同時に電子シャワーを照射するイオン注入装置
JP3216345B2 (ja) 1993-04-06 2001-10-09 ソニー株式会社 半導体装置及びその作製方法
JPH06349950A (ja) 1993-06-07 1994-12-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3101130B2 (ja) 1993-07-19 2000-10-23 日本電子株式会社 複合荷電粒子ビーム装置
JPH0799195A (ja) 1993-09-27 1995-04-11 Nec Corp 半導体装置の製造方法
TW224543B (en) * 1994-02-22 1994-06-01 United Microelectronics Corp Flash memory
US5429990A (en) * 1994-04-08 1995-07-04 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
JPH08241891A (ja) * 1994-06-13 1996-09-17 Ind Technol Res Inst 基板上のスピン−オン−ガラス層の改良方法
JP3061531B2 (ja) 1994-07-04 2000-07-10 三菱マテリアルシリコン株式会社 シリコンウェーハのラッピング方法
JPH0864561A (ja) 1994-08-23 1996-03-08 Nippon Steel Corp 化学的機械的研磨法における終点検出方法及び化学的機械的研磨装置
US5753975A (en) * 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
US5786273A (en) 1995-02-15 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
US5496776A (en) * 1995-04-27 1996-03-05 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
US5549786A (en) * 1995-08-29 1996-08-27 Advanced Micro Devices, Inc. Highly selective, highly uniform plasma etch process for spin-on glass
KR100198678B1 (ko) 1996-02-28 1999-06-15 구본준 금속 배선 구조 및 형성방법
KR100255659B1 (ko) * 1996-03-30 2000-05-01 윤종용 반도체 장치의 sog층 처리 방법
US5855962A (en) * 1997-01-09 1999-01-05 International Business Machines Corporation Flowable spin-on insulator
JPH10209147A (ja) * 1997-01-21 1998-08-07 Nec Corp 半導体装置の製造方法
JPH10303295A (ja) * 1997-04-22 1998-11-13 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018531518A (ja) * 2015-10-23 2018-10-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 先進ｃｍｐ及び凹部流れのための間隙充填膜の修正

Also Published As

Publication number Publication date
JPH0969562A (ja) 1997-03-11
US6214749B1 (en) 2001-04-10

Similar Documents

Publication Publication Date Title
JP3015717B2 (ja) 半導体装置の製造方法および半導体装置
JP3015767B2 (ja) 半導体装置の製造方法及び半導体装置
GB2313232A (en) A non volatile semiconductor memory device and method of manufacturing the same
JP2975934B2 (ja) 半導体装置の製造方法及び半導体装置
JP3015763B2 (ja) 半導体装置の製造方法
JP3015738B2 (ja) 半導体装置の製造方法
US6846737B1 (en) Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials
US6268657B1 (en) Semiconductor devices and an insulating layer with an impurity
JPH10209147A (ja) 半導体装置の製造方法
US20060199371A1 (en) Semiconductor devices passivation film
US6288438B1 (en) Semiconductor device including insulation film and fabrication method thereof
JP3015765B2 (ja) 半導体装置の製造方法及び半導体装置
US6690084B1 (en) Semiconductor device including insulation film and fabrication method thereof
JP3545250B2 (ja) 半導体装置の製造方法
JP2705621B2 (ja) 半導体装置の製造方法
US6326318B1 (en) Process for producing semiconductor devices including an insulating layer with an impurity
US6617240B2 (en) Method of fabricating semiconductor device
JP2937886B2 (ja) 半導体素子の層間絶縁膜形成方法
JP3322651B2 (ja) 半導体装置の製造方法
JPH08264648A (ja) 半導体装置
JP3015750B2 (ja) 半導体装置の製造方法
JPH0851156A (ja) 半導体装置の製造方法
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
JP3733106B2 (ja) 半導体装置
JPH10107141A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees