JP2875093B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2875093B2 JP2875093B2 JP4060696A JP6069692A JP2875093B2 JP 2875093 B2 JP2875093 B2 JP 2875093B2 JP 4060696 A JP4060696 A JP 4060696A JP 6069692 A JP6069692 A JP 6069692A JP 2875093 B2 JP2875093 B2 JP 2875093B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- insulating layer
- layer
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 150000004767 nitrides Chemical class 0.000 claims description 83
- 230000009477 glass transition Effects 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 18
- 239000010408 film Substances 0.000 description 296
- 239000010410 layer Substances 0.000 description 289
- 239000012535 impurity Substances 0.000 description 97
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 57
- 229910052814 silicon oxide Inorganic materials 0.000 description 57
- 238000009792 diffusion process Methods 0.000 description 38
- 238000000034 method Methods 0.000 description 33
- 238000004519 manufacturing process Methods 0.000 description 22
- 238000010438 heat treatment Methods 0.000 description 19
- 238000007796 conventional method Methods 0.000 description 14
- 238000006073 displacement reaction Methods 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 239000012298 atmosphere Substances 0.000 description 11
- 239000003870 refractory metal Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 230000002411 adverse Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 229910000881 Cu alloy Inorganic materials 0.000 description 6
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052810 boron oxide Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
絶縁層の表面が平坦性に富む半導体装置に関するもので
ある。
絶縁層の表面が平坦性に富む半導体装置に関するもので
ある。
【０００２】
【従来の技術】まず、従来の半導体装置の構成について
説明する。
説明する。
【０００３】図１５は、従来の半導体装置の概略構成を
示す断面図である。図１５を参照して、シリコンからな
る半導体基板１１０の表面には、膜厚３００〜８００ｎ
ｍ程度の分離酸化膜１１１が形成されている。この分離
酸化膜１１１によって分離された領域には、ＭＯＳＦＥ
Ｔなどの素子が形成されている。このＭＯＳＦＥＴは、
ソース・ドレインをなす不純物拡散層１１４ａ，１１４
ｂ，ゲート酸化膜１１２およびゲートをなす多結晶シリ
コン膜１０１から構成されている。ソース・ドレインを
なす不純物拡散層１１４ａ，１１４ｂは、半導体基板１
１０の表面に形成されている。また、この不純物拡散層
１１４ａ，１１４ｂは、濃度の薄い部分１１４ａと濃度
の濃い部分１１４ｂから構成されている。ソース・ドレ
インを構成する不純物拡散層１１４ａ，１１４ｂをまた
ぐように、半導体基板１１０の表面上にはゲート酸化膜
１１２が形成されている。このゲート酸化膜１１２の表
面上には、ゲートをなす多結晶シリコン膜１０１が形成
されている。この多結晶シリコン膜１０１の表面上に
は、シリコン酸化膜１１３が形成されている。この多結
晶シリコン膜１０１とシリコン酸化膜１１３の側壁に
は、サイドウォール１１５ａが形成されている。このＭ
ＯＳＦＥＴが形成された半導体基板１１０の表面全面
に、薄いシリコン酸化膜または窒化膜１０２が形成され
ている。この薄いシリコン酸化膜または窒化膜１０２に
は、接続孔１１８が形成されている。この接続孔１１８
からは、不純物拡散層１１４ｂまたは多結晶シリコン膜
１０１の一部表面が露出している。この不純物拡散層１
１４ｂと多結晶シリコン膜１０１の露出部に接触するよ
うに薄いシリコン酸化膜または窒化膜１０２の表面上に
は多結晶シリコン膜１０４ａが形成されている。この多
結晶シリコン膜１０４ａの表面上には、高融点金属薄膜
１０４ｂが形成されている。多結晶シリコン膜１０４ａ
と高融点金属薄膜１０４ｂから配線層が形成されてい
る。この配線層が形成された薄いシリコン酸化膜または
窒化膜１０２の表面全面には、配線層を被覆するように
不純物を含む層間絶縁層１０３が形成されている。この
層間絶縁層１０３は平坦化処理が施されている。また、
層間絶縁層１０３には接続孔１１９が形成されている。
この接続孔１１９からは多結晶シリコン膜１０４ａに接
続されていない不純物拡散領域１１４ｂの一部表面が露
出している。この不純物拡散層１１４ｂの露出部に接触
するようアルミニウムと銅の合金からなる配線層１０６
が絶縁層１０３の表面上に形成されている。
示す断面図である。図１５を参照して、シリコンからな
る半導体基板１１０の表面には、膜厚３００〜８００ｎ
ｍ程度の分離酸化膜１１１が形成されている。この分離
酸化膜１１１によって分離された領域には、ＭＯＳＦＥ
Ｔなどの素子が形成されている。このＭＯＳＦＥＴは、
ソース・ドレインをなす不純物拡散層１１４ａ，１１４
ｂ，ゲート酸化膜１１２およびゲートをなす多結晶シリ
コン膜１０１から構成されている。ソース・ドレインを
なす不純物拡散層１１４ａ，１１４ｂは、半導体基板１
１０の表面に形成されている。また、この不純物拡散層
１１４ａ，１１４ｂは、濃度の薄い部分１１４ａと濃度
の濃い部分１１４ｂから構成されている。ソース・ドレ
インを構成する不純物拡散層１１４ａ，１１４ｂをまた
ぐように、半導体基板１１０の表面上にはゲート酸化膜
１１２が形成されている。このゲート酸化膜１１２の表
面上には、ゲートをなす多結晶シリコン膜１０１が形成
されている。この多結晶シリコン膜１０１の表面上に
は、シリコン酸化膜１１３が形成されている。この多結
晶シリコン膜１０１とシリコン酸化膜１１３の側壁に
は、サイドウォール１１５ａが形成されている。このＭ
ＯＳＦＥＴが形成された半導体基板１１０の表面全面
に、薄いシリコン酸化膜または窒化膜１０２が形成され
ている。この薄いシリコン酸化膜または窒化膜１０２に
は、接続孔１１８が形成されている。この接続孔１１８
からは、不純物拡散層１１４ｂまたは多結晶シリコン膜
１０１の一部表面が露出している。この不純物拡散層１
１４ｂと多結晶シリコン膜１０１の露出部に接触するよ
うに薄いシリコン酸化膜または窒化膜１０２の表面上に
は多結晶シリコン膜１０４ａが形成されている。この多
結晶シリコン膜１０４ａの表面上には、高融点金属薄膜
１０４ｂが形成されている。多結晶シリコン膜１０４ａ
と高融点金属薄膜１０４ｂから配線層が形成されてい
る。この配線層が形成された薄いシリコン酸化膜または
窒化膜１０２の表面全面には、配線層を被覆するように
不純物を含む層間絶縁層１０３が形成されている。この
層間絶縁層１０３は平坦化処理が施されている。また、
層間絶縁層１０３には接続孔１１９が形成されている。
この接続孔１１９からは多結晶シリコン膜１０４ａに接
続されていない不純物拡散領域１１４ｂの一部表面が露
出している。この不純物拡散層１１４ｂの露出部に接触
するようアルミニウムと銅の合金からなる配線層１０６
が絶縁層１０３の表面上に形成されている。
【０００４】上記のように従来の半導体装置は構成され
ている。次に、従来の半導体装置の製造方法について説
明する。
ている。次に、従来の半導体装置の製造方法について説
明する。
【０００５】図１６〜図２８は、従来の半導体装置の製
造方法を概略的に示す断面図である。まず図１６を参照
して、シリコンからなる半導体基板１１０の表面に局所
酸化法によって膜厚３００〜８００ｎｍ程度の分離酸化
膜１１１が形成される。
造方法を概略的に示す断面図である。まず図１６を参照
して、シリコンからなる半導体基板１１０の表面に局所
酸化法によって膜厚３００〜８００ｎｍ程度の分離酸化
膜１１１が形成される。
【０００６】図１７を参照して、半導体基板１１０の分
離酸化膜１１１から露出した部分には、熱酸化法によっ
て膜厚５〜３０ｎｍのゲート酸化膜１１２が形成され
る。次に、半導体基板１１０の表面上にリンや砒素を含
んだ多結晶シリコン膜１０１およびシリコン酸化膜１１
３が気相成長法によって堆積される。これらのゲート酸
化膜１１２，多結晶シリコン膜１０１およびシリコン酸
化膜１１３がフォトリソグラフィ法、ＲＩＥ法によって
パターニングされる。
離酸化膜１１１から露出した部分には、熱酸化法によっ
て膜厚５〜３０ｎｍのゲート酸化膜１１２が形成され
る。次に、半導体基板１１０の表面上にリンや砒素を含
んだ多結晶シリコン膜１０１およびシリコン酸化膜１１
３が気相成長法によって堆積される。これらのゲート酸
化膜１１２，多結晶シリコン膜１０１およびシリコン酸
化膜１１３がフォトリソグラフィ法、ＲＩＥ法によって
パターニングされる。
【０００７】図１８を参照して、多結晶シリコン膜１０
１，シリコン酸化膜１１３および分離酸化膜１１１をマ
スクとして不純物イオンが半導体基板１１０に注入され
る。このイオン注入により、半導体基板１１０の露出し
ている表面に不純物拡散層１１４ａが形成される。
１，シリコン酸化膜１１３および分離酸化膜１１１をマ
スクとして不純物イオンが半導体基板１１０に注入され
る。このイオン注入により、半導体基板１１０の露出し
ている表面に不純物拡散層１１４ａが形成される。
【０００８】図１９を参照して、半導体基板１１０の表
面上には、気相成長法によって５０〜３００ｎｍのシリ
コン酸化膜１１５が形成される。
面上には、気相成長法によって５０〜３００ｎｍのシリ
コン酸化膜１１５が形成される。
【０００９】図２０を参照して、このシリコン酸化膜１
１５は、ＲＩＥ法でエッチングされる。このエッチング
により、サイドウォール１１５ａが多結晶シリコン膜１
０１とシリコン酸化膜１１３の側壁に形成される。半導
体基板１１０にサイドウォール１１５ａ，シリコン酸化
膜１１３および分離酸化膜１１１をマスクとして不純物
イオンが注入される。このイオン注入により、不純物拡
散層１１４ｂが形成される。この不純物拡散層１１４ｂ
と１１４ａにより、不純物濃度の濃い部分と薄い部分の
２層構造が形成される。また、この不純物拡散層の形成
によって、不純物拡散層１１４ａ，１１４ｂ，ゲート酸
化膜１１２および多結晶シリコン膜１０１からなるＭＯ
Ｓトランジスタが形成される。
１５は、ＲＩＥ法でエッチングされる。このエッチング
により、サイドウォール１１５ａが多結晶シリコン膜１
０１とシリコン酸化膜１１３の側壁に形成される。半導
体基板１１０にサイドウォール１１５ａ，シリコン酸化
膜１１３および分離酸化膜１１１をマスクとして不純物
イオンが注入される。このイオン注入により、不純物拡
散層１１４ｂが形成される。この不純物拡散層１１４ｂ
と１１４ａにより、不純物濃度の濃い部分と薄い部分の
２層構造が形成される。また、この不純物拡散層の形成
によって、不純物拡散層１１４ａ，１１４ｂ，ゲート酸
化膜１１２および多結晶シリコン膜１０１からなるＭＯ
Ｓトランジスタが形成される。
【００１０】図２１を参照して、半導体基板１１０の表
面上に形成されたＭＯＳトランジスタなどの素子を覆う
ように薄いシリコン酸化膜または窒化膜１０２が堆積さ
れる。
面上に形成されたＭＯＳトランジスタなどの素子を覆う
ように薄いシリコン酸化膜または窒化膜１０２が堆積さ
れる。
【００１１】図２２を参照して、この薄いシリコン酸化
膜または窒化膜１０２に、フォトリソグラフィ法、ＲＩ
Ｅ法によって接続孔１１８が形成される。この接続孔１
１８からは不純物拡散層１１４ｂまたは多結晶シリコン
膜１０１の一部表面が露出する。なお、多結晶シリコン
膜１０１を露出させる際には、シリコン酸化膜１１３も
エッチングされる。
膜または窒化膜１０２に、フォトリソグラフィ法、ＲＩ
Ｅ法によって接続孔１１８が形成される。この接続孔１
１８からは不純物拡散層１１４ｂまたは多結晶シリコン
膜１０１の一部表面が露出する。なお、多結晶シリコン
膜１０１を露出させる際には、シリコン酸化膜１１３も
エッチングされる。
【００１２】図２３を参照して、薄いシリコン酸化膜ま
たは窒化膜１０２の表面全面には、多結晶シリコン膜１
０４ａおよび高融点金属薄膜１０４ｂが気相成長法によ
って堆積される。この多結晶シリコン膜１０４ａは、接
続孔１１８を介して不純物拡散層１１４ｂまたは多結晶
シリコン膜１０１に電気的に接続される。
たは窒化膜１０２の表面全面には、多結晶シリコン膜１
０４ａおよび高融点金属薄膜１０４ｂが気相成長法によ
って堆積される。この多結晶シリコン膜１０４ａは、接
続孔１１８を介して不純物拡散層１１４ｂまたは多結晶
シリコン膜１０１に電気的に接続される。
【００１３】図２４を参照して、多結晶シリコン膜１０
４ａと高融点金属薄膜１０４ｂがフォトリソグラフィ
法、ＲＩＥ法によってパターニングされる。このパター
ニングによって、多結晶シリコン膜１０４ａと高融点金
属薄膜１０４ｂからなる配線層が形成される。
４ａと高融点金属薄膜１０４ｂがフォトリソグラフィ
法、ＲＩＥ法によってパターニングされる。このパター
ニングによって、多結晶シリコン膜１０４ａと高融点金
属薄膜１０４ｂからなる配線層が形成される。
【００１４】図２５を参照して、多結晶シリコン膜１０
４ａと高融点金属薄膜１０４ｂからなる配線層を覆うよ
うに半導体基板１１０の表面上には不純物を含む酸化膜
１０３が堆積される。
４ａと高融点金属薄膜１０４ｂからなる配線層を覆うよ
うに半導体基板１１０の表面上には不純物を含む酸化膜
１０３が堆積される。
【００１５】図２６を参照して、不純物を含む酸化膜１
０３は８００℃〜１０００℃の温度で平坦化のための熱
処理が施される。熱処理の後、不純物を含む酸化膜１０
３は全面のエッチングにより薄膜化される。この不純物
を含む酸化膜１０３ａの表面上に薄い酸化膜または窒化
膜が堆積される。これにより、層間絶縁層１０３が得ら
れる。
０３は８００℃〜１０００℃の温度で平坦化のための熱
処理が施される。熱処理の後、不純物を含む酸化膜１０
３は全面のエッチングにより薄膜化される。この不純物
を含む酸化膜１０３ａの表面上に薄い酸化膜または窒化
膜が堆積される。これにより、層間絶縁層１０３が得ら
れる。
【００１６】図２７を参照して、層間絶縁層１０３に
は、接続孔１１９がフォトリソグラフィ法、ＲＩＥ法に
よって形成される。この接続孔１１９は、多結晶シリコ
ン膜１０４ａが電気的に接続されていない不純物拡散層
１１４ｂに達するように形成される。
は、接続孔１１９がフォトリソグラフィ法、ＲＩＥ法に
よって形成される。この接続孔１１９は、多結晶シリコ
ン膜１０４ａが電気的に接続されていない不純物拡散層
１１４ｂに達するように形成される。
【００１７】図２８を参照して、層間絶縁層１０３の表
面上には、アルミニウム銅合金膜がスパッタリング法に
よって堆積される。このアルミニウム銅合金膜をフォト
リソグラフィ法、ＲＩＥ法によってパターニングするこ
とにより、配線層１０６が形成される。この配線層１０
６は、接続孔１１９を介して不純物拡散層１１４ｂと電
気的に接続される。
面上には、アルミニウム銅合金膜がスパッタリング法に
よって堆積される。このアルミニウム銅合金膜をフォト
リソグラフィ法、ＲＩＥ法によってパターニングするこ
とにより、配線層１０６が形成される。この配線層１０
６は、接続孔１１９を介して不純物拡散層１１４ｂと電
気的に接続される。
【００１８】上記のように従来の半導体装置は製造され
る。
る。
【００１９】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているため、層間絶縁層１０３の表
面が平坦性に乏しかった。層間絶縁層１０３の表面が平
坦性に乏しいと、以下の弊害が生じる。
上のように構成されているため、層間絶縁層１０３の表
面が平坦性に乏しかった。層間絶縁層１０３の表面が平
坦性に乏しいと、以下の弊害が生じる。
【００２０】まず、図２９はレジストを露光させる状態
を模式的に示す断面図である。図２９を参照して、下層
２０１の表面上にはレジスト２０２が塗布されている。
このレジスト２０２は、マスク２０３を用いて所望の形
状にパターニングされる。この際、露光光はマスク２０
３によって露光されるべき領域２０２ａにのみ矢印Ａ方
向から入射される。しかしながら、下層２０１に段差が
存在すると、露光光は段差によって矢印Ｂ方向へ反射さ
れる。この矢印Ｂ方向への反射により、本来露光されな
い領域２０２ｂが露光させられる。すなわち、下層２０
１に段差が存在すると所望の形状にレジスト２０２を露
光させることは難しい。このため、レジスト２０２を所
望の形状に正確にパターニングすることは困難である。
を模式的に示す断面図である。図２９を参照して、下層
２０１の表面上にはレジスト２０２が塗布されている。
このレジスト２０２は、マスク２０３を用いて所望の形
状にパターニングされる。この際、露光光はマスク２０
３によって露光されるべき領域２０２ａにのみ矢印Ａ方
向から入射される。しかしながら、下層２０１に段差が
存在すると、露光光は段差によって矢印Ｂ方向へ反射さ
れる。この矢印Ｂ方向への反射により、本来露光されな
い領域２０２ｂが露光させられる。すなわち、下層２０
１に段差が存在すると所望の形状にレジスト２０２を露
光させることは難しい。このため、レジスト２０２を所
望の形状に正確にパターニングすることは困難である。
【００２１】また図３０は、レジストを露光する際の最
適焦点位置を模式的に示す断面図である。図３０を参照
して、下層２０１の表面上にレジスト２０２が塗布され
ている。この下層２０１の表面上に段差があると、レジ
スト２０２の厚みが部分によって異なる。厚みが異なる
と、レジスト２０２を露光する露光光の最適焦点位置が
異なる。すなわち、Ｃ，Ｄの位置における露光光の最適
焦点位置はそれぞれｃ，ｄとなる。このため、Ｃの位置
に焦点を合わせて露光を行なう場合は図３１に示すよう
に、Ｄの位置のパターンが形状不良となる。また、Ｄの
位置に焦点を合わせて露光を行なう場合は、図３２に示
すようにＣの位置のパターンが形状不良となる。よっ
て、レジスト２０２を所望の形状に正確にパターニング
することは難しい。
適焦点位置を模式的に示す断面図である。図３０を参照
して、下層２０１の表面上にレジスト２０２が塗布され
ている。この下層２０１の表面上に段差があると、レジ
スト２０２の厚みが部分によって異なる。厚みが異なる
と、レジスト２０２を露光する露光光の最適焦点位置が
異なる。すなわち、Ｃ，Ｄの位置における露光光の最適
焦点位置はそれぞれｃ，ｄとなる。このため、Ｃの位置
に焦点を合わせて露光を行なう場合は図３１に示すよう
に、Ｄの位置のパターンが形状不良となる。また、Ｄの
位置に焦点を合わせて露光を行なう場合は、図３２に示
すようにＣの位置のパターンが形状不良となる。よっ
て、レジスト２０２を所望の形状に正確にパターニング
することは難しい。
【００２２】上記のように下層２０１に段差があると、
レジスト２０２を所望の形状に正確にパターニングでき
ない。このような形状不良のレジストをマスクとしてエ
ッチングを施した場合、仕上り寸法の狂いが生じる。仕
上り寸法の狂いが生じるため、微細化に対応できず、微
細化を図る場合、接続孔や金属配線層のパターンの形成
などが困難になるという問題点があった。
レジスト２０２を所望の形状に正確にパターニングでき
ない。このような形状不良のレジストをマスクとしてエ
ッチングを施した場合、仕上り寸法の狂いが生じる。仕
上り寸法の狂いが生じるため、微細化に対応できず、微
細化を図る場合、接続孔や金属配線層のパターンの形成
などが困難になるという問題点があった。
【００２３】さらに、図２８に示す層間絶縁層の表面が
平坦性に乏しいと、接続孔をプラグで生め込む際に以下
の弊害が生じる。
平坦性に乏しいと、接続孔をプラグで生め込む際に以下
の弊害が生じる。
【００２４】図３３，図３４は、接続孔をプラグで埋め
込むことによって弊害が生じた状態を模式的に示す断面
図およびその平面図である。これらの図を参照して、接
続孔２０１にプラグ２０２が形成されている。このプラ
グ２０２により、上層の導電層２０３と下層の導電層２
０４が電気的に接続されている。このプラグ２０２は、
絶縁層２０５の表面全面に堆積された導電層をエッチン
グすることにより形成される。しかしながら、絶縁層２
０５の表面が平坦性に乏しいと絶縁層２０５の表面段差
部にプラグ形成時の残渣２０２ａが残留する。この残渣
２０２ａによって、他の配線層２０６ａと２０６ｂが短
絡されるおそれがある。このように、図２８に示される
層間絶縁層１０３の表面が平坦性に乏しいと、その表面
段差部に残渣が生じ配線層のショートなど電気的信頼性
に劣るという問題点があった。
込むことによって弊害が生じた状態を模式的に示す断面
図およびその平面図である。これらの図を参照して、接
続孔２０１にプラグ２０２が形成されている。このプラ
グ２０２により、上層の導電層２０３と下層の導電層２
０４が電気的に接続されている。このプラグ２０２は、
絶縁層２０５の表面全面に堆積された導電層をエッチン
グすることにより形成される。しかしながら、絶縁層２
０５の表面が平坦性に乏しいと絶縁層２０５の表面段差
部にプラグ形成時の残渣２０２ａが残留する。この残渣
２０２ａによって、他の配線層２０６ａと２０６ｂが短
絡されるおそれがある。このように、図２８に示される
層間絶縁層１０３の表面が平坦性に乏しいと、その表面
段差部に残渣が生じ配線層のショートなど電気的信頼性
に劣るという問題点があった。
【００２５】本発明は、上記のような問題点を解決する
ためになされたもので、絶縁層の表面段差を小さくする
ことにより、微細化に伴う接続孔や金属配線層のパター
ニングの形成などを容易にし、かつ電気的信頼性の高い
半導体装置を提供することを目的とする。
ためになされたもので、絶縁層の表面段差を小さくする
ことにより、微細化に伴う接続孔や金属配線層のパター
ニングの形成などを容易にし、かつ電気的信頼性の高い
半導体装置を提供することを目的とする。
【００２６】
【課題を解決するための手段】請求項１に記載の半導体
装置は、第１、第２および第３の導電層と、第１、第
２、第３および第４の酸化膜または窒化膜と、第１およ
び第２の絶縁層とを備えている。第１の導電層は、半導
体基板の表面上に形成されている。第１の酸化膜または
窒化膜は、半導体基板上に形成され、第１の導電層を覆
うように形成されている。第１の絶縁層は、第１の酸化
膜または窒化膜上に形成された第１のガラス転移温度を
有している。第２の酸化膜または窒化膜は、第１の絶縁
層上に形成されている。第２の導電層は、第２の酸化膜
または窒化膜の表面上に形成されている。第３の酸化膜
または窒化膜は、第２の酸化膜または窒化膜上に形成さ
れ、第２の導電層を覆うように形成されている。第２の
絶縁層は、第３の酸化膜または窒化膜上に形成され、第
１のガラス転移温度より低い第２のガラス転移温度を有
している。第４の酸化膜または窒化膜は、第２の絶縁層
上に形成されている。第３の導電層は、第４の酸化膜ま
たは窒化膜の表面上に形成されている。第１、第２およ
び第３の導電層の各々は、第１および第２の絶縁層に直
接接していない。
装置は、第１、第２および第３の導電層と、第１、第
２、第３および第４の酸化膜または窒化膜と、第１およ
び第２の絶縁層とを備えている。第１の導電層は、半導
体基板の表面上に形成されている。第１の酸化膜または
窒化膜は、半導体基板上に形成され、第１の導電層を覆
うように形成されている。第１の絶縁層は、第１の酸化
膜または窒化膜上に形成された第１のガラス転移温度を
有している。第２の酸化膜または窒化膜は、第１の絶縁
層上に形成されている。第２の導電層は、第２の酸化膜
または窒化膜の表面上に形成されている。第３の酸化膜
または窒化膜は、第２の酸化膜または窒化膜上に形成さ
れ、第２の導電層を覆うように形成されている。第２の
絶縁層は、第３の酸化膜または窒化膜上に形成され、第
１のガラス転移温度より低い第２のガラス転移温度を有
している。第４の酸化膜または窒化膜は、第２の絶縁層
上に形成されている。第３の導電層は、第４の酸化膜ま
たは窒化膜の表面上に形成されている。第１、第２およ
び第３の導電層の各々は、第１および第２の絶縁層に直
接接していない。
【００２７】請求項２に記載の半導体装置は、第１、第
２および第３の導電層と、第１、第２、第３および第４
の酸化膜または窒化膜と、第１および第２の絶縁層とを
備えている。第１の導電層は、半導体基板の表面上に形
成されている。第１の酸化膜または窒化膜は、半導体基
板上に形成され、第１の導電層を覆うように形成されて
いる。第１の絶縁層は、第１の酸化膜または窒化膜上に
形成され、かつ第１の材料からなっている。第２の酸化
膜または窒化膜は、第１の絶縁層上に形成されている。
第２の導電層は、第２の酸化膜または窒化膜の表面上に
形成されている。第３の酸化膜または窒化膜は、第２の
酸化膜または窒化膜上に形成され、第２の導電層を覆う
ように形成されている。第２の絶縁層は、第３の酸化膜
または窒化膜上に形成され、第１の材料と異なる第２の
材料からなっている。第４の酸化膜または窒化膜は、第
２の絶縁層上に形成されている。第３の導電層は、第４
の酸化膜または窒化膜の表面上に形成されている。第
１、第２および第３の導電層の各々は、第１および第２
の絶縁層に直接接していない。
２および第３の導電層と、第１、第２、第３および第４
の酸化膜または窒化膜と、第１および第２の絶縁層とを
備えている。第１の導電層は、半導体基板の表面上に形
成されている。第１の酸化膜または窒化膜は、半導体基
板上に形成され、第１の導電層を覆うように形成されて
いる。第１の絶縁層は、第１の酸化膜または窒化膜上に
形成され、かつ第１の材料からなっている。第２の酸化
膜または窒化膜は、第１の絶縁層上に形成されている。
第２の導電層は、第２の酸化膜または窒化膜の表面上に
形成されている。第３の酸化膜または窒化膜は、第２の
酸化膜または窒化膜上に形成され、第２の導電層を覆う
ように形成されている。第２の絶縁層は、第３の酸化膜
または窒化膜上に形成され、第１の材料と異なる第２の
材料からなっている。第４の酸化膜または窒化膜は、第
２の絶縁層上に形成されている。第３の導電層は、第４
の酸化膜または窒化膜の表面上に形成されている。第
１、第２および第３の導電層の各々は、第１および第２
の絶縁層に直接接していない。
【００２８】
【００２９】
【作用】請求項１に記載の半導体装置は、第１のガラス
転移温度を有する第１の絶縁層と第２のガラス転移温度
を有する第２の絶縁層とを有している。このため、この
第１と第２の絶縁層を個別に平坦化処理を施すことが可
能である。個別に平坦化処理を施すことができるため、
第２の絶縁層の表面段差は相乗的に緩和できる。すなわ
ち、第１の絶縁層を平坦化した後に第２の絶縁層を形成
するため、第２の絶縁層の表面に生じる段差は比較的小
さくなる。さらに、この第２の絶縁層を平坦化するた
め、第２の絶縁層の表面段差はさらに小さくできる。こ
のように、第２の絶縁層の表面が比較的平坦性に富むた
め、この絶縁層の上層においてレジストを所望の形状に
パターニングすることは比較的容易である。また、第２
の絶縁層の表面が比較的平坦性に富むためプラグの形成
時において表面段差部に残渣が生じがたくなる。このた
め、残渣が他の導電層同士をショートすることはなく、
電気的信頼性は向上する。
転移温度を有する第１の絶縁層と第２のガラス転移温度
を有する第２の絶縁層とを有している。このため、この
第１と第２の絶縁層を個別に平坦化処理を施すことが可
能である。個別に平坦化処理を施すことができるため、
第２の絶縁層の表面段差は相乗的に緩和できる。すなわ
ち、第１の絶縁層を平坦化した後に第２の絶縁層を形成
するため、第２の絶縁層の表面に生じる段差は比較的小
さくなる。さらに、この第２の絶縁層を平坦化するた
め、第２の絶縁層の表面段差はさらに小さくできる。こ
のように、第２の絶縁層の表面が比較的平坦性に富むた
め、この絶縁層の上層においてレジストを所望の形状に
パターニングすることは比較的容易である。また、第２
の絶縁層の表面が比較的平坦性に富むためプラグの形成
時において表面段差部に残渣が生じがたくなる。このた
め、残渣が他の導電層同士をショートすることはなく、
電気的信頼性は向上する。
【００３０】さらに、第１の絶縁層は第１のガラス転移
温度を有し、かつ第２の絶縁層は第１のガラス転移温度
より低い第２のガラス転移温度を有している。このた
め、第１の絶縁層の上層にある第２の絶縁層に平坦化処
理を施しても、第１の絶縁層が流動することはない。よ
って、第１の絶縁層の表面上に形成された第２の導電層
が第１の絶縁層の流動とともに移動することはない。す
なわち、第２の導電層の位置ずれは生じない。したがっ
て、位置がずれることによって、第２の導電層が他の導
電層と電気的に接続されることはなく、電気的信頼性が
向上する。また、各導電層が第１および第２の絶縁層に
直接接しないように第１〜第４の酸化膜または窒化膜が
形成されている。このため、各導電層へ第１および第２
の絶縁層中の不純物が拡散することが防止されるととも
に、導電層の腐食が防止される。
温度を有し、かつ第２の絶縁層は第１のガラス転移温度
より低い第２のガラス転移温度を有している。このた
め、第１の絶縁層の上層にある第２の絶縁層に平坦化処
理を施しても、第１の絶縁層が流動することはない。よ
って、第１の絶縁層の表面上に形成された第２の導電層
が第１の絶縁層の流動とともに移動することはない。す
なわち、第２の導電層の位置ずれは生じない。したがっ
て、位置がずれることによって、第２の導電層が他の導
電層と電気的に接続されることはなく、電気的信頼性が
向上する。また、各導電層が第１および第２の絶縁層に
直接接しないように第１〜第４の酸化膜または窒化膜が
形成されている。このため、各導電層へ第１および第２
の絶縁層中の不純物が拡散することが防止されるととも
に、導電層の腐食が防止される。
【００３１】請求項２に記載の半導体装置は、互いに異
なる材料よりなる第１および第２の絶縁層を有してい
る。このため、この第１および第２の絶縁層に個別に平
坦化処理を施すことが可能である。個別に平坦化処理を
施すことができるため、第２の絶縁層の表面段差は相乗
的に緩和できる。すなわち、第１の絶縁層を平坦化した
後に第２の絶縁層を形成するため、第２の絶縁層の表面
に生じる段差は比較的小さくなる。さらに、この第２の
絶縁層を平坦化するため、第２の絶縁層の表面段差はさ
らに小さくできる。このように、第２の絶縁層の表面が
比較的平坦性に富むため、この絶縁層の上層においてレ
ジストを所望の形状にパターニングすることは比較的容
易である。また、第２の絶縁層の表面が比較的平坦性に
富むためプラグの形成時において表面段差部に残渣が生
じ難くなる。このため、残渣が他の導電層同士をショー
トすることはなく、電気的信頼性が向上する。さらに、
第１および第２の絶縁層は互いに異なる材料よりなって
いるため、第１の絶縁層の上層にある第２の絶縁層に平
坦化処理を施しても、第１の絶縁層が流動することは防
止できる。よって、第１の絶縁層の表面上に形成された
第２の導電層が第１の絶縁層の流動とともに移動するこ
とはない。すなわち、第２の導電層の位置ずれは生じな
い。したがって、位置がずれることによって、第２の導
電層が他の導電層と電気的に接続されることはなく、電
気的信頼性が向上する。また、各導電層が第１および第
２の絶縁層に直接接しないように第１〜第４の酸化膜ま
たは窒化膜が形成されている。このため、各導電層へ第
１および第２の絶縁層中の不純物が拡散することが防止
されるとともに、導電層の腐食が防止される。
なる材料よりなる第１および第２の絶縁層を有してい
る。このため、この第１および第２の絶縁層に個別に平
坦化処理を施すことが可能である。個別に平坦化処理を
施すことができるため、第２の絶縁層の表面段差は相乗
的に緩和できる。すなわち、第１の絶縁層を平坦化した
後に第２の絶縁層を形成するため、第２の絶縁層の表面
に生じる段差は比較的小さくなる。さらに、この第２の
絶縁層を平坦化するため、第２の絶縁層の表面段差はさ
らに小さくできる。このように、第２の絶縁層の表面が
比較的平坦性に富むため、この絶縁層の上層においてレ
ジストを所望の形状にパターニングすることは比較的容
易である。また、第２の絶縁層の表面が比較的平坦性に
富むためプラグの形成時において表面段差部に残渣が生
じ難くなる。このため、残渣が他の導電層同士をショー
トすることはなく、電気的信頼性が向上する。さらに、
第１および第２の絶縁層は互いに異なる材料よりなって
いるため、第１の絶縁層の上層にある第２の絶縁層に平
坦化処理を施しても、第１の絶縁層が流動することは防
止できる。よって、第１の絶縁層の表面上に形成された
第２の導電層が第１の絶縁層の流動とともに移動するこ
とはない。すなわち、第２の導電層の位置ずれは生じな
い。したがって、位置がずれることによって、第２の導
電層が他の導電層と電気的に接続されることはなく、電
気的信頼性が向上する。また、各導電層が第１および第
２の絶縁層に直接接しないように第１〜第４の酸化膜ま
たは窒化膜が形成されている。このため、各導電層へ第
１および第２の絶縁層中の不純物が拡散することが防止
されるとともに、導電層の腐食が防止される。
【００３２】
【００３３】
【００３４】
【実施例】図１は本発明の一実施例による半導体装置の
概略構成を示す断面図である。図１を参照して、シリコ
ンからなる半導体基板１０の表面には、膜厚３００〜８
００ｎｍ程度の分離酸化膜１１が形成されている。この
分離酸化膜１１によって分離された半導体基板１０の各
領域には、ＭＯＳＦＥＴなどの素子が形成されている。
このＭＯＳＦＥＴは、ソース・ドレインをなす不純物拡
散層１４ａ，１４ｂ，ゲート酸化膜１２およびゲートを
なす多結晶シリコン膜１から構成されている。ソース・
ドレインをなす不純物拡散層１４ａ，１４ｂは、半導体
基板１０の表面に形成されている。この不純物拡散層１
４ａ，１４ｂのソース・ドレインをまたぐようにゲート
酸化膜１２が半導体基板１０の表面上に形成されてい
る。このゲート酸化膜１２の表面上にゲートをなす多結
晶シリコン膜１が形成されている。この多結晶シリコン
膜１から第１の導電層が形成されている。この多結晶シ
リコン膜１の表面上には、シリコン酸化膜１３が形成さ
れている。ゲート酸化膜１２，多結晶シリコン膜１およ
びシリコン酸化膜１３の側壁には、サイドウォール１５
ａが形成されている。このＭＯＳＦＥＴが形成された半
導体基板１０の表面上には、各素子を被覆するように薄
いシリコン酸化膜または窒化膜２が形成されている。こ
の薄いシリコン酸化膜または窒化膜２の表面上には、平
坦化された第１の不純物濃度を有する酸化膜３が形成さ
れている。これが第１の絶縁膜となる。この酸化膜３は
第１の不純物濃度を有するため、第１のガラス転移温度
を有している。ガラス転移温度とは、絶縁層が流動しは
じめる温度である。薄いシリコン酸化膜または窒化膜２
と酸化膜３には、接続孔１８が形成されている。この接
続孔１８は、不純物拡散層１４ｂまたは多結晶シリコン
膜１の一部表面を露出している。なお、多結晶シリコン
膜１の一部表面を露出させる接続孔を形成するために、
シリコン酸化膜１３もエッチングされている。この接続
孔１８には、多結晶シリコン膜からなるプラグ７が埋め
込まれている。このプラグ７は、不純物拡散層１４ｂま
たは多結晶シリコン膜１と電気的に接続されている。不
純物を含む酸化膜３の表面上には、プラグ７と接するよ
うに多結晶シリコン膜４ａが形成されている。この多結
晶シリコン膜４ａの表面上には、高融点金属シリサイド
４ｂが形成されている。これら多結晶シリコン膜４ａと
高融点金属シリサイド４ｂから第２の導電層が形成され
ている。この第２の導電層は、プラグ７を介して不純物
拡散層１４ｂまたは多結晶シリコン膜１と電気的に接続
されている。この多結晶シリコン膜４ａと高融点金属シ
リサイド４ｂからなる第２の導電層を被覆するように、
酸化膜３の表面上には、第２の不純物濃度を有する酸化
膜５が形成されている。この酸化膜５が有する第２の不
純物濃度は、酸化膜３が有する第１の不純物濃度よりも
高い。この酸化膜５が第２の絶縁層となる。この酸化膜
５は第２の不純物濃度を有するため、第２のガラス転移
温度を有している。酸化膜５の表面全面には、第２の薄
いシリコン酸化膜または窒化膜９が形成されている。第
１の薄いシリコン酸化膜または窒化膜２，酸化膜３，酸
化膜５および第２の薄いシリコン酸化膜または窒化膜９
には、接続孔１９が形成されている。この接続孔１９か
らは、プラグ７が電気的に接続されていない不純物拡散
層１４ｂの一部表面を露出している。この接続孔１９に
は、タングステンからなるプラグ８が埋め込まれてい
る。このプラグ８は、不純物拡散層１４ｂと電気的に接
続されている。第２の薄いシリコン酸化膜または窒化膜
９の表面上にはプラグ８に接するようにアルミニウム銅
合金からなる第３の導電層である配線層６が形成されて
いる。この配線層６が第３の導電層を構成している。
概略構成を示す断面図である。図１を参照して、シリコ
ンからなる半導体基板１０の表面には、膜厚３００〜８
００ｎｍ程度の分離酸化膜１１が形成されている。この
分離酸化膜１１によって分離された半導体基板１０の各
領域には、ＭＯＳＦＥＴなどの素子が形成されている。
このＭＯＳＦＥＴは、ソース・ドレインをなす不純物拡
散層１４ａ，１４ｂ，ゲート酸化膜１２およびゲートを
なす多結晶シリコン膜１から構成されている。ソース・
ドレインをなす不純物拡散層１４ａ，１４ｂは、半導体
基板１０の表面に形成されている。この不純物拡散層１
４ａ，１４ｂのソース・ドレインをまたぐようにゲート
酸化膜１２が半導体基板１０の表面上に形成されてい
る。このゲート酸化膜１２の表面上にゲートをなす多結
晶シリコン膜１が形成されている。この多結晶シリコン
膜１から第１の導電層が形成されている。この多結晶シ
リコン膜１の表面上には、シリコン酸化膜１３が形成さ
れている。ゲート酸化膜１２，多結晶シリコン膜１およ
びシリコン酸化膜１３の側壁には、サイドウォール１５
ａが形成されている。このＭＯＳＦＥＴが形成された半
導体基板１０の表面上には、各素子を被覆するように薄
いシリコン酸化膜または窒化膜２が形成されている。こ
の薄いシリコン酸化膜または窒化膜２の表面上には、平
坦化された第１の不純物濃度を有する酸化膜３が形成さ
れている。これが第１の絶縁膜となる。この酸化膜３は
第１の不純物濃度を有するため、第１のガラス転移温度
を有している。ガラス転移温度とは、絶縁層が流動しは
じめる温度である。薄いシリコン酸化膜または窒化膜２
と酸化膜３には、接続孔１８が形成されている。この接
続孔１８は、不純物拡散層１４ｂまたは多結晶シリコン
膜１の一部表面を露出している。なお、多結晶シリコン
膜１の一部表面を露出させる接続孔を形成するために、
シリコン酸化膜１３もエッチングされている。この接続
孔１８には、多結晶シリコン膜からなるプラグ７が埋め
込まれている。このプラグ７は、不純物拡散層１４ｂま
たは多結晶シリコン膜１と電気的に接続されている。不
純物を含む酸化膜３の表面上には、プラグ７と接するよ
うに多結晶シリコン膜４ａが形成されている。この多結
晶シリコン膜４ａの表面上には、高融点金属シリサイド
４ｂが形成されている。これら多結晶シリコン膜４ａと
高融点金属シリサイド４ｂから第２の導電層が形成され
ている。この第２の導電層は、プラグ７を介して不純物
拡散層１４ｂまたは多結晶シリコン膜１と電気的に接続
されている。この多結晶シリコン膜４ａと高融点金属シ
リサイド４ｂからなる第２の導電層を被覆するように、
酸化膜３の表面上には、第２の不純物濃度を有する酸化
膜５が形成されている。この酸化膜５が有する第２の不
純物濃度は、酸化膜３が有する第１の不純物濃度よりも
高い。この酸化膜５が第２の絶縁層となる。この酸化膜
５は第２の不純物濃度を有するため、第２のガラス転移
温度を有している。酸化膜５の表面全面には、第２の薄
いシリコン酸化膜または窒化膜９が形成されている。第
１の薄いシリコン酸化膜または窒化膜２，酸化膜３，酸
化膜５および第２の薄いシリコン酸化膜または窒化膜９
には、接続孔１９が形成されている。この接続孔１９か
らは、プラグ７が電気的に接続されていない不純物拡散
層１４ｂの一部表面を露出している。この接続孔１９に
は、タングステンからなるプラグ８が埋め込まれてい
る。このプラグ８は、不純物拡散層１４ｂと電気的に接
続されている。第２の薄いシリコン酸化膜または窒化膜
９の表面上にはプラグ８に接するようにアルミニウム銅
合金からなる第３の導電層である配線層６が形成されて
いる。この配線層６が第３の導電層を構成している。
【００３５】上記のように本発明の一実施例による半導
体装置は構成されている。次に、本発明の一実施例によ
る半導体装置の製造方法について説明する。
体装置は構成されている。次に、本発明の一実施例によ
る半導体装置の製造方法について説明する。
【００３６】図２〜図６は、本発明の一実施例による半
導体装置の製造方法を概略的に示す断面図である。
導体装置の製造方法を概略的に示す断面図である。
【００３７】図２を参照して、不純物拡散層１４ａ，１
４ｂ，ゲート酸化膜１２および多結晶シリコン膜１から
構成されるＭＯＳトランジスタを形成するまでの工程は
従来例と同様であるためその説明を省略する。
４ｂ，ゲート酸化膜１２および多結晶シリコン膜１から
構成されるＭＯＳトランジスタを形成するまでの工程は
従来例と同様であるためその説明を省略する。
【００３８】図３を参照して、ＭＯＳトランジスタなど
の素子を被覆するように、気相成長法によって第１の薄
いシリコン酸化膜または窒化膜２が堆積される。この第
１の薄いシリコン酸化膜または窒化膜２の表面全面に
は、第１の不純物濃度を有する酸化膜３が堆積される。
この酸化膜３は熱処理により表面が平坦化される。この
後、酸化膜３の全面がエッチングされる。このエッチン
グにより、酸化膜３は薄膜化される。
の素子を被覆するように、気相成長法によって第１の薄
いシリコン酸化膜または窒化膜２が堆積される。この第
１の薄いシリコン酸化膜または窒化膜２の表面全面に
は、第１の不純物濃度を有する酸化膜３が堆積される。
この酸化膜３は熱処理により表面が平坦化される。この
後、酸化膜３の全面がエッチングされる。このエッチン
グにより、酸化膜３は薄膜化される。
【００３９】図４を参照して、表面の平坦度が良好な酸
化膜３にフォトリソグラフィ法、ＲＩＥ法によって接続
孔１８が形成される。酸化膜３の表面全面には、気相成
長法により多結晶シリコン膜が堆積される。この多結晶
シリコン膜がＲＩＥ法によってエッチングされる。この
エッチングにより、接続孔１８を埋め込むように多結晶
シリコンプラグ７が形成される。この多結晶シリコンプ
ラグ７は、多結晶シリコン膜１と電気的に接続されてい
る。また、酸化膜３の表面全面には、多結晶シリコン膜
４ａと高融点金属薄膜４ｂが堆積される。この多結晶シ
リコン膜４ａと高融点金属薄膜４ｂは、フォトリソグラ
フィ法、ＲＩＥ法によってパターニングされる。このパ
ターニングにより、多結晶シリコン膜４ａと高融点金属
シリサイド４ｂの複合膜層からなる第２の導電層が多結
晶シリコンプラグ７に接するように形成される。この第
２の導電層は、多結晶シリコンプラグ７を介して不純物
拡散層１４ｂまたは多結晶シリコン膜１と電気的に接続
される。
化膜３にフォトリソグラフィ法、ＲＩＥ法によって接続
孔１８が形成される。酸化膜３の表面全面には、気相成
長法により多結晶シリコン膜が堆積される。この多結晶
シリコン膜がＲＩＥ法によってエッチングされる。この
エッチングにより、接続孔１８を埋め込むように多結晶
シリコンプラグ７が形成される。この多結晶シリコンプ
ラグ７は、多結晶シリコン膜１と電気的に接続されてい
る。また、酸化膜３の表面全面には、多結晶シリコン膜
４ａと高融点金属薄膜４ｂが堆積される。この多結晶シ
リコン膜４ａと高融点金属薄膜４ｂは、フォトリソグラ
フィ法、ＲＩＥ法によってパターニングされる。このパ
ターニングにより、多結晶シリコン膜４ａと高融点金属
シリサイド４ｂの複合膜層からなる第２の導電層が多結
晶シリコンプラグ７に接するように形成される。この第
２の導電層は、多結晶シリコンプラグ７を介して不純物
拡散層１４ｂまたは多結晶シリコン膜１と電気的に接続
される。
【００４０】図５を参照して、第２の導電層を被覆する
ように第１の不純物濃度を有する酸化膜３の表面上に第
１の不純物濃度よりも高い第２の不純物濃度を有する酸
化膜５が堆積される。この酸化膜５は、酸化膜３の平坦
化のための熱処理温度よりも低い熱処理温度で平坦化が
施される。この平坦化処理が施された後、酸化膜５は全
面がエッチングされる。このエッチングにより酸化膜５
は薄膜化される。この平坦化された酸化膜５の表面全面
に、第２の薄いシリコン酸化膜または窒化膜９が堆積さ
れる。なお、第２の不純物濃度を有する酸化膜５の平坦
化のための熱処理温度は、第１の不純物濃度を有する酸
化膜３が軟化しない程度に低温化する必要がある。すな
わち、酸化膜５のガラス転移温度を酸化膜３のガラス転
移温度より低くする必要がある。
ように第１の不純物濃度を有する酸化膜３の表面上に第
１の不純物濃度よりも高い第２の不純物濃度を有する酸
化膜５が堆積される。この酸化膜５は、酸化膜３の平坦
化のための熱処理温度よりも低い熱処理温度で平坦化が
施される。この平坦化処理が施された後、酸化膜５は全
面がエッチングされる。このエッチングにより酸化膜５
は薄膜化される。この平坦化された酸化膜５の表面全面
に、第２の薄いシリコン酸化膜または窒化膜９が堆積さ
れる。なお、第２の不純物濃度を有する酸化膜５の平坦
化のための熱処理温度は、第１の不純物濃度を有する酸
化膜３が軟化しない程度に低温化する必要がある。すな
わち、酸化膜５のガラス転移温度を酸化膜３のガラス転
移温度より低くする必要がある。
【００４１】図６を参照して、第１の薄いシリコン酸化
膜または窒化膜２，酸化膜３，酸化膜５および第２の薄
いシリコン酸化膜または窒化膜９には、フォトリソグラ
フィ法、ＲＩＥ法によって接続孔１９が形成される。こ
の接続孔１９からは、多結晶シリコンプラグ７が電気的
に接続されていない不純物拡散層１４ｂの一部表面が露
出される。この接続孔１９内に不純物が注入される。注
入した不純物を活性化するために熱処理が施される。こ
の熱処理温度は、酸化膜５の軟化温度よりも低温で行な
われる。この後、第２の薄いシリコン酸化膜または窒化
膜９の表面上には、フッ化タングステン（ＷＦ6 ）など
を原料とするタングステン薄膜が気相成長法により堆積
される。このタングステン薄膜は、ＲＩＥ法によってエ
ッチングされる。このエッチングにより、タングステン
プラグ８が接続孔１９を埋め込むように形成される。ま
た、第２の薄いシリコン酸化膜または窒化膜９の表面上
には、アルミニウム銅合金膜がスパッタリング法によっ
て堆積される。このアルミニウム銅合金膜は、フォトリ
ソグラフィ法、ＲＩＥ法によってパターニングされる。
このパターニングによって、第２の薄いシリコン酸化膜
または窒化膜９の表面上にタングステンプラグ８と接す
るようにアルミニウム銅合金からなる第３の導電層６が
形成される。この第３の導電層６は、タングステンプラ
グ８を介して不純物拡散層１４ｂと電気的に接続されて
いる。
膜または窒化膜２，酸化膜３，酸化膜５および第２の薄
いシリコン酸化膜または窒化膜９には、フォトリソグラ
フィ法、ＲＩＥ法によって接続孔１９が形成される。こ
の接続孔１９からは、多結晶シリコンプラグ７が電気的
に接続されていない不純物拡散層１４ｂの一部表面が露
出される。この接続孔１９内に不純物が注入される。注
入した不純物を活性化するために熱処理が施される。こ
の熱処理温度は、酸化膜５の軟化温度よりも低温で行な
われる。この後、第２の薄いシリコン酸化膜または窒化
膜９の表面上には、フッ化タングステン（ＷＦ6 ）など
を原料とするタングステン薄膜が気相成長法により堆積
される。このタングステン薄膜は、ＲＩＥ法によってエ
ッチングされる。このエッチングにより、タングステン
プラグ８が接続孔１９を埋め込むように形成される。ま
た、第２の薄いシリコン酸化膜または窒化膜９の表面上
には、アルミニウム銅合金膜がスパッタリング法によっ
て堆積される。このアルミニウム銅合金膜は、フォトリ
ソグラフィ法、ＲＩＥ法によってパターニングされる。
このパターニングによって、第２の薄いシリコン酸化膜
または窒化膜９の表面上にタングステンプラグ８と接す
るようにアルミニウム銅合金からなる第３の導電層６が
形成される。この第３の導電層６は、タングステンプラ
グ８を介して不純物拡散層１４ｂと電気的に接続されて
いる。
【００４２】上記のように本発明の一実施例による半導
体装置は製造される。次に、図１に示す第１、第２の薄
いシリコン酸化膜または窒化膜２，９の役割について説
明する。
体装置は製造される。次に、図１に示す第１、第２の薄
いシリコン酸化膜または窒化膜２，９の役割について説
明する。
【００４３】図１を参照して、まず第１の薄いシリコン
酸化膜または窒化膜２は、酸化膜３の不純物が平坦化処
理時の熱処理によって下層の多結晶シリコン膜１および
不純物拡散層１４ａ，１４ｂに拡散するのを阻止してい
る。また、酸化膜３の平坦化のための熱処理は拡散炉を
用いて水蒸気雰囲気などの酸化性雰囲気で行なわれる場
合がある。この場合に、第１の薄いシリコン酸化膜また
は窒化膜２は多結晶シリコン膜１および不純物拡散層１
４ａ，１４ｂが酸化することを防止する。
酸化膜または窒化膜２は、酸化膜３の不純物が平坦化処
理時の熱処理によって下層の多結晶シリコン膜１および
不純物拡散層１４ａ，１４ｂに拡散するのを阻止してい
る。また、酸化膜３の平坦化のための熱処理は拡散炉を
用いて水蒸気雰囲気などの酸化性雰囲気で行なわれる場
合がある。この場合に、第１の薄いシリコン酸化膜また
は窒化膜２は多結晶シリコン膜１および不純物拡散層１
４ａ，１４ｂが酸化することを防止する。
【００４４】次に、第２の薄いシリコン酸化膜または窒
化膜９は、酸化膜５の不純物がその上に位置する第３の
導電層６へ拡散することを防止している。また一般に、
湿気のある雰囲気では、酸化膜５に含まれる不純物であ
るボロン酸化物などが表面層で析出し、酸を形成する。
第２の薄いシリコン酸化膜または窒化膜９は、この酸に
よる配線の腐食を防止し、配線の信頼性の低下を阻止し
ている。さらに、第２の薄いシリコン酸化膜または窒化
膜９は、第３の導電層６のパターニングをする際のレジ
ストの密着性を向上させる効果を有している。
化膜９は、酸化膜５の不純物がその上に位置する第３の
導電層６へ拡散することを防止している。また一般に、
湿気のある雰囲気では、酸化膜５に含まれる不純物であ
るボロン酸化物などが表面層で析出し、酸を形成する。
第２の薄いシリコン酸化膜または窒化膜９は、この酸に
よる配線の腐食を防止し、配線の信頼性の低下を阻止し
ている。さらに、第２の薄いシリコン酸化膜または窒化
膜９は、第３の導電層６のパターニングをする際のレジ
ストの密着性を向上させる効果を有している。
【００４５】なお、シリコン酸化膜、シリコン窒化膜、
導電層やプラグの形成方法は、上記実施例で説明した方
法以外のものでも構わない。またプラグの材質として本
実施例では多結晶シリコンやタングステンの例を挙げて
説明したが、アルミニウムなどでもよい。酸化膜３また
は酸化膜５の層間絶縁層に含む不純物は、リン、ボロ
ン、砒素などのうちの少なくとも１つの不純物であれば
よい。また、この不純物は、層間絶縁層のガラス転移温
度を下げるものであれば好ましい。また、酸化膜３と酸
化膜５の堆積膜厚は、厚いほど次工程での平坦度が良好
になるため、ここでは段差相当分とする。また、酸化膜
３と酸化膜５のエッチングによる薄膜化は、ＨＦによる
方法、ＲＩＥ法、または化学的機械的研磨法（Journal
of Electrochemical Society. 138 巻 P.1778 ）による
シリコン酸化膜の研磨などでもよい。さらに、上記実施
例においては、第１、第２、第３の３層の導電層を有す
るものを示したが、３層以上の導電層を持つ半導体装置
についても本発明は適用可能である。
導電層やプラグの形成方法は、上記実施例で説明した方
法以外のものでも構わない。またプラグの材質として本
実施例では多結晶シリコンやタングステンの例を挙げて
説明したが、アルミニウムなどでもよい。酸化膜３また
は酸化膜５の層間絶縁層に含む不純物は、リン、ボロ
ン、砒素などのうちの少なくとも１つの不純物であれば
よい。また、この不純物は、層間絶縁層のガラス転移温
度を下げるものであれば好ましい。また、酸化膜３と酸
化膜５の堆積膜厚は、厚いほど次工程での平坦度が良好
になるため、ここでは段差相当分とする。また、酸化膜
３と酸化膜５のエッチングによる薄膜化は、ＨＦによる
方法、ＲＩＥ法、または化学的機械的研磨法（Journal
of Electrochemical Society. 138 巻 P.1778 ）による
シリコン酸化膜の研磨などでもよい。さらに、上記実施
例においては、第１、第２、第３の３層の導電層を有す
るものを示したが、３層以上の導電層を持つ半導体装置
についても本発明は適用可能である。
【００４６】次に、図１に示す酸化膜３の第１の不純物
濃度と酸化膜５の第２の不純物濃度が同じであることに
よる弊害について説明する。
濃度と酸化膜５の第２の不純物濃度が同じであることに
よる弊害について説明する。
【００４７】図７は、第１と第２の不純物濃度が同じこ
とによる弊害が生じた様子を概略的に示す拡大断面図で
ある。図７を参照して、第２の不純物濃度を有する酸化
膜５は、表面段差の平坦化のために熱処理が施される。
この熱処理によって、第２の不純物濃度を有する酸化膜
５は軟化し、流動的な状態となる。しかしながら、酸化
膜３の不純物濃度が酸化膜５の不純物濃度と同じであっ
た場合、酸化膜５の平坦化のための熱処理によって酸化
膜３も流動的な状態となる。この流動によって酸化膜３
が変形する。酸化膜３の表面上に形成される第２の導電
層４ａ，４ｂが酸化膜３の変形とともに移動し、位置ず
れが生じる。この第２の導電層４ａ，４ｂの位置ずれに
よって、隣接する導電領域８などと接するおそれがあ
る。このように、第２の導電層４ａ，４ｂが隣接する導
電領域８などに接した場合、半導体装置に電気的不良が
生じるという弊害がある。
とによる弊害が生じた様子を概略的に示す拡大断面図で
ある。図７を参照して、第２の不純物濃度を有する酸化
膜５は、表面段差の平坦化のために熱処理が施される。
この熱処理によって、第２の不純物濃度を有する酸化膜
５は軟化し、流動的な状態となる。しかしながら、酸化
膜３の不純物濃度が酸化膜５の不純物濃度と同じであっ
た場合、酸化膜５の平坦化のための熱処理によって酸化
膜３も流動的な状態となる。この流動によって酸化膜３
が変形する。酸化膜３の表面上に形成される第２の導電
層４ａ，４ｂが酸化膜３の変形とともに移動し、位置ず
れが生じる。この第２の導電層４ａ，４ｂの位置ずれに
よって、隣接する導電領域８などと接するおそれがあ
る。このように、第２の導電層４ａ，４ｂが隣接する導
電領域８などに接した場合、半導体装置に電気的不良が
生じるという弊害がある。
【００４８】次に、本発明の他の実施例による半導体装
置の構成について説明する。図８は、本発明の他の実施
例による半導体装置の概略構成を示す断面図である。図
８を参照して、第１の不純物濃度を有する酸化膜３の表
面全面には、第３の薄いシリコン酸化膜または窒化膜２
０が形成されている。この第３の薄いシリコン酸化膜ま
たは窒化膜２０の表面上に第２の導電層４ａ，４ｂが不
純物拡散層１４ｂまたは多結晶シリコン膜１に電気的に
接続されるように形成されている。その他の構成につい
ては図１に示す本発明の一実施例による半導体装置と同
様の構成であるのでその説明は省略する。ここで、第３
の薄いシリコン酸化膜または窒化膜２０は、酸化膜３を
固定する役割をなす。また、第３の薄いシリコン酸化膜
または窒化膜２０は酸化膜５の平坦化のための熱処理に
よって生ずる第２の導電層４ａ，４ｂの位置ずれを抑制
する役割をなす。第３の薄いシリコン酸化膜または窒化
膜２０はさらに、第１の不純物濃度を有する酸化膜３の
不純物が第２の導電層４ａ，４ｂに拡散することを防止
し、また不純物の吸湿による第２の導電層４ａ，４ｂの
腐食を防止し、第２の導電層４ａ，４ｂのパターン形成
時のレジストの密着性の向上の役割もなす。
置の構成について説明する。図８は、本発明の他の実施
例による半導体装置の概略構成を示す断面図である。図
８を参照して、第１の不純物濃度を有する酸化膜３の表
面全面には、第３の薄いシリコン酸化膜または窒化膜２
０が形成されている。この第３の薄いシリコン酸化膜ま
たは窒化膜２０の表面上に第２の導電層４ａ，４ｂが不
純物拡散層１４ｂまたは多結晶シリコン膜１に電気的に
接続されるように形成されている。その他の構成につい
ては図１に示す本発明の一実施例による半導体装置と同
様の構成であるのでその説明は省略する。ここで、第３
の薄いシリコン酸化膜または窒化膜２０は、酸化膜３を
固定する役割をなす。また、第３の薄いシリコン酸化膜
または窒化膜２０は酸化膜５の平坦化のための熱処理に
よって生ずる第２の導電層４ａ，４ｂの位置ずれを抑制
する役割をなす。第３の薄いシリコン酸化膜または窒化
膜２０はさらに、第１の不純物濃度を有する酸化膜３の
不純物が第２の導電層４ａ，４ｂに拡散することを防止
し、また不純物の吸湿による第２の導電層４ａ，４ｂの
腐食を防止し、第２の導電層４ａ，４ｂのパターン形成
時のレジストの密着性の向上の役割もなす。
【００４９】次に、本発明のさらに他の実施例による半
導体装置の構成について説明する。図９は、本発明のさ
らに他の実施例による半導体装置の概略構成を示す断面
図である。図９を参照して、第１の不純物濃度を有する
酸化膜３の表面全面には、第３の薄いシリコン酸化膜ま
たは窒化膜２０が形成されている。この第３の薄いシリ
コン酸化膜または窒化膜２０の表面上には、第２の導電
層４ａ，４ｂがプラグ７を介して不純物拡散層１４ｂま
たは多結晶シリコン膜１と電気的に接続されている。こ
の第２の導電層４ａ，４ｂを被覆するように、第３の薄
いシリコン酸化膜または窒化膜２０の表面上には、第４
の薄いシリコン酸化膜または窒化膜２１が形成されてい
る。この第４の薄いシリコン酸化膜または窒化膜２１の
表面上には、第２の不純物濃度を有する酸化膜５が形成
されている。この他の構成については、図１に示す本発
明の一実施例の半導体装置と同様の構成であるのでその
説明は省略する。ここで、第４の薄いシリコン酸化膜ま
たは窒化膜２１は、第２の導電層４ａ，４ｂを固定する
役割をなす。また、第４の薄いシリコン酸化膜または窒
化膜２１は、酸化膜５の平坦化のための熱処理による第
２の導電層４ａ，４ｂの位置ずれを抑制する役割をな
す。さらに、第４の薄いシリコン酸化膜または窒化膜２
１は、酸化膜５の不純物が下層の第２の導電層４ａ，４
ｂに拡散することを防止し、さらには、酸化膜５の平坦
化のための熱処理を拡散炉を用い水蒸気雰囲気などの酸
化性雰囲気の下で行なう際に生じる第２の導電層４ａ，
４ｂの酸化を阻止する役割をなす。
導体装置の構成について説明する。図９は、本発明のさ
らに他の実施例による半導体装置の概略構成を示す断面
図である。図９を参照して、第１の不純物濃度を有する
酸化膜３の表面全面には、第３の薄いシリコン酸化膜ま
たは窒化膜２０が形成されている。この第３の薄いシリ
コン酸化膜または窒化膜２０の表面上には、第２の導電
層４ａ，４ｂがプラグ７を介して不純物拡散層１４ｂま
たは多結晶シリコン膜１と電気的に接続されている。こ
の第２の導電層４ａ，４ｂを被覆するように、第３の薄
いシリコン酸化膜または窒化膜２０の表面上には、第４
の薄いシリコン酸化膜または窒化膜２１が形成されてい
る。この第４の薄いシリコン酸化膜または窒化膜２１の
表面上には、第２の不純物濃度を有する酸化膜５が形成
されている。この他の構成については、図１に示す本発
明の一実施例の半導体装置と同様の構成であるのでその
説明は省略する。ここで、第４の薄いシリコン酸化膜ま
たは窒化膜２１は、第２の導電層４ａ，４ｂを固定する
役割をなす。また、第４の薄いシリコン酸化膜または窒
化膜２１は、酸化膜５の平坦化のための熱処理による第
２の導電層４ａ，４ｂの位置ずれを抑制する役割をな
す。さらに、第４の薄いシリコン酸化膜または窒化膜２
１は、酸化膜５の不純物が下層の第２の導電層４ａ，４
ｂに拡散することを防止し、さらには、酸化膜５の平坦
化のための熱処理を拡散炉を用い水蒸気雰囲気などの酸
化性雰囲気の下で行なう際に生じる第２の導電層４ａ，
４ｂの酸化を阻止する役割をなす。
【００５０】本発明においては、第１と第２の絶縁層の
平坦化処理を個別に行なうため、第１と第２の絶縁層の
不純物濃度を変えている。すなわち、第１と第２の絶縁
層の不純物濃度を変えることにより、第２の絶縁層が第
１の絶縁層に比較して低いガラス転移温度（軟化点）と
なるように設定されている。この不純物濃度により、ガ
ラス転移温度が変わることについては K. Nassau et a
l., J. Electrochem. Soc.: SOLID STATE SCIENCE AND
TECHNOLOGY, February 1985 P.409などに、図１０
（ａ），（ｂ）に示す関係が提示されている。図１０
（ａ），（ｂ）の横軸は不純物濃度、縦軸はＴｇ：ガラ
ス転移温度である。本発明では、図１０に示す不純物濃
度を採用することができる。また、本発明では図１０に
示す不純物濃度に限られず、不純物濃度を変えることに
よりガラス転移温度を変えることができ、かつ良好に平
坦化処理を施せるものであれば採用することができる。
平坦化処理を個別に行なうため、第１と第２の絶縁層の
不純物濃度を変えている。すなわち、第１と第２の絶縁
層の不純物濃度を変えることにより、第２の絶縁層が第
１の絶縁層に比較して低いガラス転移温度（軟化点）と
なるように設定されている。この不純物濃度により、ガ
ラス転移温度が変わることについては K. Nassau et a
l., J. Electrochem. Soc.: SOLID STATE SCIENCE AND
TECHNOLOGY, February 1985 P.409などに、図１０
（ａ），（ｂ）に示す関係が提示されている。図１０
（ａ），（ｂ）の横軸は不純物濃度、縦軸はＴｇ：ガラ
ス転移温度である。本発明では、図１０に示す不純物濃
度を採用することができる。また、本発明では図１０に
示す不純物濃度に限られず、不純物濃度を変えることに
よりガラス転移温度を変えることができ、かつ良好に平
坦化処理を施せるものであれば採用することができる。
【００５１】なお、本発明においては、第１と第２の絶
縁層のガラス転移温度を変えるために、不純物濃度を変
えたが、以下の方法（１）によって第１と第２の絶縁層
のガラス転移温度を変えてもよい。また、以下の方法
（２），（３）によって平坦化度の程度を変えてもよ
い。
縁層のガラス転移温度を変えるために、不純物濃度を変
えたが、以下の方法（１）によって第１と第２の絶縁層
のガラス転移温度を変えてもよい。また、以下の方法
（２），（３）によって平坦化度の程度を変えてもよ
い。
【００５２】（１） 第１と第２の絶縁層の材料または
含める不純物の種類を変える （２） 第１と第２の絶縁層の厚みを変える （３） 第１と第２の絶縁層の平坦化のための熱処理の
雰囲気をかえる などの方法があげられる。
含める不純物の種類を変える （２） 第１と第２の絶縁層の厚みを変える （３） 第１と第２の絶縁層の平坦化のための熱処理の
雰囲気をかえる などの方法があげられる。
【００５３】（１）については、その半導体装置の構成
を図１１に示す。図１１を参照して、半導体基板６０の
表面上に第１の導電層５１が形成されている。この第１
の導電層５１を被覆するように第１の絶縁層５２が形成
されている。この第１の絶縁層５２の表面上に第２の導
電層５３が形成されている。この第２の導電層５３を被
覆するように、第１の絶縁層とは材料または含める不純
物の種類が異なる第２の絶縁層５４が形成されている。
この第２の絶縁層５４の表面上には、第３の導電層５５
が形成されている。この構成において、たとえば、第１
の絶縁層５２がシリコン酸化層，第２の絶縁層がＢＰＳ
Ｇ層であってもよい。
を図１１に示す。図１１を参照して、半導体基板６０の
表面上に第１の導電層５１が形成されている。この第１
の導電層５１を被覆するように第１の絶縁層５２が形成
されている。この第１の絶縁層５２の表面上に第２の導
電層５３が形成されている。この第２の導電層５３を被
覆するように、第１の絶縁層とは材料または含める不純
物の種類が異なる第２の絶縁層５４が形成されている。
この第２の絶縁層５４の表面上には、第３の導電層５５
が形成されている。この構成において、たとえば、第１
の絶縁層５２がシリコン酸化層，第２の絶縁層がＢＰＳ
Ｇ層であってもよい。
【００５４】同一温度でも材料などによって粘性が異な
ることは、 K. Nassau et al., J.Electrochem. Soc.:
SOLID STATE SCIENCE AND TECHNOLOGY, February 1985
P.409に図１２に示す関係が提示されている。図１２の
横軸は温度、縦軸は粘性である。本発明では、図１２に
示す材料または不純物（ＳｉＯ2 ，Ｐ2 Ｏ3 等）の種類
を採用することができる。また、本発明では図１２に示
す材料または不純物の種類に限られず、材料または不純
物の種類を変えることによりガラス転移温度を変化で
き、かつ良好に平坦化処理を施せるものであれば採用す
ることができる。
ることは、 K. Nassau et al., J.Electrochem. Soc.:
SOLID STATE SCIENCE AND TECHNOLOGY, February 1985
P.409に図１２に示す関係が提示されている。図１２の
横軸は温度、縦軸は粘性である。本発明では、図１２に
示す材料または不純物（ＳｉＯ2 ，Ｐ2 Ｏ3 等）の種類
を採用することができる。また、本発明では図１２に示
す材料または不純物の種類に限られず、材料または不純
物の種類を変えることによりガラス転移温度を変化で
き、かつ良好に平坦化処理を施せるものであれば採用す
ることができる。
【００５５】（２）については、絶縁層の厚みを変える
ことによって平坦化度の程度が異なることは、C. Y. F
u, IEDM 85, P.602に図１３に示す関係が提示されてい
る。図１３の横軸は厚み、縦軸は平坦化度の程度であ
る。また、用いられた試料はボロンガラスである。本発
明では、図１３に示す絶縁層の厚みを採用することがで
きる。また、本発明では、図１３に示す絶縁層の厚みに
限られず、第１と第２の絶縁層の厚みを変えることによ
り平坦化度の程度を変えることができ、かつ良好に平坦
化処理を施せる厚みであれば採用することができる。
ことによって平坦化度の程度が異なることは、C. Y. F
u, IEDM 85, P.602に図１３に示す関係が提示されてい
る。図１３の横軸は厚み、縦軸は平坦化度の程度であ
る。また、用いられた試料はボロンガラスである。本発
明では、図１３に示す絶縁層の厚みを採用することがで
きる。また、本発明では、図１３に示す絶縁層の厚みに
限られず、第１と第２の絶縁層の厚みを変えることによ
り平坦化度の程度を変えることができ、かつ良好に平坦
化処理を施せる厚みであれば採用することができる。
【００５６】（３）については、絶縁層を平坦化するた
めの熱処理の雰囲気を変えることによって平坦化度の程
度が異なることは、Jacques S. Mercier, Solid State
Technology /July 1987, P.85 に図１４（ａ），（ｂ）
に示す関係が提示されている。図１４（ａ）の横軸は平
坦化処理時間、図１４（ｂ）の横軸は平坦化温度、図４
（ａ），（ｂ）の縦軸は平坦化度の程度である。また、
用いられた試料はボロンとリンが添加されたＢＰＳＧ膜
である。本発明では、図１４（ａ），（ｂ）に示す雰囲
気（水蒸気雰囲気，窒素雰囲気）を平坦化のための熱処
理に採用することができる。また、本発明では図１４
（ａ），（ｂ）に示す雰囲気に限られず、雰囲気を変え
ることにより第１と第２の絶縁層の平坦化度の程度を変
えることができ、かつ良好に平坦化処理を施せるもので
あれば採用することができる。
めの熱処理の雰囲気を変えることによって平坦化度の程
度が異なることは、Jacques S. Mercier, Solid State
Technology /July 1987, P.85 に図１４（ａ），（ｂ）
に示す関係が提示されている。図１４（ａ）の横軸は平
坦化処理時間、図１４（ｂ）の横軸は平坦化温度、図４
（ａ），（ｂ）の縦軸は平坦化度の程度である。また、
用いられた試料はボロンとリンが添加されたＢＰＳＧ膜
である。本発明では、図１４（ａ），（ｂ）に示す雰囲
気（水蒸気雰囲気，窒素雰囲気）を平坦化のための熱処
理に採用することができる。また、本発明では図１４
（ａ），（ｂ）に示す雰囲気に限られず、雰囲気を変え
ることにより第１と第２の絶縁層の平坦化度の程度を変
えることができ、かつ良好に平坦化処理を施せるもので
あれば採用することができる。
【００５７】
【発明の効果】請求項１に記載の半導体装置は、第１の
ガラス転移温度を有する第１の絶縁層と第２のガラス転
移温度を有する第２の絶縁層とを有している。このた
め、この第１と第２の絶縁層を個別に平坦化処理を施す
ことが可能である。個別に平坦化処理を施すことができ
るため、第２の絶縁層の表面段差は相乗的に緩和でき
る。すなわち、第１の絶縁層を平坦化した後に第２の絶
縁層を形成するため、第２の絶縁層の表面に生じる段差
は比較的小さくなる。さらに、この第２の絶縁層を平坦
化するため、第２の絶縁層の表面段差はさらに小さくで
きる。このように、第２の絶縁層の表面が比較的平坦性
に富むため、この絶縁層の上層においてレジストを所望
の形状にパターニングすることは比較的容易である。ま
た、第２の絶縁層の表面が比較的平坦性に富むためプラ
グの形成時において表面段差部に残渣が生じがたくな
る。これにより、残渣が他の導電層同士をショートする
ことはなく、電気的信頼性は向上する。
ガラス転移温度を有する第１の絶縁層と第２のガラス転
移温度を有する第２の絶縁層とを有している。このた
め、この第１と第２の絶縁層を個別に平坦化処理を施す
ことが可能である。個別に平坦化処理を施すことができ
るため、第２の絶縁層の表面段差は相乗的に緩和でき
る。すなわち、第１の絶縁層を平坦化した後に第２の絶
縁層を形成するため、第２の絶縁層の表面に生じる段差
は比較的小さくなる。さらに、この第２の絶縁層を平坦
化するため、第２の絶縁層の表面段差はさらに小さくで
きる。このように、第２の絶縁層の表面が比較的平坦性
に富むため、この絶縁層の上層においてレジストを所望
の形状にパターニングすることは比較的容易である。ま
た、第２の絶縁層の表面が比較的平坦性に富むためプラ
グの形成時において表面段差部に残渣が生じがたくな
る。これにより、残渣が他の導電層同士をショートする
ことはなく、電気的信頼性は向上する。
【００５８】さらに、第１の絶縁層は第１のガラス転移
温度を有し、かつ第２の絶縁層は第１のガラス転移温度
より低い第２のガラス転移温度を有している。このた
め、第１の絶縁層の上層にある第２の絶縁層に平坦化処
理を施しても、第１の絶縁層が流動することはない。よ
って、第１の絶縁層の表面上に形成された第２の導電層
が第１の絶縁層の流動とともに移動することはない。す
なわち、第２の導電層の位置ずれは生じない。したがっ
て、位置がずれることによって、第２の導電層が他の導
電層と電気的に接続されることが防止される。よって、
電気的信頼性が向上する。また、各導電層が第１および
第２の絶縁層に直接接しないように第１〜第４の酸化膜
または窒化膜が形成されている。このため、各導電層へ
第１および第２の絶縁層中の不純物が拡散することが防
止されるとともに、導電層の腐食が防止される。
温度を有し、かつ第２の絶縁層は第１のガラス転移温度
より低い第２のガラス転移温度を有している。このた
め、第１の絶縁層の上層にある第２の絶縁層に平坦化処
理を施しても、第１の絶縁層が流動することはない。よ
って、第１の絶縁層の表面上に形成された第２の導電層
が第１の絶縁層の流動とともに移動することはない。す
なわち、第２の導電層の位置ずれは生じない。したがっ
て、位置がずれることによって、第２の導電層が他の導
電層と電気的に接続されることが防止される。よって、
電気的信頼性が向上する。また、各導電層が第１および
第２の絶縁層に直接接しないように第１〜第４の酸化膜
または窒化膜が形成されている。このため、各導電層へ
第１および第２の絶縁層中の不純物が拡散することが防
止されるとともに、導電層の腐食が防止される。
【００５９】請求項２に記載の半導体装置は、互いに異
なる材料よりなる第１および第２の絶縁層を有してい
る。このため、この第１および第２の絶縁層に個別に平
坦化処理を施すことが可能である。個別に平坦化処理を
施すことができるため、第２の絶縁層の表面段差は相乗
的に緩和できる。すなわち、第１の絶縁層を平坦化した
後に第２の絶縁層を形成するため、第２の絶縁層の表面
に生じる段差は比較的小さくなる。さらに、この第２の
絶縁層を平坦化するため、第２の絶縁層の表面段差はさ
らに小さくできる。このように、第２の絶縁層の表面が
比較的平坦性に富むため、この絶縁層の上層においてレ
ジストを所望の形状にパターニングすることは比較的容
易である。また、第２の絶縁層の表面が比較的平坦性に
富むためプラグの形成時において表面段差部に残渣が生
じ難くなる。このため、残渣が他の導電層同士をショー
トすることはなく、電気的信頼性が向上する。さらに、
第１および第２の絶縁層は互いに異なる材料よりなって
いるため、第１の絶縁層の上層にある第２の絶縁層に平
坦化処理を施しても、第１の絶縁層が流動することは防
止できる。よって、第１の絶縁層の表面上に形成された
第２の導電層が第１の絶縁層の流動とともに移動するこ
とはない。すなわち、第２の導電層の位置ずれは生じな
い。したがって、位置がずれることによって、第２の導
電層が他の導電層と電気的に接続されることはなく、電
気的信頼性が向上する。また、各導電層が第１および第
２の絶縁層に直接接しないように第１〜第４の酸化膜ま
たは窒化膜が形成されている。このため、各導電層へ第
１および第２の絶縁層中の不純物が拡散することが防止
されるとともに、導電層の腐食が防止される。
なる材料よりなる第１および第２の絶縁層を有してい
る。このため、この第１および第２の絶縁層に個別に平
坦化処理を施すことが可能である。個別に平坦化処理を
施すことができるため、第２の絶縁層の表面段差は相乗
的に緩和できる。すなわち、第１の絶縁層を平坦化した
後に第２の絶縁層を形成するため、第２の絶縁層の表面
に生じる段差は比較的小さくなる。さらに、この第２の
絶縁層を平坦化するため、第２の絶縁層の表面段差はさ
らに小さくできる。このように、第２の絶縁層の表面が
比較的平坦性に富むため、この絶縁層の上層においてレ
ジストを所望の形状にパターニングすることは比較的容
易である。また、第２の絶縁層の表面が比較的平坦性に
富むためプラグの形成時において表面段差部に残渣が生
じ難くなる。このため、残渣が他の導電層同士をショー
トすることはなく、電気的信頼性が向上する。さらに、
第１および第２の絶縁層は互いに異なる材料よりなって
いるため、第１の絶縁層の上層にある第２の絶縁層に平
坦化処理を施しても、第１の絶縁層が流動することは防
止できる。よって、第１の絶縁層の表面上に形成された
第２の導電層が第１の絶縁層の流動とともに移動するこ
とはない。すなわち、第２の導電層の位置ずれは生じな
い。したがって、位置がずれることによって、第２の導
電層が他の導電層と電気的に接続されることはなく、電
気的信頼性が向上する。また、各導電層が第１および第
２の絶縁層に直接接しないように第１〜第４の酸化膜ま
たは窒化膜が形成されている。このため、各導電層へ第
１および第２の絶縁層中の不純物が拡散することが防止
されるとともに、導電層の腐食が防止される。
【００６０】
【００６１】
【図１】本発明の一実施例による半導体装置の概略構成
を示す断面図である。
を示す断面図である。
【図２】本発明の一実施例による半導体装置の製造方法
の第１工程を概略的に示す断面図である。
の第１工程を概略的に示す断面図である。
【図３】本発明の一実施例による半導体装置の製造方法
の第２工程を概略的に示す断面図である。
の第２工程を概略的に示す断面図である。
【図４】本発明の一実施例による半導体装置の製造方法
の第３工程を概略的に示す断面図である。
の第３工程を概略的に示す断面図である。
【図５】本発明の一実施例による半導体装置の製造方法
の第４工程を概略的に示す断面図である。
の第４工程を概略的に示す断面図である。
【図６】本発明の一実施例による半導体装置の製造方法
の第５工程を概略的に示す断面図である。
の第５工程を概略的に示す断面図である。
【図７】第１と第２の不純物濃度が同じことによる弊害
が生じた状態を概略的に示す拡大断面図である。
が生じた状態を概略的に示す拡大断面図である。
【図８】本発明の他の実施例による半導体装置の概略構
成を示す断面図である。
成を示す断面図である。
【図９】本発明のさらに他の実施例による半導体装置の
概略構成を示す断面図である。
概略構成を示す断面図である。
【図１０】絶縁層に含まれる不純物濃度を変えたときの
ガラス転移温度の変化を示す図である。
ガラス転移温度の変化を示す図である。
【図１１】第１の絶縁層と第２の絶縁層の材料が異なる
半導体装置の概略構成を示す断面図である。
半導体装置の概略構成を示す断面図である。
【図１２】材料における温度と粘性の関係を示す図であ
る。
る。
【図１３】不純物を含む絶縁層の厚みを変化させたとき
の平坦化度の程度を示す図である。
の平坦化度の程度を示す図である。
【図１４】平坦化処理時の雰囲気を変えたときの平坦化
度の程度を示す図である。
度の程度を示す図である。
【図１５】従来の半導体装置の概略構成を示す断面図で
ある。
ある。
【図１６】従来の半導体装置の製造方法の第１工程を概
略的に示す断面図である。
略的に示す断面図である。
【図１７】従来の半導体装置の製造方法の第２工程を概
略的に示す断面図である。
略的に示す断面図である。
【図１８】従来の半導体装置の製造方法の第３工程を概
略的に示す断面図である。
略的に示す断面図である。
【図１９】従来の半導体装置の製造方法の第４工程を概
略的に示す断面図である。
略的に示す断面図である。
【図２０】従来の半導体装置の製造方法の第５工程を概
略的に示す断面図である。
略的に示す断面図である。
【図２１】従来の半導体装置の製造方法の第６工程を概
略的に示す断面図である。
略的に示す断面図である。
【図２２】従来の半導体装置の製造方法の第７工程を概
略的に示す断面図である。
略的に示す断面図である。
【図２３】従来の半導体装置の製造方法の第８工程を概
略的に示す断面図である。
略的に示す断面図である。
【図２４】従来の半導体装置の製造方法の第９工程を概
略的に示す断面図である。
略的に示す断面図である。
【図２５】従来の半導体装置の製造方法の第１０工程を
概略的に示す断面図である。
概略的に示す断面図である。
【図２６】従来の半導体装置の製造方法の第１１工程を
概略的に示す断面図である。
概略的に示す断面図である。
【図２７】従来の半導体装置の製造方法の第１２工程を
概略的に示す断面図である。
概略的に示す断面図である。
【図２８】従来の半導体装置の製造方法の第１３工程を
概略的に示す断面図である。
概略的に示す断面図である。
【図２９】レジストを露光させる状態を模式的に示す断
面図である。
面図である。
【図３０】レジストを露光させる際の最適焦点位置を模
式的に示す断面図である。
式的に示す断面図である。
【図３１】レジストを露光させる際の焦点位置によって
弊害が生じた状態を模式的に示す断面図である。
弊害が生じた状態を模式的に示す断面図である。
【図３２】レジストを露光させる際の焦点位置によって
弊害が生じた状態を模式的に示す断面図である。
弊害が生じた状態を模式的に示す断面図である。
【図３３】接続孔をプラグで埋め込むことによって弊害
が生じた状態を模式的に示した断面図である。
が生じた状態を模式的に示した断面図である。
【図３４】接合孔をプラグで埋め込むことによって弊害
が生じた状態を模式的に示した平面図である。
が生じた状態を模式的に示した平面図である。
１ 多結晶シリコン膜 ３ 第１の不純物濃度を有する酸化膜 ４ａ 多結晶シリコン膜 ４ｂ 高融点金属シリサイド ５ 第２の不純物濃度を有する酸化膜 ６ 第３の導電層 １０ 半導体基板
Claims (2)
- 【請求項１】 半導体基板の表面上に形成された第１の
導電層と、 前記半導体基板上に形成され、前記第１の導電層を覆う
ように形成された第１の酸化膜または窒化膜と、 前記第１の酸化膜または窒化膜上に形成された第１のガ
ラス転移温度を有する第１の絶縁層と、 前記第１の絶縁層上に形成された第２の酸化膜または窒
化膜と、 前記第２の酸化膜または窒化膜の表面上に形成された第
２の導電層と、 前記第２の酸化膜または窒化膜上に形成され、前記第２
の導電層を覆うように形成された第３の酸化膜または窒
化膜と、 前記第３の酸化膜または窒化膜上に形成され、前記第１
のガラス転移温度より低い第２のガラス転移温度を有す
る第２の絶縁層と、 前記第２の絶縁層上に形成された第４の酸化膜または窒
化膜と、 前記第４の酸化膜または窒化膜の表面上に形成された第
３の導電層とを備え、 前記第１、第２および第３の導電層の各々は前記第１お
よび第２の絶縁層に直接接していない、 半導体装置。 - 【請求項２】 半導体基板の表面上に形成された第１の
導電層と、 前記半導体基板上に形成され、前記第１の導電層を覆う
ように形成された第１の酸化膜または窒化膜と、 前記第１の酸化膜または窒化膜上に形成され、かつ第１
の材料からなる第１の絶縁層と、 前記第１の絶縁層上に形成された第２の酸化膜または窒
化膜と、 前記第２の酸化膜または窒化膜の表面上に形成された第
２の導電層と、 前記第２の酸化膜または窒化膜上に形成され、前記第２
の導電層を覆うように形成された第３の酸化膜または窒
化膜と、 前記第３の酸化膜または窒化膜上に形成され、前記第１
の材料と異なる第２の材料からなる第２の絶縁層と、 前記第２の絶縁層上に形成された第４の酸化膜または窒
化膜と、 前記第４の酸化膜または窒化膜の表面上に形成された第
３の導電層とを備え、 前記第１、第２および第３の導電層の各々は前記第１お
よび第２の絶縁層に直接接していない、 半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4060696A JP2875093B2 (ja) | 1992-03-17 | 1992-03-17 | 半導体装置 |
| US08/019,252 US5479054A (en) | 1992-03-17 | 1993-02-18 | Semiconductor device with improved planarization properties |
| GB9303864A GB2265254B (en) | 1992-03-17 | 1993-02-25 | A semiconductor chip and a method of manufacture thereof |
| KR1019930003005A KR960010062B1 (ko) | 1992-03-17 | 1993-03-02 | 반도체장치 및 그 제조방법 |
| DE4307546A DE4307546C2 (de) | 1992-03-17 | 1993-03-10 | Halbleitervorrichtung und Herstellungsverfahren dafür |
| US08/518,019 US5930674A (en) | 1992-03-17 | 1995-08-22 | Semiconductor device with improved planarization properties |
| HK58997A HK58997A (en) | 1992-03-17 | 1997-05-08 | A semiconductor chip and a method of manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4060696A JP2875093B2 (ja) | 1992-03-17 | 1992-03-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267298A JPH05267298A (ja) | 1993-10-15 |
| JP2875093B2 true JP2875093B2 (ja) | 1999-03-24 |
Family
ID=13149722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4060696A Expired - Lifetime JP2875093B2 (ja) | 1992-03-17 | 1992-03-17 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5479054A (ja) |
| JP (1) | JP2875093B2 (ja) |
| KR (1) | KR960010062B1 (ja) |
| DE (1) | DE4307546C2 (ja) |
| GB (1) | GB2265254B (ja) |
| HK (1) | HK58997A (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2875093B2 (ja) * | 1992-03-17 | 1999-03-24 | 三菱電機株式会社 | 半導体装置 |
| US5545926A (en) | 1993-10-12 | 1996-08-13 | Kabushiki Kaisha Toshiba | Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts |
| JP3015717B2 (ja) * | 1994-09-14 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法および半導体装置 |
| US6744091B1 (en) * | 1995-01-31 | 2004-06-01 | Fujitsu Limited | Semiconductor storage device with self-aligned opening and method for fabricating the same |
| US5751165A (en) * | 1995-08-18 | 1998-05-12 | Chip Express (Israel) Ltd. | High speed customizable logic array device |
| US20010048147A1 (en) * | 1995-09-14 | 2001-12-06 | Hideki Mizuhara | Semiconductor devices passivation film |
| US6268657B1 (en) * | 1995-09-14 | 2001-07-31 | Sanyo Electric Co., Ltd. | Semiconductor devices and an insulating layer with an impurity |
| US5640038A (en) * | 1995-11-22 | 1997-06-17 | Vlsi Technology, Inc. | Integrated circuit structure with self-planarized layers |
| JPH09172074A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| JP3941133B2 (ja) * | 1996-07-18 | 2007-07-04 | 富士通株式会社 | 半導体装置およびその製造方法 |
| KR100383498B1 (ko) | 1996-08-30 | 2003-08-19 | 산요 덴키 가부시키가이샤 | 반도체 장치 제조방법 |
| US6288438B1 (en) | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US5861647A (en) * | 1996-10-02 | 1999-01-19 | National Semiconductor Corporation | VLSI capacitors and high Q VLSI inductors using metal-filled via plugs |
| US5973385A (en) * | 1996-10-24 | 1999-10-26 | International Business Machines Corporation | Method for suppressing pattern distortion associated with BPSG reflow and integrated circuit chip formed thereby |
| JP3015767B2 (ja) * | 1996-12-25 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6121129A (en) * | 1997-01-15 | 2000-09-19 | International Business Machines Corporation | Method of contact structure formation |
| JPH10270555A (ja) * | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5913150A (en) * | 1997-04-11 | 1999-06-15 | Nec Corporation | Method for manufacturing semiconductor device using spin on glass layer |
| US5970375A (en) * | 1997-05-03 | 1999-10-19 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing a local interconnect |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| TW374946B (en) * | 1997-12-03 | 1999-11-21 | United Microelectronics Corp | Definition of structure of dielectric layer patterns and the manufacturing method |
| US6051881A (en) * | 1997-12-05 | 2000-04-18 | Advanced Micro Devices | Forming local interconnects in integrated circuits |
| EP1042793A1 (de) * | 1997-12-16 | 2000-10-11 | Infineon Technologies AG | Barriereschicht für kupfermetallisierung |
| US6051876A (en) * | 1998-01-05 | 2000-04-18 | Advanced Micro Devices, Inc. | Semiconductor device with a graded passivation layer |
| US6727170B2 (en) * | 1998-02-16 | 2004-04-27 | Renesas Technology Corp. | Semiconductor device having an improved interlayer conductor connections and a manufacturing method thereof |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| US5918120A (en) * | 1998-07-24 | 1999-06-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines |
| JP2000311992A (ja) * | 1999-04-26 | 2000-11-07 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6917110B2 (en) * | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
| US7335608B2 (en) * | 2004-09-22 | 2008-02-26 | Intel Corporation | Materials, structures and methods for microelectronic packaging |
| KR100746628B1 (ko) * | 2006-06-30 | 2007-08-08 | 주식회사 하이닉스반도체 | 반도체 소자의 층간 절연막 및 그 제조 방법 |
| US7709956B2 (en) * | 2008-09-15 | 2010-05-04 | National Semiconductor Corporation | Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure |
| US8617986B2 (en) * | 2009-11-09 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for forming the integrated circuits |
| US10651362B2 (en) * | 2017-09-26 | 2020-05-12 | Microsoft Technology Licensing, Llc | Method of forming superconducting apparatus including superconducting layers and traces |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750449A (en) * | 1980-09-11 | 1982-03-24 | Nec Corp | Semiconductor device and manufacture therefor |
| JPS583494A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | クロスポイント制御方式 |
| JPS5834945A (ja) * | 1981-08-26 | 1983-03-01 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線構造体 |
| JPS5848938A (ja) * | 1981-09-18 | 1983-03-23 | Nippon Texas Instr Kk | 半導体装置の絶縁被膜の形成方法 |
| US4582745A (en) * | 1984-01-17 | 1986-04-15 | Rca Corporation | Dielectric layers in multilayer refractory metallization structure |
| US4631248A (en) * | 1985-06-21 | 1986-12-23 | Lsi Logic Corporation | Method for forming an electrical contact in an integrated circuit |
| US4694954A (en) * | 1985-10-18 | 1987-09-22 | Moss Ira L | Compact disc dispensing and storage assembly |
| US4723197A (en) * | 1985-12-16 | 1988-02-02 | National Semiconductor Corporation | Bonding pad interconnection structure |
| EP0244848A1 (de) * | 1986-05-07 | 1987-11-11 | Siemens Aktiengesellschaft | Verfahren zum Planarisieren von anorganischen, als Zwischenschichten bei Mehrlagenmetallisierung verwendbaren Isolationsschichten |
| US4862428A (en) * | 1986-11-19 | 1989-08-29 | The Commonwealth Of Australia | Distributed array hydrophone |
| US4843034A (en) * | 1987-06-12 | 1989-06-27 | Massachusetts Institute Of Technology | Fabrication of interlayer conductive paths in integrated circuits |
| JPS63313838A (ja) * | 1987-06-17 | 1988-12-21 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH084109B2 (ja) * | 1987-08-18 | 1996-01-17 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US4879257A (en) * | 1987-11-18 | 1989-11-07 | Lsi Logic Corporation | Planarization process |
| JPH0793354B2 (ja) * | 1988-11-28 | 1995-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2623812B2 (ja) * | 1989-01-25 | 1997-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE69031543T2 (de) * | 1989-02-17 | 1998-04-09 | Matsushita Electronics Corp | Verfahren zum Herstellen einer Halbleitervorrichtung |
| US4920403A (en) * | 1989-04-17 | 1990-04-24 | Hughes Aircraft Company | Selective tungsten interconnection for yield enhancement |
| US5157589A (en) * | 1990-07-02 | 1992-10-20 | General Electric Company | Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's |
| EP0469214A1 (en) * | 1990-07-31 | 1992-02-05 | International Business Machines Corporation | Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom |
| US5268333A (en) * | 1990-12-19 | 1993-12-07 | Samsung Electronics Co., Ltd. | Method of reflowing a semiconductor device |
| JP2875093B2 (ja) * | 1992-03-17 | 1999-03-24 | 三菱電機株式会社 | 半導体装置 |
| US5455205A (en) * | 1992-03-25 | 1995-10-03 | Matsushita Electric Industrial Co., Ltd. | Method of producing semiconductor device |
| US5474955A (en) * | 1993-08-06 | 1995-12-12 | Micron Technology, Inc. | Method for optimizing thermal budgets in fabricating semconductors |
| EP0677869B1 (en) * | 1994-04-12 | 1999-03-17 | STMicroelectronics S.r.l. | Planarization process for the manufacturing of integrated circuits, particularly for non-volatile semiconductor memory devices |
| US5496776A (en) * | 1995-04-27 | 1996-03-05 | United Microelectronics Corporation | Spin-on-glass planarization process with ion implantation |
| US5656556A (en) * | 1996-07-22 | 1997-08-12 | Vanguard International Semiconductor | Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures |
-
1992
- 1992-03-17 JP JP4060696A patent/JP2875093B2/ja not_active Expired - Lifetime
-
1993
- 1993-02-18 US US08/019,252 patent/US5479054A/en not_active Expired - Lifetime
- 1993-02-25 GB GB9303864A patent/GB2265254B/en not_active Expired - Fee Related
- 1993-03-02 KR KR1019930003005A patent/KR960010062B1/ko not_active IP Right Cessation
- 1993-03-10 DE DE4307546A patent/DE4307546C2/de not_active Expired - Lifetime
-
1995
- 1995-08-22 US US08/518,019 patent/US5930674A/en not_active Expired - Lifetime
-
1997
- 1997-05-08 HK HK58997A patent/HK58997A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05267298A (ja) | 1993-10-15 |
| US5930674A (en) | 1999-07-27 |
| GB2265254B (en) | 1996-03-13 |
| HK58997A (en) | 1997-05-16 |
| US5479054A (en) | 1995-12-26 |
| DE4307546C2 (de) | 1995-05-11 |
| KR930020585A (ko) | 1993-10-20 |
| GB2265254A (en) | 1993-09-22 |
| KR960010062B1 (ko) | 1996-07-25 |
| GB9303864D0 (en) | 1993-04-14 |
| DE4307546A1 (de) | 1993-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2875093B2 (ja) | 半導体装置 | |
| US5710462A (en) | Semiconductor integrated circuit device having multi-level wiring structure without dot pattern | |
| KR100289978B1 (ko) | 불휘발성반도체기억장치및그제조방법 | |
| US6368956B2 (en) | Method of manufacturing a semiconductor device | |
| US5150178A (en) | Gate structure for a semiconductor memory device | |
| JP3847940B2 (ja) | 半導体装置の製造方法 | |
| JPS6040701B2 (ja) | 多結晶シリコン層を有する半導体装置の製法 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| KR100461334B1 (ko) | 반도체소자의콘택홀형성방법 | |
| US6074923A (en) | Method of fabricating metal-oxide-semiconductor transistor | |
| US5851856A (en) | Manufacture of application-specific IC | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| JPH05218439A (ja) | 半導体装置およびその製造方法 | |
| KR100269277B1 (ko) | 반도체메모리장치의제조방법 | |
| JP2941048B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP3210462B2 (ja) | 半導体装置の製造方法 | |
| JPH06140391A (ja) | 半導体装置の製造方法 | |
| JPH09275137A (ja) | 半導体装置及びその製造方法 | |
| KR19980080643A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11238881A (ja) | 半導体装置及びその製造方法 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPH09120964A (ja) | 配線の形成方法及び半導体素子の形成方法 | |
| JPH07161809A (ja) | 半導体集積回路装置およびその製造方法 | |
| US7704817B2 (en) | Method for manufacturing semiconductor device | |
| JPS6149439A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981215 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 14 |