JPS5834945A - 多層配線構造体 - Google Patents

多層配線構造体

Info

Publication number
JPS5834945A
JPS5834945A JP13260881A JP13260881A JPS5834945A JP S5834945 A JPS5834945 A JP S5834945A JP 13260881 A JP13260881 A JP 13260881A JP 13260881 A JP13260881 A JP 13260881A JP S5834945 A JPS5834945 A JP S5834945A
Authority
JP
Japan
Prior art keywords
wiring
layer
flowing
layers
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13260881A
Other languages
English (en)
Inventor
Kinya Kato
加藤 謹矢
Keizo Shiyudo
首藤 啓三
Hirohiko Hasegawa
長谷川 太彦
Hiroo Ito
伊東 裕夫
Makoto Terajima
寺島 諒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13260881A priority Critical patent/JPS5834945A/ja
Publication of JPS5834945A publication Critical patent/JPS5834945A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路素子上に構成された多層配線構造体
に関する。
公知のように集積回路は、半導体基板上に構成された多
数のトランジスタ等の回路素子と、これらの回路素子と
一体に構成され、回路素子を相互に接続する配線構造体
とからなる。また、配線構造体は、配線を構成する配・
線層とこれらの配線層間を絶縁する絶縁体層からなる。
集積回路で用いられる配線は極めて複雑であるため、配
線相互の衝突がしばしば生じる。この衝突を避けるため
、互いに絶縁された複数の配線層を設け、衝突しない配
線を一群として成る配線層に収容し、配線層間をスルー
ホールを以て連結し、立体交差構造として配線構造体を
構成する方法が従来より用いられてきた。かかる配線構
造体を有する集積回路の断面図を第1図に示す。1は回
路素子としてコレppc 、ペースB、エミッタEから
なるバイポーラトランジスタを構成する半導体基板、2
は半導体基板に近い下位の配線層内の配線(下位層配線
)、3は半導体基板より遠い上位の配線層内の配線(上
位層配線)、4.5は絶縁体層、6は配線層間の連結部
である。
しかるに、かかる配線構造体においては、上位層配線3
が下位層配線2と交差する場合、下位層配線の作る段差
7を乗シ越えるときに段差切れと称する断線を起こし易
いという欠点があった。また、上位層配線の製作工程に
おいて、下位層配線間の段差凹部に余分のフォトレジス
トが滞留スル等により、上位層配線の食刻精度を低下さ
せる欠点があった。
これらの欠点を除くため、従来より以下のような構造が
用いられて来た。すなわち、下位層配線を食刻法で形成
したのち、下位層配線を被覆するようにリンガラス、鉛
ガラス等からなる所定の温度で流動する絶縁体層を所望
の厚さに被着し、しかる後に所定の温度に加熱してリン
ガラス、鉛ガラス等の絶縁体層を流動させ、リンガラス
、鉛ガラス等を下位層配線間の段差凹部に充填し、下位
層配線の作る段差−を平坦化している。これによって、
前記の段差による欠点は解消される。第2図はこの構造
による配線構造体を有する集積回路の断面図である。こ
こで、1は半導体基板、10は下位層配線、11は上位
層配線、12は流動させたリンガラス、鉛ガラス等の絶
縁体層である。
しかしながら、配線層を3層以上に積層する場合、上記
の構造には欠点が存在する。第3図は3層の配線層から
なる配線構1造体を有する集積回路の断面図である。1
は半導体基板、20,21.22は各々第1.第2.第
3の配線層内の配線(各々第24は流動させたリンガラ
ス、鉛ガラス等の絶縁体層である。第3図の配線槽□造
体において、第1層配線20を形成した後、リンガラス
、鉛ガラス等の絶縁体層23を流動させ第1層配線20
の作る段差を平坦化し、次に第2層配線21を形成し、
第1層配線20の場合と同様にリンガラス、鉛ガラス等
の絶縁体層24により第2層配線21の作る段差を平坦
化し、最後に第3層配線22を形成すれば、第3図の配
線構造体が原理的に得られる。しかし、この配線構造体
の製作過程において、絶縁体層を流動させて配線の作る
段差を平坦化する平坦化工程の温度が大きな問題となる
。すなわち、第2層配線21の作る段差を平坦化するた
め、絶縁体層24を流動させる温度において第1層配線
2oの作る段差を平坦化した岬縁体層23.が再び流動
し、すでに形成ずみの第2層配線21に擾乱を与え、せ
っかく形成された第2層配線21に好ましからぬ変形を
与えるという欠点がある。一般にn層の配線構造体にお
いては、第1層配線の平坦化工程が第(i−1)層以下
の配線に擾乱変形を与えることになる。ただし、n層1
とする。
上記の欠点を防ぐものとしては、各配線層を平坦化する
流動する絶縁体層の軟化点を段階的に変化させ、基板か
ら遠い上位の配線層を平坦化する絶縁体層の軟化点を基
板に近い下位の配線層のそれよシ低く設定する構造が公
知である。一般に、前記の目的に使用される流動する絶
縁体層材料は特定の融点を有せず、温度の上昇と共に粘
度が低下する性質がある。従って、ここでは配線層を平
坦化するに必要な粘度となる温度を軟化点と呼ぶ。
かくすることにより、上位の配線層の平坦化工程におい
ても、下位の配線層を平坦化した絶縁体層が流動しない
ようにできるので、前記の擾乱変形の欠点は防止できる
。しかし、上記の軟化点における段階的変化法では軟化
点の異なる多種類の絶縁体材料を用意せねばならないの
で、製作工程の管理が複雑となり、製品が高価になると
いう欠点がある。さらに、上記の構造では、実現できる
配線層数に限りがあるという欠点がある。すなわち、多
種類の絶縁体材料の組成および流動させる温度を精度よ
く制御しても軟化点差を15℃以下とすることはできな
いこと、集積回路素子の特性に悪影響を与え々い上限温
度が存在子ること、流動する絶縁体層の材料特性によっ
て決まる下限温度が存在することにより、使用できる流
動する絶縁体材料の種類が限られるためである。
本発明は、前記従来法の欠点を除去するため、所定の温
度で流動する絶縁体材料として基本的には一種類のみを
用いかつ流動させる温度を変えることなしに実現するこ
とができ、しかも実現できる配線層数に制限なしに段差
を平坦化した多層の配線構造体を提供することを目的と
する。
以下実施例によυ本発明の詳細な説明する。
(実施例1) 第4図(a) (b)は本発明の二つの実施例であって
、4層の配線層を有する配線構造体の断面図である。
以下のすべての実施例の図においては、配線構造体を主
に示し、集積回路素子を構成した半導体基板は略して基
板とのみ記す。第4図において1は基板、30 、31
 、32 、33はモリブデン(Mo )の配線、34
 、35 、36は一酸化鉛(Pb0)と二酸化ケイ素
(Sigh )の等重量比からなるスパッタリングター
ゲットを用いてスパッタリング法で形成し形成直後に8
00℃で流動させて配線の作る段差を平坦化したPbQ
 −5to2系のガラスからなる絶縁体層、37゜38
 、39は上記温度で流動しない二酸化ケイ素(Si0
2)からなる絶縁体層である。各層の膜厚は、30 、
31 、32 、33が0.6 pm、 34 、35
 、36が最大0.9 p m %37 、38 、3
9が0.3 pmである。第4図の(a)と(b)の違
いは、所定の温度で流動する絶縁体層と流動しない絶縁
体層の積層順序を逆にしたことにある。流動する絶縁体
層34 、35 、36間に流動しない絶縁体層(第4
図(→では37 、3B、第4図(b)では38 、3
9 )を介在させ、流動する絶縁体層34 、35をそ
れぞれ掩蔽、閉塞しているので、すべての流動する絶縁
体層の材料および流動させる温度を同一としても、閉塞
された流動する絶縁体層、は閉塞後のいずれの平坦化工
程においても流動できない。この結果、せないノで直接
積層して形成した配線構造体においては、第4図の31
 、32に相当する配線で約100μm長で最大10μ
mの横方向ずれが観察されたのに対し、本実施例では上
記理由により配線の擾乱変化は全く観察されないという
効果があった。従って、第4図の配線構造体上に第4図
(a)では36,39゜33と同様な層、第4図(b)
では39 、36 、33と同様な層を順に繰り返し積
層することにより、配線層数に制限のない多層の配線構
造体が実現できる。
(実施例2) 第5図は本発明の他のひとつの実施例であって、3層の
配線層を有する多層の配線構造体の断面図である。1は
基板、40 、41 、42はモリブデン(MO)の配
線、43、.44 、45は一酸化鉛(PbO)と二酸
化ケイ素(Si02)の等重量比からなるスパッタリン
グターゲットを用いてスパッタリング法で形成し形成直
後に800℃で流動させて配線の作る段差を平坦化した
PbO5inz系のガラスからなる絶縁体層、46 、
47 、48は上記温度で流動しない二酸化ケイ素(s
t’o2)の絶縁体層である。各層の膜厚は40が0.
5μm、41.42が087μm143が最大08μm
144が0.3 pm、 45が最大1μm、46,4
7.48が0.3 pmである。本実施例では、実施例
1に比べ配線層間絶縁体層として流動する絶縁体層と流
動しない絶縁体層の複雑な組み合わせを用いている。し
かし、実施例1と同様に流動する絶縁体層間に流動しな
い絶縁体層を介在させているので、実施例1で述べたと
同様に配線の擾乱変形を生じない効果があった。従って
、第5図の配線構造体上に43 、46 。
44 、41 、47 、45 、48 、42と同様
な層を順に繰ね返し積層することにより、配線層数に限
りのない多層の配線構造体が実現できる。
(実施例3) 第6図は本発明の他のひとつの実施例であって、3層の
配線層を有する配線構造体の断面図である。
1は基板、50 、51 、52はモリブデン(MO)
の配線、53 、54 、55 、56は一酸化鉛(p
bo )  と二酸化ケイ素(5i02 )の等重量比
からなるスパッタリングターゲットによりスパッタリン
グ法で形成し形成直後に800℃で流動させて配線の作
る段差を平坦化したPbO−5i02系のガラスからな
る絶縁体層、57゜58 、59 、60は上記温度で
流動しない二酸化ケイ素(SiOz)の絶縁体層である
。各層の膜厚は50が0.5pm、51 、52が0.
7 pm、 53が最大0.8 pm 、 55が最大
1pm、 54,56,57,58,59.60が0.
3 pmである。
本実施例では実施例2に比べ配線層間絶縁体層として、
流動する絶縁体層と流動しない絶縁体層のさらに複雑な
組み合せを用いている。しかし、実施例1と同様に流動
する絶縁体層間に流動しない絶縁体層を介在させている
ので、実施例1と同様に配線の擾乱変形を生じない効果
があった。従って、第6図の配線構造体上に57 、5
3 、5B 、 54 、51 。
59 、55 、60 、56 、52と同様な層を順
に繰り返し積層することにより配線層数に限りのない多
層の配線構造体上 (実施例4) 第7図は本発明の他のひとつの実施例であって、4層の
配線層を有する配線構造体の断面図である。
1は基板、70 、71 、72 、73はモリブデン
(Mo)の配線、74 、75は一酸化鉛(PbO)と
二酸化ケイ素(SiO2)の等重量比からなるスパッタ
リングターゲットを用いスパッタリング法で形成し形成
直後に800℃で流動させて配線の作る段差を平坦化し
たPbO5to2系のガラスからなる絶縁体層、76は
上記温度で流動しない二酸化ケイ素(SiOz)の絶縁
体層である。各層の膜厚は70が0.5μm、?1,7
2゜73が0.6μm174が最大1μm175が最大
1.7μm176が0.5μmである。本実施例では、
2配線層内の配線71 、72の作る段差を一括して平
坦化している。
すなわち、本実施例は、必ずしも全配線層を遂−平坦化
する必要がない場合である。
本実施例においても、流動する絶縁体層間に流動しない
絶縁体層を介在させているので、実施例1と同様に配線
の擾乱変形を生じない効果があった。従って、第7図の
配線構造体上に76 、72.75゜73と同様な層を
順に積層することにより、配線層数に限りのない多層の
配線構造体が実現できる。
(実施例5) 第8図は本発明の他のひとつの実施例であって、5層の
配線層を有する配線構造体の断面図である。
1は基板、80 、81 、82 、83 、84はモ
リプデy(Mo)の配線、85 、86は一酸化鉛(P
bO)と二酸化ケイ素(Si02)の等重量比からなる
スパッタリングターゲットを用いスパッタリング法で形
成し形成直後に800℃で流動させて配線の作る段差を
平坦化したPbO−5i02系のガラスからなる絶縁体
層、87゜88は上記温度で流動しない二酸化ケイ素(
5i02 )からなる絶縁体層でちる。各層の膜厚は、
80,81゜82 、83 、84が0.5 pm、 
85が最大1μm、86が最大2μm、87.88が0
.5μmである。本実施例では1.3配線層内の配線8
1 、82 、83の作る段差を一括して平坦化してい
る。すなわち、本実施例は、実施例4と同様に、必ずし
も全配線層を遂−平坦化する必要がない場合である。
本実施例においても、流動する絶縁体層間に流動しない
絶縁体層を介在させているので、実施例1と同様に配線
の擾乱変形を生じないという効果があった。従って、第
8図の配線構造体上に87゜82 、88 、83 、
86 、84と同様な層を順に積層することにより、配
線層数に限りのない多層の配線構造体が実現できる。
本発明の精神は、第1層配線の平坦化工程において、第
(i−1)層重下の配線の擾乱変形を防く。
べく、流動する絶縁体層間に流動しない絶縁体層を介在
させ、流動する絶縁体層を掩蔽、閉塞することにより閉
塞した流動する絶縁体層の再流動を防止することにある
。従って、配線構造体としては実施例に限定されること
なく、本発明の上言己精神に反しない範囲において種々
の配線構造体カニ用いうる。
本発明における流動する絶縁体層の要件は、配線の作る
段差を絶縁体層の流動により平坦イヒし、その配線上に
交差して設けた配線の段差切れや食刻精度の低下を防止
することにある。従って、平坦化の程度は、上記目的が
達成できればよい。ゆえに流動する絶縁体層の材料とし
ては、実施fl]で述べたPbO−5i02系のガラス
に限定されることなく、実施例と異なる組成のPbO−
8i02系、 pbo二B20! (二酸化ホウ素) 
−5t(h系、 ZnO(酸化亜鉛)−PbO−B20
3−5iC)2系、 ZnOB2O3PbO系。
ZnOB2O3系等のガラスが用いうる。また、ポリス
チレン、ポリエチレン、ポリアミド、ポリセニレンサル
ファイド等の熱可塑性高分子、カルコゲナイドガラスな
ど種々の材料が用いうる。
さらに、流動させる温度も用いる流動する絶縁体層の材
料および所望の平坦化の程度に応じて選択しうる。
また、流動する絶縁体層の形成法は、実施例のスパッタ
リング法に限定されることなく、気相成長(CVD)法
、真空蒸着法、塗布法等が用いうる。
一方、流動しない絶縁体層の要件は、上記の流動する絶
縁体層を流動させる温度で流動の生じないことである。
従って、流動しない絶縁体層の材料としては実施例で述
べた二酸化ケイ素(SiO2)に限定されることなく、
窒化ケイ素(Si3N4’) 、アルミナ(AtzOs
 )等が用いうる。さらに、流動しない絶縁体層は流動
する絶縁体層を流動させる温度によって相対的に決定さ
れるので、温度によっては流動する絶縁体層の説明にお
いて述べた各種のガラス、熱可塑性高分子、カルコゲナ
イドガラスなどが用いうる。
配線の材料としての要件は、流動する絶縁体層を流動さ
せる温度で溶解流動する絶縁体層または流動しない絶縁
体層との反応等、配線としての機能を消失する程の変形
、変質を生じないことである。従って、配線の材料とし
ては実施例のモリブデン(Mo )に限定されることな
く、金(Au)、白金(pt)、タングステン(W)、
チタン(Ti)、アルミニウム(At )およびその合
金、タンタル(・’Th)リン(P)またはヒ素(As
)等の不純物を含んだ多結晶ケイ素、各種の金属シリサ
イドなどが用いうる0 基板としては、バイポーラトランジスタ、電界効果トラ
ンジスタ等の集積回路素子を構成した半導体基板に限定
されることなく、アルミナ(AL2C)s )等からな
るセラミック板等を用いうる。
以上述べたように、本発明は、所定の温度で流動する絶
縁体層としては一種類のみを用い、かつ流動させる温度
を変えることなく多層の配線構造体が実現できるので、
実現できる配線層数に制限がなく、段差を平坦化した安
価の多層の配線構造体をうろことができる利点がある。
【図面の簡単な説明】
第1図は従来法による配線構造体を有する集積回路の断
面図、第2図は第1図を改良した従来法による配線構造
体を有する集積回路の11図、第3図は従来法を用いて
原理的に実現できる3層の配線構造体を有する集積回路
の断面図、第4図(a)(b)、第5図、第6図、第7
図及び第8図は本発明による配線構造体の実施例を示す
断面図である。 1・・・半導体基板(基板)、2 、3.10,11,
20゜21 、22 、30 、31 、32 、33
 、40 、41 、42 、50 、51 。 52 、70 、71 、72 、73 、80 、8
1 、82 、83 、84・・・配線、4.5・・・
絶縁体層、12 、23 、24 、34 、35 、
36 、43 。 44 、45 、53 、54 、55 、56 、7
4 、75 、85 、86・・・流動する絶縁体層、
37 、38 、39 、46 、47 、48 、5
7 、58 。 59 、60 、76 、87 、88・・・流動しな
い絶縁体層。

Claims (1)

    【特許請求の範囲】
  1. 所定の温度において流動する材料の絶縁体層の間に前記
    所定の温度においては流動しない材料の絶縁体層を介在
    させて構成された事を特徴とする多層配線構造体。
JP13260881A 1981-08-26 1981-08-26 多層配線構造体 Pending JPS5834945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13260881A JPS5834945A (ja) 1981-08-26 1981-08-26 多層配線構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13260881A JPS5834945A (ja) 1981-08-26 1981-08-26 多層配線構造体

Publications (1)

Publication Number Publication Date
JPS5834945A true JPS5834945A (ja) 1983-03-01

Family

ID=15085305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13260881A Pending JPS5834945A (ja) 1981-08-26 1981-08-26 多層配線構造体

Country Status (1)

Country Link
JP (1) JPS5834945A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647543A (en) * 1986-05-30 1989-01-11 Nec Corp Flattening material and method for flattening
JPH02199831A (ja) * 1988-11-10 1990-08-08 Applied Materials Inc 低融点無機材料を使用して集積回路構造を平坦化する方法
JPH02266519A (ja) * 1989-03-10 1990-10-31 Applied Materials Inc マルチステップ平たん化化学蒸着方法
JPH05267298A (ja) * 1992-03-17 1993-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US6049132A (en) * 1996-07-12 2000-04-11 Kawasaki Steel Corporation Multiple metallization structure for a reflection type liquid crystal display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS506143A (ja) * 1973-05-21 1975-01-22
JPS5299085A (en) * 1976-02-16 1977-08-19 Mitsubishi Electric Corp Production of semiconductor device
JPS52104087A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Preparation of inter-layer insulation film utilized in multi-layer wir ing of electronic parts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS506143A (ja) * 1973-05-21 1975-01-22
JPS5299085A (en) * 1976-02-16 1977-08-19 Mitsubishi Electric Corp Production of semiconductor device
JPS52104087A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Preparation of inter-layer insulation film utilized in multi-layer wir ing of electronic parts

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647543A (en) * 1986-05-30 1989-01-11 Nec Corp Flattening material and method for flattening
JPH02199831A (ja) * 1988-11-10 1990-08-08 Applied Materials Inc 低融点無機材料を使用して集積回路構造を平坦化する方法
JPH02266519A (ja) * 1989-03-10 1990-10-31 Applied Materials Inc マルチステップ平たん化化学蒸着方法
JPH05267298A (ja) * 1992-03-17 1993-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5479054A (en) * 1992-03-17 1995-12-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved planarization properties
US5930674A (en) * 1992-03-17 1999-07-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved planarization properties
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US6049132A (en) * 1996-07-12 2000-04-11 Kawasaki Steel Corporation Multiple metallization structure for a reflection type liquid crystal display

Similar Documents

Publication Publication Date Title
US5479316A (en) Integrated circuit metal-oxide-metal capacitor and method of making same
US4654269A (en) Stress relieved intermediate insulating layer for multilayer metalization
JPS5818943A (ja) 平坦化された集積回路構造体の製造方法
US11658174B2 (en) Semiconductor device with multiple metal-insulator-metal capacitors and method for manufacturing the same
JPH06112410A (ja) 半導体装置およびその製造方法
JPS5834945A (ja) 多層配線構造体
US6080652A (en) Method of fabricating a semiconductor device having a multi-layered wiring
EP0206938B1 (en) Germanosilicate spin-on glasses
TW201711154A (zh) 具有低片電阻的產線之中端電阻器的方法和設計
US4582745A (en) Dielectric layers in multilayer refractory metallization structure
US6479378B1 (en) Process for forming electrical interconnects in integrated circuits
US11587865B2 (en) Semiconductor device including capacitor and resistor
JPH02151032A (ja) 半導体装置の製造方法
JPS61112353A (ja) 多層配線の形成方法
JPS5910580B2 (ja) ハンドウタイソウチノセイゾウホウホウ
US20240153864A1 (en) Metallization levels with skip via and dielectric layer
JPH0799759B2 (ja) 半導体装置の製造方法
JPS6035536A (ja) 多層配線の製造方法
JP2795875B2 (ja) 半導体装置の製造方法
JPS5957449A (ja) 半導体装置とその製造方法
JPS6224660A (ja) 半導体装置の製造方法
JPS62111448A (ja) スル−ホ−ルの形成方法
JPH05275424A (ja) 半導体装置の製造方法
JPS6151848A (ja) 半導体装置の製造方法
JPH03280543A (ja) 半導体装置の製造方法