JPS5848938A - 半導体装置の絶縁被膜の形成方法 - Google Patents

半導体装置の絶縁被膜の形成方法

Info

Publication number
JPS5848938A
JPS5848938A JP14637581A JP14637581A JPS5848938A JP S5848938 A JPS5848938 A JP S5848938A JP 14637581 A JP14637581 A JP 14637581A JP 14637581 A JP14637581 A JP 14637581A JP S5848938 A JPS5848938 A JP S5848938A
Authority
JP
Japan
Prior art keywords
film
layer
psg
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14637581A
Other languages
English (en)
Inventor
Hisao Kawasaki
河崎 尚夫
Akishi Kobayashi
小林 昭志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP14637581A priority Critical patent/JPS5848938A/ja
Publication of JPS5848938A publication Critical patent/JPS5848938A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路(工a)等半導体装置の絶縁被膜の形
成方法に関し、特に多層配線の必要とされる高集株度の
ICの層間絶縁膜あるいは保瞳絶縁膜の改良に関するも
のである。
従来、ICの集積度ビ向上させる為に、不純物をドープ
した低抵抗率のポリ(多結晶〕シリコンあるいは金属等
の導電性材料の相互配線層を多層にすることが広く行わ
れている。−例として、絶縁?−)型PET ’@含む
工Cにおいては、熱酸化膜であるr−)酸化物の上に、
導電性ぼりシリコンのデート電極を配置し、それらの上
に層間絶縁膜としてのリンケイ酸ガラス(PSG)膜、
相互配線用のアルミニウム層さらに全体を覆う2酸化シ
リコンの保護膜が、この順序で積層される。また、相互
配線層の材料としてアルミニウム以外の導電性材料、た
とえば工2の導電性ポリシリコンが使用される事を多い
6層間絶縁層としてPSG膜が使用される主な理由は、
2酸化シリコン膜中のナトリウム、カリウム等のアルカ
リイオンあるいは重金属イオンをブラタリング(固定)
することである、そしてPSG膜の表面が、その下部あ
る構造(たとえば第1のポリシリコン層)の形状に沿っ
て、平滑でなくなり、その上の金瞑配線の段切れを起す
ことを防止する為、PSG膜の表面の平滑化処理、たと
えばPOCノ3等を用いてリフa (reflow)処
理をすることが行われている。しかしながら、このリフ
ロ処理でPSG膜の角部は滑らかになっても、別の問題
が発生する。即ち、平滑化の効果が大きい高温、たとえ
ば1000℃前後あるいはそれ以上のリフcIm度は、
半導体基板中に既に形成されている拡散層あるいはイオ
ン注入層の再拡散を引き起す。これは、微細なドープ領
域を有′fる超高集積度のICにおいて著しく不利であ
る。リフロ温廣ン下げると必要なリン濃度は高くなる。
また、リフロ処理によ、す、層間P線層のリン#度が高
く々る為、リンの分極が起き、半導体装置に必須のバイ
アス一温度(B’ −T )処理によって、フラットパ
ンv雷圧Vゆのシフト量が大きくなり、電気的に不安定
になりやすい。更に半導体装置ンデレツシャ・クツカー
中に置いたとき、リン醒としてリンが溶出し、アルミニ
ウム配線馨腐蝕したり、最上層の保護膜にクラックが入
ることもあり、耐湿性の観点からも半導体装置の信頼性
が損わfl、7−I。
このように、従来の技術fよればPSG膜を使用すると
その表面の角部での傾斜が激しくその上にアルミニウム
配!@ン設けると段切れの問題が発生し、その角部を滑
らかにすべく処理すると半導体装置の電気的安定性およ
び耐湿性を損−hるという問題が存在する。本発明は、
上記の問題ン解決する為になされたものであって、絶縁
膜中のイオンを固定化し、その表面を滑らかにして上層
配りの切断を防止し、半導体基板中の拡散層(注入N)
の再拡散を防止し、フラットパンr電圧のシフトを最小
にし、保論膜のクララクン防止し、耐湯性の優れた半導
体装置を與、造することを目的とするものである、 本発明は、従来セラミックパッケージが要求され高価で
あった工Cンフ0ラスチックパッケージに収納できるよ
うK【2、その価格苓・充分下げること7も目的とする
本発明の特徴のひとつは、半導体基板の上に絶縁物(シ
リコンの熱酸化物、PsG膜等)ならび(て導電層(r
−デしたポリシリコン層、アルミニウム等の金属1層)
不・パターン形成した除虫ずる表面の凹凸をなめらかK
する為に、四本酸化ケイ素を含むアルコール溶液7ロ転
塗布し、ゆるやかな2酸化ケイ素膜を得、その上配線用
金属膜、あるいは保護N!縁膜等を強固f形成すること
である。
本発明の他の4?徴は、半導体基板上にパッシベーショ
ン用として形成するrs() 、膜の中のリン原子濃度
を約6重帝チ以下におさえ、半導体装置の箪勿的安定性
を得ながら、psaffJO上に四本酸化ケイ素を含む
アルコール溶液を回転塗布し、リン温度減少によるPS
G膜の好ましくない表面形状をゆるやかにして、半導体
装置の耐湿性を7品めるごとである。
本発明のl K仙の特徴は、アルミニラ−配線とその士
の保護絶縁層の間に、四水酸化ケイ紫な含むアルコール
溶液の回転塗布によるガラスkを′彫賊し、銖睡P、線
層のクラック発生ン防止し、物理的強度(特に角部での
)を強化し、その耐湿性と耐熱性を同上させることであ
る。
まず笛1図に、従来の半導体装置に用いらytでいる多
層構造の断面図ン拡大して示す。半導体装1の中には多
数の不純物領域(図示せず)が、選択拡散あるいはイオ
ン注入により形成されており、その上に熱酸化による2
酸化シリコン膜2,2′が形成さnる。この2酸化シリ
コン[2,2’の一部は、厚いフィールド酸化膜2′で
あり、他の一部は薄いy−ト僚化膜2である。2酸化シ
リコン膜の上には、ポリシリコン層3が、 MO8FF
IITのテート電極あるいはXCの相互配線の第1導を
層(下部配線層)として形成され、導電性が付与され所
定のパターンに形成される。パターン化されたボリシリ
コン履3の」二に、パノ出1絶C粱層として伽ノ〈リン
ケイ酸ガラス膜(PSG膜)4が通常のCVD法シてよ
り被着される。cvD7;によるこのPSG膜4は、で
きるだけその表面モ・]7汁jにする為通常101−一
%近いリンの原子η′でユ゛んでいる。し力4し机合に
よって、ぞの」のr、温リフロ対理によって平滑化7図
1す、I”SG ′!に4のリンgS#を7〜10ii
・係の範囲におさえることガできる。
PSG膜4の終・密化(デンシフイケーション)処理の
後、この膜π危定のコンタクト用窓をエツチングで開け
、そのダ、PSG g’44の平滑化のため1000℃
近い済度でPEIG膜4上にPOCノ3を流してリフ口
か理を施す。前述した様に、この処理により、PSG膜
4膜面表面ン濃度か上昇する。その後アルミニウム等の
f2導%層5を蒸尤し、パターン処理する。、電後に半
導体装量のほぼ全面ヶ榎う2酸化シリコンの保詮膜6を
CVD法で形成する。
充分なりフロ処理を施した半導体装置の極層構造断面は
、第・1図に示されたものに比べ、PSG膜4のエツジ
部は滑らかとなり、その上のアルミニウム配線層5も第
1図よりも均一な厚みt有し断切れのおそれはなくなる
。しかしながら、前述したように、リフ口処理の高温度
処理、およびPSG膜4膜面表面ン濃度の上昇は、半導
体装置の電気的安定性および、耐湿性の劣化を引き起す
従来技術によってPOOノ。を用いリフ口処理した結果
を第2図を用いて説明する。
シリコン基板1上に熱酸化膜−2,2”k形成し、その
上に低抵抗率ポリシリコン層3を堆積しパターン化し、
この上にPEG層4を堆積し、POCノ3ン用いてリフ
口処理を行った。リフ口条件は一定に保ち、PSG層4
中のリン濃度を変化させてポリシリコン電極3端部上で
の図示の角度#ン測定し九角度θが零であれば凹凸はな
く、角度θが90°であれば垂直である。曲線aが角度
−のリン濃度依存性を示す。リン濃度が増加するほど角
度θが小さくなる。このPEG層4の上KAノ!極?蒸
着する場合、Aノ原子は上方から基板1表面にほぼ垂直
に飛来する。PEG層4表面が垂直に近づくほど、Aノ
原子は面に対して斜めに入射し、単位面積当りの入射量
は減少する。基板表面を基準とすると、角度θの面は同
−入射量に対して1/CO8θの面積を有する。曲線a
から計算した1/C08θのリン濃度依存性が曲線すで
ある。リン濃度が約8重量%以下になるとリン濃度の減
少に対してi / 0051θは急激に上昇しているこ
とが判る。曲線すからPBG層4のリン濃度は少なくと
も約7重量%、通常め8重量%以上に選ばれる理由が容
易に理解されるであろう。
一方、PEG保護層4を備えた構造体に対して85/8
5テストと呼ばれる温度85℃、湿度85%での高温高
湿寿命テストを行なった結果、リン濃度が約6重量%以
下の時に非常に優れた結果が得られることが判った。す
なわち耐湿性の点からはリン濃度は約6重量%以下であ
ることが望ましい。ところが第2図曲線すから自明のよ
うにリン濃度を約6重量−以下に選ぶと、従来技術では
その上に段切れなく電極を蒸着することはほとんど不可
能であった。
以下に述べる本発明の実施例によれば、上述のような従
来技術の問題点が解決され、耐湿性に優れた半導体装置
が得られ、リン濃度が約6重量%以下のPSG層を用い
てもその上に蒸着する金属電極の段切れを防止すること
ができる。
第3図に本発明の実施例による絶縁Nおよび導電層の積
層構造の断面図を拡大して示す。まずP導電型あるいは
N導電型を有する半導体基板11が用意され、選択熱酸
化法により、少くともその一部が基板11の内部に埋込
まれる厚いフィールド酸化膜12′が形成される。基板
11内あるいは表面部分に、半導体装置の能動領域とな
る種々のP型あるいはN型のV−デ領域が、選択拡散ま
たはイオン注入により形成される(図示せず)。約80
0Aの薄い2@化シリコン層12、例えばMOSFET
のデート酸化膜、及びその上の第1の導電層13例えば
導電性の付与されたポリシリコン材料の?−)電極ある
いは下層配線層、が能動領域土に約450OAから50
0OAの厚みtもって形成されパターン化される。薄い
2酸化シリコン層12は、半導体基板11の熱酸化によ
り、また第1導電層13は、ポリシリコンのOVDおよ
び不純物材料の「−ピングにより形成される。これらの
構造、即ちフィールド絶縁層12′、節動領域上の酸化
膜12と第1導電層13y!l−おおって、約6.0重
量−のリン原子濃度を有するリンケイ酸ガラス(PSG
 )薄膜14が、CVD法により約10000Xの厚み
?もって被着される。CVD薄膜14は、ポーラスな組
成であるので、これン緻密にする為デンシフイケーショ
ンと呼ばれろ熱処理(約900〜1000℃、数10分
間)tこの薄膜14に対し行う。
次に、四本酸化ケイ素5BoH)+Y金含有るエチルア
ルコール溶液ンスぎンオン法(回転塗布法)でPSG膜
1膜上4上布する。この溶液の粘度卦よびスピンの回転
速度によって、途布後のシリケートガラス被膜100表
面形状は調整される。塗布溶液中の51(OH) 4の
量は、150℃で3時間焼成した後に残留する固形分で
示すと、残留固形分の塗布溶液に対する重量比が約6%
が好ましいものであることがわかった。回転塗布法にお
けるスぎン回転速度は毎分3500〜5000回転程度
が適轟である。
シリケートガラス膜10の形成にあたって、51(oT
l)、以外に、四塩化ケイ素51c14を含有するエチ
ルアルコール溶液Z使用すると、ガラス膜中に腐蝕性の
HCノが残留し、その膜質を劣化することがわかった。
また、Si(OR)4 (RはOH3又はC2H5)を
含有するエチルアルコール溶液ン使用すると、形成され
るガラス膜の厚みが充分でなく、オたその膜質も充分な
ものとは言えなかった。
本発明において、 5i(OH)、を含有するアルコー
ル溶液?用いる事により、その下の構造により発生した
PSG膜140段差部をゆるやかな曲線tえかいておお
う、良質の5102ガラス膜10v塗布することができ
る。急峻な段差を有する部分のPSG膜1膜上4上厚く
、また平坦な部分には薄く一ガラス被膜10が形成され
る。また、ガラ2膜10は、狭い寸法の凹部には厚く、
広い凹部には薄く塗布される。その結果、ガラス膜10
0表面は高低差の少い曲面となる。約500OAの厚さ
のぼりシリコンを用いた例Khいては、平坦々PEIG
膜14の上のガラス膜10は、約1000Xの厚みY有
し、エツジ部あるいは凹部の上のガラス膜10は約45
00Aの厚みを有している。
スピンオンによるガラス(SiO2)膜10の形成にあ
たす、51(oH)、とエチルアルコールGτ少量の不
純物、例えばリン、ボロン等を含有させ、ガラス膜10
の厚みを容易に増加し、しかもその膜質を改良させるこ
とができる。不純物を含まない81(OE)、−アルコ
ール溶液の塗布によるガラス膜は、その表面に電子顕微
鏡レベルの微細クラック力発生するときがある。このク
ラックは通常要求される特性には問題はないが、特殊な
条件下での特性劣化?防止する為に、不純物Z含有させ
ることが好ましいことがわかった。不純物の中でも、特
にリンは、アルカリイオンのピックリング効果もあり、
最も好ましいものである。このリンの原子濃度は、最終
的に得られるスピンオンによるガラス膜10の約2重量
%あるいはそれ以下とすることが好ましい。リンの濃度
が高すぎると、従来のPEG膜同様の欠点を持つように
140このスピンオンガラス膜10に対する緻密化処理
(デンシフイケーション)の熱処理が約8rlD℃以上
1000℃以下の温度で不活性がス(たとえばN2ガス
)の雰囲気中で行わrる。
薄い絶縁層12.PEG層14およびスぎンオンガラス
層10に対し、コンタクト窓の為の開孔(図1示せず)
が形成される。
この様々回転塗布法により形成された5102ガラス膜
10の力めらかな表面上に、第2レベルの導li層のア
ルミニウム膜が約8000−1300OAの厚みに蒸着
され、パターン形成される。
パターン化されたアルミニウム層15およびスピンオン
がラス膜10をおおい、最・上保護層16がCVD法あ
るいはプラズマ法により約100’00A(1μm)の
厚み!もって形成される。この保護層16は、耐湿性に
すぐすした窒化シリコン(Si3N4’−)膜が使用さ
れるが、紫外光により記憶消去の必要なリードオンリー
メモリ(ROM)等の工Oにおいては、2酸化シリコン
(Si02)の膜が使用される。、あろいは、窒化シリ
コンと2酸化シリコンの2重層!使用することもできろ
本発明による他の実施例?第4図に示す。P導電型ある
いはN導電型の半導体基板11が用意され、この中に半
導体1子の節動領域乞構成する種種のP型あるいはN型
のV−プ領域が、選択拡散オたはイオン注入により形成
される(図示せず)。
第3図の例と同様に、44+ 800 Xの薄い2酸化
シリコン層12、おIびその上に第1導電層13たとえ
ば導電性の付与されたポリシリコンが約450CIXめ
・ら50D[]Aの厚みンもって形成され、パターン化
される。薄い2酸化シリコン層12け半導体基板11の
表面を熱酸化することにより、また第1洪f;7/P’
13は、ポリシリコンの(ffDおjび不紳特材料のド
ーピングにより形成される。
これらの構造、即ち半導体基板11上の酪化膜12と、
第1導tf層13Yおおい、約3.0 重1j俤の・リ
ン原子濃度を有fるリンケイ酸ガラス(PEG)薄膜1
4が、CVD法により約10000λの厚みをもって被
着され、更に緻密化処理に付される、PEIG膜14膜
上4アルミニウムの第2導電層1Tがパターン形成され
た後、回転塗布法によるガラス層20が被着形成される
。第3図の実施例と同様に、このガラス膜20は、5i
(OH)、と微量のリンンアルコール中に含有する溶液
を、高速回転塗布法により、第2導電層17およびPS
G膜1膜上4上成される。このガラス膜14は、平坦7
) PsG膜上では約100OAの厚み!有し、アルミ
ニウム層の第2導電層17端部等のエツジ部分あるいは
凹部上には約450OAの厚みt有する様に形成されて
いる。
このガラス膜20の形成により、その上に形成される窒
化シリコン″!!たは2酸化シリコンのパッシベーショ
ン膜18は、ゆるやかな曲面Yもって形成される。この
パッシベーション膜18Vcは、力学的な応力が集中し
ないので、たとえ薄い膜であっても、耐熱性のすぐれた
均一な膜となる、
【図面の簡単な説明】
第1図は従来技術による多層配線層!有する半導体装置
の概略断面図、第2図は従来技術によるりフa処理を説
明するためのグラフ、第6図は本発明の一実施例を説明
するための半導体装置の概略断面図、第4図は本発明の
他の実施例〉説明するための半導体装置の概略断面図で
ある。 13・・・下部導電層、15.17・・・上部導電層、
14・・・層間絶縁層、 16.18 ・・・イ釆春11/C 10,20・・・ゆるやかガ曲面ンもつガラス膜。 代理人浅村 皓 外4名 7

Claims (1)

  1. 【特許請求の範囲】 (1)(a)  半導体基板上に、少くとも一層の絶縁
    層および少くとも一層の導電層!所定のパターンをもっ
    て形成する工程と; (bl  上記絶縁層および導を層のパターンの上に、
    四水酸化ケイ素?含有するアルコール溶液ン塗布し、上
    記絶縁層あるいは上記導電層のパターンによって生じた
    段差部をゆるやかな曲面をもつガラス膜で覆う工程と; (c)  上記ガラス膜上に上部層を形成する工程と;
    を含む半導体装置の絶縁被膜の形成方法。 (2) (al  半導体基板上に約6重量%以下のリ
    ン濃度を有するリンケイ酸ガラス被膜と少なくとも一層
    の導電層を所定のパターンヶもって形成する工程と; (1))  上記P線層および導を層のパターンの上に
    、西水酸化ケイ素を含有するアルコール溶液を塗布し、
    上記絶縁層あるいは上記導電層のパターンによって生じ
    た段差部をゆるやかな曲面ンもつガラス膜で覆う工程と
    ; (c)  上記ガラス膜上に上部層を形成する工程と:
    を含む半導体装置の絶縁被膜の形成方法。
JP14637581A 1981-09-18 1981-09-18 半導体装置の絶縁被膜の形成方法 Pending JPS5848938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14637581A JPS5848938A (ja) 1981-09-18 1981-09-18 半導体装置の絶縁被膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14637581A JPS5848938A (ja) 1981-09-18 1981-09-18 半導体装置の絶縁被膜の形成方法

Publications (1)

Publication Number Publication Date
JPS5848938A true JPS5848938A (ja) 1983-03-23

Family

ID=15406288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14637581A Pending JPS5848938A (ja) 1981-09-18 1981-09-18 半導体装置の絶縁被膜の形成方法

Country Status (1)

Country Link
JP (1) JPS5848938A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277140A (ja) * 1988-09-13 1990-03-16 Nec Corp 集積回路の製造方法
US5930674A (en) * 1992-03-17 1999-07-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved planarization properties

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4852185A (ja) * 1971-10-29 1973-07-21
JPS5160479A (ja) * 1974-11-22 1976-05-26 Hitachi Ltd Handotaisochinoseizohoho
JPS5162673A (en) * 1974-11-27 1976-05-31 Fujitsu Ltd Handotaisochino seizohoho

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4852185A (ja) * 1971-10-29 1973-07-21
JPS5160479A (ja) * 1974-11-22 1976-05-26 Hitachi Ltd Handotaisochinoseizohoho
JPS5162673A (en) * 1974-11-27 1976-05-31 Fujitsu Ltd Handotaisochino seizohoho

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277140A (ja) * 1988-09-13 1990-03-16 Nec Corp 集積回路の製造方法
US5930674A (en) * 1992-03-17 1999-07-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved planarization properties

Similar Documents

Publication Publication Date Title
US5723909A (en) Semiconductor device and associated fabrication method
KR100273014B1 (ko) 반도체 장치용 패시베이션 층형성 방법
JPH0226374B2 (ja)
JPS601846A (ja) 多層配線構造の半導体装置とその製造方法
JPS60198847A (ja) 半導体装置およびその製造方法
JP3054637B2 (ja) 集積回路のパッシベーション方法
JP3431454B2 (ja) 半導体装置の製造方法
JPS5848938A (ja) 半導体装置の絶縁被膜の形成方法
JPH03179778A (ja) 薄膜半導体形成用絶縁基板
JPS63198359A (ja) 半導体装置の製造方法
JPS58135645A (ja) 半導体装置の製造方法
JPS586306B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JP2737474B2 (ja) 半導体装置の多層配線構造体の製造方法
JPS59227118A (ja) 半導体装置の製造方法
JPS61150276A (ja) 半導体装置
JPH0419707B2 (ja)
JPS6248380B2 (ja)
JPS646543B2 (ja)
JPH09293780A (ja) 配線形成方法
JPS60145650A (ja) 薄膜半導体装置の製法
JPH022633A (ja) Mis電界効果半導体装置の製造方法
JPS58142577A (ja) 半導体装置の製造法
JPS6037150A (ja) 半導体装置の製造方法
JPH0534839B2 (ja)
JPS6027177A (ja) 薄膜型半導体装置とその製造方法