JPH022633A - Ｍｉｓ電界効果半導体装置の製造方法 - Google Patents
Ｍｉｓ電界効果半導体装置の製造方法Info
- Publication number
- JPH022633A JPH022633A JP14691588A JP14691588A JPH022633A JP H022633 A JPH022633 A JP H022633A JP 14691588 A JP14691588 A JP 14691588A JP 14691588 A JP14691588 A JP 14691588A JP H022633 A JPH022633 A JP H022633A
- Authority
- JP
- Japan
- Prior art keywords
- film
- impurity diffusion
- semiconductor substrate
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 230000005669 field effect Effects 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 57
- 239000012535 impurity Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000007790 solid phase Substances 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 238000010438 heat treatment Methods 0.000 abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 241000465531 Annea Species 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔イ既要〕
Ｍｉｓ電界効果半導体装置を製造する方法の改良に関し
、 ＳＯＧなどを不純物拡散源として用いた場合と同様な固
相拡散で不純物拡散領域を形成しながら、該不純物拡散
領域に於けるシート抵抗の面内均一性を良好に維持でき
るようにすることを目的とし、半導体基板上の絶縁膜に
不純物拡散領域形成用開口を形成してから不純物拡散源
膜及び耐水性絶縁膜を順に連続成長させる工程と、次い
で、短時間熱アニール法を適用して前記不純物拡散源膜
から前記半導体基板に不純物を固相拡散して不純物拡散
領域を形成する工程とを含んでなるよう構成する。
、 ＳＯＧなどを不純物拡散源として用いた場合と同様な固
相拡散で不純物拡散領域を形成しながら、該不純物拡散
領域に於けるシート抵抗の面内均一性を良好に維持でき
るようにすることを目的とし、半導体基板上の絶縁膜に
不純物拡散領域形成用開口を形成してから不純物拡散源
膜及び耐水性絶縁膜を順に連続成長させる工程と、次い
で、短時間熱アニール法を適用して前記不純物拡散源膜
から前記半導体基板に不純物を固相拡散して不純物拡散
領域を形成する工程とを含んでなるよう構成する。
本発明は、ＭＩＳ （ｍｅｔａｌ １ｎｓｕｌａｔｏ
ｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果半導体装
置を製造する方法の改良に関する。
ｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果半導体装
置を製造する方法の改良に関する。
一般に、半導体装置の高集積化は更に進展しつつあるが
、半導体装置全体の大きさは抑制する必要があることか
ら、個々の半導体素子は縮小される傾向にあり、例えば
ＭＩＳ電界効果トランジスタに於いては、ゲート絶縁膜
の膜厚、ゲート電極の厚さ、ソース領域並びにドレイン
領域の深さなど全てに亙って値を小さくすることが行わ
れ、特に、大きさを小さくした場合には、ソース６Ｍ域
並びにドレイン領域を浅くしないとシート・チャネル効
果が発生する。即ち、ソース領域並びにドレイン領域が
深（なると、ゲート電極直下に於いてそれ等が近接した
状態になってしまい、設計値よりも石かに低い電圧をゲ
ート電極に印加することで導通ずる。このようなことを
回避する為、浅いソース領域並びにドレイン領域が必要
である。
、半導体装置全体の大きさは抑制する必要があることか
ら、個々の半導体素子は縮小される傾向にあり、例えば
ＭＩＳ電界効果トランジスタに於いては、ゲート絶縁膜
の膜厚、ゲート電極の厚さ、ソース領域並びにドレイン
領域の深さなど全てに亙って値を小さくすることが行わ
れ、特に、大きさを小さくした場合には、ソース６Ｍ域
並びにドレイン領域を浅くしないとシート・チャネル効
果が発生する。即ち、ソース領域並びにドレイン領域が
深（なると、ゲート電極直下に於いてそれ等が近接した
状態になってしまい、設計値よりも石かに低い電圧をゲ
ート電極に印加することで導通ずる。このようなことを
回避する為、浅いソース領域並びにドレイン領域が必要
である。
従来、ソース領域並びにドレイン領域を浅く形成する為
には次のような手段が採られている。
には次のような手段が採られている。
＋１１ 低加速エネルギのイオン注入技術及びＲＴＡ
（ｒａｐ ｉｄ ｔｈｅｒｍａ ｌ ａｎｎｅａ
ｌ）技術の併用。
（ｒａｐ ｉｄ ｔｈｅｒｍａ ｌ ａｎｎｅａ
ｌ）技術の併用。
（２） シリコン（Ｓ ｉ）イオン注入に依るブリ・
アモルファス化技術及び低加速エネルギのイオン注入技
術及びＰＴＡ技術或いはＦＡ（ｆｕｒｎａｃｅ ａｎ
ｎｅａｌ）技術の併用。
アモルファス化技術及び低加速エネルギのイオン注入技
術及びＰＴＡ技術或いはＦＡ（ｆｕｒｎａｃｅ ａｎ
ｎｅａｌ）技術の併用。
（３）スピン・オン・グラス（ｓｐｉｎ ｏｎ ｇ
ｌａｓｓ：５ＯＧ）などの不純物拡散剤を使用する技術
及びＲＴＡ技術の併用（固相拡散）。
ｌａｓｓ：５ＯＧ）などの不純物拡散剤を使用する技術
及びＲＴＡ技術の併用（固相拡散）。
前記例示した各手段に於いて、イオン注入法は文字通り
不純物をイオン化して基板に注入するのであるから、最
初から深さをもってしまう。
不純物をイオン化して基板に注入するのであるから、最
初から深さをもってしまう。
また、ＳＯＧなどの不純物拡散剤は、フォト・レジスト
塗布装置などを用いて基板上に塗布した後、不純物を基
板中に拡散するのに有効な状態にする為にベーキングし
なければならず、しかも、そのベーキングを行った場合
、ＳＯＧは非常に吸水し易い性質になってしまい、その
ようになると不純物は基板へ拡散され難くなり、従って
、該固相拡散で形成したソース領域並びにドレイン領域
に於けるシート抵抗の面内均一性が大幅に劣化する。
塗布装置などを用いて基板上に塗布した後、不純物を基
板中に拡散するのに有効な状態にする為にベーキングし
なければならず、しかも、そのベーキングを行った場合
、ＳＯＧは非常に吸水し易い性質になってしまい、その
ようになると不純物は基板へ拡散され難くなり、従って
、該固相拡散で形成したソース領域並びにドレイン領域
に於けるシート抵抗の面内均一性が大幅に劣化する。
ところで、ＳＯＧから不純物を拡散する、所謂、固相拡
散に於いては、イオン注入法に依った場合のような前記
深さは存在しないので、浅いソース領域並びにドレイン
領域を形成する為には有効であり、従って、前記した吸
水性に関する欠点さえ解消できればＭｉｓ電界効果半導
体装置を高集積化する場合の有力な一手段となる。
散に於いては、イオン注入法に依った場合のような前記
深さは存在しないので、浅いソース領域並びにドレイン
領域を形成する為には有効であり、従って、前記した吸
水性に関する欠点さえ解消できればＭｉｓ電界効果半導
体装置を高集積化する場合の有力な一手段となる。
本発明は、ＳＯＣを用いた場合と同様な同相拡散で不純
物拡散領域を形成しながら、該不純物拡散領域に於ける
シート抵抗の面内均一性を良好に維持できるようにする
。
物拡散領域を形成しながら、該不純物拡散領域に於ける
シート抵抗の面内均一性を良好に維持できるようにする
。
第１図は本発明の詳細な説明する為の工程要所に於ける
半導体装置の要部切断側面図を表している。
半導体装置の要部切断側面図を表している。
図に於いて、２１はシリコン半導体基板、２２は固相拡
散を行う為の不純物拡散源膜、２３は耐水性絶縁膜をそ
れぞれ示している。
散を行う為の不純物拡散源膜、２３は耐水性絶縁膜をそ
れぞれ示している。
本発明に於いて、不純物拡散源膜２２を化学気相成長（
ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄＣｐｏｓｉｔｉ
ｏｎ：ＣＶＤ）法で成長し、引き続き、その上に耐水性
絶縁膜２３を連続的に成長させる。
ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄＣｐｏｓｉｔｉ
ｏｎ：ＣＶＤ）法で成長し、引き続き、その上に耐水性
絶縁膜２３を連続的に成長させる。
図示の半導体装置では、不純物拡散源膜２２としては例
えばＢ２Ｏ３膜を、また、耐水性絶縁膜２３としては例
えば二酸化シリコン（ＳｉＯ□）膜を用いた場合につい
て説明する。
えばＢ２Ｏ３膜を、また、耐水性絶縁膜２３としては例
えば二酸化シリコン（ＳｉＯ□）膜を用いた場合につい
て説明する。
ここで、Ｂ２Ｏ３膜上に５ｉ０２膜がなかったとすると
、通常、８２０３ ＢＭを形成した後、硼素（Ｂ）をシ
リコン半導体基板２１に拡散する為の熱処理を行う迄に
、−度は大気に曝されることになる。尚、これは、熱処
理の手段としてＲＴＡ法を採用していることに依る。
、通常、８２０３ ＢＭを形成した後、硼素（Ｂ）をシ
リコン半導体基板２１に拡散する為の熱処理を行う迄に
、−度は大気に曝されることになる。尚、これは、熱処
理の手段としてＲＴＡ法を採用していることに依る。
このように、−度でも大気に曝した場合、Ｂ２Ｏ３膜は
吸水して変質し、ＲＴＡ法に依る熱処理を施しても、シ
リコン半導体基板２１中にＢが充分に拡散せず、不純物
拡散領域のシート抵抗は増加する。
吸水して変質し、ＲＴＡ法に依る熱処理を施しても、シ
リコン半導体基板２１中にＢが充分に拡散せず、不純物
拡散領域のシート抵抗は増加する。
このような場合、本発明に於けるように、Ｂ２Ｏ３膜上
にＳ ｉ Ｏ２膜を形成しておけば、ＲＴＡ法で熱処理
するまで大気中に曝しておいても河岸不都合は発生しな
い。換言すると、ＲＴＡ法で熱処理するのであれば、シ
リコン半導体基板２１は大気中に曝さざるを得ないので
あり、本発明に依って、浅い接合形成及び不純物拡散領
域の低抵抗化を両立できるＲＴＡ法を固相拡散に適用す
ることが初めて可能になったのである。尚、熱処理にＲ
ＴＡ法でなく通常の電気炉などを用いる方法を採った場
合、短時間で熱処理を実施することはできないから、接
合を浅くする為には熱処理温度を低くしなければならず
、それでは不純物拡散領域を低抵抗化することが困難に
なる。
にＳ ｉ Ｏ２膜を形成しておけば、ＲＴＡ法で熱処理
するまで大気中に曝しておいても河岸不都合は発生しな
い。換言すると、ＲＴＡ法で熱処理するのであれば、シ
リコン半導体基板２１は大気中に曝さざるを得ないので
あり、本発明に依って、浅い接合形成及び不純物拡散領
域の低抵抗化を両立できるＲＴＡ法を固相拡散に適用す
ることが初めて可能になったのである。尚、熱処理にＲ
ＴＡ法でなく通常の電気炉などを用いる方法を採った場
合、短時間で熱処理を実施することはできないから、接
合を浅くする為には熱処理温度を低くしなければならず
、それでは不純物拡散領域を低抵抗化することが困難に
なる。
このようなことから、本発明に依るＭＩＳ電界効果半導
体装置の製造方法に於いては、半導体基板（例えばｎ型
シリコン半導体基板１）上の絶縁膜（例えばゲート絶縁
膜６）に不純物拡散領域形成用開口を形成してから不純
物拡散源膜（例えばＢ２Ｏ３膜９）並びに耐水性絶縁膜
（例えば５ｉＯｚｌ１１１０）を順に連続成長させる工
程と、次いで、短時間熱アニール法（例えばＲＴＡ法）
を通用して前記不純物拡散源膜から前記半導体基板に不
純物を拡散して不純物拡散領域（例えばｐ＋型ソース領
域１１及びｐ＋型ドレイン領域１２）を形成する工程と
を含んでいる。
体装置の製造方法に於いては、半導体基板（例えばｎ型
シリコン半導体基板１）上の絶縁膜（例えばゲート絶縁
膜６）に不純物拡散領域形成用開口を形成してから不純
物拡散源膜（例えばＢ２Ｏ３膜９）並びに耐水性絶縁膜
（例えば５ｉＯｚｌ１１１０）を順に連続成長させる工
程と、次いで、短時間熱アニール法（例えばＲＴＡ法）
を通用して前記不純物拡散源膜から前記半導体基板に不
純物を拡散して不純物拡散領域（例えばｐ＋型ソース領
域１１及びｐ＋型ドレイン領域１２）を形成する工程と
を含んでいる。
前記手段を採ることに依り、不純物拡散源膜を形成して
ＲＴＡ法に依る熱処理で不純物拡散領域を形成するまで
の間、基板を大気中に曝しておいても、前記不純物拡散
源膜が吸水して不純物拡散機能が低下することは殆どな
くなり、従って、浅い接合の形成と不純物拡散領域の低
抵抗化及びその面内抵抗の均一化を達成することができ
る。
ＲＴＡ法に依る熱処理で不純物拡散領域を形成するまで
の間、基板を大気中に曝しておいても、前記不純物拡散
源膜が吸水して不純物拡散機能が低下することは殆どな
くなり、従って、浅い接合の形成と不純物拡散領域の低
抵抗化及びその面内抵抗の均一化を達成することができ
る。
第２図乃至第１Ｏ図は本発明一実施例を解説する為の工
程要所に於けるＭｉｓ電界効果半導体装置の要部切断側
面図を表し、以下、これ等の図を参照しつつ説明する。
程要所に於けるＭｉｓ電界効果半導体装置の要部切断側
面図を表し、以下、これ等の図を参照しつつ説明する。
尚、ここでは、ｐチャネル型トランジスタを対象として
いる。
いる。
第２図参照
（１）熱酸化法を適用することに依り、ｎ型シリコン半
導体基板１上に厚さ例えば？〔入〕程度のＳｉＯ２膜２
を形成する。このＳ ｉ Ｏ２膜２は次に形成する窒化
シリコン（Ｓｉ３Ｎ４）膜とｎ型シリコン半導体基板ｌ
との間の応力を緩和する為に介在させるものである。
導体基板１上に厚さ例えば？〔入〕程度のＳｉＯ２膜２
を形成する。このＳ ｉ Ｏ２膜２は次に形成する窒化
シリコン（Ｓｉ３Ｎ４）膜とｎ型シリコン半導体基板ｌ
との間の応力を緩和する為に介在させるものである。
ｆ２１ＣＶＤ法を適用することに依り、厚さ例えば１５
００（Ａ）程度の５ｉ３Ｎ４１模３を形成する。
００（Ａ）程度の５ｉ３Ｎ４１模３を形成する。
このＳｉ３Ｎ４膜３は選択的熱酸化を行う場合の耐酸化
性マスクとして作用する。
性マスクとして作用する。
第３図参照
（３） 通常のフォト・リソグラフィ技術を適用する
ことに依り、Ｓ ｉ ３ Ｎ ４膜３の選択的エツチン
グを行ってフィールド領域に対応する開口３Ａを形成す
る。
ことに依り、Ｓ ｉ ３ Ｎ ４膜３の選択的エツチン
グを行ってフィールド領域に対応する開口３Ａを形成す
る。
（４） イオン注入法を適用することに依り、ドーズ
量を例えば２ Ｘ １０Ｉ２（ｃｍ−”）程度、加速エ
ネルギを例えば８０（ＫｅＶ）程度としてＷ （Ｐ）イ
オンの打ち込みを行ってｎ＋型チャネル・カット領域４
を形成する。
量を例えば２ Ｘ １０Ｉ２（ｃｍ−”）程度、加速エ
ネルギを例えば８０（ＫｅＶ）程度としてＷ （Ｐ）イ
オンの打ち込みを行ってｎ＋型チャネル・カット領域４
を形成する。
第４図参照
（５）Ｓｉ３Ｎ４膜３を耐酸化性マスクとして選択的熱
酸化法を適用することに依り、湿性酸化雰囲気中で温度
を例えば１０００（”Ｃ）程度、また、時間を例えば１
２０〔分〕程度にして、厚さ６０００ （人〕程度の５
ｉ０２からなるフィールド絶縁膜５を形成する。
酸化法を適用することに依り、湿性酸化雰囲気中で温度
を例えば１０００（”Ｃ）程度、また、時間を例えば１
２０〔分〕程度にして、厚さ６０００ （人〕程度の５
ｉ０２からなるフィールド絶縁膜５を形成する。
第５図参照
（６）耐酸化性マスクとして用いたＳｉ３Ｎ４膜３及び
その下地のＳ ｉ Ｏ２膜２を除去し、シリコン半導体
基板１の能動領域を表出させる。
その下地のＳ ｉ Ｏ２膜２を除去し、シリコン半導体
基板１の能動領域を表出させる。
第６図参照
（７）熱酸化法を通用することに依り、厚さ例えば２０
０ 〔人〕程度の５ｉ０２からなるゲート絶縁膜６を形
成する。
０ 〔人〕程度の５ｉ０２からなるゲート絶縁膜６を形
成する。
（８） イオン注入法を適用することに依り、ドーズ
量を例えば４．ｘ １０ ” Ｃｃｍ−２）程度、そし
て、加速エネルギを例えば５０［ＫｅＶ）程度として硼
素（Ｂ）イオンの打ち込みを行ってｐ型チャネル領域７
を形成する。
量を例えば４．ｘ １０ ” Ｃｃｍ−２）程度、そし
て、加速エネルギを例えば５０［ＫｅＶ）程度として硼
素（Ｂ）イオンの打ち込みを行ってｐ型チャネル領域７
を形成する。
第７図参照
（（ＩＩｃＶＤ法を適用することに依り、厚さ例えば４
０００ （人〕程度の多結晶シリコン膜を形成し、次い
で、イオン注入法を適用することに依り、ドーズ量を例
えば４ Ｘ １０１５（ｃｍ−２）程度、加速エネルギ
を例えば８０（ＫｅＶ）程度として前記多結晶シリコン
膜中にＷ （Ｐ）イオンの打ち込みを行い、次いで、フ
ォト・リソグラフィ技術を適用することに依り、前記多
結晶シリコン膜のパターニングを行ってゲート電極８を
形成する。
０００ （人〕程度の多結晶シリコン膜を形成し、次い
で、イオン注入法を適用することに依り、ドーズ量を例
えば４ Ｘ １０１５（ｃｍ−２）程度、加速エネルギ
を例えば８０（ＫｅＶ）程度として前記多結晶シリコン
膜中にＷ （Ｐ）イオンの打ち込みを行い、次いで、フ
ォト・リソグラフィ技術を適用することに依り、前記多
結晶シリコン膜のパターニングを行ってゲート電極８を
形成する。
第８図参照
００） エッチャントをフッ酸とする浸漬法を通用す
ることに依り、ソース領域形成予定部分及びドレイン領
域形成予定部分の上にあるゲート絶縁膜６を除去してシ
リコン半導体基板ｌを選択的に表出させる。
ることに依り、ソース領域形成予定部分及びドレイン領
域形成予定部分の上にあるゲート絶縁膜６を除去してシ
リコン半導体基板ｌを選択的に表出させる。
００ ＣＶＤ法を適用することに依り、厚さ例えば５０
０ 〔人〕程度の不純物拡散源膜であるＢ２Ｏ３膜９及
び厚さ例えば１０００ （人〕程度の耐水性絶縁膜で
あるＳ ｉ Ｏ２膜１０をそれぞれ連続して成長させる
。
０ 〔人〕程度の不純物拡散源膜であるＢ２Ｏ３膜９及
び厚さ例えば１０００ （人〕程度の耐水性絶縁膜で
あるＳ ｉ Ｏ２膜１０をそれぞれ連続して成長させる
。
ＣＶＤ装置の同一反応室内でＢ２Ｏ３膜９とＳ ｉ Ｏ
２膜１０とを連続成長させるには次のような反応を起こ
させる。
２膜１０とを連続成長させるには次のような反応を起こ
させる。
■ ２Ｂ２Ｈ６＋３０２→２Ｂ２０３＋６Ｈ２■ Ｓ
ｉ Ｈ４＋０２”Ｓ ｉ０２ ＋２Ｈ２（２） ＲＴＡ
法を通用することに依り、温度を例えば１０００［”Ｃ
）、時間を例えば１０〔秒〕として熱処理を行ってＢ２
Ｏ３膜９からＢをシリコン半導体基板１に固相拡散し、
ｐ１型ソース領域１１及びｐ＋型トドレイン領域１２形
成する。
ｉ Ｈ４＋０２”Ｓ ｉ０２ ＋２Ｈ２（２） ＲＴＡ
法を通用することに依り、温度を例えば１０００［”Ｃ
）、時間を例えば１０〔秒〕として熱処理を行ってＢ２
Ｏ３膜９からＢをシリコン半導体基板１に固相拡散し、
ｐ１型ソース領域１１及びｐ＋型トドレイン領域１２形
成する。
このようにして形成されたｐ＋＋ソース領域１１及びｐ
＋型トドレイン領域１２シート抵抗は１００〔Ω／口〕
以下であり、また、接合深さは約０．１３（μｍ〕以下
の浅いものになった。
＋型トドレイン領域１２シート抵抗は１００〔Ω／口〕
以下であり、また、接合深さは約０．１３（μｍ〕以下
の浅いものになった。
本工程でＲＴＡ法を実施した場合、次のような反応が起
こってＢがシリコン半導体基板１に拡散されるものであ
る。
こってＢがシリコン半導体基板１に拡散されるものであ
る。
２Ｂ２０３ ＋３Ｓ ｉ→４Ｂ＋３３ｉ０２第９図参照
Ｑ３）ＣＶＤ法を適用することに依り、厚さ例えば５０
００ （人〕程度の燐珪酸ガラス（ｐ ｈ ｏ ５ｐｈ
ｏｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＰＳＧ）或いは硼
素入り燐珪酸ガラス（ｂｏｒｏｐｈ。
００ （人〕程度の燐珪酸ガラス（ｐ ｈ ｏ ５ｐｈ
ｏｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＰＳＧ）或いは硼
素入り燐珪酸ガラス（ｂｏｒｏｐｈ。
５ｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＢＰＳＧ
）などからなる層間絶縁膜１３を形成する。
）などからなる層間絶縁膜１３を形成する。
００ 通常のフォト・リソグラフィ技術を適用するこ
とに依り、層間絶縁膜１３．５ｉ０２膜１Ｏ１Ｂ２０３
膜９の選択的エツチングを行ってソース電極コンタクト
窓及びドレイン電極コンタクト窓その他の電極コンタク
ト窓を形成する。
とに依り、層間絶縁膜１３．５ｉ０２膜１Ｏ１Ｂ２０３
膜９の選択的エツチングを行ってソース電極コンタクト
窓及びドレイン電極コンタクト窓その他の電極コンタク
ト窓を形成する。
αつ ガラス・リフローを行う為の熱処理を施し、層間
絶縁膜１３の表面に於ける凹凸を低減して滑らかにする
。
絶縁膜１３の表面に於ける凹凸を低減して滑らかにする
。
第１０図参照
０の スパッタリング法を適用することに依り、アル
ミニウム（Ａβ）膜を形成し、次いで、通常のフォト・
リソグラフィ技術を適用することに依り、該ＡＮ膜のバ
ターニングを行ってソース電極１４及びドレイン電極１
５その他の電極を形成する。
ミニウム（Ａβ）膜を形成し、次いで、通常のフォト・
リソグラフィ技術を適用することに依り、該ＡＮ膜のバ
ターニングを行ってソース電極１４及びドレイン電極１
５その他の電極を形成する。
このようにして製造したＭＩＳ電界効果半導体装置に於
いては、５ｉ０２膜１０が存在することからＢ２Ｏ３膜
９の吸水は殆どない。
いては、５ｉ０２膜１０が存在することからＢ２Ｏ３膜
９の吸水は殆どない。
一般に、Ｂ２Ｏ３は吸水性に冨んでいるが、半導体ウェ
ハの面内で均一に吸水することは有り得ず、オリエンテ
ーション・フラットを下にした場合に於ける半導体ウェ
ハの上部が特に吸水し易く、そして、吸水した部分とそ
れを免れた部分とではシート抵抗の値に大きな差を生じ
、これが、シートｔｉ抗の面内均一性を劣化させる主因
をなしている。前記実施例に依った場合、シート抵抗の
面内均一性は約１〜２〔％〕程度であり、因に従来技術
に依ると約５〜７ 〔％〕程度である。面、Ｂ２Ｏ３が
吸水すると白濁するので、−見してそれと判定すること
ができる。
ハの面内で均一に吸水することは有り得ず、オリエンテ
ーション・フラットを下にした場合に於ける半導体ウェ
ハの上部が特に吸水し易く、そして、吸水した部分とそ
れを免れた部分とではシート抵抗の値に大きな差を生じ
、これが、シートｔｉ抗の面内均一性を劣化させる主因
をなしている。前記実施例に依った場合、シート抵抗の
面内均一性は約１〜２〔％〕程度であり、因に従来技術
に依ると約５〜７ 〔％〕程度である。面、Ｂ２Ｏ３が
吸水すると白濁するので、−見してそれと判定すること
ができる。
前記実施例に於いては、不純物拡散源膜としてＢ２Ｏ３
膜を用いた場合について説明したが、この他にＰ２Ｏ５
膜なども同様であり、また、耐水性絶縁膜としてはＳ
ｉ Ｏ２膜のほかにＳ ｉ３ Ｎ ４膜を用いることも
できる。
膜を用いた場合について説明したが、この他にＰ２Ｏ５
膜なども同様であり、また、耐水性絶縁膜としてはＳ
ｉ Ｏ２膜のほかにＳ ｉ３ Ｎ ４膜を用いることも
できる。
本発明に依るＭＩＳ電界効果半導体装置の製造方法に於
いては、Ｂ２Ｏ３或いはＰ２Ｏ５など吸水し易い不純物
拡散源膜の上にＳ ｉ Ｏ２や５ｊ３Ｎ４などの耐水性
絶縁膜を形成して大気中の水分が不純物拡散源膜に到達
するのを防ぐようにしている。
いては、Ｂ２Ｏ３或いはＰ２Ｏ５など吸水し易い不純物
拡散源膜の上にＳ ｉ Ｏ２や５ｊ３Ｎ４などの耐水性
絶縁膜を形成して大気中の水分が不純物拡散源膜に到達
するのを防ぐようにしている。
前記構成を採ることに依り、不純物拡散源膜を形成して
ＲＴＡ法に依る熱処理で不純物拡散領域を形成するまで
の間、基板を大気中に曝しておいても、前記不純物拡散
源膜が吸水して不純物拡散機能が低下することは殆どな
くなり、従って、浅い接合の形成と不純物拡散領域の低
抵抗化及びその面内抵抗の均一化を達成することができ
る。
ＲＴＡ法に依る熱処理で不純物拡散領域を形成するまで
の間、基板を大気中に曝しておいても、前記不純物拡散
源膜が吸水して不純物拡散機能が低下することは殆どな
くなり、従って、浅い接合の形成と不純物拡散領域の低
抵抗化及びその面内抵抗の均一化を達成することができ
る。
第１図は本発明の詳細な説明する為の工程要所に於ける
ＭＩＳ電界効果半導体装置の要部切断側面図、第２図乃
至第１Ｏ図は本発明一実施例を説明する為の工程要所に
於けるＭｉｓ電界効果半導体装置の要部切断側面図をそ
れぞれ表している。 図に於いて、２１はシリコン半導体基板、２２は同相拡
散を行う為の不純物拡散源膜、２３は耐水性絶縁膜をそ
れぞれ示している。 第３図 Ｍ４図 第１図 第２図 第５図 第６図 第７図 第９図
ＭＩＳ電界効果半導体装置の要部切断側面図、第２図乃
至第１Ｏ図は本発明一実施例を説明する為の工程要所に
於けるＭｉｓ電界効果半導体装置の要部切断側面図をそ
れぞれ表している。 図に於いて、２１はシリコン半導体基板、２２は同相拡
散を行う為の不純物拡散源膜、２３は耐水性絶縁膜をそ
れぞれ示している。 第３図 Ｍ４図 第１図 第２図 第５図 第６図 第７図 第９図
Claims (1)
- 【特許請求の範囲】 半導体基板上の絶縁膜に不純物拡散領域形成用開口を形
成してから不純物拡散源膜及び耐水性絶縁膜を順に連続
成長させる工程と、 次いで、短時間熱アニール法を適用して前記不純物拡散
源膜から前記半導体基板に不純物を固相拡散して不純物
拡散領域を形成する工程と を含んでなることを特徴とするＭＩＳ電界効果半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14691588A JP2681281B2 (ja) | 1988-06-16 | 1988-06-16 | Ｍｉｓ電界効果半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14691588A JP2681281B2 (ja) | 1988-06-16 | 1988-06-16 | Ｍｉｓ電界効果半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022633A true JPH022633A (ja) | 1990-01-08 |
| JP2681281B2 JP2681281B2 (ja) | 1997-11-26 |
Family
ID=15418442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14691588A Expired - Fee Related JP2681281B2 (ja) | 1988-06-16 | 1988-06-16 | Ｍｉｓ電界効果半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2681281B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488732A (en) * | 1990-10-18 | 1996-01-30 | Fujitsu Network Engineering Limited | Automatic support tool generating system based on a knowledge acquisition tool and a database |
| JP2007240456A (ja) * | 2006-03-10 | 2007-09-20 | Murata Mfg Co Ltd | 焦電型温度補償型赤外線センサ |
| US8236155B2 (en) | 2008-02-04 | 2012-08-07 | Toyota Jidosha Kabushiki Kaisha | Exhaust gas sensor |
-
1988
- 1988-06-16 JP JP14691588A patent/JP2681281B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488732A (en) * | 1990-10-18 | 1996-01-30 | Fujitsu Network Engineering Limited | Automatic support tool generating system based on a knowledge acquisition tool and a database |
| JP2007240456A (ja) * | 2006-03-10 | 2007-09-20 | Murata Mfg Co Ltd | 焦電型温度補償型赤外線センサ |
| US8236155B2 (en) | 2008-02-04 | 2012-08-07 | Toyota Jidosha Kabushiki Kaisha | Exhaust gas sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2681281B2 (ja) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324974A (en) | Nitride capped MOSFET for integrated circuits | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH022633A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| JPH03165066A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPS62235739A (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPS6123363A (ja) | 半導体装置およびその製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JPS63175420A (ja) | 半導体装置の製造方法 | |
| JPH01147869A (ja) | 半導体装置の製造方法 | |
| KR100214460B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS61100936A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09289292A (ja) | 半導体装置の製造方法 | |
| JP3056106B2 (ja) | 半導体装置の製造方法 | |
| JPS58182246A (ja) | 半導体装置の製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JP2906490B2 (ja) | 半導体装置の製造方法 | |
| JPS6276559A (ja) | 半導体装置の製造方法 | |
| JPS62286221A (ja) | 半導体装置の製造方法 | |
| JPS61181148A (ja) | 半導体装置の製造方法 | |
| JPH04116924A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |