JPH01147869A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01147869A JPH01147869A JP30708287A JP30708287A JPH01147869A JP H01147869 A JPH01147869 A JP H01147869A JP 30708287 A JP30708287 A JP 30708287A JP 30708287 A JP30708287 A JP 30708287A JP H01147869 A JPH01147869 A JP H01147869A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- oxide film
- diffusion
- gas atmosphere
- inert gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 45
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 29
- 239000011248 coating agent Substances 0.000 claims abstract description 28
- 238000000576 coating method Methods 0.000 claims abstract description 28
- 239000011261 inert gas Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 49
- 229920005591 polysilicon Polymers 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 239000000370 acceptor Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 34
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- 206010024229 Leprosy Diseases 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
本発明は半導体装置の製造方法に関し、詳しくは、n型
又はp型MoSトランジスタ製造時のチャンネルドープ
工程で塗布型熱拡散方式を用いて不純物の低濃度拡散を
行なうようにした半導体装置の製造方法に関する。
又はp型MoSトランジスタ製造時のチャンネルドープ
工程で塗布型熱拡散方式を用いて不純物の低濃度拡散を
行なうようにした半導体装置の製造方法に関する。
[従来技術]
シリコン薄膜をmmいたMO8型半導体装置は、一般に
、絶縁基板を用いこの基板上に薄膜トランジスタを形成
したものからなり、液晶表示デバイスをはじめ各種のデ
バイスに応用されている。
、絶縁基板を用いこの基板上に薄膜トランジスタを形成
したものからなり、液晶表示デバイスをはじめ各種のデ
バイスに応用されている。
ところで、従来のMO8型トランジスタの製造では、チ
ャネルドープ工程で制御性にすぐれたイオン打込み法が
利用されている。第5図はそうした従来法によるMO8
型トランジスタ製造の一例を示した工程図である。まず
、(a)絶縁基板1上にポリシリコン層をLP−CVD
法によって形成し、これにフォトリソグラフィー・エッ
チング工程を施してパターニングされたポリシリコン層
2を形成する。(b)熱酸化工程(0□雰囲気で例えば
1000℃以上の加熱温度)でポリシリコン層2表面を
酸化させ酸化膜=SiO□膜3を成長させた後、(c)
イオン打込み101でチャンネルドープを行なう。例え
ば、nチャンネル型トランジスタの場合は、不純物であ
るB+を30KeV 〜150KeVの注入エネルギー
で1×1oot〜I Xl013/cJのドーズ量で注
入を行なう。
ャネルドープ工程で制御性にすぐれたイオン打込み法が
利用されている。第5図はそうした従来法によるMO8
型トランジスタ製造の一例を示した工程図である。まず
、(a)絶縁基板1上にポリシリコン層をLP−CVD
法によって形成し、これにフォトリソグラフィー・エッ
チング工程を施してパターニングされたポリシリコン層
2を形成する。(b)熱酸化工程(0□雰囲気で例えば
1000℃以上の加熱温度)でポリシリコン層2表面を
酸化させ酸化膜=SiO□膜3を成長させた後、(c)
イオン打込み101でチャンネルドープを行なう。例え
ば、nチャンネル型トランジスタの場合は、不純物であ
るB+を30KeV 〜150KeVの注入エネルギー
で1×1oot〜I Xl013/cJのドーズ量で注
入を行なう。
不純物ドープ量の加減の目的は勿論しきい値電圧(vt
h)の制御であるが、ウェハープロセスにおいては、そ
のvthのシフト量(ΔV th)はΔVth=qN、
/ Cox (但し、qは電子電荷量、N1はドープ量、Coxは前
記酸化膜3の厚さである。)で表わされる。一方、pチ
ャンネル型トランジスタの場合は、不純物としてAs”
又はPoが用いられる。第5図(C)で、ポリシリコン
層2中の多数の点は低濃度に注入された不純物を表わし
ている。これは第1図、第3図においても同様である。
h)の制御であるが、ウェハープロセスにおいては、そ
のvthのシフト量(ΔV th)はΔVth=qN、
/ Cox (但し、qは電子電荷量、N1はドープ量、Coxは前
記酸化膜3の厚さである。)で表わされる。一方、pチ
ャンネル型トランジスタの場合は、不純物としてAs”
又はPoが用いられる。第5図(C)で、ポリシリコン
層2中の多数の点は低濃度に注入された不純物を表わし
ている。これは第1図、第3図においても同様である。
次に、(d)ポリシリコン層4を堆積し、(e)さきの
酸化膜3とともにポリシリコン層4を同一マスクでエッ
チラングして、ゲート酸化膜(Si02) 31及びゲ
ート電極となるべきところ4′を形成する。
酸化膜3とともにポリシリコン層4を同一マスクでエッ
チラングして、ゲート酸化膜(Si02) 31及びゲ
ート電極となるべきところ4′を形成する。
(f)ゲート電極41の低抵抗化と拡散領域5(ソース
領域=ソース電極、ドレイン領域=ドレイン電極)との
形成は、セルフアライメント方式を採用しイオン打込み
102で同時に行なわれる。
領域=ソース電極、ドレイン領域=ドレイン電極)との
形成は、セルフアライメント方式を採用しイオン打込み
102で同時に行なわれる。
この際、トランジスタがnチャンネルのものでは例えば
As”を50KeVの注入エネルギーでIX5”/cJ
<らいのドーズ量で注入を行なう。
As”を50KeVの注入エネルギーでIX5”/cJ
<らいのドーズ量で注入を行なう。
(f′)前記(f)の工程ではイオン打込みの代わりに
塗布型拡散剤を用いることも可能である。
塗布型拡散剤を用いることも可能である。
即ち、全面に拡散剤を塗布し900℃、30分間、N2
ガス雰囲気で拡散する。
ガス雰囲気で拡散する。
最後に、(g)層間絶縁膜6を形成し、メタル電極7を
配線してMO8型トランジスタが完成する。
配線してMO8型トランジスタが完成する。
だが、こうしたイオン打込みを用いたMO8型トランジ
スタのチャンネルドープ工程では、第5図(b)にみら
れるように、(i)シリコン酸化膜を通してイオン打込
みがなされることから絶縁膜もしくはポリシリコン膜へ
のダメージが無視できない、(it)スループット(t
hroughput)に限界がある、また(正)装置が
大型で複雑である、等の欠点がある。
スタのチャンネルドープ工程では、第5図(b)にみら
れるように、(i)シリコン酸化膜を通してイオン打込
みがなされることから絶縁膜もしくはポリシリコン膜へ
のダメージが無視できない、(it)スループット(t
hroughput)に限界がある、また(正)装置が
大型で複雑である、等の欠点がある。
もっとも、イオン打込みに代わる製造法としてメルトス
ルー拡散(低濃度又は浅い接合形成のため薄い酸化膜を
介しての不純物拡散)があるが、酸化膜(S io、膜
)形成のための工程が不可欠となっており、これに付随
して再現性や均一性にいまだ問題が残されている。
ルー拡散(低濃度又は浅い接合形成のため薄い酸化膜を
介しての不純物拡散)があるが、酸化膜(S io、膜
)形成のための工程が不可欠となっており、これに付随
して再現性や均一性にいまだ問題が残されている。
[目 的コ
本発明は、MO8型トランジスタ製造時でのチャネルド
ープ工程で、従来行なわれてるイオン打込み方式を採用
することなく、塗布型熱拡散方式を用い制御性良く不純
物の低濃度拡散が行なわれるMO8型半導体装置の製造
方法を提供するものである。
ープ工程で、従来行なわれてるイオン打込み方式を採用
することなく、塗布型熱拡散方式を用い制御性良く不純
物の低濃度拡散が行なわれるMO8型半導体装置の製造
方法を提供するものである。
[構 成コ
本発明の半導体装置の製造方法は、(1)絶縁基板上に
パターニングされたポリシリコン層を形成し、これに塗
布型拡散剤を塗布し、不活性ガス雰囲気中で熱処理を行
なってポリシリコン層に不純物を低濃度に拡散させ1次
いで、不活性ガス雰囲気から酸素ガス雰囲気にかえて熱
処理を続行し、前記ポリシリコン層表面に酸化シリコン
膜を形成せしめポリシリコン層への不純物拡散を終了さ
せた後、又は(2)絶縁基板上にパターニングされたポ
リシリコン層を形成し、これに塗布型拡散剤を塗布し、
酸素を含む不活性ガス雰囲気中で熱処理を行なってポリ
シリコン層に不純物を拡散させながらその層表面を酸化
させて酸化シリコン膜を成長せしめ、その酸化シリコン
膜の形成により不純物の低濃度拡散がなされなくなった
後、これら(1)又は(2)の状態のものから前記塗布
型拡散剤の残余を除去しポリシリコンの表面を再度熱酸
化した後、この上にポリシリコン層を堆積し、続いて、
フォトリソグラフィー・エッチング法により前記酸化シ
リコン膜をゲート酸化膜として及び表面ポリシリコン層
をゲート電極となるべくして残し、これにイオン打込み
又は塗布型拡散剤を用いた熱拡散で、表面ポリシリコン
層を低抵抗化させたゲート電極として形成するとともに
、ゲートのセルフアライメントを利用してドナー又はア
クセプターとなる不純物を拡散してソース領域(ソース
電極)及びドレイン領域(ドレイン電極)を形成し、こ
れらの上に層間絶縁膜を形成し、更にメタル配線を施こ
すことを特徴としている。
パターニングされたポリシリコン層を形成し、これに塗
布型拡散剤を塗布し、不活性ガス雰囲気中で熱処理を行
なってポリシリコン層に不純物を低濃度に拡散させ1次
いで、不活性ガス雰囲気から酸素ガス雰囲気にかえて熱
処理を続行し、前記ポリシリコン層表面に酸化シリコン
膜を形成せしめポリシリコン層への不純物拡散を終了さ
せた後、又は(2)絶縁基板上にパターニングされたポ
リシリコン層を形成し、これに塗布型拡散剤を塗布し、
酸素を含む不活性ガス雰囲気中で熱処理を行なってポリ
シリコン層に不純物を拡散させながらその層表面を酸化
させて酸化シリコン膜を成長せしめ、その酸化シリコン
膜の形成により不純物の低濃度拡散がなされなくなった
後、これら(1)又は(2)の状態のものから前記塗布
型拡散剤の残余を除去しポリシリコンの表面を再度熱酸
化した後、この上にポリシリコン層を堆積し、続いて、
フォトリソグラフィー・エッチング法により前記酸化シ
リコン膜をゲート酸化膜として及び表面ポリシリコン層
をゲート電極となるべくして残し、これにイオン打込み
又は塗布型拡散剤を用いた熱拡散で、表面ポリシリコン
層を低抵抗化させたゲート電極として形成するとともに
、ゲートのセルフアライメントを利用してドナー又はア
クセプターとなる不純物を拡散してソース領域(ソース
電極)及びドレイン領域(ドレイン電極)を形成し、こ
れらの上に層間絶縁膜を形成し、更にメタル配線を施こ
すことを特徴としている。
ちなみに、本発明者らはMO5型トランジスタのチャン
ネルドープ工程でのイオン打込み方式に代わる手段を検
討した結果、ポリシリコン層に塗布型拡散剤を塗布した
状態で、不活性ガス雰囲気次いでこれを02ガスに切り
かえることによって又は不活性ガスに02ガスを混合し
たガス存在下におくことによって熱処理すれば、ポリシ
リコン層に低濃度の不純物拡散(チャンネルドープ)が
良好に行なえうろことを確めた。
ネルドープ工程でのイオン打込み方式に代わる手段を検
討した結果、ポリシリコン層に塗布型拡散剤を塗布した
状態で、不活性ガス雰囲気次いでこれを02ガスに切り
かえることによって又は不活性ガスに02ガスを混合し
たガス存在下におくことによって熱処理すれば、ポリシ
リコン層に低濃度の不純物拡散(チャンネルドープ)が
良好に行なえうろことを確めた。
本発明方法はそれに基づいてなされたものである。
以下に、本発明方法を添付の図面に従がいながらさらに
詳細に説明する。
詳細に説明する。
第1図は本発明方法に係る一例の工程(工程A)を途中
まで示したものである1便宜上、ここではnチャンネル
MOS型トランジスタを例にとって説叫を進めるが、p
チャンネルMO8型トランジスタについては不純物が異
なるだけの違いである。
まで示したものである1便宜上、ここではnチャンネル
MOS型トランジスタを例にとって説叫を進めるが、p
チャンネルMO8型トランジスタについては不純物が異
なるだけの違いである。
絶縁基板(石英基板など)1上には、常法と同様に、パ
ターニングされた半導体層(ポリシリコン層)2が形成
される(第1図(h))、これは前記第5図(a)と同
じである。
ターニングされた半導体層(ポリシリコン層)2が形成
される(第1図(h))、これは前記第5図(a)と同
じである。
この上に塗布型拡散剤11がスピンナー等で塗布される
。拡散剤11に含まれる不純物(例えばp、o、など)
の濃度は、例えばドーズ量約5×10”/adであれば
約0.005モルIQ程度のものを使用する。
。拡散剤11に含まれる不純物(例えばp、o、など)
の濃度は、例えばドーズ量約5×10”/adであれば
約0.005モルIQ程度のものを使用する。
この工程Aでは、塗布型拡散剤11を塗布した後、不活
性ガス(NSガスが好ましい)雰囲気201中で280
℃で20分、500℃で30分の二段階プリベークを行
ない、更に同じく不活性ガス雰囲気201中で1000
℃、30分間の加熱処理(不純物の本拡散)を行なう(
第1図(i))。
性ガス(NSガスが好ましい)雰囲気201中で280
℃で20分、500℃で30分の二段階プリベークを行
ない、更に同じく不活性ガス雰囲気201中で1000
℃、30分間の加熱処理(不純物の本拡散)を行なう(
第1図(i))。
続いて、ドーズ量を制御性よくコントロールするために
、降温過程に入った時点で不活性ガスを0□ガス202
に切りかえる(第1図(j))。例えば、前記の不純物
拡散中にN2ガスを約5Q/win流していた場合には
、このN2ガスの流量を零どし、o2ガスを5 fl/
minとするのが望ましい。
、降温過程に入った時点で不活性ガスを0□ガス202
に切りかえる(第1図(j))。例えば、前記の不純物
拡散中にN2ガスを約5Q/win流していた場合には
、このN2ガスの流量を零どし、o2ガスを5 fl/
minとするのが望ましい。
02ガス雰囲気は5分間の充分である。
次いで、02ガスの流すのを止め、再び不活性ガス(こ
こでもN2ガスの使用が好ましい)の存在下に戻す。
こでもN2ガスの使用が好ましい)の存在下に戻す。
塗布型拡散剤は、0.ガスを通しやすいため、5分間0
2ガス雰囲気にさらすことによりポリシリコン層表面に
薄い酸化膜が形成され拡散を阻止する効果が働らく。そ
れ故、低濃度拡散の制御性を高めることができるわけで
ある。
2ガス雰囲気にさらすことによりポリシリコン層表面に
薄い酸化膜が形成され拡散を阻止する効果が働らく。そ
れ故、低濃度拡散の制御性を高めることができるわけで
ある。
なお、前記の不純物拡散工程(1)では、N2ガス雰囲
気で高濃度の不純物(0,01モル/Q以上)を含む塗
布型拡散剤を使用することも可能である。
気で高濃度の不純物(0,01モル/Q以上)を含む塗
布型拡散剤を使用することも可能である。
残余の塗布型拡散剤11をエツチング除去した後、ポリ
シリコン表面を再度熱酸化し、この上にポリシリコン層
4を堆積させれば第5図(d)で示した状態のものが得
られ、以降、従来と同様の工程により拡散領域(ソース
領域=ソース電極、ドレイン領域=ドレイン電極)及び
低抵抗化したゲート電極41を形成し、更にこの上に層
間絶縁膜6を形成し、メタル配線(メタル電極)7を設
けるようにすればよい。
シリコン表面を再度熱酸化し、この上にポリシリコン層
4を堆積させれば第5図(d)で示した状態のものが得
られ、以降、従来と同様の工程により拡散領域(ソース
領域=ソース電極、ドレイン領域=ドレイン電極)及び
低抵抗化したゲート電極41を形成し、更にこの上に層
間絶縁膜6を形成し、メタル配線(メタル電極)7を設
けるようにすればよい。
第2図は1000℃、30分のN2ガス雰囲気での不純
物ドーズ量と塗布型拡散剤中の含有不純物量との相対的
な関係を表わしたグラフである。
物ドーズ量と塗布型拡散剤中の含有不純物量との相対的
な関係を表わしたグラフである。
前述の例では、不純物の半導体層(ポリシリコン層)2
への低濃度拡散を不活性ガス(N 2ガス)雰囲気→0
2ガス雰囲気→不活性ガス雰囲気のステップ(工程A)
によっているが、他の工程Bで行なうことも可能である
。
への低濃度拡散を不活性ガス(N 2ガス)雰囲気→0
2ガス雰囲気→不活性ガス雰囲気のステップ(工程A)
によっているが、他の工程Bで行なうことも可能である
。
工程Bは、第3図(h) (k)に示したように、不活
性ガス(好ましくはN2ガス)中に適当量の範囲で02
ガスを含有(流量比で1 /1000〜1 /10)さ
せておき、この02ガス含有不活性ガス雰囲気203で
塗布型拡散剤11の熱処理を行なうとするものである。
性ガス(好ましくはN2ガス)中に適当量の範囲で02
ガスを含有(流量比で1 /1000〜1 /10)さ
せておき、この02ガス含有不活性ガス雰囲気203で
塗布型拡散剤11の熱処理を行なうとするものである。
この工程B (k)の場合には、不純物が半導体層(ポ
リシリコン層)2中に拡散されていくのと並行して塗布
型拡散剤11は0.ガスをとおしてポリシリコン層2表
面を容易に酸化してSiO□膜3が成長してゆき、Si
O□を通して不純物が拡散される。遂には、ある程度の
厚さに成長した5102膜3によってもはや必要以上の
不純物が半導体層2に拡散されることがなくなる。なお
、ここでの塗布型拡散剤の不純物濃度は比較的高い方が
望ましい。
リシリコン層)2中に拡散されていくのと並行して塗布
型拡散剤11は0.ガスをとおしてポリシリコン層2表
面を容易に酸化してSiO□膜3が成長してゆき、Si
O□を通して不純物が拡散される。遂には、ある程度の
厚さに成長した5102膜3によってもはや必要以上の
不純物が半導体層2に拡散されることがなくなる。なお
、ここでの塗布型拡散剤の不純物濃度は比較的高い方が
望ましい。
工8Bにおいて、02ガス含有不活性ガス雰囲気でのS
iO□膜の成長とSiO膜を通しての不純物拡散とは、
結果的にはメルトスルー拡散の応用になっているが、こ
の手段は5int膜の形成工程と拡散工程という二つの
工程からなるのと異なり、拡散の一工程がメルトスルー
拡散を行なっていることが特徴である。
iO□膜の成長とSiO膜を通しての不純物拡散とは、
結果的にはメルトスルー拡散の応用になっているが、こ
の手段は5int膜の形成工程と拡散工程という二つの
工程からなるのと異なり、拡散の一工程がメルトスルー
拡散を行なっていることが特徴である。
なお、02ガス/N2ガスの流量比と不純物ドープ量と
の相対的な関係は第4図のように表わされる。
の相対的な関係は第4図のように表わされる。
次に実施例を示す。
実施例1
石英基板上にバターニングされた厚さ約2000人のポ
リシリコン層(半導体層)を形成し、この上に塗布型拡
散剤(東京応化社製OCD P−59230、不純物
:P2O,)をスピンナーテ約2000人厚に塗布した
。
リシリコン層(半導体層)を形成し、この上に塗布型拡
散剤(東京応化社製OCD P−59230、不純物
:P2O,)をスピンナーテ約2000人厚に塗布した
。
これをN2ガス雰囲気中280℃で20分、500℃で
30分維持した後、同じ<N2ガス雰囲気中で1000
℃30分維持した。次いで、降温過程に入った時点でN
2ガス雰囲気から02ガス雰囲気にかえ、再びN2ガス
雰囲気に戻した。これらN2ガス及び0□ガスの流量は
ともに約50/minとし、降温過程に入ってからの0
2ガス雰囲気の時間は5分とした。その後、塗布型拡散
剤を除去した。
30分維持した後、同じ<N2ガス雰囲気中で1000
℃30分維持した。次いで、降温過程に入った時点でN
2ガス雰囲気から02ガス雰囲気にかえ、再びN2ガス
雰囲気に戻した。これらN2ガス及び0□ガスの流量は
ともに約50/minとし、降温過程に入ってからの0
2ガス雰囲気の時間は5分とした。その後、塗布型拡散
剤を除去した。
この結果、石英基板上のポリシリコン層中には約5 X
101G/an?のPが含まれている。
101G/an?のPが含まれている。
次いで、0.ガス雰囲気中で1000℃、3時間の条件
で熱酸化膜(約1300人)を形成し、この上に約10
0人厚のポリシリコン層を設け、エツチングしてゲート
酸化膜及びゲート電極となるべきところを形成した後、
塗布拡散(900”C130分)で拡散領域(ソース電
極及びドレイン電極)及び低抵抗化したゲート電極を形
成した。続いて、層間絶縁膜及びメタル配線を施してM
O3型トランジスタを製造した。
で熱酸化膜(約1300人)を形成し、この上に約10
0人厚のポリシリコン層を設け、エツチングしてゲート
酸化膜及びゲート電極となるべきところを形成した後、
塗布拡散(900”C130分)で拡散領域(ソース電
極及びドレイン電極)及び低抵抗化したゲート電極を形
成した。続いて、層間絶縁膜及びメタル配線を施してM
O3型トランジスタを製造した。
このMO5型トランジスタの品質は良好なものであった
。
。
実施例2
石英基板上にパターニングされた厚さ約2000人のポ
リシリコン層を形成し、この上に塗布型拡散剤(東京応
化社製OCD P−59210、不純物:P2O5)を
スピンナーで約2000入庫に塗布した。
リシリコン層を形成し、この上に塗布型拡散剤(東京応
化社製OCD P−59210、不純物:P2O5)を
スピンナーで約2000入庫に塗布した。
これをN2ガス雰囲気中で280℃で20分、500℃
で30分維持(プリベーク)した後、0□ガス/N2ガ
ス= 1 /100の流量比からなる雰囲気中で100
0℃で30分維持して不純物のポリシリコン層への拡散
を行なった。
で30分維持(プリベーク)した後、0□ガス/N2ガ
ス= 1 /100の流量比からなる雰囲気中で100
0℃で30分維持して不純物のポリシリコン層への拡散
を行なった。
この結果、石英基板上のポリシリコン層中には約5X1
0”/carのPが含まれている。
0”/carのPが含まれている。
次いで、実施例1と同様にしてゲート酸化膜、低抵抗化
したゲート電極、拡散領域(ドレイン領域=トレイン電
極、ソース領域=ソース電極)、層間絶縁膜、メタル配
線を形成してMO8型トランジスタを製造した。
したゲート電極、拡散領域(ドレイン領域=トレイン電
極、ソース領域=ソース電極)、層間絶縁膜、メタル配
線を形成してMO8型トランジスタを製造した。
このMO8型トランジスタの品質は実施例1と同様良好
なものであった。
なものであった。
[効 果]
本発明方法によれば、チャンネルドープするのに際しシ
リコン酸化膜を通して半導体層(ポリシリコン層)にイ
オンを打込むといった手段は採用されないためMO8型
トランジスタ製造での大型装置は不要であり、また、メ
ルトスルー拡散による酸化膜形成と拡散という二つの工
程を採ることなく、拡散の一工程で不純物の低濃度拡散
が行える。こうしたことはまたコスト低減にも継がるこ
とでもある。
リコン酸化膜を通して半導体層(ポリシリコン層)にイ
オンを打込むといった手段は採用されないためMO8型
トランジスタ製造での大型装置は不要であり、また、メ
ルトスルー拡散による酸化膜形成と拡散という二つの工
程を採ることなく、拡散の一工程で不純物の低濃度拡散
が行える。こうしたことはまたコスト低減にも継がるこ
とでもある。
なお、本発明方式は絶縁基板上にMO8型トランジスタ
を形成するだけのものに止まらず。
を形成するだけのものに止まらず。
Siウェハーを基板とするMO3型トランジスタの製造
にも応用しうるちのである。
にも応用しうるちのである。
第1図及び第3図は本発明方法を説明するための二側の
図である。第2図は拡散温度を一定にした場合の塗布型
拡散剤中の含有不純物と不純物ドープ量との相対的な関
係を表わしたグラフ、第4図は拡散温度を一定にした場
合の02ガス/N、ガス流量比と不純物ドープ量との相
対的な関係を表わしたグラフである。第5図は従来のM
O8型トランジスタの一般的な製造法を説明するための
図である。 1・・・絶縁基板 2・・・ポリシリコン層(半導体層) 3・・・シリコン酸化膜 4・・・ポリシリコン層5
・・・拡散領域(ソース電極、ドレイン電極)6・・・
活性MI 7・・・層間絶縁膜8・・・メタ
ル配線 11・・・塗布型拡散剤31・・・ゲー
ト配化膜 41・・・ゲート電極101.102・
・・イオン打込み 201・・・不活性ガス 202・・・02ガス2
03・・・02ガスとN2ガスとの混合ガス第1図
図である。第2図は拡散温度を一定にした場合の塗布型
拡散剤中の含有不純物と不純物ドープ量との相対的な関
係を表わしたグラフ、第4図は拡散温度を一定にした場
合の02ガス/N、ガス流量比と不純物ドープ量との相
対的な関係を表わしたグラフである。第5図は従来のM
O8型トランジスタの一般的な製造法を説明するための
図である。 1・・・絶縁基板 2・・・ポリシリコン層(半導体層) 3・・・シリコン酸化膜 4・・・ポリシリコン層5
・・・拡散領域(ソース電極、ドレイン電極)6・・・
活性MI 7・・・層間絶縁膜8・・・メタ
ル配線 11・・・塗布型拡散剤31・・・ゲー
ト配化膜 41・・・ゲート電極101.102・
・・イオン打込み 201・・・不活性ガス 202・・・02ガス2
03・・・02ガスとN2ガスとの混合ガス第1図
Claims (1)
- 【特許請求の範囲】 1、絶縁基板上にパターニングされたポリシリコン層を
形成し、これに塗布型拡散剤を塗布し、不活性ガス雰囲
気中で熱処理を行なってポリシリコン層に不純物を低濃
度に拡散させ、次いで、不活性ガス雰囲気から酸素ガス
雰囲気にかえて熱処理を続行し、前記ポリシリコン層表
面に酸化シリコン膜を形成せしめポリシリコン層への不
純物拡散を終了させた後、前記塗布型拡散剤の残余を除
去しポリシリコンの表面を再度熱酸化した後、この上に
ポリシリコン層を堆積し、続いて、フォトリソグラフィ
ー・エッチング法により前記酸化シリコン膜をゲート酸
化膜として及び表面ポリシリコン層をゲート電極となる
べくして残し、これにイオン打込み又は塗布型拡散剤を
用いた熱拡散で、表面ポリシリコン層を低抵抗化させた
ゲート電極として形成するとともに、ゲートのセルフア
ライメントを利用してドナー又はアクセプターとなる不
純物を拡散してソース領域及びドレイン領域を形成し、
これらの上に層間絶縁膜を形成し、更に、メタル電極を
配線することを特徴とする半導体装置の製造方法。 2、絶縁基板上にパターニングされたポリシリコン層を
形成し、これに塗布型拡散剤を塗布し、酸素を含む不活
性ガス雰囲気中で熱処理を行なってポリシリコン層に不
純物を拡散させながらその層表面を酸化させて酸化シリ
コン膜を成長せしめ、その酸化シリコン膜の形成により
不純物の低濃度拡散がなされなくなった後、前記塗布型
拡散剤の残余を除去しポリシリコンの表面を再度熱酸化
した後、この上にポリシリコン層を堆積し、続いて、フ
ォトリソグラフィー・エッチング法により前記酸化シリ
コン膜をゲート酸化膜として及び表面ポリシリコン層を
ゲート電極となるべくして残し、これにイオン打込み又
は塗布型拡散剤を用いた熱拡散で、表面ポリシリコン層
を低抵抗化させたゲート電極として形成するとともに、
ゲートのセルフアライメントを利用してドナー又はアク
セプターとなる不純物を拡散してソース領域及びドレイ
ン領域を形成し、これらの上に層間絶縁膜を形成し、更
に、メタル電極を配線することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30708287A JPH01147869A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30708287A JPH01147869A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01147869A true JPH01147869A (ja) | 1989-06-09 |
Family
ID=17964819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30708287A Pending JPH01147869A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01147869A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06349856A (ja) * | 1993-03-18 | 1994-12-22 | Gold Star Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
JPH07153956A (ja) * | 1993-08-09 | 1995-06-16 | Gold Star Electron Co Ltd | 薄膜トランジスタおよびその製造方法 |
US5670400A (en) * | 1994-12-21 | 1997-09-23 | Samsung Electronics Co., Ltd. | Method for making dual gate insulating film without edge-thinning |
-
1987
- 1987-12-04 JP JP30708287A patent/JPH01147869A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06349856A (ja) * | 1993-03-18 | 1994-12-22 | Gold Star Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
JPH07153956A (ja) * | 1993-08-09 | 1995-06-16 | Gold Star Electron Co Ltd | 薄膜トランジスタおよびその製造方法 |
US5670400A (en) * | 1994-12-21 | 1997-09-23 | Samsung Electronics Co., Ltd. | Method for making dual gate insulating film without edge-thinning |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2839018B2 (ja) | 半導体装置の製造方法 | |
US4833099A (en) | Tungsten-silicide reoxidation process including annealing in pure nitrogen and subsequent oxidation in oxygen | |
JPS6246989B2 (ja) | ||
US4774201A (en) | Tungsten-silicide reoxidation technique using a CVD oxide cap | |
JP3131436B2 (ja) | 半導体装置の製造方法 | |
JPH01147869A (ja) | 半導体装置の製造方法 | |
JPH02298074A (ja) | Mos型トランジスタの製造方法 | |
JPH0342868A (ja) | C―mos薄膜トランジスタ装置とその製造方法 | |
JPH0719759B2 (ja) | 半導体装置の製造方法 | |
JP3125429B2 (ja) | 半導体装置及びその製造方法 | |
JP2681281B2 (ja) | Mis電界効果半導体装置の製造方法 | |
JPS6155250B2 (ja) | ||
JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
JP4387477B2 (ja) | 半導体素子の製造方法 | |
JPH0684944A (ja) | 薄膜トランジスタ | |
KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
JPH02135737A (ja) | 半導体装置の製造方法 | |
JPS59105366A (ja) | Mos型トランジスタの製造方法 | |
JPH0458524A (ja) | 半導体装置の製造方法 | |
JPH02162739A (ja) | 半導体装置の製造方法 | |
JPS60127741A (ja) | 半導体装置の製法 | |
JPS62131538A (ja) | 半導体装置の製造方法 | |
JPH04336466A (ja) | 半導体装置の製造方法 | |
JPS61181148A (ja) | 半導体装置の製造方法 | |
JPH05206112A (ja) | 半導体膜改質方法およびtft作製方法 |