JPS58182246A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58182246A JPS58182246A JP6585882A JP6585882A JPS58182246A JP S58182246 A JPS58182246 A JP S58182246A JP 6585882 A JP6585882 A JP 6585882A JP 6585882 A JP6585882 A JP 6585882A JP S58182246 A JPS58182246 A JP S58182246A
- Authority
- JP
- Japan
- Prior art keywords
- film
- poly
- polycrystalline silicon
- phosphorus
- sheet resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＬＳＩ等半導体装置の配線に使用する、多結
晶シリコン薄膜の抵抗を下げる方法を提す 供するのである。
晶シリコン薄膜の抵抗を下げる方法を提す 供するのである。
ＭＯ８半導体プロセスで、多結晶シリコン膜はゲート電
極として、また菓子間の配線として、広く使用されてい
る。多結晶シリコン膜の７−ト抵抗を低くすることは、
配線抵抗を減少せしめ、回路の動作速度を向上するため
重要な要因である。
極として、また菓子間の配線として、広く使用されてい
る。多結晶シリコン膜の７−ト抵抗を低くすることは、
配線抵抗を減少せしめ、回路の動作速度を向上するため
重要な要因である。
ＭＯＳ、ＬＳＩの製造プロセスで、多結晶シリコン薄膜
を用いた配線層を形成する方法について、従来方法を第
１図Ａ−Ｆにより説明する。シリコン基板１の表面に、
薄いゲート絶縁層を含むＳ １０２膜２を形成しく第１
図Ａ）ついで、例えば減圧ＣＶＤ法を用いて、約ｅ ｏ
ｏ ’Ｃの低温で厚さ約０．４／ｊ ｍの多結晶シリ
コン膜３を成長させる（第１図Ｂ）。次にイオン注入法
で、燐イオンを４０ ＫｅＶで注入量２×１０１６個／
ｃＭドープする（第１図Ｃ）。
を用いた配線層を形成する方法について、従来方法を第
１図Ａ−Ｆにより説明する。シリコン基板１の表面に、
薄いゲート絶縁層を含むＳ １０２膜２を形成しく第１
図Ａ）ついで、例えば減圧ＣＶＤ法を用いて、約ｅ ｏ
ｏ ’Ｃの低温で厚さ約０．４／ｊ ｍの多結晶シリ
コン膜３を成長させる（第１図Ｂ）。次にイオン注入法
で、燐イオンを４０ ＫｅＶで注入量２×１０１６個／
ｃＭドープする（第１図Ｃ）。
その後、赤外線の輻射加熱方式により１０００°Ｃで約
１０秒間の熱処理を行って形成する（第１図Ｄ）。
１０秒間の熱処理を行って形成する（第１図Ｄ）。
次に多結晶シリコン膜をフォトエツチング法によりパタ
ーニングを行い（第１図Ｅ） 、 Ｓ １０２膜４を成
長ｔ、（第１ 図Ｆ ）、ＭＯＳ トランジスタのゲー
トおよび配線層が形成される。この方法で得られる多結
晶シリコン層のシート抵抗値は約１１０Ω／口となる。
ーニングを行い（第１図Ｅ） 、 Ｓ １０２膜４を成
長ｔ、（第１ 図Ｆ ）、ＭＯＳ トランジスタのゲー
トおよび配線層が形成される。この方法で得られる多結
晶シリコン層のシート抵抗値は約１１０Ω／口となる。
このシート抵抗値を下げる方法として、ドーグ後の第１
図りで示す工程での熱処理温度を上げる方法、あるいは
同工程での熱処理時間を長くする方法が考えられるが、
熱処理温度を高くして、長時間の熱処理を行った場合（
例えば１０００°Ｃ３０分間以上の条件で）多結晶シリ
コン膜中の燐が多結晶シリコン膜から下の薄いゲート酸
化膜をつき抜け、シリコン基板の表面に到達し、基板の
表面濃度を変えてしまうため、ＭｏＳトランジスターの
閾値（ｖＴ）等の特性を大きく変化させる欠点を生じる
。さらに熱処理温度を上げた場合には、多結晶シリコン
膜中の燐が表面から蒸発し、逆にシート抵抗値は増加す
る。また多結晶シリコン膜の厚さを大きくした場合、シ
ート抵抗値は低くすることができるが、多結晶シリコン
膜の選択エツチングによる段差が犬きくなり、後の工程
で実施される、多結晶シリコンの上を走るアルミニウム
配線において、断線を生じる不都合がある。
図りで示す工程での熱処理温度を上げる方法、あるいは
同工程での熱処理時間を長くする方法が考えられるが、
熱処理温度を高くして、長時間の熱処理を行った場合（
例えば１０００°Ｃ３０分間以上の条件で）多結晶シリ
コン膜中の燐が多結晶シリコン膜から下の薄いゲート酸
化膜をつき抜け、シリコン基板の表面に到達し、基板の
表面濃度を変えてしまうため、ＭｏＳトランジスターの
閾値（ｖＴ）等の特性を大きく変化させる欠点を生じる
。さらに熱処理温度を上げた場合には、多結晶シリコン
膜中の燐が表面から蒸発し、逆にシート抵抗値は増加す
る。また多結晶シリコン膜の厚さを大きくした場合、シ
ート抵抗値は低くすることができるが、多結晶シリコン
膜の選択エツチングによる段差が犬きくなり、後の工程
で実施される、多結晶シリコンの上を走るアルミニウム
配線において、断線を生じる不都合がある。
本発明は、従来法での不都合を生じることなしに、多結
晶シリコン膜のシート抵抗を減少せしめる方法を提供す
るものである。
晶シリコン膜のシート抵抗を減少せしめる方法を提供す
るものである。
本発明の方法は、低温で成長した多結晶シリコン膜に高
温で熱処理を施し、粒径を大きくして、抵抗値を減少せ
しめるとともに、多結晶シリコン表面に、ＳｉＯ２膜を
被覆しドーグした燐の蒸発を防止している。またドープ
した燐が多結晶シリコン膜の下の薄いゲート酸化膜中を
つき抜は基板表面に拡散する量が減少するよう、熱処理
条件を短時間で行う方法により成り立っている。
温で熱処理を施し、粒径を大きくして、抵抗値を減少せ
しめるとともに、多結晶シリコン表面に、ＳｉＯ２膜を
被覆しドーグした燐の蒸発を防止している。またドープ
した燐が多結晶シリコン膜の下の薄いゲート酸化膜中を
つき抜は基板表面に拡散する量が減少するよう、熱処理
条件を短時間で行う方法により成り立っている。
熱処理時間ｔは多結晶シリコン膜中の不純物の８１０２
膜中での拡散係数りと、ＳｉＯ２被覆膜の厚さｄとの間
でｄ＞戸の関係を満足する条件で熱処理を行うのが有効
である。
膜中での拡散係数りと、ＳｉＯ２被覆膜の厚さｄとの間
でｄ＞戸の関係を満足する条件で熱処理を行うのが有効
である。
例えばＳｉＯ２膜厚０．１μｍとして燐の場合温度１２
００”Ｃで約２００秒程度が限度となる〇 以下本発明により、低抵抗の多結εシリコン膜を形成す
る実施例について説明する。
００”Ｃで約２００秒程度が限度となる〇 以下本発明により、低抵抗の多結εシリコン膜を形成す
る実施例について説明する。
第２図Ａ−Ｆに本発明の一実施例を工程順に示す０
図に示すように、シリコン基板１に選択的に厚いＳ ｉ
０２膜２を形成した後、その他の部分に薄いゲート酸化
膜を形成（第２図Ａ）した後、減圧ＣＶＤ法を用いて、
約６００″Ｃの低温で厚さ約０．４μｍの多結晶シリコ
ン膜３を成長させる（第２図Ｂ ）。
０２膜２を形成した後、その他の部分に薄いゲート酸化
膜を形成（第２図Ａ）した後、減圧ＣＶＤ法を用いて、
約６００″Ｃの低温で厚さ約０．４μｍの多結晶シリコ
ン膜３を成長させる（第２図Ｂ ）。
次に燐イオンを加速エネルギー４０ ＫｅＶで注入量１
〜２×１０１６個／ｃ１！Ｌ程度注入を行う（第２図Ｃ
）。
〜２×１０１６個／ｃ１！Ｌ程度注入を行う（第２図Ｃ
）。
次にフォトエツチング法により、多結晶シリコン膜を選
択的にエツチングして多結晶シリコンのパターニングを
行う（第２図１））。
択的にエツチングして多結晶シリコンのパターニングを
行う（第２図１））。
次に全面に低温で例えばＣＶＤ法により温度約４００°
ＣでＳ １０２膜４を約１μｍの厚晶積させる（第２図
Ｅ）。このＳ ｉ０２膜４は減圧ＣＶＤ法を用いて形成
してもよくその他の方法で形成してもよい。またＳｉｏ
２膜中に燐等不純物をドープしてもよい。ＳｉＯ２膜の
厚さは後の工程で多結晶シリコン中の燐の蒸発を防止す
るために必要な厚さ約０．１μｍ以上が望ましい。次に
赤外線加熱方式により１０ｏ。
ＣでＳ １０２膜４を約１μｍの厚晶積させる（第２図
Ｅ）。このＳ ｉ０２膜４は減圧ＣＶＤ法を用いて形成
してもよくその他の方法で形成してもよい。またＳｉｏ
２膜中に燐等不純物をドープしてもよい。ＳｉＯ２膜の
厚さは後の工程で多結晶シリコン中の燐の蒸発を防止す
るために必要な厚さ約０．１μｍ以上が望ましい。次に
赤外線加熱方式により１０ｏ。
°Ｃ〜１２ｏＯ°Ｃ程度の高温で約１０秒〜１ｏｏ秒の
短時間熱処理を加える（第２図Ｆ）。第２図Ｆにおいて
、多結晶シリコン中にイオン注入された燐が活性化され
ると同時に、多結晶シリコンの平均粒径が０．１ ｐｍ
〜０．２ ｐｔｎ程度から０．３ ｐｍ−０，５１ｔ
ｎ＋程度と増大し、低抵抗の多結晶シリコン層が形成さ
れる。この粒径の増大は低温（例えば７００″Ｃ以下）
で堆積した場合効果が大である。次にこのＳ ｘ０２膜
の表面にアルミニウム配線を施すことにより、Ｍｏ８−
ＬＳＩが形成される。本実施例により得られた多結晶シ
リコン層のシート抵抗値は、第３図の熱処理温度ｔと多
結晶シリコン層のシート抵抗値への関係を示す曲線■の
ようになり、燐イオンの注入量２Ｘ１０１６／ｃ＃ｆで
９Ωんとなり、従来の１２００″０１０秒の熱処理によ
って得られたシート抵抗値１１０駁の九以下にすること
かできた。
短時間熱処理を加える（第２図Ｆ）。第２図Ｆにおいて
、多結晶シリコン中にイオン注入された燐が活性化され
ると同時に、多結晶シリコンの平均粒径が０．１ ｐｍ
〜０．２ ｐｔｎ程度から０．３ ｐｍ−０，５１ｔ
ｎ＋程度と増大し、低抵抗の多結晶シリコン層が形成さ
れる。この粒径の増大は低温（例えば７００″Ｃ以下）
で堆積した場合効果が大である。次にこのＳ ｘ０２膜
の表面にアルミニウム配線を施すことにより、Ｍｏ８−
ＬＳＩが形成される。本実施例により得られた多結晶シ
リコン層のシート抵抗値は、第３図の熱処理温度ｔと多
結晶シリコン層のシート抵抗値への関係を示す曲線■の
ようになり、燐イオンの注入量２Ｘ１０１６／ｃ＃ｆで
９Ωんとなり、従来の１２００″０１０秒の熱処理によ
って得られたシート抵抗値１１０駁の九以下にすること
かできた。
従来法で得られた多結晶シリコン層のシート抵抗値は第
３図の曲線■に示すよう高い値を示した。
３図の曲線■に示すよう高い値を示した。
これは熱処理時に多結晶シリコン中の燐が蒸発するため
と考えられる。
と考えられる。
本発明の方法は、多結晶シリコン層の不純物のモビリテ
ィを上昇せしめ、不純物の蒸発を防止してシート抵抗値
を大幅に減少せしめるために有効によらずＰＨ３ガス拡
散方法によってドーグを行ってもよい。
ィを上昇せしめ、不純物の蒸発を防止してシート抵抗値
を大幅に減少せしめるために有効によらずＰＨ３ガス拡
散方法によってドーグを行ってもよい。
また不純物の蒸発を防止する膜として、シリコン酸化膜
の他にシリコン窒化膜等が有効であるー、シリコン窒化
膜の形成方法は、例えば減圧ＣＶＤ法でＳ Ｉ Ｈ２Ｃ
１ｌ ２ガスにより約７５０”Ｃで実施でき、厚さ約１
２ｏｏへのシリコン窒化膜で燐の蒸発防止に８１０２膜
と同等の効果が得られた。
の他にシリコン窒化膜等が有効であるー、シリコン窒化
膜の形成方法は、例えば減圧ＣＶＤ法でＳ Ｉ Ｈ２Ｃ
１ｌ ２ガスにより約７５０”Ｃで実施でき、厚さ約１
２ｏｏへのシリコン窒化膜で燐の蒸発防止に８１０２膜
と同等の効果が得られた。
以上のように本発明によると、多結晶シリ。、コン膜の
シート抵抗を容易に下げることができる・
シート抵抗を容易に下げることができる・
第１図Ａ−Ｆは従来の製造方法を工程順に示す図、第２
図Ａ〜Ｆは本発明による製造方法を工程順に示す図、第
３図は本発明の詳細な説明するための図で、熱処理温度
と多結晶シリコン層のシート抵抗値〒との関係を示す。 １・・・・・・シリコン基板、２・・・・・・ＳｉＯ２
膜（熱酸化法による）、３・・・・・・多結晶シリコン
膜、４・・・・・・ＳｉＯ２膜（ＣＶＤ法による）。 代理人の氏名 弁理士 中 尾敏 男 はが１名第１図 第２図 第３図 温度ｔ（”ｃ）
図Ａ〜Ｆは本発明による製造方法を工程順に示す図、第
３図は本発明の詳細な説明するための図で、熱処理温度
と多結晶シリコン層のシート抵抗値〒との関係を示す。 １・・・・・・シリコン基板、２・・・・・・ＳｉＯ２
膜（熱酸化法による）、３・・・・・・多結晶シリコン
膜、４・・・・・・ＳｉＯ２膜（ＣＶＤ法による）。 代理人の氏名 弁理士 中 尾敏 男 はが１名第１図 第２図 第３図 温度ｔ（”ｃ）
Claims (1)
- 不純物をドープした多結晶シリコン薄膜を基板上に形成
する工程と、前記吟多結晶シリコン薄膜中にドープされ
た不純物が加熱により蒸発するのを防止するための蒸発
防止膜を前記多結晶シリコン薄膜上に設けた後前記多結
晶シリコン薄膜に熱処理を施す工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6585882A JPS58182246A (ja) | 1982-04-19 | 1982-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6585882A JPS58182246A (ja) | 1982-04-19 | 1982-04-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58182246A true JPS58182246A (ja) | 1983-10-25 |
| JPH0127581B2 JPH0127581B2 (ja) | 1989-05-30 |
Family
ID=13299124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6585882A Granted JPS58182246A (ja) | 1982-04-19 | 1982-04-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182246A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04237417A (ja) * | 1991-01-21 | 1992-08-25 | Kubota Corp | 根菜類の掘取機 |
| US5338693A (en) * | 1987-01-08 | 1994-08-16 | International Rectifier Corporation | Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET |
| US5831318A (en) * | 1996-07-25 | 1998-11-03 | International Rectifier Corporation | Radhard mosfet with thick gate oxide and deep channel region |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5234193A (en) * | 1975-09-12 | 1977-03-15 | Hitachi Ltd | Turbine control system for eccs of nuclear reactor |
-
1982
- 1982-04-19 JP JP6585882A patent/JPS58182246A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5234193A (en) * | 1975-09-12 | 1977-03-15 | Hitachi Ltd | Turbine control system for eccs of nuclear reactor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5338693A (en) * | 1987-01-08 | 1994-08-16 | International Rectifier Corporation | Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET |
| JPH04237417A (ja) * | 1991-01-21 | 1992-08-25 | Kubota Corp | 根菜類の掘取機 |
| US5831318A (en) * | 1996-07-25 | 1998-11-03 | International Rectifier Corporation | Radhard mosfet with thick gate oxide and deep channel region |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0127581B2 (ja) | 1989-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324974A (en) | Nitride capped MOSFET for integrated circuits | |
| JPS58182246A (ja) | 半導体装置の製造方法 | |
| JP2001023996A (ja) | 半導体製造方法 | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| US5543359A (en) | Method of forming a titanium silicide film involved in a semiconductor device | |
| JPS62235739A (ja) | 半導体装置の製造方法 | |
| JP2681281B2 (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JP2611454B2 (ja) | 半導体装置の製造方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPH01151232A (ja) | 半導体装置の製造方法 | |
| JPS6123363A (ja) | 半導体装置およびその製造方法 | |
| JPS59198765A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPS5982767A (ja) | 半導体装置の製造方法 | |
| JPH02116123A (ja) | 半導体装置 | |
| KR970052324A (ko) | 반도체 소자의 콘택 저항 감소 방법 | |
| JPS6288366A (ja) | 半導体装置の製造方法 | |
| JPS6074613A (ja) | 半導体装置の製造方法 | |
| JPS6170740A (ja) | 半導体装置の製造方法 | |
| JPH01295427A (ja) | 半導体装置の製造方法 | |
| JPS643064B2 (ja) | ||
| JP2002314064A (ja) | 半導体装置の製造方法 | |
| JPS60101930A (ja) | 半導体への不純物拡散方法 | |
| JPH022616A (ja) | 半導体装置の製造方法 |