JP2001023996A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JP2001023996A JP2001023996A JP11194356A JP19435699A JP2001023996A JP 2001023996 A JP2001023996 A JP 2001023996A JP 11194356 A JP11194356 A JP 11194356A JP 19435699 A JP19435699 A JP 19435699A JP 2001023996 A JP2001023996 A JP 2001023996A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- forming
- layer
- wafer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ウエーハ面内におけるパターン依存性を無く
し、エミッタ部の抵抗のバラツキを低減する。 【解決手段】 エミッタ部９を形成する前の、ウエーハ
全面に形成した絶縁膜であるＴＥＯＳ酸化膜（Ｓｉ
Ｏ2）６上にランプアニーラで熱処理を施すことによ
り、ウエーハ全面に均一な熱を加える。これにより、そ
の後にエミッタ部９を形成しても、ウエーハ面内におけ
るパターン依存性が無くなる。ゆえに、エミッタ部９の
抵抗バラツキが低減する。
し、エミッタ部の抵抗のバラツキを低減する。 【解決手段】 エミッタ部９を形成する前の、ウエーハ
全面に形成した絶縁膜であるＴＥＯＳ酸化膜（Ｓｉ
Ｏ2）６上にランプアニーラで熱処理を施すことによ
り、ウエーハ全面に均一な熱を加える。これにより、そ
の後にエミッタ部９を形成しても、ウエーハ面内におけ
るパターン依存性が無くなる。ゆえに、エミッタ部９の
抵抗バラツキが低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、バイポー
ラＩＣにおけるトランジスタなどに係り、多結晶シリコ
ン層にエミッタ部を形成する半導体製造方法に関する。
ラＩＣにおけるトランジスタなどに係り、多結晶シリコ
ン層にエミッタ部を形成する半導体製造方法に関する。
【０００２】
【従来の技術】従来より、例えば、バイポーラＩＣにお
けるトランジスタのエミッタ部形成には、多結晶シリコ
ン層に、イオン打ち込みにより不純物を注入し、その
後、熱処理を行うことにより、不純物拡散層を形成する
技術がよく用いられる。より具体的には、従来技術にお
いては、不純物拡散層を形成後、レジスト膜を選択的に
形成し、これをマスクとしてドライエッチングして、エ
ミッタ部を形成した後、ランプアニーラにより不純物を
拡散させている。
けるトランジスタのエミッタ部形成には、多結晶シリコ
ン層に、イオン打ち込みにより不純物を注入し、その
後、熱処理を行うことにより、不純物拡散層を形成する
技術がよく用いられる。より具体的には、従来技術にお
いては、不純物拡散層を形成後、レジスト膜を選択的に
形成し、これをマスクとしてドライエッチングして、エ
ミッタ部を形成した後、ランプアニーラにより不純物を
拡散させている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来技
術による半導体製造方法では、ランプアニーラにより熱
処理を行う際、ウエーハ上には、光吸収の異なる膜が混
在し、これら複数の膜の中で、より光吸収率の大きい膜
の疎密により、ウエーハ上の温度均一性が悪化するとい
う問題がある。この結果、ウエーハ面内で、エミッタ部
の抵抗バラツキが生じるという問題がある。
術による半導体製造方法では、ランプアニーラにより熱
処理を行う際、ウエーハ上には、光吸収の異なる膜が混
在し、これら複数の膜の中で、より光吸収率の大きい膜
の疎密により、ウエーハ上の温度均一性が悪化するとい
う問題がある。この結果、ウエーハ面内で、エミッタ部
の抵抗バラツキが生じるという問題がある。
【０００４】そこで本発明は、ウエーハ面内におけるパ
ターン依存性を無くし、エミッタ部の抵抗のバラツキを
低減することができる半導体製造方法を提供することを
目的とする。
ターン依存性を無くし、エミッタ部の抵抗のバラツキを
低減することができる半導体製造方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】上記目的達成のため、請
求項１記載の発明による半導体製造方法は、多結晶半導
体層に注入した不純物を熱処理により拡散させて不純物
層を形成する半導体製造方法において、エミッタ部を形
成する前に、熱処理を行うことにより、注入した不純物
を拡散させて前記不純物層を形成する工程を有すること
を特徴とする。
求項１記載の発明による半導体製造方法は、多結晶半導
体層に注入した不純物を熱処理により拡散させて不純物
層を形成する半導体製造方法において、エミッタ部を形
成する前に、熱処理を行うことにより、注入した不純物
を拡散させて前記不純物層を形成する工程を有すること
を特徴とする。
【０００６】また、請求項１記載の半導体製造方法にお
いて、好ましい態様として、例えば請求項２記載のよう
に、前記不純物は、前記多結晶半導体層上に絶縁膜を形
成後、前記絶縁膜越しに不純物をイオン打ち込みによっ
て注入されるようにしてもよい。
いて、好ましい態様として、例えば請求項２記載のよう
に、前記不純物は、前記多結晶半導体層上に絶縁膜を形
成後、前記絶縁膜越しに不純物をイオン打ち込みによっ
て注入されるようにしてもよい。
【０００７】また、請求項１記載の半導体製造方法にお
いて、好ましい態様として、例えば請求項３記載のよう
に、前記不純物層の形成工程の後に、さらに、レジスト
膜を選択的に形成し、前記レジスト膜をマスクとしてド
ライエッチングすることにより前記エミッタ部を形成す
る工程を有してもよい。
いて、好ましい態様として、例えば請求項３記載のよう
に、前記不純物層の形成工程の後に、さらに、レジスト
膜を選択的に形成し、前記レジスト膜をマスクとしてド
ライエッチングすることにより前記エミッタ部を形成す
る工程を有してもよい。
【０００８】本発明では、エミッタ部を形成する前の、
ウエーハ全面に形成した絶縁膜上にランプアニーラで熱
処理を施すことによりウエーハ全面に均一な熱を加えて
不純物層を形成し、その後、エミッタ部を形成する。こ
れにより、ウエーハ面内におけるパターン依存性が無く
なり、エミッタ部の抵抗バラツキが低減する。
ウエーハ全面に形成した絶縁膜上にランプアニーラで熱
処理を施すことによりウエーハ全面に均一な熱を加えて
不純物層を形成し、その後、エミッタ部を形成する。こ
れにより、ウエーハ面内におけるパターン依存性が無く
なり、エミッタ部の抵抗バラツキが低減する。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。図１は、本発明の実施形態によ
る半導体装置の製造工程を示す断面図である。図におい
て、本実施形態は、ＢｉＣＭＯＳトランジスタのエミッ
タ部の形成に適用したものである。まず、周知の方法に
より、シリコンエピタキシャル層１じょうに、リンクベ
ース層２を形成し、該リンクベース層２内に真性ベース
３を形成する。次に、上記真性ベース３を除く、上記リ
ンクベース層２上にＮＳＧ＋ＳｉＯ2膜４を形成する。
面を参照して説明する。図１は、本発明の実施形態によ
る半導体装置の製造工程を示す断面図である。図におい
て、本実施形態は、ＢｉＣＭＯＳトランジスタのエミッ
タ部の形成に適用したものである。まず、周知の方法に
より、シリコンエピタキシャル層１じょうに、リンクベ
ース層２を形成し、該リンクベース層２内に真性ベース
３を形成する。次に、上記真性ベース３を除く、上記リ
ンクベース層２上にＮＳＧ＋ＳｉＯ2膜４を形成する。
【００１０】次に、上記ＮＳＧ＋ＳｉＯ2膜４および真
性ベース３上に、エミッタ抵抗となる多結晶シリコン膜
５を１５０ｎｍ形成する（図１（ａ）参照）。次に、減
圧ＣＶＤ法により、ＴＥＯＳ酸化膜（ＳｉＯ2）６を厚
さ１０ｎｍ形成した後、この酸化膜越しにイオン打ち込
みを行う（図１（ｂ）参照）。条件としては、Ａｓ＋
（砒素）、加速エネルギ：５０〜７０（ｋｅＶ）、ドー
ズ量：１．０〜５．０×１０16（ｃｍ-2）程度である。
その後、ランプアニーラで９００〜１１００℃、１０ｓ
ｅｃの熱処理を行う。これにより、Ａｓ＋が拡散し、エ
ミッタ層７が形成される。そして、レジスト膜８を選択
的に形成し（図１（ｃ）参照）、これをマスクとしてド
ライエッチングすることにより（図１（ｄ）参照）、エ
ミッタ部９が形成される。
性ベース３上に、エミッタ抵抗となる多結晶シリコン膜
５を１５０ｎｍ形成する（図１（ａ）参照）。次に、減
圧ＣＶＤ法により、ＴＥＯＳ酸化膜（ＳｉＯ2）６を厚
さ１０ｎｍ形成した後、この酸化膜越しにイオン打ち込
みを行う（図１（ｂ）参照）。条件としては、Ａｓ＋
（砒素）、加速エネルギ：５０〜７０（ｋｅＶ）、ドー
ズ量：１．０〜５．０×１０16（ｃｍ-2）程度である。
その後、ランプアニーラで９００〜１１００℃、１０ｓ
ｅｃの熱処理を行う。これにより、Ａｓ＋が拡散し、エ
ミッタ層７が形成される。そして、レジスト膜８を選択
的に形成し（図１（ｃ）参照）、これをマスクとしてド
ライエッチングすることにより（図１（ｄ）参照）、エ
ミッタ部９が形成される。
【００１１】上述した実施形態によれば、エミッタ部９
を形成する前の、ウエーハ全面に形成した絶縁膜である
ＴＥＯＳ酸化膜（ＳｉＯ2）６上にランプアニーラで熱
処理を施すことにより、ウエーハ全面に均一な熱が加わ
るので、その後にエミッタ部９を形成しても、ウエーハ
面内におけるパターン依存性を無くすことができる。こ
の結果、エミッタ部９の抵抗バラツキを低減させること
ができる。
を形成する前の、ウエーハ全面に形成した絶縁膜である
ＴＥＯＳ酸化膜（ＳｉＯ2）６上にランプアニーラで熱
処理を施すことにより、ウエーハ全面に均一な熱が加わ
るので、その後にエミッタ部９を形成しても、ウエーハ
面内におけるパターン依存性を無くすことができる。こ
の結果、エミッタ部９の抵抗バラツキを低減させること
ができる。
【００１２】
【発明の効果】請求項１記載の発明によれば、エミッタ
部を形成する前に、熱処理を行うことにより、注入した
不純物を拡散させて前記不純物層を形成するようにした
ため、熱処理において、ウエーハ全面に均一な熱が加わ
るので、ウエーハ面内におけるパターン依存性を無くす
ことができ、エミッタ部９の抵抗バラツキを低減させる
ことができるという利点が得られる。
部を形成する前に、熱処理を行うことにより、注入した
不純物を拡散させて前記不純物層を形成するようにした
ため、熱処理において、ウエーハ全面に均一な熱が加わ
るので、ウエーハ面内におけるパターン依存性を無くす
ことができ、エミッタ部９の抵抗バラツキを低減させる
ことができるという利点が得られる。
【００１３】また、請求項２記載の発明によれば、前記
不純物は、前記多結晶半導体層上に絶縁膜を形成後、前
記絶縁膜越しに不純物をイオン打ち込みによって注入さ
れるようにしたので、ウエーハ面内におけるパターン依
存性を無くすことができ、エミッタ部９の抵抗バラツキ
を低減させることができるという利点が得られる。
不純物は、前記多結晶半導体層上に絶縁膜を形成後、前
記絶縁膜越しに不純物をイオン打ち込みによって注入さ
れるようにしたので、ウエーハ面内におけるパターン依
存性を無くすことができ、エミッタ部９の抵抗バラツキ
を低減させることができるという利点が得られる。
【００１４】また、請求項３記載の発明によれば、前記
不純物層の形成工程の後に、さらに、レジスト膜を選択
的に形成し、前記レジスト膜をマスクとしてドライエッ
チングすることにより前記エミッタ部を形成するように
したので、ウエーハ面内におけるパターン依存性を無く
すことができ、エミッタ部９の抵抗バラツキを低減させ
ることができるという利点が得られる。
不純物層の形成工程の後に、さらに、レジスト膜を選択
的に形成し、前記レジスト膜をマスクとしてドライエッ
チングすることにより前記エミッタ部を形成するように
したので、ウエーハ面内におけるパターン依存性を無く
すことができ、エミッタ部９の抵抗バラツキを低減させ
ることができるという利点が得られる。
【図１】本発明の実施形態による半導体装置の製造工程
を示す断面図である。
を示す断面図である。
１……シリコンエピタキシャル層、２……リンクベース
層、３……真性ベース、４……ＮＳＧ＋ＳｉＯ2膜、５
……多結晶シリコン膜、６……ＳｉＯ2膜（絶縁膜）、
７……エミッタ層（不純物層）、８……レジスト、９…
…エミッタ部
層、３……真性ベース、４……ＮＳＧ＋ＳｉＯ2膜、５
……多結晶シリコン膜、６……ＳｉＯ2膜（絶縁膜）、
７……エミッタ層（不純物層）、８……レジスト、９…
…エミッタ部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/06
Claims (3)
- 【請求項１】 多結晶半導体層に注入した不純物を熱処
理により拡散させて不純物層を形成する半導体製造方法
において、 エミッタ部を形成する前に、熱処理を行うことにより、
注入した不純物を拡散させて前記不純物層を形成する工
程を有することを特徴とする半導体製造方法。 - 【請求項２】 前記不純物は、前記多結晶半導体層上に
絶縁膜を形成後、前記絶縁膜越しに不純物をイオン打ち
込みによって注入されることを特徴とする請求項１記載
の半導体製造方法。 - 【請求項３】 前記不純物層の形成工程の後に、さら
に、レジスト膜を選択的に形成し、前記レジスト膜をマ
スクとしてドライエッチングすることにより前記エミッ
タ部を形成する工程を有することを特徴とする請求項１
記載の半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11194356A JP2001023996A (ja) | 1999-07-08 | 1999-07-08 | 半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11194356A JP2001023996A (ja) | 1999-07-08 | 1999-07-08 | 半導体製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001023996A true JP2001023996A (ja) | 2001-01-26 |
Family
ID=16323228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11194356A Pending JP2001023996A (ja) | 1999-07-08 | 1999-07-08 | 半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001023996A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130271945A1 (en) | 2004-02-06 | 2013-10-17 | Nikon Corporation | Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method |
| US9341954B2 (en) | 2007-10-24 | 2016-05-17 | Nikon Corporation | Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method |
| US9423698B2 (en) | 2003-10-28 | 2016-08-23 | Nikon Corporation | Illumination optical apparatus and projection exposure apparatus |
| US9678437B2 (en) | 2003-04-09 | 2017-06-13 | Nikon Corporation | Illumination optical apparatus having distribution changing member to change light amount and polarization member to set polarization in circumference direction |
| US9678332B2 (en) | 2007-11-06 | 2017-06-13 | Nikon Corporation | Illumination apparatus, illumination method, exposure apparatus, and device manufacturing method |
| US9885872B2 (en) | 2003-11-20 | 2018-02-06 | Nikon Corporation | Illumination optical apparatus, exposure apparatus, and exposure method with optical integrator and polarization member that changes polarization state of light |
| US9891539B2 (en) | 2005-05-12 | 2018-02-13 | Nikon Corporation | Projection optical system, exposure apparatus, and exposure method |
| US10101666B2 (en) | 2007-10-12 | 2018-10-16 | Nikon Corporation | Illumination optical apparatus, exposure apparatus, and device manufacturing method |
| JP7112160B2 (ja) | 2016-09-09 | 2022-08-03 | テキサス インスツルメンツ インコーポレイテッド | 高性能スーパーβ（ＳＢＮＰＮ） |
-
1999
- 1999-07-08 JP JP11194356A patent/JP2001023996A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9678437B2 (en) | 2003-04-09 | 2017-06-13 | Nikon Corporation | Illumination optical apparatus having distribution changing member to change light amount and polarization member to set polarization in circumference direction |
| US9885959B2 (en) | 2003-04-09 | 2018-02-06 | Nikon Corporation | Illumination optical apparatus having deflecting member, lens, polarization member to set polarization in circumference direction, and optical integrator |
| US9423698B2 (en) | 2003-10-28 | 2016-08-23 | Nikon Corporation | Illumination optical apparatus and projection exposure apparatus |
| US9760014B2 (en) | 2003-10-28 | 2017-09-12 | Nikon Corporation | Illumination optical apparatus and projection exposure apparatus |
| US9885872B2 (en) | 2003-11-20 | 2018-02-06 | Nikon Corporation | Illumination optical apparatus, exposure apparatus, and exposure method with optical integrator and polarization member that changes polarization state of light |
| US10281632B2 (en) | 2003-11-20 | 2019-05-07 | Nikon Corporation | Illumination optical apparatus, exposure apparatus, and exposure method with optical member with optical rotatory power to rotate linear polarization direction |
| US10234770B2 (en) | 2004-02-06 | 2019-03-19 | Nikon Corporation | Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method |
| US10007194B2 (en) | 2004-02-06 | 2018-06-26 | Nikon Corporation | Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method |
| US20130271945A1 (en) | 2004-02-06 | 2013-10-17 | Nikon Corporation | Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method |
| US10241417B2 (en) | 2004-02-06 | 2019-03-26 | Nikon Corporation | Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method |
| US9891539B2 (en) | 2005-05-12 | 2018-02-13 | Nikon Corporation | Projection optical system, exposure apparatus, and exposure method |
| US10101666B2 (en) | 2007-10-12 | 2018-10-16 | Nikon Corporation | Illumination optical apparatus, exposure apparatus, and device manufacturing method |
| US9857599B2 (en) | 2007-10-24 | 2018-01-02 | Nikon Corporation | Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method |
| US9341954B2 (en) | 2007-10-24 | 2016-05-17 | Nikon Corporation | Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method |
| US9678332B2 (en) | 2007-11-06 | 2017-06-13 | Nikon Corporation | Illumination apparatus, illumination method, exposure apparatus, and device manufacturing method |
| JP7112160B2 (ja) | 2016-09-09 | 2022-08-03 | テキサス インスツルメンツ インコーポレイテッド | 高性能スーパーβ（ＳＢＮＰＮ） |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261972B1 (en) | Dual gate oxide process for uniform oxide thickness | |
| JP2001023996A (ja) | 半導体製造方法 | |
| JPH1167682A (ja) | 半導体装置の製造方法 | |
| US5994737A (en) | Semiconductor device with bird's beak | |
| JPH05102067A (ja) | 半導体装置の製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH0964346A (ja) | 半導体装置の製造方法 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JPH0582734A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP3182887B2 (ja) | 半導体装置の製造方法 | |
| JPH0562922A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001015608A (ja) | バイポーラ型半導体装置の製造方法 | |
| JPS6229163A (ja) | 半導体装置およびその製造方法 | |
| JPH05190848A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH06333869A (ja) | 半導体装置の製造方法 | |
| JPH08124873A (ja) | コンタクトホールの形成方法 | |
| JPS6081863A (ja) | 半導体装置の製造方法 | |
| JPH04357842A (ja) | 半導体装置の製造方法 | |
| JPS6085561A (ja) | 半導体装置の製造方法 | |
| JPH1065156A (ja) | 半導体装置の製造方法 | |
| JPH05145025A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPH05347266A (ja) | 半導体装置の製造方法 | |
| JPH09331022A (ja) | 半導体装置の製造方法 |