JP2611454B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2611454B2 JP2611454B2 JP1247163A JP24716389A JP2611454B2 JP 2611454 B2 JP2611454 B2 JP 2611454B2 JP 1247163 A JP1247163 A JP 1247163A JP 24716389 A JP24716389 A JP 24716389A JP 2611454 B2 JP2611454 B2 JP 2611454B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion layer
- contact
- polysilicon
- polysilicon resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、さらに詳
しくは、半導体装置におけるポリシリコン抵抗体膜の製
造方法に係るものである。
しくは、半導体装置におけるポリシリコン抵抗体膜の製
造方法に係るものである。
第２図（ａ）ないし（ｇ）は、従来のこの種のポリシ
リコン抵抗膜を有する半導体装置の製造方法の主要な工
程を順次模式的に示すそれぞれに断面構成図である。
リコン抵抗膜を有する半導体装置の製造方法の主要な工
程を順次模式的に示すそれぞれに断面構成図である。
これらの第２図（ａ）ないし（ｇ）において、従来の
製造方法は、まず、ｐ型シリコン基板１の主面上に、ｎ
型埋込み層２を選択的に形成させ、ついで、これらの上
にｎ型エピタキシャル層３を形成させると共に、このｎ
型エピタキシャル層３をｐ型分離層４により区分して、
前記ｎ型押込み層２に該当する部分対応に、のちにｎ型
エピタキシャル層３内に形成される素子相互間を分離さ
せ（第２図（ａ））、また、前記ｎ型エピタキシャル層
３上の全面に絶縁酸化膜５を形成させた後、写真製版法
により、ベースｐ型拡散層の形成予定領域に対応する表
面部をパターニング除去したフォトレジスト６を形成
し、かつこのフォトレジスト６をマスクに用い、ボロン
イオンを選択的に注入してベースＢ注入領域７を形成す
る（同図（ｂ））。
製造方法は、まず、ｐ型シリコン基板１の主面上に、ｎ
型埋込み層２を選択的に形成させ、ついで、これらの上
にｎ型エピタキシャル層３を形成させると共に、このｎ
型エピタキシャル層３をｐ型分離層４により区分して、
前記ｎ型押込み層２に該当する部分対応に、のちにｎ型
エピタキシャル層３内に形成される素子相互間を分離さ
せ（第２図（ａ））、また、前記ｎ型エピタキシャル層
３上の全面に絶縁酸化膜５を形成させた後、写真製版法
により、ベースｐ型拡散層の形成予定領域に対応する表
面部をパターニング除去したフォトレジスト６を形成
し、かつこのフォトレジスト６をマスクに用い、ボロン
イオンを選択的に注入してベースＢ注入領域７を形成す
る（同図（ｂ））。
続いて、前記マスクに用いたフォトレジスト６を全面
除去した上で、CVD法などにより、その露出された表面
の全面に亘つて、のちにポリシリコン抵抗体層となるポ
リシリコン膜8aを形成させ、さらに、その表面に３×10
14cm-2以下のボロンイオンを注入し（同図（ｃ））、そ
の後、写真製版法およびエッチング法により、前記ボロ
ンイオンを注入したポリシリコン膜8aを所期通りの形状
に加工してポリシリコン抵抗体膜８を選択的に形成さ
せ、かつこれを800〜1100℃程度で熱処理し、前記ベー
スＢ注入領域７のボロンイオンを活性化させてベースｐ
型拡散層９を形成させ、同時に、ポリシリコン抵抗体膜
８のボロンイオンについてもこれを活性化させる（同図
（ｄ））。
除去した上で、CVD法などにより、その露出された表面
の全面に亘つて、のちにポリシリコン抵抗体層となるポ
リシリコン膜8aを形成させ、さらに、その表面に３×10
14cm-2以下のボロンイオンを注入し（同図（ｃ））、そ
の後、写真製版法およびエッチング法により、前記ボロ
ンイオンを注入したポリシリコン膜8aを所期通りの形状
に加工してポリシリコン抵抗体膜８を選択的に形成さ
せ、かつこれを800〜1100℃程度で熱処理し、前記ベー
スＢ注入領域７のボロンイオンを活性化させてベースｐ
型拡散層９を形成させ、同時に、ポリシリコン抵抗体膜
８のボロンイオンについてもこれを活性化させる（同図
（ｄ））。
次に、再度，写真製版法により、今度は、エミッタ・
コレクタ各ｎ型拡散層の形成予定領域に対応する表面部
をパターニング除去したフォトレジスト10を形成し、か
つこのフォトレジスト10をマスクに用い、これらのエミ
ッタ・コレクタ各ｎ型拡散層の形成予定領域に対応して
前記絶縁酸化膜５を選択的に除去しておき、さらに、砒
素イオンを注入した後（同図（ｅ））、これを800〜110
0℃程度で熱処理し、注入された砒素イオンを活性化さ
せてエミッタｎ型拡散層11およびコレクタｎ型拡散層12
を形成させ、また、これらの全面をPSG膜13によつて被
覆させる（同図（ｆ））。
コレクタ各ｎ型拡散層の形成予定領域に対応する表面部
をパターニング除去したフォトレジスト10を形成し、か
つこのフォトレジスト10をマスクに用い、これらのエミ
ッタ・コレクタ各ｎ型拡散層の形成予定領域に対応して
前記絶縁酸化膜５を選択的に除去しておき、さらに、砒
素イオンを注入した後（同図（ｅ））、これを800〜110
0℃程度で熱処理し、注入された砒素イオンを活性化さ
せてエミッタｎ型拡散層11およびコレクタｎ型拡散層12
を形成させ、また、これらの全面をPSG膜13によつて被
覆させる（同図（ｆ））。
最後に、前記PSG膜13に対して、再度，写真製版法に
より、ポリシリコン抵抗体膜８およびベースｐ型拡散層
9,エミッタｎ型拡散層11,コレクタｎ型拡散層12のそれ
ぞれに達するコンタクト孔を開口させた後、これらに対
してアルミ−ンシリコン膜などの金属配線14および15,1
6,17を接続させ、かつこれらの表面の全面にプラズマ窒
化膜などの表面絶縁膜18を形成させて（同図（ｇ））、
所期通りのポリシリコン抵抗体膜を有する半導体装置を
得るのである。
より、ポリシリコン抵抗体膜８およびベースｐ型拡散層
9,エミッタｎ型拡散層11,コレクタｎ型拡散層12のそれ
ぞれに達するコンタクト孔を開口させた後、これらに対
してアルミ−ンシリコン膜などの金属配線14および15,1
6,17を接続させ、かつこれらの表面の全面にプラズマ窒
化膜などの表面絶縁膜18を形成させて（同図（ｇ））、
所期通りのポリシリコン抵抗体膜を有する半導体装置を
得るのである。
しかしながら、前記のようにして製造される従来構成
の半導体装置にあつては、ポリシリコン抵抗体膜８のシ
ート抵抗が600Ω／□程度以上になると、このポリシリ
コン抵抗体膜８自体のコンタクト抵抗が増加するという
欠点があり、また、こゝでのシート抵抗が600Ω／□程
度以上のポリシリコン抵抗体膜８に関し、その抵抗の経
時変化を確認するための加速試験として、これを高温雰
囲気（例えば、175℃）中に放置すると、試験の開始前
後で、抵抗値が著るしく変化するという不安定性をもつ
などの問題点があつた。
の半導体装置にあつては、ポリシリコン抵抗体膜８のシ
ート抵抗が600Ω／□程度以上になると、このポリシリ
コン抵抗体膜８自体のコンタクト抵抗が増加するという
欠点があり、また、こゝでのシート抵抗が600Ω／□程
度以上のポリシリコン抵抗体膜８に関し、その抵抗の経
時変化を確認するための加速試験として、これを高温雰
囲気（例えば、175℃）中に放置すると、試験の開始前
後で、抵抗値が著るしく変化するという不安定性をもつ
などの問題点があつた。
この発明は、従来のこのような問題点を解消するため
になされたもので、その目的とするところは、シート抵
抗が600Ω／□程度以上のポリシリコン抵抗体膜におい
て、コンタクト抵抗の低減を図ると共に、経済変化によ
る抵抗値の不安定さを解消した，この種の半導体装置の
製造方法，こゝでは、ポリシリコン抵抗体膜を有する半
導体装置の製造方法を提供することである。
になされたもので、その目的とするところは、シート抵
抗が600Ω／□程度以上のポリシリコン抵抗体膜におい
て、コンタクト抵抗の低減を図ると共に、経済変化によ
る抵抗値の不安定さを解消した，この種の半導体装置の
製造方法，こゝでは、ポリシリコン抵抗体膜を有する半
導体装置の製造方法を提供することである。
前記目的を達成するために、この発明に係る半導体装
置の製造方法は、第１導電型の半導体層上第１の絶縁酸
化膜およびポリシリコン抵抗体膜となるポリシリコン膜
を順次に形成し、このポリシリコン膜に３×1014cm-2以
下の第２導電型の不純物を導入し、このポリシリコン膜
をパターニングしてポリシリコン抵抗体膜とし、半導体
層上でのベース領域の形成に併せて整形されたポリシリ
コン抵抗体膜のコンタクト領域に対し、再度第２導電型
の不純物を導入して半導体層にベース拡散層を形成する
とともにコンタクト領域にコンタクト拡散層を形成した
後、第１の絶縁酸化膜上に第２の絶縁酸化膜を形成し、
この第２の絶縁酸化膜に少なくともベース拡散層および
コンタクト拡散層に達するコンタクト孔を形成し、この
コンタクト孔にベース拡散層およびコンタクト拡散層に
接続する金属配線を形成する工程を少なくとも有してい
る。
置の製造方法は、第１導電型の半導体層上第１の絶縁酸
化膜およびポリシリコン抵抗体膜となるポリシリコン膜
を順次に形成し、このポリシリコン膜に３×1014cm-2以
下の第２導電型の不純物を導入し、このポリシリコン膜
をパターニングしてポリシリコン抵抗体膜とし、半導体
層上でのベース領域の形成に併せて整形されたポリシリ
コン抵抗体膜のコンタクト領域に対し、再度第２導電型
の不純物を導入して半導体層にベース拡散層を形成する
とともにコンタクト領域にコンタクト拡散層を形成した
後、第１の絶縁酸化膜上に第２の絶縁酸化膜を形成し、
この第２の絶縁酸化膜に少なくともベース拡散層および
コンタクト拡散層に達するコンタクト孔を形成し、この
コンタクト孔にベース拡散層およびコンタクト拡散層に
接続する金属配線を形成する工程を少なくとも有してい
る。
従つて、この発明では、３×1014cm-2以下の第２導電
型の不純物を導入したポリシリコン抵抗体膜にあつて、
そのコンタクト領域に対し、半導体層上でのベース領域
の形成に併せて、再度，第２導電型の不純物を導入する
ようにしたので、このポリシリコン抵抗体膜におけるコ
ンタクト抵抗の低減，ならびに経時変化による抵抗値の
不安定さを解消し得るのである。
型の不純物を導入したポリシリコン抵抗体膜にあつて、
そのコンタクト領域に対し、半導体層上でのベース領域
の形成に併せて、再度，第２導電型の不純物を導入する
ようにしたので、このポリシリコン抵抗体膜におけるコ
ンタクト抵抗の低減，ならびに経時変化による抵抗値の
不安定さを解消し得るのである。
以下、この発明に係る半導体装置の製造方法の一実施
例につき、第１図を参照して詳細に説明する。
例につき、第１図を参照して詳細に説明する。
第１図（ａ）ないし（ｈ）は、この実施例を適用した
ポリシリコン抵抗体膜を有する半導体装置の製造方法の
主要な工程を順次模式的に示すそれぞれに断面構成図で
ある。
ポリシリコン抵抗体膜を有する半導体装置の製造方法の
主要な工程を順次模式的に示すそれぞれに断面構成図で
ある。
すなわち，これらの第１図（ａ）ないし（ｈ）におい
ても、この実施例による製造方法は、まず、ｐ型シリコ
ン基板21の主面上にあつて、ｎ型埋込み層22を選択的に
形成させ、ついで、これらの上にｎ型エピタキシャル層
23を形成させると共に、このｎ型エピタキシャル層23を
ｐ型分離層24によつて区分することにより、前記ｎ型埋
込み層22に該当する部分に対応して、のちにｎ型エピタ
キシャル層23内に形成される素子相互間を分離させてお
き（第１図（ａ））、また、前記ｐ型分離層24を含むｎ
型エピタキシャル層23上の全面に絶縁酸化膜25を形成さ
せた後、CVD法などにより、この絶縁酸化膜25の表面の
全面に亘つて、のちにポリシリコン抵抗体膜となるポリ
シリコン膜26aを形成させ、かつその表面に３×1014cm
-2以下のボロンイオンを注入する（同図（ｂ））。
ても、この実施例による製造方法は、まず、ｐ型シリコ
ン基板21の主面上にあつて、ｎ型埋込み層22を選択的に
形成させ、ついで、これらの上にｎ型エピタキシャル層
23を形成させると共に、このｎ型エピタキシャル層23を
ｐ型分離層24によつて区分することにより、前記ｎ型埋
込み層22に該当する部分に対応して、のちにｎ型エピタ
キシャル層23内に形成される素子相互間を分離させてお
き（第１図（ａ））、また、前記ｐ型分離層24を含むｎ
型エピタキシャル層23上の全面に絶縁酸化膜25を形成さ
せた後、CVD法などにより、この絶縁酸化膜25の表面の
全面に亘つて、のちにポリシリコン抵抗体膜となるポリ
シリコン膜26aを形成させ、かつその表面に３×1014cm
-2以下のボロンイオンを注入する（同図（ｂ））。
続いて、写真製版法により、ポリシリコン抵抗体膜の
形成予定領域に対応する表面部をパターニング除去した
フォトレジスト27を形成し、かつこのフォトレジスト27
をマスクに用い、前記ボロンイオンを注入したポリシリ
コン膜26aを所期通りの形状に選択的に加工して整形さ
れたポリシリコン抵抗体膜26bとした上で（同図
（ｃ））、マスクに用いたフォトレジスト27を一旦，除
去後、前記整形されたポリシリコン抵抗体膜26bを含む
絶縁酸化膜25上にあつて、再度，写真製版法により、ベ
ースｐ型拡散層およびポリシリコン抵抗体膜でのコンタ
クト孔の各形成予定領域に対応する表面部をそれぞれに
パターニング除去したフォトレジスト28を形成し、かつ
このフォトレジスト28をマスクに用い、ボロンイオンを
選択的に注入してベースＢ注入領域29およびポリシリコ
ン抵抗体膜のコンタクトＢ注入領域30をそれぞれに形成
し（同図（ｄ））、かつその後、これを800〜1100℃程
度で熱処理して、前記ポリシリコン抵抗体膜26b内と、
それにベースＢ注入領域29内，およびコンタクトＢ注入
領域30内とのボロンイオンをそれぞれに活性化させるこ
とにより、ポリシリコン抵抗体膜26と、ベースｐ型拡散
層31およびコンタクトｐ型拡散層32とをそれぞれに形成
する（同図（ｅ））。
形成予定領域に対応する表面部をパターニング除去した
フォトレジスト27を形成し、かつこのフォトレジスト27
をマスクに用い、前記ボロンイオンを注入したポリシリ
コン膜26aを所期通りの形状に選択的に加工して整形さ
れたポリシリコン抵抗体膜26bとした上で（同図
（ｃ））、マスクに用いたフォトレジスト27を一旦，除
去後、前記整形されたポリシリコン抵抗体膜26bを含む
絶縁酸化膜25上にあつて、再度，写真製版法により、ベ
ースｐ型拡散層およびポリシリコン抵抗体膜でのコンタ
クト孔の各形成予定領域に対応する表面部をそれぞれに
パターニング除去したフォトレジスト28を形成し、かつ
このフォトレジスト28をマスクに用い、ボロンイオンを
選択的に注入してベースＢ注入領域29およびポリシリコ
ン抵抗体膜のコンタクトＢ注入領域30をそれぞれに形成
し（同図（ｄ））、かつその後、これを800〜1100℃程
度で熱処理して、前記ポリシリコン抵抗体膜26b内と、
それにベースＢ注入領域29内，およびコンタクトＢ注入
領域30内とのボロンイオンをそれぞれに活性化させるこ
とにより、ポリシリコン抵抗体膜26と、ベースｐ型拡散
層31およびコンタクトｐ型拡散層32とをそれぞれに形成
する（同図（ｅ））。
次に、再度，写真製版法によつて、今度は、エミッタ
・コレクタ各ｎ型拡散層の形成予定領域に対応する表面
部をパターニング除去したフォトレジスト33を形成し、
かつこのフォトレジスト33をマスクに用い、エッチング
法により、これらのエミッタ・コレクタ各ｎ型拡散層の
形成予定領域に対応して前記絶縁酸化膜25を選択的に除
去しておき、かつ砒素イオンを注入した後（同図
（ｆ））、これを800〜1100℃程度で熱処理し、注入さ
れた砒素イオンを活性化させてエミッタｎ型拡散層34お
よびコレクタｎ型拡散層35を形成させ、また、これらの
全面をPSG膜36によつて被覆させる（同図（ｇ））。
・コレクタ各ｎ型拡散層の形成予定領域に対応する表面
部をパターニング除去したフォトレジスト33を形成し、
かつこのフォトレジスト33をマスクに用い、エッチング
法により、これらのエミッタ・コレクタ各ｎ型拡散層の
形成予定領域に対応して前記絶縁酸化膜25を選択的に除
去しておき、かつ砒素イオンを注入した後（同図
（ｆ））、これを800〜1100℃程度で熱処理し、注入さ
れた砒素イオンを活性化させてエミッタｎ型拡散層34お
よびコレクタｎ型拡散層35を形成させ、また、これらの
全面をPSG膜36によつて被覆させる（同図（ｇ））。
最後に、前記PSG膜36に対して、再度，写真製版法に
より、ポリシリコン抵抗体膜26のコンタクトｐ型拡散層
32と、ベースｐ型拡散層31,エミッタｎ型拡散層34およ
びコレクタｎ型拡散層35とのそれぞれに達するコンタク
ト孔を開口させた後、これらに対してアルミ−シリコン
膜などの金属配線37と38,39および40とをそれぞれに接
続させ、かつこれらの表面の全面にプラズマ窒化膜など
の表面絶縁膜41を形成させて（同図（ｈ））、所期通り
のポリシリコン抵抗体膜を有する半導体装置を得るので
ある。
より、ポリシリコン抵抗体膜26のコンタクトｐ型拡散層
32と、ベースｐ型拡散層31,エミッタｎ型拡散層34およ
びコレクタｎ型拡散層35とのそれぞれに達するコンタク
ト孔を開口させた後、これらに対してアルミ−シリコン
膜などの金属配線37と38,39および40とをそれぞれに接
続させ、かつこれらの表面の全面にプラズマ窒化膜など
の表面絶縁膜41を形成させて（同図（ｈ））、所期通り
のポリシリコン抵抗体膜を有する半導体装置を得るので
ある。
従つて、この実施例方法においては、ポリシリコン膜
26aに３×1014cm-2以下のボロンイオンを注入した後、
これを整形してポリシリコン抵抗体膜26bとし、つい
で、素子間分離されたｎ型エピタキシャル層23でのベー
スｐ型拡散層の形成予定領域に対応する部分，および整
形されたポリシリコン抵抗体膜26bでのコンタクト孔の
形成予定領域に対応する部分のそれぞれにボロンイオン
を選択的に注入してベースＢ注入領域29,およびコンタ
クトＢ注入領域30をそれぞれに形成し、かつこれらを熱
処理してそれぞれに活性化させることにより、所期のポ
リシリコン抵抗体膜26と、ベースｐ型拡散層31およびコ
ンタクトｐ型拡散層32とを形成させるようにしたので、
ポリシリコン抵抗体膜26にあつては、そのコンタクト抵
抗を低減させ得ると共に、併せて、このように不純物，
こゝでは、ボロンイオンを多く含むポリシリコンは、そ
の後の熱処理時での結晶成長が速くて、コンタクト部が
単結晶ライクとなり、加速試験においても不安定性のな
い良好なポリシリコン抵抗を形成し得るのであり、ま
た、ポリシリコン抵抗体膜26のコンタクト部への不純物
注入については、これを素子形成，こゝでは、ベースｐ
型拡散層31への不純物注入と同時に行うようにしている
ために、あらためてコンタクト部への不純物注入工程を
必要としない。
26aに３×1014cm-2以下のボロンイオンを注入した後、
これを整形してポリシリコン抵抗体膜26bとし、つい
で、素子間分離されたｎ型エピタキシャル層23でのベー
スｐ型拡散層の形成予定領域に対応する部分，および整
形されたポリシリコン抵抗体膜26bでのコンタクト孔の
形成予定領域に対応する部分のそれぞれにボロンイオン
を選択的に注入してベースＢ注入領域29,およびコンタ
クトＢ注入領域30をそれぞれに形成し、かつこれらを熱
処理してそれぞれに活性化させることにより、所期のポ
リシリコン抵抗体膜26と、ベースｐ型拡散層31およびコ
ンタクトｐ型拡散層32とを形成させるようにしたので、
ポリシリコン抵抗体膜26にあつては、そのコンタクト抵
抗を低減させ得ると共に、併せて、このように不純物，
こゝでは、ボロンイオンを多く含むポリシリコンは、そ
の後の熱処理時での結晶成長が速くて、コンタクト部が
単結晶ライクとなり、加速試験においても不安定性のな
い良好なポリシリコン抵抗を形成し得るのであり、ま
た、ポリシリコン抵抗体膜26のコンタクト部への不純物
注入については、これを素子形成，こゝでは、ベースｐ
型拡散層31への不純物注入と同時に行うようにしている
ために、あらためてコンタクト部への不純物注入工程を
必要としない。
以上詳述したように、この発明方法によれば、第１導
電型の半導体層上に形成されるポリシリコン膜に３×10
14cm-2以下の第２導電型の不純物を導入した後、ポリシ
リコン膜を整形してポリシリコン抵抗体膜とし、かつ半
導体層上でのベース領域の形成に併せて、整形されたポ
リシリコン抵抗体膜のコンタクト領域に、再度，第２導
電型の不純物を導入するようにしたから、このようにし
て製造される半導体素子では、ポリシリコン抵抗体膜に
おけるコンタクト抵抗の低減が可能になると共に、かつ
経時変化による抵抗値の不安定性をも容易に解消できる
のであり、しかも、ポリシリコン抵抗体膜のコンタクト
部への不純物注入を、半導体層上でのベース形成時の不
純物注入と同時に行うようにしたので、あらためてコン
タクト部への不純物注入工程を必要としないなどの優れ
た特長を有するものである。
電型の半導体層上に形成されるポリシリコン膜に３×10
14cm-2以下の第２導電型の不純物を導入した後、ポリシ
リコン膜を整形してポリシリコン抵抗体膜とし、かつ半
導体層上でのベース領域の形成に併せて、整形されたポ
リシリコン抵抗体膜のコンタクト領域に、再度，第２導
電型の不純物を導入するようにしたから、このようにし
て製造される半導体素子では、ポリシリコン抵抗体膜に
おけるコンタクト抵抗の低減が可能になると共に、かつ
経時変化による抵抗値の不安定性をも容易に解消できる
のであり、しかも、ポリシリコン抵抗体膜のコンタクト
部への不純物注入を、半導体層上でのベース形成時の不
純物注入と同時に行うようにしたので、あらためてコン
タクト部への不純物注入工程を必要としないなどの優れ
た特長を有するものである。
第１図（ａ）ないし（ｈ）はこの発明方法の一実施例を
適用した半導体装置の主要な製造工程の概要を順次模式
的に示すそれぞれに断面構成図であり、また、第２図
（ａ）ないし（ｇ）は従来例方法による同上装置の主要
な製造工程の概要を順次模式的に示すそれぞれに断面構
成図である。 21……ｐ型シリコン基板、23……ｎ型エピタキシャル
層、25……絶縁酸化膜、26a……ポリシリコン膜、26b…
…整形されたポリシリコン抵抗体膜、26……ポリシリコ
ン抵抗体膜、29……ベースＢ注入領域、30……コンタク
トＢ注入領域、31……ベースｐ型拡散層、32……コンタ
クト、ｐ型拡散層、34……エミッタｎ型拡散層、35……
コレクタｎ型拡散層、36……PSG膜、37,38,39,40……金
属配線、41……表面絶縁膜。
適用した半導体装置の主要な製造工程の概要を順次模式
的に示すそれぞれに断面構成図であり、また、第２図
（ａ）ないし（ｇ）は従来例方法による同上装置の主要
な製造工程の概要を順次模式的に示すそれぞれに断面構
成図である。 21……ｐ型シリコン基板、23……ｎ型エピタキシャル
層、25……絶縁酸化膜、26a……ポリシリコン膜、26b…
…整形されたポリシリコン抵抗体膜、26……ポリシリコ
ン抵抗体膜、29……ベースＢ注入領域、30……コンタク
トＢ注入領域、31……ベースｐ型拡散層、32……コンタ
クト、ｐ型拡散層、34……エミッタｎ型拡散層、35……
コレクタｎ型拡散層、36……PSG膜、37,38,39,40……金
属配線、41……表面絶縁膜。
Claims (1)
- 【請求項１】第１導電型の半導体層上に、第１の絶縁酸
化膜，およびポリシリコン抵抗体膜となるポリシリコン
膜を順次に形成させる工程と、 前記ポリシリコン膜に３×1014cm-2以下の第２導電型の
不純物を導入する工程と、 前記ポリシリコン膜を選択加工して整形されたポリシリ
コン抵抗体膜とする工程と、 前記半導体層上でのベース領域の形成に併せて、前記整
形されたポリシリコン抵抗体膜のコンタクト領域に対
し、再度，第２導電型の不純物を導入して前記半導体層
にベース拡散層を形成するとともに前記コンタクト領域
にコンタクト拡散層を形成する工程と、 前記第１の絶縁酸化膜上に第２の絶縁酸化膜を形成し、
前記第２の絶縁酸化膜に少なくとも前記ベース拡散層お
よびコンタクト拡散層に達するコンタクト孔を形成する
工程と、 前記コンタクト孔に前記ベース拡散層およびコンタクト
拡散層に接続する金属配線を形成する工程と、 を少なくとも含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247163A JP2611454B2 (ja) | 1989-09-22 | 1989-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247163A JP2611454B2 (ja) | 1989-09-22 | 1989-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03108755A JPH03108755A (ja) | 1991-05-08 |
| JP2611454B2 true JP2611454B2 (ja) | 1997-05-21 |
Family
ID=17159377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1247163A Expired - Fee Related JP2611454B2 (ja) | 1989-09-22 | 1989-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611454B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3171323B2 (ja) | 1997-05-30 | 2001-05-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130961A (en) * | 1980-03-17 | 1981-10-14 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5891670A (ja) * | 1981-11-27 | 1983-05-31 | Toshiba Corp | 半導体装置の製造方法 |
-
1989
- 1989-09-22 JP JP1247163A patent/JP2611454B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03108755A (ja) | 1991-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JP5076098B2 (ja) | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス | |
| JPS62237754A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2611454B2 (ja) | 半導体装置の製造方法 | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| JP2707646B2 (ja) | 半導体装置の製造方法 | |
| JPH04290273A (ja) | 窒化シリコンコンデンサの製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JP2614519B2 (ja) | Ｍｉｓ容量素子を組込んだ半導体集積回路の製造方法 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JP2619040B2 (ja) | 半導体装置の製造方法 | |
| JP2919218B2 (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPH02248068A (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JP2715448B2 (ja) | 半導体装置の製造方法 | |
| JPS62296452A (ja) | 半導体装置の製造方法 | |
| JPH02303063A (ja) | 半導体装置の製造方法 | |
| JPH0420256B2 (ja) | ||
| JPS5965448A (ja) | 半導体装置の製造方法 | |
| WO1986007652A1 (en) | Process for manufacturing semiconductor devices | |
| JPS6115589B2 (ja) | ||
| JPS6343367A (ja) | 半導体装置の製造方法 | |
| JPH01144679A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |