JPS5891670A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5891670A
JPS5891670A JP19012981A JP19012981A JPS5891670A JP S5891670 A JPS5891670 A JP S5891670A JP 19012981 A JP19012981 A JP 19012981A JP 19012981 A JP19012981 A JP 19012981A JP S5891670 A JPS5891670 A JP S5891670A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
film
silicon film
amorphous layer
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19012981A
Other languages
English (en)
Inventor
Hiroshi Kobayashi
博 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP19012981A priority Critical patent/JPS5891670A/ja
Publication of JPS5891670A publication Critical patent/JPS5891670A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は半導体装置の製造方法に調し、詳しくは多結晶
シリコンからなる抵抗素子を備えた半導体装置OS造方
法に係る。
発@O技術的背景 従来、集積回路内の抵抗素子は以下に述べる如1方法に
よp製造されていた。
まず、半導体基板上に810.膜等の絶縁膜を形成し、
誼8102膜上に減圧CVD法等によp多結晶シリコン
膜を形成する0次に、該多結晶シリ;ン膜に例えばイオ
ン注入によ〉砒素、リン勢の不純物なドーグすゐ、つづ
いて、イオン注入による多結晶シリコン膜の欠陥を回復
し、不純物を活性化させる丸めにアニールを行う、つづ
−て、多結晶シリコン膜を一ターエンダした後、全面に
StO□膜等の絶縁膜を形成する。つづいて、コンタク
トホールを開孔し、オー電ツク接触のために高濃度不純
物層を形成する。つづいて、全面にA4膜を蒸着した後
、ΔターニングしてムL配線を形成し、抵抗素子を製造
する。
背景技術の問題点 従来方法で抵抗針を製造した場合、抵抗値を精密に制御
することが困難であり、再現性が悪い0例えば、抵抗素
子のシート抵抗値O目標値を2〜3X10Ω/口と鳥抵
抗値に設定して上記従来方法によル抵抗素子を製造し九
場合、シート抵抗値はロット内でほぼ±1桁のベラツキ
が生じ、ロフト間では±2桁ものベラツキが生じること
もある。し九がって、量産化し九鳩舎、製造口、トが異
なれば抵抗素子の抵抗値が大幅に異なル、一定の性能を
有する製品を安定m榛できないという問題点がありた。
発明の目的 本発明は嵐好に抵抗値制御された多結晶シリコンからな
る抵抗素子を備えた半導体装置の製造方法を提供するこ
とを目的とするものであゐ。
発明の概要 本発明は多結晶シリコンからなる抵抗素子を備え死生導
体装置の製造において、以下の工程によシ抵抗素子を形
成するものである・まず、絶縁体上に多結晶シリーン属
を形成する。ここで、絶縁体としては例えば半導体基板
上に形成された熱酸化膜、あるいはす7アイヤ基板等を
挙げることができる。
次に、前記多結晶シリコン膜の一部を不活性イオンのイ
オン注入によシアモルファス層に゛した後、熱処理によ
り該アモルファス層を再結晶化する。ζこで、多結晶シ
リ;ン膜をア峰ル7アス層にするのはその一部だけであ
シ、後の工程で再結晶化の核となる結晶は残存していな
ければならない、tた、不活性イオンは多結晶シリコン
の結晶構造を乱すものであシ、例えばシリコンイオンを
挙げることができる。また、再結晶化の丸めの熱処理の
際には、雰囲気中の不純物岬が多結晶シリコン膜中に拡
散するのを陳止する丸めに、多結晶シリ;ン膜上にsi
o、膜部oI!l縁膜を形成することが望ましい・次に
、再結晶化され九多結晶シリ;ン膜に不純物をドープす
る。ここで、不純物としては砒素、リン、−ロン等を挙
げることができる。t   ゛た、不純物をドープする
方法としては不純物を   □イオン注入し死後アニー
ルする方法あるいは不純物を含むfラス膜を堆積し、熱
処理によ)不純物を拡散させる方法等を挙けることがで
龜る。
次に、多結晶シリコン膜をパターニングして抵抗素子を
形成する。このノ々ター二ンダの工程は絶縁膜上に多結
晶シリコン膜を形成する工程の後、あるいは多結晶シリ
コン膜の一部を不活性イオンのイオン注入によシアモル
ファス層にする工程の後等でもよ−。
以上の工程で不活性イオンのイオン注入によシ一部がア
モルファス層となっ九多結蟲シリコ/は熱処理によシ再
結晶化してその結晶粒径が大きくなシ、均一化する等の
現象が起ζゐ。この結果、不純物のドープを行い、熱処
理して不純物を活性化させることKよりて、抵抗素子の
抵抗値の制御性は嵐好となゐ・ 発明の実施例 本発明を抵抗素子を備え九MO1ii ml半導体装置
に適用した一実施例を第1図〜第5図を参照して説明す
る。
(1)  tず、半導体基板1上に熱酸化法によシ遺択
的に約5oooXのフィールド酸化膜1を形成し九後、
図示しない素子領域上に薄い熱酸化膜を形成した6次に
、モノシランダメ中、約620℃で減圧CVD法を施す
ことによシ全面に多結晶シリコン膜1を堆積した。つづ
いて、腋多結晶シリコン膜1にシリコンイオンを加速電
圧100 KeV、ドーズ量2X10  as  O@
件でイオン注入した(第1図図示)+1シリコンイオン
注入時のクエへ温度は100℃以下であればよいが、本
実施例ではり、ハ冷却装置を用いてウェハ温度を約go
’lOK保った。このシリコンイオンのイオン注入によ
シ前記多結晶シリコン膜1のフィールド酸化膜1との界
面側の結晶構造が乱され、アモルファス層となる。つづ
いて、多結晶シリコン膜3上にCVD −1110,I
I 4を約3000芙堆積し、窒素雰囲気中、1000
℃で30分熱処理を行った(第2図図示)、この熱処理
により、残存し九多結晶シリコンを種結晶として前記ア
モルファス層が再結晶化され、結晶粒が成長し、粒径が
均一化する等の現象が起コル、前記CvD−40.膜4
は熱処SO際、111I気中の不純物あるいは窒素が多
結晶シリコン膜3中に拡散して結晶粒径に影響を及ばず
のを防止する。
(II)  次イで、前記CVD−8102膜4を7.
化アンモニウムでエツチング除去し、多結晶シリコン膜
10表面を露出させ、加速電圧100に@V 、ドース
量3 X I Q”ff1−”の東件で砒素イオンをイ
オン注入した(第3図図示)、つづいて、ケ電カルrラ
イエ、チンダによ〕多結晶シリコン膜1を、ダターエン
グして抵抗素子5及び図示しないr−)電極を形成した
。つづいて、抵抗素子1上に図示しないレジスト/々タ
ーンを形成し、前記r−)電極をマスクとしてソース・
ドレイン領域形成のために砒素イオンをイオン注入し九
後、前記レジスト−ターンを除去し友、つづいて、全面
にcvn −sto、膜−を堆積し死後、窒素雰囲気中
、1000℃で10分間アニールを行1  −)九(第
4図図示)、このアニールによ、て紬晶欠陥が回復する
とともに、砒素イオンが活性化するが、結晶粒に変化は
生じない・また、とO際CVD −sto、膜ごは前記
フィールド駿化膜1と一体化する。
(1ll)  次いで、抵抗素子5の両端の上のαン8
10、膜6にコンタクトホールF、Fを開孔しえ。
これと同時に図示しないソース・ドレイン領域上にも;
ンタクトホールを開孔した。つづいて、オー電ツク接触
のために砒素を拡散して抵抗素子5の両端に高濃度不純
物層8.8を形成し丸。
つづいて、全面にAt膜を蒸着し、Δタ一二ンダしてコ
ンタクトホール1,7を介して前記抵抗素子5と接続し
九ムを配線9.9を形成し、半導体装置を製造した(第
5図図示)。なお、抵抗素子5はAA配線9.9によっ
て半導体基板1の素子領域に形成されたMO8)ツンジ
スタ勢と接続されている・ しかして、上記実施例の抵抗素子のシート抵抗値の目標
値は3.5X10Ω/口であったが、40ツ) K j
I Oて製造された抵抗素子のシート抵抗値は2.8〜
4.2X10Ω/口であル、目標値からの/4ツツキは
±2〇−以内でありた。これは従来方法で製造された抵
抗素子のシート抵抗値の目標値からのΔツッキが2桁程
度ありたのと比較する−と大幅な減少である。
なお、高抵抗素子と他の素子との接続は上記実施例の如
<AAK限らず高鏝度に不純物をドーグした多結晶シリ
コンを用いてもよい・この場合、絶縁体上に堆積し九多
結晶シリ;ン膜をΔターニングして抵抗素子部と接続部
を同時に形成し、まず抵抗素子部をCVD−10□膜勢
で覆って接続部に不純物イオンを高濃度にイオン注入す
ればよい、このようにすれば紅配線は不要であシ、オー
ミックーンタクト用の拡散も必要ない・ まえ、本発明は上記実施例の如く高抵抗素子の製造に限
らず、低抵抗素子の製造にも同様に適用できる。
発明の効果 本発明によれば簡異な方法で曳好に抵抗値制御された多
結晶シリ;ンからなる抵抗素子を備え死生導体装置の製
造方法を提供する゛ことができる。
【図面の簡単な説明】
第1図〜嬉5図は本発明の実施例における抵抗素子を備
えた半導体装置の製造方法を工S*に示す断面図である
・ J・・・半導体基板、2・・・フィールド酸化膜、3・
・・多結晶シリコン膜、5・・・抵抗素子、6・・・C
VD−810、膜、7・・・コンタクトホール、8・・
・高濃度不純物層、9・・・At配線。 出願人代理人  弁理士 鈴 江 武 彦第2図 11111 第4図 ら

Claims (2)

    【特許請求の範囲】
  1. (1)  多結晶シリプンからなる抵抗素子を備え九牛
    導体装置の製造において、絶縁体上に多結晶シリプン膜
    を形成する工程と、咳多結晶シリコン膜の一部を不活性
    イオンのイオン注入によりアモルファス層にすゐ工程と
    、熱処理によシ鋏アモルファス層を長細晶化する工程と
    、この再結晶化され九多結晶シリコン膜に不純物をドー
    グする工程とによ〉抵抗素子を形成することを%徴とす
    る半導体装置O製造方法。
  2. (2)  絶縁体が半導体基板上に形成されていること
    を特徴とする特許請求の範囲第1項記載の半導体装置の
    製造方法。
JP19012981A 1981-11-27 1981-11-27 半導体装置の製造方法 Pending JPS5891670A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19012981A JPS5891670A (ja) 1981-11-27 1981-11-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19012981A JPS5891670A (ja) 1981-11-27 1981-11-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5891670A true JPS5891670A (ja) 1983-05-31

Family

ID=16252870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19012981A Pending JPS5891670A (ja) 1981-11-27 1981-11-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5891670A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108755A (ja) * 1989-09-22 1991-05-08 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04137619A (ja) * 1990-09-28 1992-05-12 Canon Inc 半導体装置の製造方法
JPH07169919A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108755A (ja) * 1989-09-22 1991-05-08 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04137619A (ja) * 1990-09-28 1992-05-12 Canon Inc 半導体装置の製造方法
JPH07169919A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US4467519A (en) Process for fabricating polycrystalline silicon film resistors
US5275872A (en) Polycrystalline silicon thin film transistor
JPS6057952A (ja) 半導体装置の製造方法
JP2947828B2 (ja) 半導体装置の製造方法
JPS5891670A (ja) 半導体装置の製造方法
JPH03227516A (ja) 半導体装置の製造方法
US4954454A (en) Method for fabricating a polycrystalline silicon resistor
JPH0697683B2 (ja) 半導体装置の製造方法
JPS5856467A (ja) 半導体装置の製造方法
JPH1084110A (ja) シリコン薄膜電導素子の製造方法
JPS62287615A (ja) 多結晶シリコン膜の形成方法
JPS6328341B2 (ja)
JPH01238013A (ja) 半導体集積回路の製造方法
JPS63151064A (ja) 半導体装置の製造方法
JPH02130969A (ja) ジョセフソン接合の製造方法
JPH0225072A (ja) 半導体装置の製造方法
KR910006088B1 (ko) 고저항막을 갖는 반도체장치의 제조방법
JPH04338650A (ja) 半導体装置の製造方法
JPH03200319A (ja) 多結晶シリコンの形成方法
JPH01165156A (ja) 半導体装置
JP2876414B2 (ja) 拡散抵抗素子の製造方法
JPS62108541A (ja) 半導体装置の製造方法
JPS6188543A (ja) 半導体装置の製造方法
JPH04100220A (ja) 半導体装置の製造方法
JPS6341029A (ja) 半導体装置の製造方法