JPH0697683B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0697683B2 JPH0697683B2 JP1293493A JP29349389A JPH0697683B2 JP H0697683 B2 JPH0697683 B2 JP H0697683B2 JP 1293493 A JP1293493 A JP 1293493A JP 29349389 A JP29349389 A JP 29349389A JP H0697683 B2 JPH0697683 B2 JP H0697683B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- film
- semiconductor device
- semiconductor substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の製造方法に関するもので、特にポ
リシリコン抵抗、電極等を構成するポリシリコン膜の形
成に使用されるものである。
リシリコン抵抗、電極等を構成するポリシリコン膜の形
成に使用されるものである。
（従来の技術） 従来、例えばポリシリコン抵抗を有する半導体装置は、
第３図に示すような構成をしている。
第３図に示すような構成をしている。
即ち、半導体基板11上には絶縁膜12が形成されている。
また、この絶縁膜12上にはポリシリコン抵抗13が凸状に
形成されている。さらに、ポリシリコン抵抗13上には、
例えばパッシベーションCVD膜14が形成されている。
また、この絶縁膜12上にはポリシリコン抵抗13が凸状に
形成されている。さらに、ポリシリコン抵抗13上には、
例えばパッシベーションCVD膜14が形成されている。
また、前記半導体装置は、次に示すような製造方法によ
り形成されている。
り形成されている。
まず、半導体基板11上に絶縁膜12を形成する。次に、例
えば減圧CVD装置を使用し、0.01〜0.1μｍの粒径を持つ
粒状のポリシリコン膜を半導体基板11の全表面に被着生
成する。この後、選択的なエッチング方法により前記ポ
リシリコン膜をエッチングし、所望の形状を有するポリ
シリコン抵抗13を形成する。さらに、半導体基板11の全
表面には例えばパッシベーションCVD膜14を形成する。
えば減圧CVD装置を使用し、0.01〜0.1μｍの粒径を持つ
粒状のポリシリコン膜を半導体基板11の全表面に被着生
成する。この後、選択的なエッチング方法により前記ポ
リシリコン膜をエッチングし、所望の形状を有するポリ
シリコン抵抗13を形成する。さらに、半導体基板11の全
表面には例えばパッシベーションCVD膜14を形成する。
しかしながら、このような半導体装置は、ポリシリコン
抵抗13が凸状に形成されているため、基板11表面が凹凸
になる。このため、ポリシリコン抵抗13上に形成される
金属配線の段切れ等が起こり、製品の信頼性の低下とい
う問題が生じる。
抵抗13が凸状に形成されているため、基板11表面が凹凸
になる。このため、ポリシリコン抵抗13上に形成される
金属配線の段切れ等が起こり、製品の信頼性の低下とい
う問題が生じる。
また、ポリシリコン抵抗13は、粒状の結晶により構成さ
れているため、ポリシリコン抵抗13中の不純物を電気的
に活性化させる熱処理工程、さらにはポリシリコン抵抗
13形成以降の熱処理工程により結晶粒径（グレイン・サ
イズ）が変化する。このため、ポリシリコン抵抗13中の
キャリア移動度が変化し、ポリシリコン抵抗値の均一性
を悪化させる原因となっている。
れているため、ポリシリコン抵抗13中の不純物を電気的
に活性化させる熱処理工程、さらにはポリシリコン抵抗
13形成以降の熱処理工程により結晶粒径（グレイン・サ
イズ）が変化する。このため、ポリシリコン抵抗13中の
キャリア移動度が変化し、ポリシリコン抵抗値の均一性
を悪化させる原因となっている。
（発明が解決しようとする課題） このように、従来の半導体装置は、ポリシリコン抵抗が
絶縁膜上に凸状に形成されるため、金属配線の段切れ等
による製品の信頼性の低下という欠点があった。また、
ポリシリコン抵抗形成後の熱処理工程等により結晶粒径
が変化し、その抵抗値の均一性を悪化させる欠点があっ
た。
絶縁膜上に凸状に形成されるため、金属配線の段切れ等
による製品の信頼性の低下という欠点があった。また、
ポリシリコン抵抗形成後の熱処理工程等により結晶粒径
が変化し、その抵抗値の均一性を悪化させる欠点があっ
た。
そこで、本発明は、後工程の熱処理に対して結晶粒径の
変化を少なくすることで、抵抗値の均一性に優れたポリ
シリコン抵抗体を得ることができると共に、基板の表面
上を平坦に形成することが可能な半導体装置の製造方法
を提供することを目的とする。
変化を少なくすることで、抵抗値の均一性に優れたポリ
シリコン抵抗体を得ることができると共に、基板の表面
上を平坦に形成することが可能な半導体装置の製造方法
を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の半導体装置の製造
方法としては、半導体基板上に絶縁膜を形成した後、前
記絶縁膜中の所定の領域にシリコンをイオン注入し、シ
リコンの核付けを行う。また、気相成長により、前記シ
リコンの核付けを行った部分にのみ、前記半導体基板表
面に対して垂直方向へ柱状晶状に配向したポリシリコン
膜を形成するというものである。
方法としては、半導体基板上に絶縁膜を形成した後、前
記絶縁膜中の所定の領域にシリコンをイオン注入し、シ
リコンの核付けを行う。また、気相成長により、前記シ
リコンの核付けを行った部分にのみ、前記半導体基板表
面に対して垂直方向へ柱状晶状に配向したポリシリコン
膜を形成するというものである。
（作用） このような構成によれば、ポリシリコン抵抗又は電極
は、基板表面に対して垂直方向へ柱状晶状に配向してい
るポリシリコン膜により構成されている。このため、後
工程における熱処理に対して結晶粒径の変化を少なくす
ることが可能となり、抵抗値の均一性に優れたポリシリ
コン抵抗又は電極を得ることができる。
は、基板表面に対して垂直方向へ柱状晶状に配向してい
るポリシリコン膜により構成されている。このため、後
工程における熱処理に対して結晶粒径の変化を少なくす
ることが可能となり、抵抗値の均一性に優れたポリシリ
コン抵抗又は電極を得ることができる。
また、ポリシリコン膜は、絶縁膜の凹状の溝に形成され
ている。このため、絶縁膜表面に対して平坦なポリシリ
コンパターンを有することができる。よって、後のCVD
膜の積み増し工程等においても基板上に凹凸を生じるこ
とがなく、又金属配線等に対しても段切れ等が生じる心
配はなくなる。
ている。このため、絶縁膜表面に対して平坦なポリシリ
コンパターンを有することができる。よって、後のCVD
膜の積み増し工程等においても基板上に凹凸を生じるこ
とがなく、又金属配線等に対しても段切れ等が生じる心
配はなくなる。
（実施例） 以下、図面を参照しながら本発明の一実施例に関わる半
導体装置の製造方法について詳細に説明する。
導体装置の製造方法について詳細に説明する。
第１図は、本発明の製造方法により得られる半導体装置
を示すものである。
を示すものである。
半導体基板21上にはシリコン酸化膜22が形成されてい
る。また、このシリコン酸化膜22には凹状の溝23が形成
されている。さらに、凹状の溝23内には、前記半導体基
板表面に対して垂直方向へ柱状晶状に配向したポリシリ
コン膜24が埋め込まれている。そして、このポリシリコ
ン膜24によりポリシリコン抵抗、電極等が構成されてい
る。
る。また、このシリコン酸化膜22には凹状の溝23が形成
されている。さらに、凹状の溝23内には、前記半導体基
板表面に対して垂直方向へ柱状晶状に配向したポリシリ
コン膜24が埋め込まれている。そして、このポリシリコ
ン膜24によりポリシリコン抵抗、電極等が構成されてい
る。
このような構成によれば、ポリシリコン膜24は半導体基
板表面に対して垂直方向へ柱状晶状に配向しているた
め、後工程における熱処理工程に対して結晶粒径の変化
を少なくすることが可能となる。このため、ポリシリコ
ン膜24により構成されるポリシリコン抵抗、電極等の抵
抗値は、ウェーハ間でのバラツキが低減される。
板表面に対して垂直方向へ柱状晶状に配向しているた
め、後工程における熱処理工程に対して結晶粒径の変化
を少なくすることが可能となる。このため、ポリシリコ
ン膜24により構成されるポリシリコン抵抗、電極等の抵
抗値は、ウェーハ間でのバラツキが低減される。
また、ポリシリコン膜24を溝13内に埋め込むことによ
り、基板21上を平坦に形成している。このため、後のパ
ッシベーションCVD膜の積み増し工程においてその表面
に凹凸を生じることはなく、又金属配線等に対しても段
切れ等が生じる心配はなくなる。
り、基板21上を平坦に形成している。このため、後のパ
ッシベーションCVD膜の積み増し工程においてその表面
に凹凸を生じることはなく、又金属配線等に対しても段
切れ等が生じる心配はなくなる。
次に、第２図（ａ）及び（ｂ）を参照しながら前記半導
体装置の製造方法について詳細に説明する。
体装置の製造方法について詳細に説明する。
まず、同図（ａ）に示すように、半導体基板31上にシリ
コン酸化膜22を形成する。また、シリコン酸化膜32上に
レジストパターン33を形成する。この後、このレジスト
パターン33をマスクとして、RIE（reactive ionetchin
g）法によりシリコン酸化膜32を約300nmエッチングし、
溝34を形成する。この後、同一マスクを用いて、Si（シ
リコン）イオンを約35kV、１×1016atoms/cm2の条件で
イオン注入し、溝34の底部にのみSi核付けを行う。
コン酸化膜22を形成する。また、シリコン酸化膜32上に
レジストパターン33を形成する。この後、このレジスト
パターン33をマスクとして、RIE（reactive ionetchin
g）法によりシリコン酸化膜32を約300nmエッチングし、
溝34を形成する。この後、同一マスクを用いて、Si（シ
リコン）イオンを約35kV、１×1016atoms/cm2の条件で
イオン注入し、溝34の底部にのみSi核付けを行う。
次に、同図（ｂ）に示すように、レジストパターン33を
剥離した後、例えばSiH2Cl2ガス雰囲気中において、温
度約900℃の条件でポリシリコン膜35を気相成長する。
この時、Si核付けを行った部分には、基板31表面に対し
て垂直方向へ柱状晶に配向したポリシリコン膜35が成長
し、その他の部分にはポリシリコン膜35は成長しない。
なお、このポリシリコン膜35を溝34の深さと同じ厚さ、
即ち約300nmに成長させれば、シリコン酸化膜32表面に
対して平坦なポリシリコンパターンを有するポリシリコ
ン抵抗を形成することが可能となる。
剥離した後、例えばSiH2Cl2ガス雰囲気中において、温
度約900℃の条件でポリシリコン膜35を気相成長する。
この時、Si核付けを行った部分には、基板31表面に対し
て垂直方向へ柱状晶に配向したポリシリコン膜35が成長
し、その他の部分にはポリシリコン膜35は成長しない。
なお、このポリシリコン膜35を溝34の深さと同じ厚さ、
即ち約300nmに成長させれば、シリコン酸化膜32表面に
対して平坦なポリシリコンパターンを有するポリシリコ
ン抵抗を形成することが可能となる。
ところで、本発明の製造方法による柱状晶状に配向した
ポリシリコン抵抗と、従来の粒状のポリシリコン抵抗と
について、N2（窒素）ガス雰囲気中、温度約950℃、30
分の熱処理工程を施し、そのシート抵抗値の変化を調べ
てみた。その結果、従来の粒状のポリシリコン抵抗で
は、シート抵抗が〜3kΩ／□から〜1.5kΩ／□へと変化
するのに対し、本発明の柱状晶状に配向したポリシリコ
ン抵抗では、〜1.6kΩ／□から〜1.5kΩ／□となり、そ
の変化量は小さい（B+が約40kV、３×1014atoms/cm2で
ドープされたポリシリコン膜の場合）。これは、ポリシ
リコン抵抗のウェーハ間バラツキを低減させる効果があ
ることを意味している。
ポリシリコン抵抗と、従来の粒状のポリシリコン抵抗と
について、N2（窒素）ガス雰囲気中、温度約950℃、30
分の熱処理工程を施し、そのシート抵抗値の変化を調べ
てみた。その結果、従来の粒状のポリシリコン抵抗で
は、シート抵抗が〜3kΩ／□から〜1.5kΩ／□へと変化
するのに対し、本発明の柱状晶状に配向したポリシリコ
ン抵抗では、〜1.6kΩ／□から〜1.5kΩ／□となり、そ
の変化量は小さい（B+が約40kV、３×1014atoms/cm2で
ドープされたポリシリコン膜の場合）。これは、ポリシ
リコン抵抗のウェーハ間バラツキを低減させる効果があ
ることを意味している。
なお、前記実施例では、ポリシリコン抵抗について述べ
たが、本発明がポリシリコン電極等に適用できることは
言うまでもない。
たが、本発明がポリシリコン電極等に適用できることは
言うまでもない。
［発明の効果］ 以上、説明したように、本発明の半導体装置の製造方法
によれば、次のような効果を奏する。
によれば、次のような効果を奏する。
ポリシリコン膜は半導体基板表面に対して垂直方向へ柱
状晶状に配向しているため、後工程における熱処理工程
に対して結晶粒径の変化を少なくすることが可能とな
る。このため、ポリシリコン膜により構成されるポリシ
リコン抵抗、電極等は、その抵抗値の均一性に優れ、ウ
ェーハ間でのバラツキも低減できる。
状晶状に配向しているため、後工程における熱処理工程
に対して結晶粒径の変化を少なくすることが可能とな
る。このため、ポリシリコン膜により構成されるポリシ
リコン抵抗、電極等は、その抵抗値の均一性に優れ、ウ
ェーハ間でのバラツキも低減できる。
また、ポリシリコン膜を溝内に埋め込み基板上を平坦に
形成することで、後のパッシベーションCVD膜の積み増
し工程においてもその表面に凹凸を生じることはなく、
又金属配線等に対しても段切れ等が生じる心配はなくな
る。
形成することで、後のパッシベーションCVD膜の積み増
し工程においてもその表面に凹凸を生じることはなく、
又金属配線等に対しても段切れ等が生じる心配はなくな
る。
第１図は本発明の製造方法により得られる半導体装置を
示す断面図、第２図（ａ）及び（ｂ）は本発明の一実施
例に係わる半導体装置の製造方法を示す断面図、第３図
は従来の半導体装置を示す断面図である。 21,31…半導体基板、22,32…シリコン酸化膜、23,34…
溝、24,,35…ポリシリコン膜、33…レジストパターン。
示す断面図、第２図（ａ）及び（ｂ）は本発明の一実施
例に係わる半導体装置の製造方法を示す断面図、第３図
は従来の半導体装置を示す断面図である。 21,31…半導体基板、22,32…シリコン酸化膜、23,34…
溝、24,,35…ポリシリコン膜、33…レジストパターン。
Claims (1)
- 【請求項１】半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜中の所定の領域にシリコンをイオン注入し、
シリコンの核付けを行う工程と、気相成長により、前記
シリコンの核付けを行った部分にのみ、前記半導体基板
表面に対して垂直方向へ柱状晶状に配向したポリシリコ
ン膜を形成する工程とを具備することを特徴とする半導
体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293493A JPH0697683B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
| US08/085,139 US5382549A (en) | 1989-11-10 | 1993-07-02 | Method of manufacturing polycrystalline silicon having columnar orientation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293493A JPH0697683B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03154372A JPH03154372A (ja) | 1991-07-02 |
| JPH0697683B2 true JPH0697683B2 (ja) | 1994-11-30 |
Family
ID=17795452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293493A Expired - Fee Related JPH0697683B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5382549A (ja) |
| JP (1) | JPH0697683B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09289285A (ja) * | 1996-04-19 | 1997-11-04 | Nec Corp | 半導体装置およびその製造方法 |
| US5825068A (en) * | 1997-03-17 | 1998-10-20 | Integrated Device Technology, Inc. | Integrated circuits that include a barrier layer reducing hydrogen diffusion into a polysilicon resistor |
| US6049106A (en) * | 1999-01-14 | 2000-04-11 | Micron Technology, Inc. | Large grain single crystal vertical thin film polysilicon MOSFETs |
| KR100593958B1 (ko) * | 2003-11-12 | 2006-06-30 | 매그나칩 반도체 유한회사 | 반도체 소자의 저항 제조 방법 |
| JP5279828B2 (ja) * | 2008-07-10 | 2013-09-04 | Ｊｘ日鉱日石金属株式会社 | ハイブリッドシリコンウエハ及びその製造方法 |
| US8252422B2 (en) | 2010-07-08 | 2012-08-28 | Jx Nippon Mining & Metals Corporation | Hybrid silicon wafer and method of producing the same |
| US8647747B2 (en) * | 2010-07-08 | 2014-02-11 | Jx Nippon Mining & Metals Corporation | Hybrid silicon wafer and method of producing the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4035906A (en) * | 1975-07-23 | 1977-07-19 | Texas Instruments Incorporated | Silicon gate CCD structure |
| JPS6048099B2 (ja) * | 1978-11-06 | 1985-10-25 | 富士通株式会社 | 半導体装置の製造方法 |
| US4488162A (en) * | 1980-07-08 | 1984-12-11 | International Business Machines Corporation | Self-aligned metal field effect transistor integrated circuits using polycrystalline silicon gate electrodes |
| JPS5783048A (en) * | 1980-11-10 | 1982-05-24 | Matsushita Electric Ind Co Ltd | Monograin layer polycrystalline semiconductor resistor |
| JPS58204527A (ja) * | 1982-05-24 | 1983-11-29 | Semiconductor Energy Lab Co Ltd | 繊維構造を有する半導体およびその作製方法 |
| JPH0628315B2 (ja) * | 1984-12-24 | 1994-04-13 | 株式会社日立製作所 | 半導体装置 |
| JPS6387762A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | 半導体装置の製造方法 |
| US4746621A (en) * | 1986-12-05 | 1988-05-24 | Cornell Research Foundation, Inc. | Planar tungsten interconnect |
-
1989
- 1989-11-10 JP JP1293493A patent/JPH0697683B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-02 US US08/085,139 patent/US5382549A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03154372A (ja) | 1991-07-02 |
| US5382549A (en) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07235526A (ja) | 凸凹ポリシリコン及び多結晶シリコン膜の形成方法 | |
| JP2671833B2 (ja) | 半導体装置およびその製造方法 | |
| US4879253A (en) | Method for fabricating a semiconductor device using a BPSG layer containing high concentrations of phosphorus and boron | |
| JPH0697683B2 (ja) | 半導体装置の製造方法 | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JPS61194826A (ja) | 半導体製造方法 | |
| JP2910422B2 (ja) | 半導体装置の製造方法 | |
| JPH0468770B2 (ja) | ||
| JP2579494B2 (ja) | Ｓｏｉウエハの製造方法 | |
| JPH0817845A (ja) | 半導体装置及びその製造方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01313974A (ja) | 珪素基体上の珪素の多結晶半導体抵抗層の製造方法及びこれにより製造する珪素圧力センサ | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04336468A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0637032A (ja) | 半導体装置の製造方法 | |
| GB2189935A (en) | Method of planarising a deposited surface | |
| JPS6328341B2 (ja) | ||
| JP2797351B2 (ja) | 半導体集積回路の製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JPS61131434A (ja) | 半導体装置の製造方法 | |
| JPH04111310A (ja) | 半導体装置及びその製法 | |
| JPH03108318A (ja) | Ｓｏｉ薄膜の形成方法 | |
| JPH02268443A (ja) | 半導体装置 | |
| JPS58106855A (ja) | 半導体装置の製造方法 | |
| JPH0258848A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |