KR100593958B1 - 반도체 소자의 저항 제조 방법 - Google Patents
반도체 소자의 저항 제조 방법 Download PDFInfo
- Publication number
- KR100593958B1 KR100593958B1 KR1020030079834A KR20030079834A KR100593958B1 KR 100593958 B1 KR100593958 B1 KR 100593958B1 KR 1020030079834 A KR1020030079834 A KR 1020030079834A KR 20030079834 A KR20030079834 A KR 20030079834A KR 100593958 B1 KR100593958 B1 KR 100593958B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- resistance
- polysilicon film
- film
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 88
- 229920005591 polysilicon Polymers 0.000 claims abstract description 88
- 239000002019 doping agent Substances 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000006911 nucleation Effects 0.000 claims abstract description 6
- 238000010899 nucleation Methods 0.000 claims abstract description 6
- 238000010926 purge Methods 0.000 claims description 7
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 239000010419 fine particle Substances 0.000 abstract description 5
- 239000002245 particle Substances 0.000 abstract description 2
- 238000009827 uniform distribution Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 description 11
- 239000010410 layer Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 저항 제조 방법에 관한 것으로, 특히 폴리실리콘으로 이루어진 저항을 제조함에 있어서, 반도체 기판 상부에 700℃ 이상의 온도에서 폴리실리콘을 증착하여 미립자 구조의 폴리실리콘막을 형성하거나 600℃ 온도에서 제 1높이로 폴리실리콘을 증착한 후에 퍼지하고 다시 제 2높이로 폴리실리콘을 증착한 후에 퍼지하여 이종 핵이 생성된 미립자 폴리실리콘막을 형성한다.
이러한 미립자 폴리실리콘막에 도펀트를 도핑하고 열처리한 후에, 폴리실리콘을 패터닝하여 저항 패턴을 형성한다. 따라서 본 발명의 저항은 폴리실리콘막내 미립자 그레인에 의해 도펀트 농도 구배가 작게 되면서 균일한 분포를 갖게 된다.
저항, VCR, TCR, 고온 공정, 이종 핵 생성
Description
도 1a 내지 도 1d는 종래 기술에 의한 저항 제조 방법을 나타낸 공정 순서도,
도 2a 내지 도 2d는 본 발명에 의한 저항 제조 방법을 나타낸 공정 순서도,
도 3a 및 도 3b는 종래 기술 및 본 발명에 따른 저항내 폴리실리콘막의 그레인 구조를 비교한 도면들,
도 4a 및 도 4b는 본 발명의 일 실시예에 의한 저항의 폴리실리콘막 제조 공정을 나타낸 도면들,
도 5a 내지 도 5d는 본 발명의 다른 실시예에 의한 저항의 폴리실리콘막 제조 공정을 나타낸 도면들.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 절연막
104 : 폴리실리콘막 106 : 고농도 도펀트로 도핑된 폴리실리콘막
108 : 저농도 도펀트로 도핑된 폴리실리콘막
본 발명은 반도체 소자의 저항 제조 방법에 관한 것으로서, 특히 폴리실리콘내 도펀트 농도를 균일하게 하여 저항을 형성하여 믹스 신호와 RF 특성을 향상시킬 수 있는 반도체 소자의 저항 제조 방법에 관한 것이다.
일반적으로 폴리실리콘으로 제조된 저항은 디퓨젼(diffusion) 저항에 비해 온도 특성이 우수하고, 소자 제조시 작은 면적을 차지하는 등의 이점이 있다.
한편 폴리실리콘 저항은 게이트 산화막 제조 공정 이후에 게이트 전극으로 사용되는 폴리실리콘을 도핑 정도에 따라 일반 저항과 고저항(HR : High Resistor)으로 구분한다. 일반 저항은 ∼E15/㎠ 정도의 도펀트 농도로 폴리실리콘을 도핑하여 사용하는 반면에, 고저항은 이보다 낮은 E14/㎠ 도펀트 농도로 도핑하여 사용한다.
도 1a 내지 도 1d는 종래 기술에 의한 저항 제조 방법을 나타낸 공정 순서도로서, 이들 도면을 참조하면 종래 기술의 저항 제조 방법은 다음과 같다.
도 1a에 도시된 바와 같이, 반도체 기판(10)으로서 실리콘 기판 상부에 절연막(12)으로서 실리콘산화막(SiO2)을 형성하고 그 위에 저항으로 사용될 도전막으로서 폴리실리콘막(14)을 증착한다.
그리고 도 1b에 도시된 바와 같이, 실리사이드 공정이 진행되지 않은 일반 저항을 위해 고저항 부분을 마스킹하며 일반 저항 부분의 폴리실리콘막(16)을 오픈하여 n+/p+ 도펀트를 고농도(∼E15/㎠)로 도핑한다. 혹은 도 1c에 도시된 바와 같이, 고저항을 위해 일반 저항 부분을 마스킹하며 고저항 부분의 폴리실리콘막(18)을 오픈하여 p- 도펀트를 저농도(∼E14/㎠)로 도핑한다.
그 다음 열처리 공정을 진행하여 도핑된 도펀트가 폴리실리콘막으로 확산되도록 한 후에 저항 마스크를 이용한 식각 공정으로 폴리실리콘막을 패터닝하여 일반 저항 패턴(16) 또는 고저항 패턴(18)을 정의한다.
그리고나서 도 1d에 도시된 바와 같이, 상기 일반 저항 패턴(16), 고저항 패턴(18) 상부 전면에 층간 절연막(20)을 증착하고 층간 절연막(20)을 통해서 이들 저항 패턴(16, 18)과 수직으로 연결되는 콘택 전극(22), 배선(24)을 형성한다.
그런데 종래 기술에 의한 저항 제조 공정시 일반 저항 또는 고저항의 도핑 농도를 저항계수 타겟에 맞출 수 있다. 하지만, 폴리실리콘막은 대개 약 600℃ 온도에서 증착되기 때문에 주상(column) 구조를 갖는다. 이러한 주상 구조는 저항 측면에서 미립자 구조보다 낮고 도핑 농도도 낮다. 또한 후속 열처리가 충분하지 않을 경우 그레인 구조가 크기 때문에 그레인 내부에 도핑 변화가 크게 된다.
한편 믹스 신호 및 RF 소자 중 저항에서도 신호의 매칭을 위해 VCR(Voltage Coefficient Variation) 및 TCR(Temperature Coefficient Variation) 특성 향상을 크게 요구하고 있다. 그러나 종래 기술의 저항은 폴리실리콘막의 주상 구조에 의해 도펀트 농도 변화가 불균일하기 때문에 이로 인해 믹tm 신호와 RF 소자등에서 매우 중요시되는 선형 특성을 저하시키는 문제점이 있다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 폴리실리콘 저항을 형성할 경우 700℃ 이상의 고온에서 폴리실리콘을 증착하거나, 600℃에서 일정 두께로 폴리실리콘을 증착하며 퍼지로 증착을 중단하는 공정을 반복함으로써 폴리실리콘막내 그레인을 미립자 형태로 만들어 도펀트 농도를 보다 균일하게 하고 믹스 및 RF 소자의 저항의 선형 특성을 향상시킬 수 있는 반도체 소자의 저항 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 폴리실리콘으로 이루어진 저항막의 제조 방법에 있어서, 반도체 기판 상부에 700℃∼1000℃ 온도에서 폴리실리콘을 증착하여 미립자 그레인 구조를 형성하는 단계와, 폴리실리콘에 도펀트를 도핑하고 열처리하는 단계와, 폴리실리콘을 패터닝하여 저항 패턴을 형성하는 단계를 포함한다.
상기 목적을 달성하기 위하여 본 발명은 폴리실리콘으로 이루어진 저항막의 제조 방법에 있어서, 반도체 기판 상부에 폴리실리콘을 증착하되, 제 1높이로 폴리실리콘을 증착한 후에 퍼지하고 다시 제 2높이로 폴리실리콘을 증착한 후에 퍼지하여 이종 핵이 생성된 폴리실리콘막을 형성하는 단계와, 폴리실리콘에 도펀트를 도핑하고 열처리하는 단계와, 폴리실리콘을 패터닝하여 저항 패턴을 형성하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 2a 내지 도 2d는 본 발명에 의한 저항 제조 방법을 나타낸 공정 순서도로서, 이들 도면을 참조하면 본 발명에 따른 저항 제조 방법은 다음과 같은 순서로 진행된다.
도 2a에 도시된 바와 같이, 반도체 기판(100)으로서 실리콘 기판 상부에 절연막(102)으로서 실리콘산화막(SiO2)을 형성하고 그 위에 저항으로 사용될 도전막으로서 폴리실리콘막(104)을 증착한다. 이때 본 발명은 폴리실리콘막(104)의 증착시 700℃이상의 고온 증착으로 핵 성장보다 핵 생성을 높여서 미립자 구조의 폴리실리콘막(104)을 형성한다. 또는 종래와 같이 600℃ 온도에서 일정 두께로 증착한 후에 퍼지 공정을 반복하여 미세한 이종 핵 사이트를 많이 만들어 미립자 구조의 폴리실리콘막(104)을 형성한다.
그리고 도 2b에 도시된 바와 같이, 실리사이드 공정이 진행되지 않은 일반 저항을 위해 고저항 부분을 마스킹하며 일반 저항 부분의 미립자 구조의 폴리실리콘막(106)을 오픈하여 n+/p+ 도펀트를 고농도(∼E15/㎠)로 도핑한다. 혹은 도 2c에 도시된 바와 같이, 고저항을 위해 일반 저항 부분을 마스킹하며 고저항 부분의 미립자 구조의 폴리실리콘막(108)을 오픈하여 p- 도펀트를 저농도(∼E14/㎠)로 도핑한다. 이때 도핑 에너지 크기는 20keV∼60keV 범위에서 진행한다.
한편, 고저항 폴리실리콘막(108)의 경우 후속 열처리 공정시 도펀트의 아웃 디퓨전(out-diffusion)을 방지하고자 추가로 미량의 탄소 도펀트를 도핑할 수도 있다.
그 다음 열처리 공정을 진행하여 도핑된 도펀트가 폴리실리콘막으로 확산되도록 한 후에 저항 마스크를 이용한 식각 공정으로 폴리실리콘막을 패터닝하여 일반 저항 패턴(106) 또는 고저항 패턴(108)을 정의한다. 이때 미립자 구조의 폴리실리콘은 종래 주상 구조의 폴리실리콘보다 그레인 크기가 작기 때문에 도핑 공정시 본 발명의 도펀트 농도 분포가 주상 구조의 폴리실리콘보다 균일하게 된다.
그리고나서 도 2d에 도시된 바와 같이, 상기 일반 저항 패턴(106), 고저항 패턴(108) 상부 전면에 층간 절연막(110)을 증착하고 층간 절연막(110)을 통해서 이들 저항 패턴(106, 108)과 수직으로 연결되는 콘택 전극(112), 배선(114)을 형성한다.
도 3a 및 도 3b는 종래 기술 및 본 발명에 따른 저항내 폴리실리콘막의 그레인 구조를 비교한 도면들이다. 이들 도면에서 y축은 폴리실리콘막내의 도펀트(dopant) 농도를 나타내며 x축은 도핑된 영역을 나타낸 것으로 정의한다.
도 3a를 참조하면, 종래 기술의 폴리실리콘막은 주상 구조로 되어 있기 때문에 도펀트 농도가 막내에 불균일하게 분포하고 있다. 이에 반하여 도 3b를 참조하면, 본 발명의 폴리실리콘막은 미립자 구조로 되어 있기 때문에 도펀트 농도가 막내에 균일하게 분포하고 있음을 알 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 의한 저항의 폴리실리콘막 제조 공 정을 나타낸 도면들이다. 이들 도면을 참조하면, 본 발명에 따른 폴리실리콘막 증착 공정시 고온 공정을 적용한 예이다.
먼저 도 4a 및 도 4b에 도시된 바와 같이, 절연막(202)이 있는 반도체 기판(200) 상부에 700℃∼1000℃의 온도에서 폴리실리콘을 증착하여 미립자 그레인 구조를 갖는 폴리실리콘막(206)을 형성한다.
그러므로 본 실시예의 폴리실리콘 증착은 일반 폴리실리콘 증착 온도(600℃)보다 높은 700℃∼1000℃의 온도에서 진행하기 때문에 핵(204)의 성장보다 핵 생성개수를 크게 증가시켜서 미립자 그레인 구조를 갖도록 한다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 의한 저항의 폴리실리콘막 제조 공정을 나타낸 도면들로서, 본 발명의 다른 실시예의 폴리실리콘 제조 공정은 종래 폴리실리콘 증착 온도와 동일한 600℃ 온도에서 폴리실리콘을 증착하되, 다음과 같이 증착 및 퍼지(purge)를 반복한다.
도 5a 및 도 5b에 도시된 바와 같이, 절연막(212)이 있는 반도체 기판(210) 상부에 폴리실리콘을 증착하되, 제 1높이(100Å∼500Å)로 폴리실리콘(212, 216)을 증착한 후에 퍼지한다.
그리고 도 5c 및 도 5d에 도시된 바와 같이, 다시 제 2높이(100Å∼500Å)로 폴리실리콘(210)을 증착한 후에 퍼지한다.
이렇게 폴리실리콘의 증착 및 퍼지를 반복함에 따라 미세한 이종 핵(214, 218, 222) 사이트를 만들어 주어 핵수를 크게 늘려 미립자 구조의 폴리실리콘막(212, 216, 210)을 만든다. 이 때 Si 증착 방법과 온도는 매우 다양하 게 할 수 있다. 왜냐하면 계면응 이용한 이종 핵을 만들 수 있으므로 증착 온도(200~600℃)가 낮아도 입자의 크기를 작게 할 수 있으며, 일반적인 CVD 이외에 저온 ALD, plasma를 이용한 증착법 등 으로도 가능하다.
상기 본 발명의 일 실시예와 다른 실시예와 같이 미립자 구조의 폴리실리콘막에 도 2b 내지 도 2d의 제조 공정을 적용하여 폴리실리콘막의 저항 패턴을 형성하도록 한다.
이상 설명한 바와 같이, 본 발명은 폴리실리콘 저항을 형성할 경우 700℃ 이상의 고온에서 폴리실리콘을 증착하거나, 600℃에서 일정 두께로 폴리실리콘을 증착하며 퍼지로 증착을 중단하는 공정을 반복함으로써 폴리실리콘막내 그레인을 미립자 형태로 만들어 도펀트 농도 구배를 작게 하고 균일하게 한다.
따라서 본 발명은 저항의 VCR, TCR 특성을 향상시킬 수 있어 믹스 및 RF 소자의 저항의 선형 특성을 확보할 수 있다.
Claims (6)
- 삭제
- 삭제
- 폴리실리콘으로 이루어진 저항막의 제조 방법에 있어서,반도체 기판 상부에 제1 폴리실리콘막을 증착한 후 퍼지하는 단계; 및상기 제1 폴리실리콘막 위에 제2 폴리실리콘막을 다시 증착한 후 퍼지하여 상기 폴리실리콘막질들 계면에 의해 미세한 핵 생성 사이트들의 생성을 유도하여, 상기 폴리실리콘막질이 미립자 구조를 가지도록 유도하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 저항 제조 방법.
- 제 3항에 있어서, 상기 도펀트 도핑 공정은 E13/㎠∼E14/㎠의 농도 범위와 20keV∼60keV의 에너지 크기로 진행하는 것을 특징으로 하는 반도체 소자의 저항 제조 방법.
- 제 3항에 있어서, 상기 제1 폴리실리콘막 또는 제2 폴리실리콘막은 100Å∼500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 저항 제조 방법.
- 제 3항에 있어서, 상기 제1 폴리실리콘막 또는 제2 폴리실리콘막은 200~600℃에서 증착하는 것을 특징으로 하는 반도체 소자의 저항 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030079834A KR100593958B1 (ko) | 2003-11-12 | 2003-11-12 | 반도체 소자의 저항 제조 방법 |
| JP2004326930A JP2005150726A (ja) | 2003-11-12 | 2004-11-10 | 半導体素子における抵抗の製造方法 |
| US10/988,008 US20050130384A1 (en) | 2003-11-12 | 2004-11-12 | Method for manufacturing resistor of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030079834A KR100593958B1 (ko) | 2003-11-12 | 2003-11-12 | 반도체 소자의 저항 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050045674A KR20050045674A (ko) | 2005-05-17 |
| KR100593958B1 true KR100593958B1 (ko) | 2006-06-30 |
Family
ID=34651259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030079834A KR100593958B1 (ko) | 2003-11-12 | 2003-11-12 | 반도체 소자의 저항 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20050130384A1 (ko) |
| JP (1) | JP2005150726A (ko) |
| KR (1) | KR100593958B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010001397A1 (de) * | 2010-01-29 | 2011-08-04 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 | Halbleiterwiderstände, die in einem Halbleiterbauelement mit Metallgatestrukturen durch Verringern der Leitfähigleit eines metallenthaltenden Deckmaterials hergestellt sind |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407851A (en) * | 1981-02-23 | 1995-04-18 | Unisys Corporation | Method of fabricating an electrically alterable resistive component on an insulating layer above a semiconductor substrate |
| US4742020A (en) * | 1985-02-01 | 1988-05-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Multilayering process for stress accommodation in deposited polysilicon |
| JPH0697683B2 (ja) * | 1989-11-10 | 1994-11-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH06188385A (ja) * | 1992-10-22 | 1994-07-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5489547A (en) * | 1994-05-23 | 1996-02-06 | Texas Instruments Incorporated | Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient |
| US5618749A (en) * | 1995-03-31 | 1997-04-08 | Yamaha Corporation | Method of forming a semiconductor device having a capacitor and a resistor |
| US5721166A (en) * | 1996-12-27 | 1998-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to increase the resistance of a polysilicon load resistor, in an SRAM cell |
| US6114744A (en) * | 1997-03-14 | 2000-09-05 | Sanyo Electric Company | Semiconductor integration device and fabrication method of the same |
| US6069398A (en) * | 1997-08-01 | 2000-05-30 | Advanced Micro Devices, Inc. | Thin film resistor and fabrication method thereof |
| US5981352A (en) * | 1997-09-08 | 1999-11-09 | Lsi Logic Corporation | Consistent alignment mark profiles on semiconductor wafers using fine grain tungsten protective layer |
| US6156602A (en) * | 1999-08-06 | 2000-12-05 | Chartered Semiconductor Manufacturing Ltd. | Self-aligned precise high sheet RHO register for mixed-signal application |
| US6670263B2 (en) * | 2001-03-10 | 2003-12-30 | International Business Machines Corporation | Method of reducing polysilicon depletion in a polysilicon gate electrode by depositing polysilicon of varying grain size |
-
2003
- 2003-11-12 KR KR1020030079834A patent/KR100593958B1/ko active IP Right Grant
-
2004
- 2004-11-10 JP JP2004326930A patent/JP2005150726A/ja active Pending
- 2004-11-12 US US10/988,008 patent/US20050130384A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005150726A (ja) | 2005-06-09 |
| US20050130384A1 (en) | 2005-06-16 |
| KR20050045674A (ko) | 2005-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365519B2 (en) | Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride | |
| US3864817A (en) | Method of making capacitor and resistor for monolithic integrated circuits | |
| US4466179A (en) | Method for providing polysilicon thin films of improved uniformity | |
| KR0143542B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH05198592A (ja) | ポリシリコン上にケイ化物を形成するための改良された方法 | |
| JPH04299566A (ja) | 高抵抗用多結晶シリコンの抵抗値維持方法 | |
| EP0044426A2 (en) | Method for forming an integrated injection logic circuit | |
| JPS61501358A (ja) | 中間金属シリサイド層を有する改良型集積回路構造およびその製作方法 | |
| CA1210525A (en) | Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semi-conductor device having such high resistance layer | |
| US7400026B2 (en) | Thin film resistor structure | |
| JPH065612A (ja) | 半導体デバイスの製造方法 | |
| EP0193331B1 (en) | Process for forming a doped polysilicon pattern | |
| CN1860591A (zh) | 精密多晶硅电阻器工艺 | |
| JP3698885B2 (ja) | 強誘電体膜を用いた装置の製造方法 | |
| JPS6074465A (ja) | 多結晶シリコン抵抗体 | |
| JPS5826184B2 (ja) | ゼツエンゲ−トデンカイコウカトランジスタノ セイゾウホウホウ | |
| KR100593958B1 (ko) | 반도체 소자의 저항 제조 방법 | |
| KR950002180B1 (ko) | 반도체장치의 제조방법 | |
| US20070141256A1 (en) | Methods for elimination or reduction of oxide and/or soot deposition in carbon containing layers | |
| US5470780A (en) | Method of fabricating poly-silicon resistor | |
| US6100154A (en) | Using LPCVD silicon nitride cap as a barrier to reduce resistance variations from hydrogen intrusion of high-value polysilicon resistor | |
| US5739059A (en) | Method of forming a semiconductor device having high and low resistance polysilicon | |
| JP3379754B2 (ja) | 接触抵抗を減ずる半導体の構造とその形成方法 | |
| US7115492B2 (en) | Technique for elimination of pitting on silicon substrate during gate stack etch using material in a non-annealed state | |
| KR100203896B1 (ko) | 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 14 |