JPS61501358A - 中間金属シリサイド層を有する改良型集積回路構造およびその製作方法 - Google Patents

中間金属シリサイド層を有する改良型集積回路構造およびその製作方法

Info

Publication number
JPS61501358A
JPS61501358A JP60501274A JP50127485A JPS61501358A JP S61501358 A JPS61501358 A JP S61501358A JP 60501274 A JP60501274 A JP 60501274A JP 50127485 A JP50127485 A JP 50127485A JP S61501358 A JPS61501358 A JP S61501358A
Authority
JP
Japan
Prior art keywords
layer
metal
polysilicon
oxide
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60501274A
Other languages
English (en)
Inventor
チヤン，ロビン・ダブリユ
チヤン，ヒユーゴー・ダブリユ・ケイ
Original Assignee
アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド filed Critical アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド
Publication of JPS61501358A publication Critical patent/JPS61501358A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/133—Reflow oxides and glasses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 中間金属シリサイド層を有する改良型 集積回路構造およびその製作方法 １に１１ １、発明の分野 この発明は集積回路構造に関する。より詳細には、この発明は中間金属シリサイ ド層を有する集積回路構造に関する。
λ−」Ｌ塁１」（ 集積回路構造の生産において、製造過程の最終層または後端の適用に際して、た とえばスタティックＲＡＭチップやコンタクトの金属段部被覆は、中間金属層が 用いられる場合には満足できないものである。このような中間金属層の存在は、 段部被覆を平滑化するためにあ温処理を用いることができないので、段部被覆の 問題を複雑化する、なぜなら段部を平滑化するため外部の酸化物層を軟化させる のに十分な熱が用いられると、この熱は中間金属層に悪影響を与えるからである 。
ざらに、抵抗経路またはポリ負荷を与えるため、ドープされない酸化物層をわず かにドープされた部分、を有する多結晶シリコン（これ以降ポリシリコンまたは ポリと称する）層上に設けることが慣例である。この第２の、ドープされない酸 化物層は、ドーパントの拡散がポリシリコン層のポリ負荷区域へ到達するのを防 ぐために適用される。より低いミ点の酸化物を提供し、それによって段部被覆が 平滑化されるように、この酸化物層上に付加的なドープされた酸化物層を用いる ことは、コンタクト開口部がシリコンサブストレートの所望された部分、たとえ ばＭＯＳ　トランジスタのドレインやソースなどにコンタクトする前に３つの酸 化物層を貫通しなければならないことを意味する。これは次に、コンタクト開口 部内に不適当な金属被覆を与え得るので、結果としてコンタクト開口部の壁土の 金属部分を薄くする。
金属シリサイドの中間導電層の使用は未知のものではないが、このような金属シ リサイドの先行の用法は、シリコンと耐火性の金属を同時にスパッタすることに よって作られて金属シリサイド層を形成し、これは選択的エツチングの後ポリシ リコン層によって覆われる。ポリ層の後続のドーピングは、結果左して金属シリ サイド部分間の抵抗経路を形成する。しかしながら、この２つの導１！層の使用 は、後続の次の層の適用の間に国ねれなければならない次の段部を与える。
１１１Ｌ この発明の目的は、後続して適用される層の高温処理を可能にするため金属シリ サイド層が金属層と置換される、改良型の集積回路構造と、その構造の製作方法 を提供することである。
この発明の別の目的は、金属シリサイド層が、金属層の代わりにドープされた酸 化物層の下に用いられ、それにょつて、続いて適用されたドープされた酸化層が 下にある金属シリサイドの導電層に支障を来たすことなしに高温で軟化されより 良い段部被覆を提供するような、改良型の集積回路構造と、その構造の製作方法 を提供することである。
この発明のざらに別の目的は１．中間金属シリサイド層がコンタクト区域から中 間酸化物層を除去し、それによって、後続のコンタクトエッチによって除去され なければならない酸化物層の厚さを減少させ、より良い段部被覆が提供されるよ うな、改良型の集積回路構造とその構造の製作方法を提供することである。
この発明の別の目的は、金属シリサイド相互接続層が、酸化物でマスクされない 区域内のポリシリコン層と選択的に反応して所定位置に形成されるような、改良 呈集積回路ポリ負荷構造とその構造の製作方法を提供することである。　−金属 シリサイド層は酸化物によってマスクされたポリ負荷構造に接続され、付加的な 相互接続層の必要を除外する。
この発明のまた別の目的は、中間金属シリサイド層が非等方性エツチングによっ て形成された丸みのついた酸化物の角を備え、後続の層が適用されたときにより 良い段部被覆を提供する、改良型集積回路構造とその構造の製作方法を提供する ことである。
この発明のさらに別の目的は、導電経路がポリシリコン内に形成され、前記ポリ シリコンの薄片の一部と、金属シリサイドの宇位置での形成によって、前もって 選択された抵抗率を備えるよう前もってドープされ、薄片を形成するようパター ン化されていて、それによって７４Ｍ金属シリサイドの部分とその端で接続され るポリ負荷抵抗器が形成されるような、改良型集積回路構造を提供することであ る。
この発明のこれらの、そして他の目的は図面および好ましい実施例の説明によっ て明らかになるであろう。
乱ｉ匹１重 第１Ａ図はこの発明に従って建造された集積回路素子の一部分の断面図である。
第１Ｂ図は先行技術に従って建造された集積回路素子の断面図である。
第２八図ないし第２Ｇ図は第１Ａ図の構造に至るまでに行なわれた方法工程の断 面図である。
第３図はこの発明に従って建造された０ＭＯ８素子の一部の断面図である。
第４図は第１Ａ図の構造の線ＩＶ−ＩＶによる断面端面図である。
好ましい実　の冨 第１Ａ図は、この発明を利用した集積回路構造を、第１Ｂ図に示された、先行技 術に従って形成された同じ能動および受動要素を有する集積回路構造と対照して 図示する。
第１ＡＩｇおよび第１Ｂ図の両方で、シリコンのウェハまたはサブストレート４ はそこに形成されたエンハンスメントモード電解効果トランジスタ（ＦＥＴ）６ およびデプレションモードＦＥＴ８を有する。ＦＥＴ６はゲート６ａ、ソース６ ｂおよびドレイン６Ｃを有する。ＦＥＴ８はゲート８ａ、ソース８ｂ、ドレイン ８Ｃを有する。この発明に従った第１Ａ図の金属シリサイド切片６０ａ、５０ｂ 、および６０Ｃは、ポリシリコン切片１０ａ、１０ｂ、および１０ｃに被せられ 、これらの被せられた切片はともに回路の様々な部分と接続を作る。切片１０ａ 　／６０ａはポリシンコン切片１２と接続を作って、たとえばスタティックＲＡ Ｍセル内のワードラインとなる。切片１０ｂ／６０ｂはソース６ｂと接触するＮ ＋層の一部１４と接続を作る。部分１４は、たとえば、切片１０ｂ　／６０ｂが 低抵抗ストラップを提供する、電圧供給線となる。切片１　ＱＣ／６００はドレ イン６Ｃと接触するＮ２層の一部２０へ、ポリシリコン切片１８の低抵抗準埋込 コンタクト（ＱＢＣ）を提供する。第１Ｂ図の酸化物層５ｏが、第１Ａ図におい ては、この層が５０ａで示されるポリ負荷区域を除いて除去されていることは即 座に認められるであろう。
また、第１Ｂ図の先行技術ではポリシリコン切片１０ａ′、１０ｂ−および１０ ０′がそれぞれ金属シリサイド切片６０ａ−１６０ｂ　″および６０ｃｍに被せ られ、−力筒１Ａ図では金属シリサイド切片−６０ａ、６０ｂ、および６０ｃが ポリシリコン切片１０ａ、１０ｂおよびＩＯＣに被せられていることも認められ るであろう。これは、この発明のシステムでは金属シリサイド層が、ポリシリコ ンの表面上にチタン等のシリコンと反応可能な金属層を置き、続いてポリシリコ ン層の表面上の定位置内にチタンシリサイドを形成するように材料を焼結させる ことによって、定位置に形成されるからである。第１８ＩＭに例示された先行技 術の実務においては、金属シソサイド層はシリコンとシリサイドの金属部分を金 属シリサイド層を形成するように同時に置くことによって最初に適用され、その 後ポリシリコン層が適用される。このように、先行技術においては２つの別個の 層がサブストレートに適用される；最初に金属シリサイド層、次にポリシリコン 層である。この発明の実務においては、金属シリサイドは前もって置かれ、パタ ーン化されたポリシリコンの切片または薄片上の定位置に形成され、付加的な厚 さの観点から見た余分の層を形成しない。
この発明に従って、金属シリサイド層は、まずサブストレート上に置かれたポリ シリコン層およびそこにある先立つ層をパターン化し、続いて金属シリサイドを 形成するのにポリシリコンと反応可能で耐火性の金属等の金属を適用することに より形成される。このような金属の例はチタン、モリブデン、タングステンを含 む。
金属は好ましくはまた、スパッタや気相成長によりポリシリコンに容易に適用で きるものである。
用いられる金属はさらに、６００から８００℃の温度、すなわちシリサイドを形 成するためにシリコンの金属反応物への拡散を可藺にするには十分に高（、かつ 素子の他の部分（たとえば２つのパターン化されたポリシンコン線間の間隙など ）へのシリコンの不断７の拡散を防止するためには十分低い温度で、ポリシリコ ンと反応可能でなければならない。
シリコン上への金属被覆物の適用後、素子は熱パルス焼結環境内で約６００から ８００℃まで熱され、金属シリサイドの形成を起こす反応を可能にし、シリコン の側部拡散を防止するため、この温度で１０秒から２０秒保持される。
結果として生ずる金属シソサイドは１平方あたり５オーム以下の比抵抗を有する はずである。
ここで注目すべきことは、金属がその上に置かれるすべてのポリシリコンが金属 と反応して所望の金属シリサイド層を形成するのではない方が好ましい、という ことである。
金属シリサイドの下の少量のポリ層の残余が、金属シリサイド層を強化する働き をすることが発見されている。好ましくは、反応後、残余のポリはシリサイドの 約、２５がら。
３０の厚さを有するべきである。これを成し遂げるため、ポリと、そこに置かれ る金属の量の割合が制御されなければならない。シリサイド対ポリの所望される 最終の割合を提供するためには、シリコン対金属の厚さの割合は３対１またはそ れ以上の割合に保たれなければならない。
第２八図ないし第２Ｇ図は、第１Ａ図に示された素子のように、この発明を利用 した典型的なＮチャンネル素子の作成に用いられた処理工程を図示した横Ｉ！ｌ ｉ面図である。第３図で見られるように、他の素子もまたこの発明を利用して建 造さ、れ嵜る；第１Ａ図、第２八図ないし第２Ｇ図、および第３図に図示された 素子は単に発明を代表するだけである。代表的な方法と、ドーパント１度、注入 の深さ、答の厚さ、電気的抵抗などの特徴的パラメータが下の付録１ないし３に 表にしである。
第２Ａ図は次の工程を受けた後のウェハ４を示す：予備酸化 障壁酸化 窒化物付着 より詳細には、ウェハを酸素の雰囲気内で熱することにより薄い障壁酸化物層が 置かれ、次に標準的な技術によって窒化シリコン層が置かれる。ソース／ドレイ ン領域は、窒化物／酸化物層切片３０ａおよび３０ｂをソース／ドレインマスク を規定するためにそれぞれ領域３２および３３上に残して、窒化物層と下にある 酸化物層を選択的に除去することによってマスクされる。マスクされない領域３ ５は次にＰ型の不純物のイオン注入を受けてチャンネル停止領域３６を規定する 。
第２Ｂ図は次の付加的な工程を受けた後のウェハ４を示す： フィールド酸化 注入酸化エ エンハンスメントマスクおよびドープ デプレションマスクおよびドープ ゲート酸化。
より詳細には、ウェハを蒸気の雰囲気内で熱することにより、領域３５からフィ ールド酸化物層３７が形成される。
領域３５を規定する窒化物／酸化物マスクは、化学的湿式エッチとコーイ（）（ ｏｏｉ）リボン酸化によって除去される。
１Ｍ３２および３３のドープに先立って、非常に薄い酸化物層（示されていない ）が成長してイオン注入をランダムにする。一連のマスク層の付着および規定の 工程で、領域３２はＰ型不純物を注入され、一方領域３３はＮ型不純物を注入さ れる。領域３２Ｊ５よび３３内の注入層の部分は最終的にＦＥＴ６および８のチ ャンネルを規定する。これらのエンハンスメントおよびデプレション領域の規定 と注入工程の後、ウェハを酸素と塩化水素の雰囲気内で熱することにより、領域 ３２および３３上にゲート酸化物層が成長する。このゲート酸化物層は非常に薄 いため示されていない。
第２Ｃ図は次の付加的な工程を受けた後のウェハ４を示す： ポリシリコン（ゲート）付着およびドープポリシリコン（ゲート）規定 注入酸化■ ソース／ドレインドープおよびアニーリング。
より詳細には、ポリシリコン層が化学的気相成長（ＣＶＤ）法によって付着され 、オキシ塩化燐の雰囲気内で熱するか、イオン注入による付着と拡散で燐が付加 される。次に切片１２と１８およびポリシリコンゲート６ａと８８を残すため、 選ばれた部分が除去される。領域３２および３３の、ゲート６ａと８８に占めら れていない部分は次に、砒素等のＮ型の不純物を注入され、ＦＥＴ６および８の 各ソースとドレインを規定する。
第２Ｄ図は次の付加的な工程を受けた後のウェハ４を示す： ＣｖＤＭ化物付看お付着高密度化１、 ＱＢＣマスク。
より詳細には、ＣＶＤ法によって二酸化シリコンの層４０が付着され、ピンホー ルを除去するため高密度化され、領ＩＪ！４５ａ　、　４５ｂ　、および４５ｃ 上で部分が除去されてコンタクトｆａｌｌを規定する。
これらの領域はＣＶＤ酸化物（また同様にＮ＋層の部分１４と２０上の薄い酸化 物層）を除去するエッチ工程によって規定される。、領域４５ａ上の開口部はポ リシリコン切片１２の一部を露出し；領域４．５ｂ上の開口部はソース６ｂと接 触するＮ＋苦の部分を露出し：領域４５ｃ上の開口部はポリシリコン層切片１８ の一部と、サブストレート内のＮ＋層部分２０を露出してＱＢＣ領域を規定する 。
第２Ｅ図は次の工程を受けた後のウェハ４を示す：ポリシリコン層の付着 ポリシリコン層のドープ ポリシリコンのマスキングおよび選択除去。
化学的気相成長（ＣＶＤ＞法により、１０００から３０００オングストロームの ポリシリコン層が付着される。ポリシリコン層は続いて、たとえばイオン注入に より、燐、硼素、または砒素がドープされて、この層の一部から形成されるべき ポリ負荷抵抗器の抵抗を制御する。次にこの層はマスクされてポリ負荷紙！ｆＬ 器１０ｄとコンタクト切片１０ａ、１０ｂ！５よび１００を規定スル。
第２Ｆ図では、ＣＶＤ法によりウェハ４にさらに別の酸化物層が付着され、次に マスクされ選択的にエッチされてポリ負荷抵抗器Ｊｏｄ上に部分５０ａのみを残 す。ここで特に注目されるのは、この酸化物層のほとんど完全な除去が、コンタ クト領域内でのみエッチされる、第１Ｂ図に示される先行ｆｆ術の酸化物層５０ と対照をなしていることでここでざらに注目すべきことは、この酸化物膜には、 その下の高密度化された酸化物層４０で停止する、高選択的エッチが用いられる ことである。非等方性プラズマエッチを用いることにより、第４図で最もよ（見 られる、丸みをつけられた酸化物の部分５８がポリシリコン切片または薄片の端 縁に近接して形成され、これによってさらに別の地形を平滑化し、結果としてよ り良い段部被覆になる。
第２Ｇ図では、チタン等の耐火性の金属層が、たとえばスパッタすることによっ て、適用される。この発明に従って、次にウェハは焼結され、チタンと下にある ポリシリコン切片の多くとの反応を引き起こし、残余のポリシリコン切片１０ａ 、１０ｂ、およびＩＯＣ上の定位置内に金属シリサイド、すなわらチタンシリサ イド切片６０ａ、５０ｂおよび６０ｃを形成する。下にポリシリコンがない部分 、たとえばポリ負荷抵抗器１０ｄ上のＣＶＤｌｌｆｆ化物の部分５０ａなどでは 、金属シリサイドは形成されず、金属は金属の形のままで残る。次にこの金属は 、水酸化アンモニウム、過酸化水素、水などの酸および／またはベースエッチで サブストレートから選択的に除去される。
このように、ＣＶＤ酸化物によって覆われた部分を除くすべてのポリシリコンに 及ぶ、このポリシリコン層（これは前もって選択された抵抗率を提供するため前 もってわずかにドープされ、ポリシリコン薄片を提供するためパターン化されて いる）上のシリサイド層または薄片の形成は、結果としてすべてドープされたポ リシリコン薄片または線の１つまたは２つ以上の部分の効果的な隔絶または隔離 をもたらし、ポリ負荷抵抗器１０ｄを、ＣＶＤ酸化物５０ａの下のドープされた ポリシリコンの部分からのみ形成する。
本質においては、次にこのａ抵抗ポリシリコンの残余はそれ上の低抵抗シリサイ ド（４Ｍ）層の適用によって短絡される。
第１Ａ図に例示されているように、最終的な生産物は、その融点を下げるために ドープされた別のｐｖｘａ化物層の適用を含む。この層は金属シソサイドと、ア ルミニウムであってもよい次の金属＠６５の間で誘電体として動く。
マスキングの前に、この素子はＰＶＸ酸化物を軟化して段部被覆を平滑化するた め、約９００から９５０”Ｃに熱せられる。続いてｐｖｘＦｉ化物層はポリシリ コン切片１２とシリサイド／ポリシリコン切片６０ｂ　／１０ｂの間にコンタク ト６５ｔｌと６５ｃを提供し、同様にデプレションモードＦＥＴ８のソース８ｂ に近接したＮ”ＩＡＨにコンタクト６５ａを提供するためにマスクされ、選択的 にエッチされる・次にアルミニウムまたはアルミニウムシリコンの金属層６５が 適用され、マスキングの後エッチされてコンタクト６５ａ　、６５ｂ　、および ６５ｃを形成する。続いて保護的酸化物層８０が、試験とリードの設置および装 着に先立つ最終の作製工程で適用される。
第３図はＮウェル２４を有する０ＭＯ３素子内で実施されたこの発明を図示して おり、ここではソース６ｂ−、ドレイン８Ｃ−１およびゲート８ａ−を有するＰ チャンネル素子８−が形成されている。このような素子のパラメータもまた付録 に掲載されている。
もしもＣＭＯ８ＶＬ術でなくむしろＮチャンネル方法が用いられるならば、ｐｖ ｘａ化物の低い融点はまた、コンタクト６５ａ　、６５ｂ　、６よび６５ｃのた めにエッチされたコンタクト開口部の端６２ａの丸めや傾斜を可能にするよう用 いられ、より良い金属充填を提供し、金属コンタクトの側壁が薄くなることを防 ぐこともできる。これはまたより良い段部被覆と表面の平面化を提供する。しか しながらコンタクトを開いた後のＰＶＸの加熱は、ＰＶＸからのドーパントのい くらかが開口部に入ってドープされたサブストレートに付着する結果にもなり得 るので、Ｐｖｘ層内のドーパントはソースとドレインに用いられるものと同じで なければならない。
これに関連してもう１つ注目すべきことは、ポリ負荷抵抗器１０ｄ上のＣＶＤ部 分５０ａ以外の第１Ｂ図の先行技術の中間二酸化シリコン層の排除により、コン タクト６５ａ　、５５ｂ　、および６５ｃｋ：関する全体の地形がはるかに高め られたことである。この結果コンタクト６５ａ　、６５ｂおよび６５ｃは３つで はなく２つの酸化物の厚みを貫通することだけが必要となる。
したがってこの発明は、ポリシリコン層の表面の定位置に形成された中間シリサ イド層の使用が、金属層とシリサイド層間が段部となるのを排除し、より良い段 部被覆を提供する後続の高温処理を可能にする、改良された方法とそれに起因す る素子とを提供する。さらに、ポリシリコン層または薄片の上にシリサイド層を 提供し、またそれによってポリシリコン上にポリ負荷抵抗器のためのコンタクト のシリサイド部分を提供することにより、先行技術ではポリ負荷抵抗器を外部の ドーピングから保護するのに用いられているＣＶＤ層は、非等方性エッチの後ポ リ負荷抵抗器の上のみに（ポリシリコン薄片に近接したｃｖｏａ化物の丸みをつ けられた部分を除いて＞　ＣＶＯ酸化物を残すことによって、本質的に排除可能 である。これは、金属コンタクトとポリ負荷抵抗器間のシリサイドの境面を含め て、シリサイドがポリシリコン層の下にあるときは実行不可能である。ポリ負荷 抵抗器上を除く、この中間酸化物層の除去は、酸化物層の数を減少させることに よりコンタクト区域に近接した地形をはるかに高め、それによって金属コンタク トが貫通しなければならない全体の厚みを減少させる。
この発明はその好ましい実施例に関連して述べられてき　−たが、添付の請求の 範囲によって規定される発明の範囲から逸脱することなしに、わずかな修正を行 なうこともできる。
発明の詳細な説明による請求の範囲は次のとおりである。
チャンネルストップ３６　１ミクロン　１０”　−１０”　８エンハンスメント ３２　１ミクロン　１０”Ｂデプレション３３　０．３−０．６ミクロン　１０ ”　−１０”　Ａｓソース／ドレインＢｂ　、８ｃ　０．２−０．４ミクロン　 １０’　Ａｓ“は０ＭＯ３素子用である 窒化物３０ａ　、３０ｂ　５００−１０００Ａフイールド酸化物３７　０．７− １ミクロン注入酸化物　１００Ａ ゲート酸化物　３ＱＯＡ 金属シリサイド ６０ａ　、６０ｂ　、６０ｃ　０．１−０．３ミクロンポリシリコン　０．１− ０．３ミクロン　１０’、’ＡＳ１０ａ　、１０ｂ　、１０ｃ 付廷ユニエλ的三ユ ポリシンコンゲート　３０ 金属シリサイド６０ａ　、６０ｂ　、６０ｃ　５ポリシリコン１０ａ　、１０ｂ 　、１０ｃ　１０９国際調査報告

Claims (24)

    【特許請求の範囲】
  1. １．エンハンスされた段部被覆を特徴とする改良型集積回路構造であって、シリ コンのベース層と、前記サブストレート上の第１の酸化物層と、ボリシリコン層 であって、前記ボリシリコン層内の定位置で金属シリサイドを形成することが可 能な金属と反応させた選ばれた部分を有するボリシリコン層と、前記金属シリサ イド上の他の酸化物層と、前記構造の選ばれた部分に電気的コンタクトを与える 金属層とを含み、前記エンハンスされた段部被覆が、前記ボリシリコン層内の前 記金属シリサイドの形成による中間金属層の排除によって与えられる、改良型集 積回路構造。
  2. ２．前記ポリシリコン層と反応させる前記金属が、反応に先立って８００℃以下 の温度で前記構造に適用される、請求の範囲第１項に記載の構造。
  3. ３．前記金属反応物が、２つの近接したボリシリコン線の間の意図された隔壁へ のボリシリコンのいかなる過度の側方拡散をも防ぐよう、十分に低い温度で前記 ボリシリコン層に適用される、請求の範囲第２項に記載の構造。
  4. ４．前記ボリシリコンと反応する前記金属が耐火性金属である、請求の範囲第１ 項に記載の構造。
  5. ５．前記金属が、チタン、モリブデン、タングステンからなる群から選ばれる、 請求の範囲第４項に記載の構造。
  6. ６．前記金属シリサイドを形成するため、前記金属が前記ボリシリコンと６００ ℃から８００℃の温度で反応する、請求の範囲第１項に記載の構造。
  7. ７．前記金属と前記ボリシリコンが、熱パルス焼結環境内で前記温度で１０秒か ら２０秒反応させられる、請求の範囲第６項に記載の構造。
  8. ８．前記ポリシリコン層とそれに接触する前記金属反応物が金属シリサイド層を 形成するように反応し、一方その下に少しのシリコン層を残して金属シリサイド 層を強化する、請求の範囲第１項に記載の構造。
  9. ９．前記金属シリサイド層が、６００℃から８００℃の温度で前記ボリシリコン と反応可能な、前もって決定された量の前記金属の反応生産物であり、前記金属 に接触する前記シリコンのすべてが反応するのではなくて、前記金属の下に、前 記金属シリサイドの下側の表面に接して、前記シリサイド層の約．２５から．３ ３の厚さの反応しないシリコン層を残して前記シリサイド層を強化するような、 請求の範囲第１項に記載の構造。
  10. １０．前記別の酸化物層が融点を下げるためにドーブされ、後続の金属コンタク ト層の適用が前記ドーブされた酸化物層に丸みをつけた端を与え、より良い段部 被覆を提供する、請求の範囲第１項に記載の構造。
  11. １１．前記ボリシリコン層が、前もって形成された比抵抗を提供するためわずか にドーブされ、ドーブされたボリシリコンの１つまたは２つ以上の薄片を提供ず るためにパターン化された、ボリシリコンを含む、請求の範囲第１項に記載の構 造。
  12. １２．前記１つまたは２つ以上のドープされたボリシリコン薄片が前記薄片の端 に近接して、前記薄片上への第２の、ＣＶＤ酸化物層の付着と、それに続く第２ の酸化物層の非等方性エッチングによって形成された、酸化物の丸みをつけられ た部分を有し、前記丸みをつけた部分が前記構造の段部被覆をさらにエンハンス する、請求の範囲第１１項に記載の構造。
  13. １３．前記第２の酸化物層の非等方性エッチングが、前記丸みをつけられた端と 、前記ボリシリコン上の１つまたは２つ以上の前もって選択された部分で、前記 前もって選択された酸化物の各部分の下にポリ負荷抵抗器の形成を可能にする部 分とを除いて、前記第２の酸化物層のすべてを除去し、前記構造はさらに、前記 シリコン層上の酸化物層の１つの実質的な不在によって特徴づけられ、それによ ってさらに段部被覆のエンハンスメントを提供する、請求の範囲第１２項に記載 の構造。
  14. １４．前記金属シリサイドが、前記ボリシリコン薄片の、前記第２の酸化物の前 記前もって選択された部分に覆われていない部分内に形成されて１つまたは２つ 以上の導電薄片を形成し、また前記前もって選択された酸化物の部分の下にある ボリシリコンの部分は金属シリサイドを形成可能な前記金層と反応せず、したが って前記前もって選択された酸化物の部分の下にある前記ボリシリコンの反応し ない部分からボリ負荷抵抗器を形成し、前記ボリ負荷抵抗器が各端で前記導電金 属シリサイド薄片と電気的に接続されている、請求の範囲第１３項に記載の構造 。
  15. １５．エンハンスされた段部被覆を特徴とする集積回路素子であって：サブスト レートと：前記サブストレートの少なくとも一部分上の少なくとも１つの酸化物 層と：前もって選択された比抵抗を提供するためにドーブされた１つまたは２つ 以上のボリシリコン薄片と：前記薄片上にＣＶＤ二酸化シリコンの第２の酸化物 層を付着させ、続いて前記丸みをつけられた部分と前記ボリシリコン薄片上の１ つまたは２つ以上の前もって選択された部分を除く、前記第２の酸化物層のすべ てを除去するための、前記第２の酸化物層の非等方性エッチングによって形成さ れる、前記薄片の端に近接した酸化物の丸みをつけられた角と；前記第２の酸化 物の部分に覆われていない、前記ボリシリコン層の部分内に形成された金属シリ サイド層であって、前記第２の酸化物層の前もって選択された部分の下にボリ負 荷抵抗器が形成され、前記金属シリサイドが、前記ボリ負荷抵抗器の端を含む前 記素子の選ばれた部分間に電気的結合を与える導電材料を含むものと：前記金属 シリサイドの上に置かれた別の酸化物層と；前記別の酸化物層上の金属層とを含 み：前記素子が、前記丸みをつけられた酸化物の端と、前記第２の酸化物層の実 質的な除去と、前記金属シリサイド層による中間金属層の置換とによって可能と なった、改良された段部被覆を特徴とし、また前記素子が、前記金属コンタクト 層の適用に先立って、前記別の酸化物層の少なくとも一部を軟化させるために熱 されて前記素子内に形成される段部の被覆を平滑化するような素子。
  16. １６．改良された段部被覆を有する集積回路素子の製造方法であって、前記の改 良が次の工程、すなわち：ボリシリコン層上に前記シリコンと反応して金属シリ サイドを形成可能な金属を付着させることによって、中間金属シリサイド層を形 成する工程と：前記シリサイドを形成するのに十分な温度まで素子を熱する工程 と；前記シリサイド上に酸化物層を形成する工程と：前記酸化物層の一部を軟化 させて下にある層の段部被覆を前記酸化物によって平滑化するよう、前記素子を 熱する工程とを含み；前記金属シリサイド層が、前記金属シリサイド層を溶かす ことなく前記酸化物層を軟化することが可能な高さの融点を有する、集積回路素 子の製造方法。
  17. １７．前記金属が耐火性金属を含む、請求の範囲第１６項に記載の方法。
  18. １８．前記金属が、チタン、モリブデン、タングステンからなる群から選ばれる 、請求の範囲第１７項に記載の金属。
  19. １９．前記素子が、前記金属と前記ボリシリコン問の反応により金属シリサイド を形成するよう、６００℃から８００℃に熱される、請求の範囲第１８項に記載 の方法。
  20. ２０．前記素子が、前記金属シリサイドを形成するよう１０秒から２０秒の範囲 で前記温度に熱される、請求の範囲第１９項に記載の方法。
  21. ２１．前記金属のすべてと、前記金属と接触する前記ボリシリコンの大部分との 反応を可能にするために十分な量の前記金属を付着させる工程を含み、また前記 反応によって形成された前記金属シリサイド層が、前記金属シリサイド層の下側 の表面に接触して前記金属シリサイド層の０、２５から０．３３の厚さのボリシ リコン層を有し、それによって前記シリサイド層を強化するような、請求の範囲 第１６項に記載の方法。
  22. ２２．さらに、前もって選択された比抵抗を与えるために前記ボリシリコン層を ドープする工程と、１つまたは２つ以上のボリシリコン薄片を形成するために前 記ボリシリコン層をパターン化する工程と、前記の下にある１つまたは２つ以上 の薄片上に第２の、二酸化シリコンの酸化物層を付着する工程と、前記ボリシリ コン薄片に近接して丸みをつけた角を形成するために、非等方性エッチングによ って前記第２の酸化物層の部分を選択的に除去する工程とを含み、それによって 後続の段部被覆がエンハンスされる、請求の範囲第１６項に記載の方法。
  23. ２３．さらに、前記非等方性エッチングにより前記ボリシリコン薄片上に１つま たは２つ以上の前記酸化物層の前もって選択された部分を提供する工程を含み、 それによって前記シリサイド層の前記後続の形成が、前記酸化物の前記前もって 選択された各部分の下にボリ負荷抵抗器を形成し、そのため、結果としてできる 素子からの前記第２の酸化物層の効果的な排除により、前記段部被覆にさらにエ ンハンスメントを与える、請求の範囲第２２項に記載の方法。
  24. ２４．前記の酸化物の前記の前もって選択された部分が残っている場所以外の、 前記抵抗ボリシリコン薄片上への、前記金属シリサイドによる１つまたは２つ以 上の導電経路の形成を含み、それによって前記前もって選択された酸化物の部分 の下の前記ボリシリコン薄片内に前記ボリ負荷抵抗器が形成され、その端に近接 して前記導電シリサイド経路に接続される、請求の範囲第２３項に記載の方法。
JP60501274A 1984-03-01 1985-02-20 中間金属シリサイド層を有する改良型集積回路構造およびその製作方法 Pending JPS61501358A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/585,340 US4581815A (en) 1984-03-01 1984-03-01 Integrated circuit structure having intermediate metal silicide layer and method of making same
US585340 1984-03-01

Publications (1)

Publication Number Publication Date
JPS61501358A true JPS61501358A (ja) 1986-07-03

Family

ID=24341032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60501274A Pending JPS61501358A (ja) 1984-03-01 1985-02-20 中間金属シリサイド層を有する改良型集積回路構造およびその製作方法

Country Status (4)

Country Link
US (1) US4581815A (ja)
EP (1) EP0173734A4 (ja)
JP (1) JPS61501358A (ja)
WO (1) WO1985004049A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154778A (ja) * 1985-12-20 1987-07-09 エス　ジ−　エス　ミクロ　エレトロニカ　エス．ピ−．エ−． モノリシック集積回路の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2555364B1 (fr) * 1983-11-18 1990-02-02 Hitachi Ltd Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset
US4740479A (en) * 1985-07-05 1988-04-26 Siemens Aktiengesellschaft Method for the manufacture of cross-couplings between n-channel and p-channel CMOS field effect transistors of static write-read memories
US4929992A (en) * 1985-09-18 1990-05-29 Advanced Micro Devices, Inc. MOS transistor construction with self aligned silicided contacts to gate, source, and drain regions
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
US4808555A (en) * 1986-07-10 1989-02-28 Motorola, Inc. Multiple step formation of conductive material layers
US4812417A (en) * 1986-07-30 1989-03-14 Mitsubishi Denki Kabushiki Kaisha Method of making self aligned external and active base regions in I.C. processing
US4795722A (en) * 1987-02-05 1989-01-03 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
JPS63198323A (ja) * 1987-02-13 1988-08-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US4998150A (en) * 1988-12-22 1991-03-05 Texas Instruments Incorporated Raised source/drain transistor
KR0185375B1 (ko) * 1989-05-23 1999-03-20 엔. 라이스 머레트 분리 금속 플레이트 캐패시터 및 이의 제조 방법
US5135882A (en) * 1989-07-31 1992-08-04 Micron Technology, Inc. Technique for forming high-value inter-nodal coupling resistance for rad-hard applications in a double-poly, salicide process using local interconnect
US4975386A (en) * 1989-12-22 1990-12-04 Micro Power Systems, Inc. Process enhancement using molybdenum plugs in fabricating integrated circuits
US5112761A (en) * 1990-01-10 1992-05-12 Microunity Systems Engineering Bicmos process utilizing planarization technique
US5288666A (en) * 1990-03-21 1994-02-22 Ncr Corporation Process for forming self-aligned titanium silicide by heating in an oxygen rich environment
US5124280A (en) * 1991-01-31 1992-06-23 Sgs-Thomson Microelectronics, Inc. Local interconnect for integrated circuits
EP0499855A3 (en) * 1991-02-21 1992-10-28 Texas Instruments Incorporated Method and structure for microelectronic device incorporating low-resistivity straps between conductive regions
US5323045A (en) * 1991-03-30 1994-06-21 Nippon Steel Corporation Semiconductor SRAM with low resistance power line
US5332913A (en) * 1991-12-17 1994-07-26 Intel Corporation Buried interconnect structure for semiconductor devices
US5461005A (en) * 1991-12-27 1995-10-24 At&T Ipm Corp. Method of forming silicide in integrated circuit manufacture
US5801065A (en) * 1994-02-03 1998-09-01 Universal Semiconductor, Inc. Structure and fabrication of semiconductor device having merged resistive/capacitive plate and/or surface layer that provides ESD protection
US5521118A (en) * 1994-12-22 1996-05-28 International Business Machines Corporation Sidewall strap
US5956415A (en) * 1996-01-26 1999-09-21 Harris Corporation Enhanced security fingerprint sensor package and related methods
TW388109B (en) * 1997-02-11 2000-04-21 Winbond Electronics Corp Method for fabricating SRAM polyload
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777364A (en) * 1972-07-31 1973-12-11 Fairchild Camera Instr Co Methods for forming metal/metal silicide semiconductor device interconnect system
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
DE2943150A1 (de) * 1978-10-25 1980-05-08 Hitachi Ltd Verfahren zur herstellung einer halbleitervorrichtung
US4276557A (en) * 1978-12-29 1981-06-30 Bell Telephone Laboratories, Incorporated Integrated semiconductor circuit structure and method for making it
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
EP0077813B1 (en) * 1981-05-04 1986-02-05 Motorola, Inc. Low resistivity composite metallization for semiconductor devices and method therefor
FR2515427A1 (fr) * 1981-10-27 1983-04-29 Efcis Procede de fabrication de resistances de forte valeur pour circuits integres
US4489481A (en) * 1982-09-20 1984-12-25 Texas Instruments Incorporated Insulator and metallization method for VLSI devices with anisotropically-etched contact holes
US4443930A (en) * 1982-11-30 1984-04-24 Ncr Corporation Manufacturing method of silicide gates and interconnects for integrated circuits
US4569122A (en) * 1983-03-09 1986-02-11 Advanced Micro Devices, Inc. Method of forming a low resistance quasi-buried contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154778A (ja) * 1985-12-20 1987-07-09 エス　ジ−　エス　ミクロ　エレトロニカ　エス．ピ−．エ−． モノリシック集積回路の製造方法

Also Published As

Publication number Publication date
EP0173734A1 (en) 1986-03-12
EP0173734A4 (en) 1988-04-06
WO1985004049A1 (en) 1985-09-12
US4581815A (en) 1986-04-15

Similar Documents

Publication Publication Date Title
JPS61501358A (ja) 中間金属シリサイド層を有する改良型集積回路構造およびその製作方法
EP0168125B1 (en) Wiring layers in semiconductor devices
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
EP0174773B1 (en) Semiconductor device having interconnection layers
US4693925A (en) Integrated circuit structure having intermediate metal silicide layer
JP3153587B2 (ja) 半導体基板上にドープされたポリサイド層を製造する方法
JP3049487B2 (ja) 金属配線構造及びその形成方法
JPH0613403A (ja) Ｍｏｓ集積回路上の自己整列珪化コバルト
US5102827A (en) Contact metallization of semiconductor integrated-circuit devices
JPH07120653B2 (ja) モノリシック集積回路の製造方法
US5700722A (en) Process for forming silicide plugs in semiconductor devices
JPH0837164A (ja) 半導体装置の製造方法
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
US5554549A (en) Salicide process for FETs
US5834811A (en) Salicide process for FETs
US6175155B1 (en) Selectively formed contact structure
EP0400877A2 (en) Contact metallization of semiconductor integrated circuit devices
US6350684B1 (en) Graded/stepped silicide process to improve MOS transistor
WO1989011732A1 (en) Tisi2 local interconnects
US6586320B2 (en) Graded/stepped silicide process to improve mos transistor
US5413968A (en) Semiconductor device and manufacturing method thereof
JP2746959B2 (ja) 半導体装置の製造方法
JPS61267365A (ja) 半導体装置
JP2874885B2 (ja) 半導体装置及びその製造方法
JP3297415B2 (ja) 半導体装置の製造方法