JPS63198323A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS63198323A
JPS63198323A JP62032002A JP3200287A JPS63198323A JP S63198323 A JPS63198323 A JP S63198323A JP 62032002 A JP62032002 A JP 62032002A JP 3200287 A JP3200287 A JP 3200287A JP S63198323 A JPS63198323 A JP S63198323A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
sidewall
film
semiconductor device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62032002A
Other languages
English (en)
Inventor
Masahiro Shimizu
雅裕 清水
Katsuhiro Tsukamoto
塚本　克博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62032002A priority Critical patent/JPS63198323A/ja
Publication of JPS63198323A publication Critical patent/JPS63198323A/ja
Priority to US07/511,818 priority patent/US5427972A/en
Priority to US07/548,335 priority patent/US5087588A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置およびその製造方法、特に、絶
縁膜上の金属膜と半導体基板を接続した半導体装置およ
びその製造方法に関するものである。
〔従来の技術〕
第２図は、絶縁１１Ｑ上の金属膜と半導体基板を接続し
た半導体装置とその製造方法を説明するためのもので、
同装置の主要製造工程における状態を示す断面図である
。絶縁股上の金属として、多結晶シリコンを用いた場合
の従来の半導体装置の製造方法について説明すると、ま
ず、初めに半導体基板１Ｆに絶Ｍ膜２を形成した後、こ
れに窓３を形成する（第２図（ａ））。次に、第２図（
ｂ）に示すように、多結晶シリコン膜４を形成する。こ
のとき、電気炉や注入法を用いて砒素、リン、ボロン等
の不純物を多結晶シリコン膜４の中に導入してもよい。
この後、レジストを塗布した後、バターニングを行なっ
て（第２図（Ｃ））電極・配線膜とする。
〔発明が解決しようとする問題点〕
従来の技術では、以上のように、絶縁膜２−トの多結晶
シリコン膜４と半導体基板１を接続するための絶！！膜
２の窓３を、写真製版技術を用いて形成しなければなら
なかったので、微細加工することが困難であった。また
、絶縁膜２は、通常、ゲート絶縁膜として用いられるた
め、レジストの不純物がゲート絶縁膜に悪影響を及ぼす
可能性かあるなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、写真製版技術を用いず自己整合的に絶縁股
上の多結晶シリコンと半導体基板を接続することによフ
て、微細加工に適し、かつレジストの不純物による悪影
響を受ける恐わのない半導体装置とその製造方法を得る
ことを目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置は、絶縁膜の多結晶シリコン
の側壁に自己整合的に形成した多結晶シリコンのサイド
ウオールを半導体基板と接続したものである。
また、上記半導体装置の製造方法は、半導体基板上に形
成した絶縁膜の上に第１の多結晶シリコンを選択的に形
成する工程と、これを酸化した後、その上に窒化膜と酸
化膜を形成する工程と、この窒化膜と酸化膜をエツチン
グして第１の多結晶シリコンの側壁に窒化膜と酸化膜の
サイドウオールを形成する工程と、前記窒化膜と酸化膜
のサイドウす一部をエツチングして除去する工程と、前
記窒化膜のサイドウオールをマスクとして選択的に酸化
してより厚い酸化膜を形成する工程と、前記窒化膜のサ
イドウオールを除去した後、ｎ１記厚い酸化膜をエツチ
ングして半導体基板の一部を露出させる工程と、第２の
多結晶シリコンを形成した後、エツチングして第１の多
結晶シリコンの側壁に第２の多結晶シリコンのサイドウ
オールを形成する工程とを含むものである。
〔作用〕
この発明は、絶縁股上の多結晶シリコンの側壁に自己整
合的に多結晶シリコンのサイドウオールを形成し半導体
基板と接続するようにしたため、絶縁股上にレジストを
塗布する必要がなく不純物による悪影響を心配する必要
がなくなる。さらに、写真製版工程も省略できるため微
細加［できるようになる。
〔発明の実施例］ 以下、この発明の一実施例を図について説明する。
まず、半導体装置の製造方法を工程順に説明すると、第
１図（ａ）に示すように、Ｐ型半導体基板１上に絶縁膜
２を形成した後、この上に選択的に第１の多結晶シリコ
ン４を形成する。ついで、第１図（ｂ）に示すように、
酸化膜５を形成した後、その上に窒化膜６と酸化膜７を
減圧ＣＶＤ法等により形成する。その後、反応性イオン
エツチングすることにより、第１の多結晶シリコン４の
側壁に市ｆ記窒化膜６と酸化膜７のサイトウす−ル６６
．７７を自己整合的に形成する（第１図（Ｃ））。次に
、第１図（ｄ）に示すように、前記酸化１漠７のサイド
ウオール７７と酸化膜５をエツチングする。そして、ｎ
η記窒化膜６のサイドウオール６６をマスクとして選択
的に酸化し、訂記酸化ｎＱ５より厚い酸化膜５５を形成
する（第１図（Ｃ））。１１η記窒化Ｍ６のサイドウオ
ール６６を選択的に除去した接（第１図（ｆ））、前記
酸化膜５５をエツチングし、第１図＜ｇ）に示すように
、Ｐ型半導体基板１の一部を露出させる。この後、この
閉口部より砒素またはワン等の不純物を江人しＮ１拡散
層８を形成してもよい。次に、第２の多結晶シリコン９
を形成した後（第１図（＋１）　）、反応性イオンエツ
チングすることにより第１の多結晶シリコン４の側壁に
第２の多結晶シリコン９のサイドウオール９９を自己整
合的に形成する（第１図（ｉ））。この後、酸化膜５５
をエッヂング除去して（第１図（ｊ））、絶ｕｇ／Ａ２
上の多結晶シリコン４とＰ型半導体基板１を接続したＰ
型半導体装置を得る。
上述したように、この実施例においては、絶縁膜２の上
に形成した第１の多結晶シリコン４の側壁に、第２の多
結晶シリコン９のサイドウオール９９を自己整合的に形
成し、これによって第１の多結晶シリコン４とＰ型半導
体基板１を接続する。
したがって、絶縁膜２上にレジストを塗布する必要がな
く、従来のように、その不純物による悪影響を受ける恐
れがなくなる。また、写真製版工程も不要になるから、
微細加工が容易になる。
な才ｊ、−Ｌ−記実施例では、Ｐ型半導体基板を用いた
場合について述べたが、Ｎ型半導体基板を用いても同様
の効果を奥することは明らかである。
また、Ｌ記実施例では、多結晶シリコンに不純物がドー
プされていない場合について述べたが、砒素、リン、ボ
ロン、アンチモンのいずれか一つ以上の不純物がドープ
されていＣもよい。
（発明の効果〕 以上のように、この発明によれば、絶縁膜上の多結晶シ
リコンの側壁に自己整合的に多結晶シリコンのサイドウ
オールを形成し半導体基板と接続するようにしたため、
微細加工に適し、かつレジストの不純物による悪影響を
受ける恐れのない半導体装置とその製造方法を得ること
ができる。
【図面の簡単な説明】
第１図（ａ）〜（ｊ）はこの発明の一実施例による半導
体装置の主要製造工程における状態を示す断面図、第２
図（ａ）〜（ｃ）は従来の半導体装置の主要製造工程に
おける状態を示す断面図である。 １はＰ型半導体装置、２は絶縁膜、４は第１の多結晶シ
リコン、５．７は酸化膜、６は窒化膜、６６は窒化膜６
のサイドウオール、７７は酸化膜７のサイドウオール、
９は第２の多結晶シリコン、９９は第２の多結晶シリコ
ン９のサイドウオールである。 なお、図中、同一符号は同一または相当部分を示す。

Claims (4)

    【特許請求の範囲】
  1. （１）絶縁膜上の多結晶シリコンの側壁に自己整合的に
    形成した多結晶シリコンのサイドウォールを半導体基板
    と接続したことを特徴とする半導体装置。
  2. （２）前記多結晶シリコンは、砒素、リン、ボロンのい
    ずれか一つ以上の不純物を含むことを特徴とする特許請
    求の範囲第１項に記載の半導体装置。
  3. （３）半導体基板上に形成した絶縁膜の上に第１の多結
    晶シリコンを選択的に形成する工程と、これを酸化した
    後、その上に窒化膜と酸化膜を形成する工程と、この窒
    化膜と酸化膜をエッチングして第１の多結晶シリコンの
    側壁に窒化膜と酸化膜のサイドウォールを形成する工程
    と、前記酸化膜と酸化膜のサイドウォールをエッチング
    して除去する工程と、前記窒化膜のサイドウォールをマ
    スクとして選択的に酸化してより厚い酸化膜を形成する
    工程と、前記窒化膜のサイドウォールを除去した後、前
    記厚い酸化膜をエッチングして半導体基板の一部を露出
    させる工程と、第２の多結晶シリコンを形成した後、エ
    ッチングして第１の多結晶シリコンの側壁に第２の多結
    晶シリコンのサイドウォールを形成する工程とを含む半
    導体装置の製造方法。
  4. （４）前記多結晶シリコンは、砒素、リン、ボロンのい
    ずれか一つ以上の不純物を含むことを特徴とする特許請
    求の範囲第３項に記載の半導体装置の製造方法。
JP62032002A 1987-02-13 1987-02-13 半導体装置およびその製造方法 Pending JPS63198323A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62032002A JPS63198323A (ja) 1987-02-13 1987-02-13 半導体装置およびその製造方法
US07/511,818 US5427972A (en) 1987-02-13 1990-04-18 Method of making a sidewall contact
US07/548,335 US5087588A (en) 1987-02-13 1990-07-05 Method of making a side wall contact with reactive ion etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62032002A JPS63198323A (ja) 1987-02-13 1987-02-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS63198323A true JPS63198323A (ja) 1988-08-17

Family

ID=12346690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62032002A Pending JPS63198323A (ja) 1987-02-13 1987-02-13 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US5427972A (ja)
JP (1) JPS63198323A (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250458A (en) * 1987-02-25 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing semiconductor memory device having stacked memory capacitors
US5701022A (en) * 1989-05-22 1997-12-23 Siemens Aktiengesellschaft Semiconductor memory device with trench capacitor
GB2285176B (en) * 1993-12-27 1997-11-26 Hyundai Electronics Ind Structure and manufacturing method of a charge storage electrode
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5805494A (en) * 1997-04-30 1998-09-08 International Business Machines Corporation Trench capacitor structures
US6191470B1 (en) 1997-07-08 2001-02-20 Micron Technology, Inc. Semiconductor-on-insulator memory cell with buried word and body lines
US5909618A (en) 1997-07-08 1999-06-01 Micron Technology, Inc. Method of making memory cell with vertical transistor and buried word and body lines
US5936274A (en) * 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US6528837B2 (en) * 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5907170A (en) 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US5914511A (en) * 1997-10-06 1999-06-22 Micron Technology, Inc. Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US5963469A (en) 1998-02-24 1999-10-05 Micron Technology, Inc. Vertical bipolar read access for low voltage memory cell
US6304483B1 (en) 1998-02-24 2001-10-16 Micron Technology, Inc. Circuits and methods for a static random access memory using vertical transistors
US5991225A (en) 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6124729A (en) 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US6043527A (en) * 1998-04-14 2000-03-28 Micron Technology, Inc. Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device
US6134175A (en) 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6100200A (en) * 1998-12-21 2000-08-08 Advanced Technology Materials, Inc. Sputtering process for the conformal deposition of a metallization or insulating layer
US6496034B2 (en) * 2001-02-09 2002-12-17 Micron Technology, Inc. Programmable logic arrays with ultra thin body transistors
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6559491B2 (en) * 2001-02-09 2003-05-06 Micron Technology, Inc. Folded bit line DRAM with ultra thin body transistors
US6424001B1 (en) 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
KR100824993B1 (ko) * 2002-07-19 2008-04-28 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728161A (en) * 1971-12-28 1973-04-17 Bell Telephone Labor Inc Integrated circuits with ion implanted chan stops
US3936331A (en) * 1974-04-01 1976-02-03 Fairchild Camera And Instrument Corporation Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon
NL173572C (nl) * 1976-02-12 1984-02-01 Philips Nv Halfgeleiderinrichting.
US4305200A (en) * 1979-11-06 1981-12-15 Hewlett-Packard Company Method of forming self-registering source, drain, and gate contacts for FET transistor structures
DE8125650U1 (de) * 1981-09-03 1982-05-13 Basf Ag, 6700 Ludwigshafen Bandfuehrungsvorrichtung fuer magnetbaender und magnetbandkassette mit solcher vorrichtung
JPS58154256A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置
JPS6065559A (ja) * 1983-09-21 1985-04-15 Hitachi Ltd 半導体メモリ
JPH0665225B2 (ja) * 1984-01-13 1994-08-22 株式会社東芝 半導体記憶装置の製造方法
US4581815A (en) * 1984-03-01 1986-04-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer and method of making same
JPS617754A (ja) * 1984-06-22 1986-01-14 Mitsubishi Electric Corp デイジタルコ−ド信号入力装置
JPS6155258A (ja) * 1984-08-27 1986-03-19 ダスキンフランチヤイズ株式会社 脱水装置
US4603468A (en) * 1984-09-28 1986-08-05 Texas Instruments Incorporated Method for source/drain self-alignment in stacked CMOS
JPS6182459A (ja) * 1984-09-29 1986-04-26 Toshiba Corp 半導体記憶装置
JPS61135119A (ja) * 1984-12-06 1986-06-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2615541B2 (ja) * 1985-03-22 1997-05-28 富士通株式会社 半導体装置の製造方法
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4657628A (en) * 1985-05-01 1987-04-14 Texas Instruments Incorporated Process for patterning local interconnects
US4678537A (en) * 1985-05-23 1987-07-07 Sony Corporation Method of manufacturing semiconductor devices
JPS627153A (ja) * 1985-07-03 1987-01-14 Hitachi Ltd 半導体メモリ
JPS627152A (ja) * 1985-07-03 1987-01-14 Hitachi Ltd 半導体メモリ
JPS6235668A (ja) * 1985-08-09 1987-02-16 Nec Corp 半導体記憶装置
US4797372A (en) * 1985-11-01 1989-01-10 Texas Instruments Incorporated Method of making a merge bipolar and complementary metal oxide semiconductor transistor device

Also Published As

Publication number Publication date
US5427972A (en) 1995-06-27
US5087588A (en) 1992-02-11

Similar Documents

Publication Publication Date Title
JPS63198323A (ja) 半導体装置およびその製造方法
US4966864A (en) Contact structure and method
JPS6072268A (ja) バイポ−ラ・トランジスタ構造の製造方法
JPS63278256A (ja) 半導体装置およびその製造方法
JPS5866358A (ja) 半導体装置の製法
JPH0621369A (ja) Ｍｏｓ集積回路の製造方法
JPS61225851A (ja) 半導体装置及びその製造方法
JPS63244620A (ja) 半導体装置およびその製造方法
JPS62171141A (ja) 半導体装置
JP3184389B2 (ja) バイポーラ素子の埋込み層形成方法
JPS63308385A (ja) 埋込みゲ−ト型電界効果トランジスタの製造方法
JPS63240068A (ja) 半導体装置の製造方法
JPH1032264A (ja) 半導体装置及び半導体装置の製造方法
JPS6199377A (ja) 半導体装置およびその製造方法
JPH0444250A (ja) 半導体装置の製造方法
JPS6399563A (ja) 半導体装置の製造方法
JPH0330432A (ja) 半導体装置の製造方法
JPS63178545A (ja) 半導体装置の製造方法
JPH06188259A (ja) 半導体装置の製造方法
JPS62128542A (ja) 半導体装置の製造方法
JPS63202052A (ja) Ｍｉｓ型半導体記憶装置の製造方法
JPS6161546B2 (ja)
JPS5893281A (ja) 半導体装置の製造方法
JPS5972741A (ja) 半導体装置の製造方法
JPS5829620B2 (ja) ハンドウタイソウチノセイゾウホウホウ