JP3698885B2 - 強誘電体膜を用いた装置の製造方法 - Google Patents
強誘電体膜を用いた装置の製造方法 Download PDFInfo
- Publication number
- JP3698885B2 JP3698885B2 JP03631498A JP3631498A JP3698885B2 JP 3698885 B2 JP3698885 B2 JP 3698885B2 JP 03631498 A JP03631498 A JP 03631498A JP 3631498 A JP3631498 A JP 3631498A JP 3698885 B2 JP3698885 B2 JP 3698885B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- base substrate
- ferroelectric film
- protective film
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000001681 protective effect Effects 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 55
- 238000010438 heat treatment Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 15
- 239000012298 atmosphere Substances 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 36
- 239000003990 capacitor Substances 0.000 description 27
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 239000005360 phosphosilicate glass Substances 0.000 description 12
- 229910020177 SiOF Inorganic materials 0.000 description 10
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 4
- 238000001157 Fourier transform infrared spectrum Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910018557 Si O Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、強誘電体膜を用いた装置の製造方法及び装置に関し、特に強誘電体膜を保護膜で覆う装置の製造方法及び装置に関する。強誘電体膜は、例えば、半導体集積回路装置に組み込まれる強誘電体キャパシタの誘電体層として用いられる。
【0002】
【従来の技術】
ICカード等に、強誘電体キャパシタを用いた不揮発性メモリが搭載されつつある。強誘電体は、高温で水素雰囲気に晒すと特性が劣化するため、各製造工程を水素の少ない雰囲気で行うことが好ましいと考えられている。通常の半導体集積回路の保護膜として用いられるSiN膜は、原料ガスとしてアンモニアを用い、高温で堆積を行うため、強誘電体キャパシタを含む集積回路の保護膜として適さない。通常、保護膜として、平行平板型プラズマCVD装置を用いて堆積されたSiO2 膜が用いられている。
【0003】
【発明が解決しようとする課題】
従来の保護膜は、強誘電体膜の劣化防止機能が十分ではなく、強誘電体キャパシタの電気的特性が劣化する場合があった。
【0004】
本発明の目的は、強誘電体膜の劣化防止機能に優れた保護膜の作製方法及びその保護膜を用いた装置を提供することである。
【0005】
【課題を解決するための手段】
本発明の一観点によると、主表面を有する下地基板の該主表面上に、強誘電体膜を形成する工程と、高密度プラズマを用いた気相堆積により、原料ガスとしてSiH 4 とO 2 を用い、O 2 の流量がSiH 4 の流量の2.5倍以上となる条件で、前記強誘電体膜を覆うように、酸化シリコンからなる保護膜を堆積する工程とを有する強誘電体膜を用いた装置の製造方法が提供される。
【0006】
高密度プラズマを用いて保護膜の堆積を行うことにより、耐湿性の優れた膜を形成することができる。これは、膜質が緻密になるためと考えられる。
【0007】
本発明の他の観点によると、主表面を有する下地基板の該主表面上に、強誘電体膜を形成する工程と、前記下地基板及び強誘電体膜を、N 2 またはArの不活性ガス雰囲気中で加熱する工程と、前記加熱する工程の後、前記下地基板を大気に晒すことなく、前記強誘電体膜を覆う保護膜を堆積する工程とを有する強誘電体膜を用いた装置の製造方法が提供される。
【0008】
保護膜の堆積前に下地基板の加熱を行うと、強誘電体膜の劣化を防止することができる。これは、加熱により基板に吸着している水分が除去されるためと考えられる。
【0011】
本発明の他の観点によると、主表面を有する下地基板と、前記下地基板の主表面の上に形成された強誘電体膜と、前記強誘電体膜を覆うように形成された酸化シリコンからなる保護膜であって、フーリエ変換赤外分光によるSi−H結合に対応するピークの高さが、Si−O結合に対応する最大ピークの高さの2%以下である保護膜とを有する強誘電体膜を用いた装置が提供される。
【0012】
保護膜内の水素含有量を少なくすることにより、後工程における強誘電体膜への悪影響を軽減することができる。
【0013】
本発明の他の観点によると、主表面を有する下地基板と、前記下地基板の主表面の上に形成された強誘電体膜と、前記強誘電体膜の上に形成され、フッ素添加酸化シリコンからなる保護膜とを有する強誘電体膜を用いた装置が提供される。
【0014】
原料ガスとしてSiF4 等を用いてSiを含む保護膜を堆積すると、保護膜内にF原子が取り込まれる。この場合、水素原子を含むSiH4 等の原料ガスを用いる場合に比べて、保護膜内の水素含有量を少なくすることができる。
【0015】
【発明の実施の形態】
図1は、本発明の第1の実施例で使用する電子サイクロトロン共鳴プラズマを用いた化学気相堆積(ECRプラズマCVD)装置の概略を示す。処理容器1内が、プラズマ取出窓1Cにより、プラズマ発生室1Aと反応室1Bとに分けられている。処理容器1内は、ターボ分子ポンプ7により真空排気される。
【0016】
プラズマ発生室1Aの周囲にメインソレノイドコイル2が巻かれており、メインソレノイドコイル2に電流を流すことにより、プラズマ発生室1A内に磁場を発生させることができる。処理容器1の下方に、メインソレノイドコイル2と同軸状に配置されたサブソレノイドコイル3が設けられている。
【0017】
プラズマ発生室1Aに、導波管4が連通している。マイクロ波電源10から出力されたマイクロ波が、導波管4を通ってプラズマ発生室1内に導入される。ガス導入管8から、プラズマ発生室1A内にArガスとO2 ガスが導入される。プラズマ発生室1A内に、電子サイクロトロン共鳴によるプラズマが発生する。プラズマは、プラズマ取出窓1Cを通って反応室1B内に降下する。
【0018】
反応室1B内に、基板保持台5が配置されており、その上面に静電チャックにより基板6が固定される。基板保持台5は、例えば、直径6インチのウエハを載置できる大きさを有し、電気的にフローティング状態にされている。ガス導入管9から、反応室1B内にSiH4 ガスが導入される。SiH4 がプラズマ化した酸素と反応し、基板6の上にSiO2 が堆積する。
【0019】
シリコン基板の表面上に厚さ700nmのフォスフォシリケートガラス(PSG)膜を堆積して得られた下地基板上に、図1に示すECRプラズマCVD装置を用いて、厚さ500nmのSiO2 膜を堆積した。SiO2 膜の堆積は、SiH4 の流量77sccm、Arの流量150sccm、O2 の流量103〜193sccm、処理容器1内の圧力0.29Torr、基板温度250℃、メイン及びサブソレノイドコイル2及び3に流す電流200A、マイクロ波電源10の出力1.75kWの条件下で行った。
【0020】
上述の第1の実施例による方法でSiO2 膜を堆積した下地基板のプレッシャクッカテスト(PCT)を行い、SiO2 膜の耐湿性を評価した。PCTは、温度120℃、圧力2気圧、湿度100%の条件で行った。PCT前後の下地基板を、フーリエ変換赤外分光(FT−IR分光)によるスペクトルのP=Oの二重結合に対応するピークの面積で評価した。SiO2 膜の下のPSG膜中に水分が侵入してP=O結合が分解されると、P=Oの二重結合に対応するピークの面積が減少する。すなわち、P=Oの二重結合に対応するピークの面積の減少は、SiO2 膜の耐湿性が十分ではないことを意味する。
【0021】
図2は、PCT後のP=Oの二重結合に対応するピークの面積の減少の程度を、PCTの時間の関数として示す。横軸はPCTを開始してからの経過時間を単位「時間」で表す。縦軸は、PCT開始前におけるFT−IR分析結果のP=O二重結合に対応するピーク部分の面積をS0 とし、PCT後のそれをSX としたときの面積比SX /S0 を単位%で表す。図中の記号○、●、□、■は、それぞれ上述の方法においてO2 流量を103sccm、133sccm、163sccm、193sccmとした場合の面積比SX /S0 を示す。なお、記号△は、O2 流量を103sccmとし、基板保持台に周波数13.56MHz、入力電力2kWの高周波バイアスを印加した場合を示す。記号▽は、従来の平行平板型プラズマCVD装置を用いてSiO2 膜を堆積した場合を示す。
【0022】
平行平板型プラズマCVD装置を用いた場合には、PCTを開始してから100時間を経過すると、面積比SX /S0 が急激に低下する。また、基板保持台に高周波バイアスを印加した場合も、PCTを開始してから100時間を経過すると、面積比SX /S0 が低下している。面積比SX /S0 の低下は、PSG膜中に水分が侵入したことを示す。
【0023】
これに対し、ECRプラズマCVD装置を用い、基板に高周波バイアスを印加しないでSiO2 膜を成膜した場合には、PCTを開始してから400時間を経過しても、面積比SX /S0 の低下が見られない。すなわち、耐水性の高いSiO2 膜が形成されていると考えられる。
【0024】
ECRプラズマCVD装置を用いた場合に、平行平板型プラズマCVD装置による容量結合プラズマを用いた場合に比べて、耐水性の高いSiO2 膜を形成できるのは、高密度プラズマにより、緻密な膜が形成されるためと考えられる。なお、ECRプラズマCVD装置の外に、容量結合プラズマよりも高密度のプラズマを発生できる装置を用いてもよいであろう。例えば、誘導結合プラズマ、ヘリコンプラズマを用いたプラズマ装置を用いてもよいであろう。なお、高密度プラズマとして、プラズマ中の電子密度が1×1012cm-3以上であるものを用いることが好ましい。
【0025】
また、高密度プラズマを用いる場合であっても、処理容器と基板保持台との間に高周波バイアスを印加しないで成膜を行うことが好ましい。
【0026】
図3(A)〜3(D)は、図1のECRプラズマCVD装置を用い、上述の第1の実施例による方法により、O2 流量をそれぞれ103sccm、133sccm、163sccm、193sccmとしてSiO2 膜を形成した場合の、FT−IRスペクトルを示す。各グラフの横軸は波数を単位cm-1で表し、縦軸は光吸収率を任意目盛りで表す。
【0027】
各グラフ共、波数約450cm-1、820cm-1、及び1060cm-1近傍に、Si−O結合に対応するピークが現れ、波数約1300cm-1近傍にP=Oの二重結合に対応する小さなピークが現れている。また、図3(A)〜3(C)には、波数約850cm-1近傍に、Si−H結合に対応する小さなピークが現れているが、図3(D)には、このピークは現れていない。SiH4 の流量に対してO2 の流量を多くすることにより、Si−H結合の少ないSiO2 膜が得られていると考えられる。O2 の流量をSiH4 の流量の2.5倍以上にした条件でSiO2 膜の堆積を行うと、Si−H結合に対応するピークがほとんど現れない程度の、H含有量の少ない膜を得ることができる。
【0028】
このような条件でSiO2 膜の堆積を行うことにより、FT−IRスペクトルにおいて、波数850cm-1近傍のSi−H結合に対応するピークの高さを、波数1060cm-1近傍のSi−O結合に対応する最大ピークの高さの2%以下とすることができる。なお、このような条件で堆積したSiO2 膜内の水素原子含有量は、1×1021cm-3以下になると予測される。
【0029】
図4は、上記第1の実施例による方法で作製したSiO2 膜を保護膜として使用した強誘電体キャパシタの構成例を示す。
【0030】
シリコン基板19の表面上にPSG膜20が形成され、下地基板を構成している。PSG膜20の表面の一部の領域上に、厚さ0.2μmの下部電極21、厚さ0.3μmの強誘電体膜22、及び厚さ0.2μmの上部電極23がこの順番に積層された強誘電体キャパシタ24が形成されている。下部電極21及び上部電極23は、例えば白金(Pt)により形成される。強誘電体膜22は、例えばPb(ZrTi)O3 (PZT)等により形成される。
【0031】
下部電極21及び上部電極23の堆積は、例えばPtのターゲットをAr雰囲気中でスパッタリングすることにより行う。PZT膜の堆積は、例えば、スパッタリングにより行う。Pt膜及びPZT膜のパターニングは、周知のドライエッチングにより行う。
【0032】
強誘電体キャパシタ24を覆うようにSiO2 からなる厚さ0.2μmの層間絶縁膜25が形成されている。層間絶縁膜25に形成されたコンタクトホールを介して、Al配線26が上部電極23に接続されている。配線26及び層間絶縁膜25を覆うように、SiO2 からなる厚さ0.7μmの保護膜27が形成されている。保護膜27は、上記第1の実施例による方法で形成される。
【0033】
図4に示す保護膜27の堆積時のO2 流量をSiH4 流量の2.5倍以上として形成した場合の強誘電体キャパシタ24の分極−電圧特性(P−V特性)を評価したところ、大きなQスイッチ(QSW)が得られた。これに対し、SiH4 流量に対するO2 流量比を少なくして保護膜27を形成した場合には、強誘電体キャパシタのQSWが小さくなった。すなわち、H含有量の少ないSiO2 膜を保護膜として用いることにより、大きなQSWを有し、キャパシタ特性の良好な強誘電体キャパシタを得られることがわかる。
【0034】
上記第1の実施例では、保護膜としてSiO2 膜を用いた場合を説明したが、プラズマ処理により堆積可能なその他の材料からなる膜を用いてもよい。例えば、SiN膜、SiON膜等を用いてもよい。この場合、N原料として、例えばNH3 を用いることができる。
【0035】
SiH4 流量に対してO2 流量を多くすることは、SiH4 に含まれる水素原子がSiO2 膜中に取り込まれることを抑制していると考えられる。Siの原料として水素を含まないガスを用いることによっても、SiO2 膜中への水素原子の取り込みを抑制することができると予測される。次に、Si原料として水素原子を含まないガスを用いてSiO2 膜を成膜する第2の実施例について説明する。
【0036】
第1の実施例では、Si原料としてSiH4 を用いたが、第2の実施例ではSiF4 を用いる。使用するCVD装置は、第1の実施例の場合と同様に図1に示すECRプラズマCVD装置である。SiF4 、O2 、及びArの流量を、それぞれ70sccm、200sccm、150sccmとし、マイクロ波電源10の出力電力を2.7kWとした。その他の条件、及び用いた下地基板は第1の実施例の場合と同様である。第2の実施例による方法で、PSG膜上に保護膜を堆積し、PCTを行った。第2の実施例により形成される保護膜は、フッ素添加酸化シリコン(SiOF)膜である。
【0037】
図5は、PCTの結果を示す。横軸及び縦軸は、図2のそれと同様である。500時間を経過しても、面積比SX /S0 はほとんど低下していないことがわかる。
【0038】
また、図4に示す強誘電体キャパシタ24を形成し、第2の実施例による方法で保護膜27を形成した場合の、強誘電体キャパシタ24の電気的特性の評価を行ったところ、QSWの大きな良好な強誘電体キャパシタが得られていることがわかった。なお、原料ガスの中に水素原子を含まないため、第1の実施例の場合に比べて、SiO2 膜中の水素原子含有量をより少なくすることが可能であろう。
【0039】
図6は、第2の実施例による方法で形成されたSiOF膜を大気中に放置した場合の比誘電率の変化を示す。横軸は、大気中に放置した時間を単位「時間」で表し、縦軸は比誘電率を表す。図中の記号○及び●は、それぞれSiOF膜の堆積直後の比誘電率が約3.55及び3.62である場合を示している。SiOF膜堆積直後の比誘電率は、SiOF膜中のF濃度により変化する。F濃度は、例えばSiOF膜の成膜条件のうち基板温度、若しくはSiF4 とO2 の流量比等を変化させることにより制御され得る。
【0040】
成膜当初の比誘電率が3.55の場合には、時間の経過とともに、比誘電率が大きく上昇している。これは、SiOF膜中に水分が侵入したためと考えられる。これに対し、成膜当初の比誘電率が3.62の場合には、比誘電率の上昇の程度が少ない。この結果から、成膜当初の比誘電率が3.6以上となる条件でSiOF膜を堆積することが好ましいと考えられる。
【0041】
次に、第3の実施例について説明する。第3の実施例では、第1の実施例におけるSiO2 膜を堆積する前に下地基板の熱処理を行う。下地基板の熱処理を行った後は、下地基板を大気に晒すことなく、SiO2 膜の堆積を行う。その他の工程は、第1の実施例の場合と同様である。
【0042】
図1のECRプラズマCVD装置を用い、SiH4 、O2 、及びArの流量をそれぞれ77sccm、103sccm、及び150sccm、成膜中の基板温度を400℃とした。その他の条件は、第1の実施例の場合と同様である。なお、SiO2 膜の成膜前に、CVD装置内をN2 雰囲気とし、基板温度400℃で約10分間の熱処理を行った。
【0043】
上記条件で、PSG膜の上にSiO2 保護膜を堆積し、図2の場合と同様のFT−IRスペクトルによるSiO2 膜の耐湿性の評価を行った。その結果、第1の実施例と同様に、面積比SX /S0 の低下はほとんど見られなかった。
【0044】
次に、図4に示す強誘電体キャパシタ24を形成し、第3の実施例による方法で保護膜27を形成した。
【0045】
図7(A)は、第3の実施例による方法で保護膜27を堆積した場合の強誘電体キャパシタの分極−電圧特性を示し、図7(B)は、保護膜堆積前の熱処理を行わなかった場合の強誘電体キャパシタの分極−電圧特性を示す。両グラフの横軸は印加電圧を単位Vで表し、縦軸は分極を単位μC/cm2 で表す。
【0046】
図7(A)に示すように、保護膜堆積前に熱処理を行った場合には、比較的大きなヒステリシス特性を示している。これに対し、熱処理を行わなかった場合には、ヒステリシス特性が弱い。これは、保護膜堆積前の熱処理により、図4の強誘電体膜22、層間絶縁膜25等に含まれる水分が除去されるためと考えられる。
【0047】
下地基板の熱処理中に、四重極質量分析計(Q−MASS)により脱ガスプロファイルを観測したところ、熱処理温度を400℃以上としたときに効果的に水分を除去できていることがわかった。従って、熱処理を400℃以上の温度で行うことが好ましい。また、この熱処理をN2 、Ar等の不活性ガス雰囲気中で行うことが好ましい。
【0048】
上記第3の実施例では、ECRプラズマCVD装置内で熱処理を行い、そのまま保護膜の堆積を行う場合を説明したが、他の装置内で熱処理を行い、下地基板を大気に晒すことなくECRプラズマCVD装置内に搬送してもよい。
【0049】
また、上記第3の実施例では、高密度プラズマを用いてSiO2 膜を堆積する場合を説明したが、第2の実施例のように、SiOF膜を堆積する場合にも有効であろう。また、保護膜堆積前の熱処理は、従来の平行平板型プラズマCVD装置を用いる場合にも有効であろう。
【0050】
図8は、上記第1〜第3の実施例による保護膜の作製方法を適用した強誘電体メモリの一例を示す。シリコン基板31の表面にフィールド酸化膜32が形成され、活性領域が画定されている。この活性領域内に、ソース/ドレイン領域33S、33D、及びゲート電極33Gを含んで構成されるMOSトランジスタ33が形成されている。
【0051】
MOSトランジスタ33を覆うように、SiO2 からなる層間絶縁膜34が形成されている。層間絶縁膜34の表面の一部の領域上に、下部電極35、強誘電体膜36、上部電極37からなる強誘電体キャパシタ38が形成されている。強誘電体キャパシタ38は、SiO2 膜40に覆われている。
【0052】
層間絶縁膜34及びSiO2 膜40に、それぞれドレイン領域33D及び上部電極37を露出させるコンタクトホールが形成され、上部電極37とドレイン領域33Dとが配線41により相互に接続されている。配線41は、層間絶縁膜42に覆われている。
【0053】
層間絶縁膜42及び34を貫通し、ソース領域33Sを露出させるコンタクトホールが形成されている。層間絶縁膜42の上に形成されたビット線43の一部がこのコンタクトホール内を埋め込み、ソース領域33Sに接続されている。ビット線43は、Al層をTiN層で挟み込んだ3層構造とされている。ゲート電極33Gが、ビット線43に交差する方向に延在し、ワード線を兼ねる。ここまでの構造は、従来の半導体プロセスにより形成することができる。
【0054】
層間絶縁膜42及び配線43が、保護膜44により覆われている。保護膜44は、上記第1〜第3のいずれかの実施例による方法で形成される。保護膜44が高い耐湿性を有するため、強誘電体メモリの特性の劣化を抑制することができる。なお、層間絶縁膜34及び42を、第1〜第3の実施例による方法で堆積してもよい。
【0055】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0056】
【発明の効果】
以上説明したように、本発明によれば、強誘電体膜を耐湿性に優れた保護膜で覆うことにより、強誘電体膜中への水分の侵入を抑制し、強誘電体膜の劣化を抑制することが可能になる。強誘電体膜を用いてキャパシタを形成する場合には、強誘電体キャパシタの特性の劣化を抑制することができる。
【図面の簡単な説明】
【図1】ECRプラズマCVD装置の概略図である。
【図2】PSG膜を第1の実施例による方法で堆積した保護膜で覆って作製した積層構造のプレッシャクッカテスト結果を示すグラフである。
【図3】PSG膜を第1の実施例による方法で堆積した保護膜で覆って作製した積層構造のFT−IRスペクトルを示すグラフである。
【図4】強誘電体キャパシタを、第1〜第3の実施例による方法で堆積した保護膜で覆った装置の断面図である。
【図5】PSG膜を第2の実施例による方法で堆積した保護膜で覆って作製した積層構造のプレッシャクッカテスト結果を示すグラフである。
【図6】第2の実施例による方法で堆積したSiOF膜の比誘電率の経時変化を示すグラフである。
【図7】図7(A)は、第3の実施例による方法で堆積した保護膜で覆った強誘電体キャパシタの劣化試験後のキャパシタ特性を示すグラフであり、図7(B)は、保護膜堆積前の熱処理を行わない場合の同様のグラフである。
【図8】第1〜第3の実施例による保護膜を適用した強誘電体メモリの断面図である。
【符号の説明】
1 処理容器
2 メインソレノイドコイル
3 サブソレノイドコイル
4 導波管
5 基板保持台
6 基板
7 ターボ分子ポンプ
8、9 ガス導入管
10 マイクロ波電源
19 シリコン基板
20 PSG膜
21 下部電極
22 強誘電体膜
23 上部電極
24 強誘電体キャパシタ
25 層間絶縁膜
26 配線
27 保護膜
31 シリコン基板
32 フィールド酸化膜
33 MOSトランジスタ
34、42 層間絶縁膜
35 下部電極
36 強誘電体膜
37 上部電極
38 強誘電体キャパシタ
40 SiO2 膜
41 配線
43 ビット線
44 保護膜
Claims (10)
- 主表面を有する下地基板の該主表面上に、強誘電体膜を形成する工程と、
高密度プラズマを用いた気相堆積により、原料ガスとしてSiH4とO2を用い、O2の流量がSiH4の流量の2.5倍以上となる条件で、前記強誘電体膜を覆うように、酸化シリコンからなる保護膜を堆積する工程と
を有する強誘電体膜を用いた装置の製造方法。 - 前記保護膜を堆積する工程において、前記下地基板を保持する基板保持手段と、前記下地基板を収納する処理容器との間に、高周波バイアス電圧を印加することなく保護膜の堆積を行う請求項1に記載の強誘電体膜を用いた装置の製造方法。
- 主表面を有する下地基板の該主表面上に、強誘電体膜を形成する工程と、
高密度プラズマを用いた気相堆積により、原料ガスとしてSiF4とO2を用い、前記強誘電体膜を覆うように、フッ素添加酸化シリコンからなる保護膜を堆積する工程と
を有する強誘電体膜を用いた装置の製造方法。 - 前記強誘電体膜を形成する工程の後、保護膜を堆積する工程の前に、さらに、前記下地基板を加熱する工程を含む請求項1〜3のいずれかに記載の強誘電体膜を用いた装置の製造方法。
- 前記下地基板を加熱する工程の後、該下地基板を大気に晒すことなく前記保護膜の堆積を行う請求項4に記載の強誘電体膜を用いた装置の製造方法。
- 前記下地基板を加熱する工程を、不活性ガス雰囲気中で行う請求項4または5に記載の強誘電体膜を用いた装置の製造方法。
- 前記下地基板を加熱する工程において、該下地基板を温度400℃以上に加熱する請求項4〜6のいずれかに記載の強誘電体膜を用いた装置の製造方法。
- 主表面を有する下地基板の該主表面上に、強誘電体膜を形成する工程と、
前記下地基板及び強誘電体膜を、N2またはArの不活性ガス雰囲気中で加熱する工程と、
前記加熱する工程の後、前記下地基板を大気に晒すことなく、前記強誘電体膜を覆う保護膜を堆積する工程と
を有する強誘電体膜を用いた装置の製造方法。 - 前記強誘電体膜を形成した後、前記加熱する工程の前に、前記強誘電体膜の上に上部電極を形成する工程を含む請求項8に記載の強誘電体膜を用いた装置の製造方法。
- 前記加熱する工程において、該下地基板を温度400℃以上に加熱する請求項8または9に記載の強誘電体膜を用いた装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03631498A JP3698885B2 (ja) | 1998-02-18 | 1998-02-18 | 強誘電体膜を用いた装置の製造方法 |
US09/143,099 US6344363B1 (en) | 1998-02-18 | 1998-08-28 | Method of making ferroelectric film with protective cover film against hydrogen and moisture |
KR10-1998-0036620A KR100391485B1 (ko) | 1998-02-18 | 1998-09-05 | 강유전체막을사용한장치의제조방법및장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03631498A JP3698885B2 (ja) | 1998-02-18 | 1998-02-18 | 強誘電体膜を用いた装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11233513A JPH11233513A (ja) | 1999-08-27 |
JP3698885B2 true JP3698885B2 (ja) | 2005-09-21 |
Family
ID=12466386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03631498A Expired - Lifetime JP3698885B2 (ja) | 1998-02-18 | 1998-02-18 | 強誘電体膜を用いた装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6344363B1 (ja) |
JP (1) | JP3698885B2 (ja) |
KR (1) | KR100391485B1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100345666B1 (ko) * | 2000-07-31 | 2002-07-24 | 주식회사 하이닉스반도체 | 플라즈마의 전자온도 감소를 이용한 강유전체 소자의 열화감소 방법 |
JP4090766B2 (ja) * | 2002-03-19 | 2008-05-28 | 富士通株式会社 | 半導体装置の製造方法 |
JP2004281935A (ja) * | 2003-03-18 | 2004-10-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4502632B2 (ja) * | 2003-11-27 | 2010-07-14 | 京セラ株式会社 | 薄膜コンデンサ |
KR101012795B1 (ko) * | 2003-12-05 | 2011-02-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
JP4659355B2 (ja) * | 2003-12-11 | 2011-03-30 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
WO2005101508A1 (ja) * | 2004-04-02 | 2005-10-27 | Fujitsu Limited | 半導体装置及びその製造方法 |
WO2006011196A1 (ja) * | 2004-07-27 | 2006-02-02 | Fujitsu Limited | 半導体装置とその製造方法 |
JP2006332538A (ja) * | 2005-05-30 | 2006-12-07 | Fujitsu Ltd | 半導体装置の製造方法 |
WO2007086021A1 (en) * | 2006-01-26 | 2007-08-02 | Nxp B.V. | Production of integrated circuits comprising semiconductor incompatible materials |
KR100668355B1 (ko) * | 2006-02-16 | 2007-01-12 | 삼성전자주식회사 | 캐리어 트래핑 물질을 구비한 유니폴라 탄소나노튜브 및유니폴라 전계효과 트랜지스터 |
KR100847040B1 (ko) | 2006-11-09 | 2008-07-17 | 후지쯔 가부시끼가이샤 | 반도체 장치와 그 제조 방법 |
US20080170352A1 (en) | 2007-01-15 | 2008-07-17 | Seiko Epson Corporation | Capacitor and its manufacturing method |
JP4492819B2 (ja) * | 2007-01-15 | 2010-06-30 | セイコーエプソン株式会社 | キャパシタの製造方法 |
JP5869112B2 (ja) * | 2011-06-27 | 2016-02-24 | シン フイルム エレクトロニクス エイエスエイ | フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減 |
JP2017050316A (ja) * | 2015-08-31 | 2017-03-09 | 富士ゼロックス株式会社 | 発光素子の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4309240A (en) * | 1980-05-16 | 1982-01-05 | Advanced Crystal Sciences, Inc. | Process for chemical vapor deposition of films on silicon wafers |
JP3131982B2 (ja) * | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
JP3110605B2 (ja) | 1994-03-25 | 2000-11-20 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
JP2875733B2 (ja) * | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
JPH0837282A (ja) | 1994-07-21 | 1996-02-06 | Matsushita Electron Corp | 容量素子、半導体装置およびその製造方法 |
JPH0864782A (ja) * | 1994-08-23 | 1996-03-08 | Nippon Steel Corp | 半導体素子の製造方法 |
US5679606A (en) * | 1995-12-27 | 1997-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | method of forming inter-metal-dielectric structure |
KR100413649B1 (ko) * | 1996-01-26 | 2004-04-28 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의제조방법 |
-
1998
- 1998-02-18 JP JP03631498A patent/JP3698885B2/ja not_active Expired - Lifetime
- 1998-08-28 US US09/143,099 patent/US6344363B1/en not_active Expired - Fee Related
- 1998-09-05 KR KR10-1998-0036620A patent/KR100391485B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990071386A (ko) | 1999-09-27 |
US6344363B1 (en) | 2002-02-05 |
KR100391485B1 (ko) | 2003-11-19 |
JPH11233513A (ja) | 1999-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3698885B2 (ja) | 強誘電体膜を用いた装置の製造方法 | |
JP4850871B2 (ja) | 絶縁膜の形成方法 | |
US6582777B1 (en) | Electron beam modification of CVD deposited low dielectric constant materials | |
US5960252A (en) | Method for manufacturing a semiconductor memory device having a ferroelectric capacitor | |
US6022802A (en) | Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines | |
CN101752244B (zh) | 等离子体处理方法 | |
US6174808B1 (en) | Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS | |
JP4825418B2 (ja) | 窒化シリコンまたは酸窒化シリコンを蒸着するためのプラズマ化学蒸着方法、および層構造の製造方法、並びに、層構造 | |
TW557478B (en) | Semiconductor device and manufacturing method thereof | |
JP2004253790A (ja) | 半導体装置及びその製造方法 | |
US7102236B2 (en) | Carbon containing silicon oxide film having high ashing tolerance and adhesion | |
JPH07263431A (ja) | タンタルを含む高誘電体膜の形成方法 | |
JP2002141424A (ja) | 半導体素子のキャパシタ製造方法 | |
US6664168B1 (en) | Method of making an on-die decoupling capacitor for a semiconductor device | |
US6194328B1 (en) | H2 diffusion barrier formation by nitrogen incorporation in oxide layer | |
US20050017323A1 (en) | Semicoductor device containing an ultra thin dielectric film or dielectric layer | |
US6096645A (en) | Method of making IC devices having stable CVD titanium nitride films | |
JP2000269483A (ja) | 半導体装置の製造方法 | |
JP3869537B2 (ja) | 半導体装置の製造方法及び多層配線の作製方法 | |
KR100475018B1 (ko) | 반도체메모리소자의제조방법 | |
JP3875906B2 (ja) | アモルファス金属酸化膜の製造方法 | |
JPH05299580A (ja) | 半導体装置及びその製造方法 | |
JPH06151410A (ja) | 窒化チタン膜の形成方法 | |
JPH07273193A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050706 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |