JP5869112B2 - フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減 - Google Patents

フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減 Download PDF

Info

Publication number
JP5869112B2
JP5869112B2 JP2014517470A JP2014517470A JP5869112B2 JP 5869112 B2 JP5869112 B2 JP 5869112B2 JP 2014517470 A JP2014517470 A JP 2014517470A JP 2014517470 A JP2014517470 A JP 2014517470A JP 5869112 B2 JP5869112 B2 JP 5869112B2
Authority
JP
Japan
Prior art keywords
layer
memory cell
ferroelectric memory
buffer layer
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014517470A
Other languages
English (en)
Other versions
JP2014518454A (ja
Inventor
カールソン，クリスター
ジョニー ハーゲル，オレ
ジョニー ハーゲル，オレ
ニルソン，ヤコブ
ブレムス，ペル
Original Assignee
シン フイルム エレクトロニクス エイエスエイ
シン フイルム エレクトロニクス エイエスエイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シン フイルム エレクトロニクス エイエスエイ, シン フイルム エレクトロニクス エイエスエイ filed Critical シン フイルム エレクトロニクス エイエスエイ
Publication of JP2014518454A publication Critical patent/JP2014518454A/ja
Application granted granted Critical
Publication of JP5869112B2 publication Critical patent/JP5869112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/02—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using ferroelectric record carriers; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本願発明は、概して、フレキシブルな基板上に配置された積層体からなる強誘電体メモリに関する。当該積層体は、電気的活性部および当該電気的活性部を傷や摩耗から保護するための保護層を有する。電気的活性部は、底部電極層および頂部電極層、並びに、それらの電極層に挟まれた少なくともひとつの強誘電体メモリ材料を有する。
従来、強誘電体メモリセルは、典型的にシリコンなどの固い材料基板上に設けられていた。しかしながら、従来の応用領域以外でも電子技術が適用され、フレキシブルな基板で使用することが所望されまた要求される新技術が生まれている。例えば、印刷電子機器では、製造や応用面および／またはコスト面で、フレキシブルな基板の使用が所望されまたは要求されている。
印刷電子機器は、印刷技術によって廉価に実現可能な非常に単純なコンポーネントであれば、従来の電子機器に取って代わりうる。しかしながら、真の目的は、従来の電子機器が技術的またはコスト上の理由で不適当であった新しい分野への応用にある。例えば、印刷電子機器の応用は、情報を格納可能なタグおよびラベルに関連する。この応用では、原理的にあらゆる電子デバイスにおいて、メモリコンポーネントの有用性はきわめて重要である。
本願の出願人により、例えば、国際公開第２００６／１３５２４６号明細書に記載されるような、印刷処理によって実現可能であるメモリ技術が提供された。メモリは、メモリ基板として強誘電体材料、特に強誘電重合体材料をベースにしている。この種のメモリ材料は上書き性能および長時間の双安定性を証明した。各メモリセルはコンデンサ状の構造を有する。メモリ材料が一つの電極の間に配置され、メモリセルは、電極を電子ドライバまたは検出回路につなぐ導線を通じてアクセス可能である。検出回路は、例えば、メモリアレイの周辺に配置されるか、分割モジュール状に配置される。応用に応じて、メモリデバイスは、単独のメモリセルから、マトリクスアレイ状に配置された数百万個のセルまでを含むことができる。いくつからの基本的なセルアーキテクチャおよびアレイアレンジメントが図１ＡからＤに示されている。ここで基板は記載されておらず、メモリセルの電気的活性領域のみが示されている点に注意すべきである。各セルは、直線的または積層体の層としてフレキシブルな基板上に配列されている。積層体は、２つの電極層（底部および頂部）およびそれらの間に配置されたメモリ材料（誘電体）層を有する少なくともひとつの電気的活性層を含む。
国際公開第２００６／１３５２４６号明細書
コンデンサ型の強誘電体メモリセルを製造する際に、メモリセルを通じた短絡を回避することが非常に重要となる。ここで、短絡とは、所望の通常状態に比べ、一方の電極から他方の電極へ、導体パスまたは低抵抗パスにより形成されるものを指す。短絡回路は、メモリセルの機能にとって有害である。短絡回路は、メモリセルのデータコンテンツを隠すとともにメモリ素子へのデータの書き込みを劣化させる。短絡に伴う問題は電極間の層厚が薄い場合に、より典型的となる。しかしながら、メモリ層の厚さおよび駆動電圧は、典型的に互いに比例関係にあり、低電圧要求を満たすためには、薄いメモリ層を使用する以外に方法がない。製造中に、ある程度メモリセルは短絡または短絡しやすくなる。短絡回路の発生リスクを減少させることが所望される。
また、印刷電子機器またはコンポーネントは、典型的に、物理的なダメージのような外部環境の影響から保護されなければならない。しかし、それは不可能であり、従来の電子装置のような封止（エンキャプシュレーション）による保護は好ましくない。従来のタイプの保護に代わるのは、積層体を終端する外部保護層である。外部保護層は、傷および摩耗に対する抵抗および有害な外部環境に対する抵抗を与えることにより積層体を保護する。この種の保護層は印刷メモリ素子を完全に覆うことにより、複数のメモリセルを覆うグローバル層として与えられる。典型的に、この保護層は、固くかつ２μｍ〜２０μｍの範囲の比較的厚い厚さを必要とする。それは、流体状態の層として付着され、その後、ＵＶ硬化性バーニッシュを使って保護層として硬化する。
上記を鑑み、本願発明の目的は、従来技術の問題を克服するか、もしくは、少なくとも緩和すること、または代替案を提供することである。さらに、本願発明の目的は、上記したタイプのメモリセルで生じる短絡の数を減らすこと、すなわち、メモリセルはフレキシブルな基板上に配置された積層体からなり、当該積層体は底部電極層および頂部電極層、およびそれらの電極層に挟まれた有機メモリ材料からなり、かつ、当該積層体は保護層により終端されている。
本願発明は、特許請求の範囲の独立項の記載によって画定される。
上記したタイプのメモリ素子およびメモリセルの徹底した試験および調査より、特に、印刷電子素子として実現される場合に、出願人は、とりわけ、付着後に硬化される保護層を使用することは短絡発生のリスクを増加させることを発見した。
観測現象を生じさせる原因となる特定の理論に拘束されることは望まないが、硬化によって生じる保護層の収縮などの寸法変化はひとつの説明を与える。当業者に周知の商業的に入手可能な材料の保護層は、寸法変化が非常に小さく、かつ、１％以下のサイズ変化を生じさせうるが、積層体全体で寸法の変化を回避するためにそれは極端に固くなるであろう。下層の積層体に保護層を接着させることにより、寸法の変化は横方向の力に変わり、メモリセルを含む下層の積層体に作用して応力を及ぼす。フレキシブルであるためには、もしそれらが同じ材料からできていれば、フレキシブルな基板が固い基板より薄くなければならないか、または、同じ厚さの固い基板と異なる材料からできていれば、よりソフトな材料（例えば、ガラス転移温度Ｔｇがより低い）からできていなければならない。両方の場合において、フレキシブルな基板は固い基板に比べ、横方向への力に対して貢献できる抵抗力は弱い。したがって、メモリの積層体はより大きな応力にさらされる。典型的にメモリセルを横切る電極の横方向の寸法によって画定されるメモリセルの横方向の寸法が層の厚さより大きい場合、すでに横方向の寸法の数パーセントの変化は、層を介した垂直方向の寸法変化を引き起こし、それはメモリ層の厚さより大きいサイズであるため、この問題は顕著となる。この比率、すなわち、メモリセルの横方向寸法が垂直方向の寸法より大きい場合は、印刷メモリセルに対して典型的である。また、保護層の寸法変化から生じる力、および、保護層の接着を通じて積層体の残りの部分に作用する力は、典型的に、保護層の厚さに伴って増加する。保護層はしばしば、メモリセル（電極およびメモリ層）の電気的に活性部分の厚さより大きな厚さを有しなければならないため、基板の厚さと同じオーダのサイズであるので、これらの層および基板にとって、その力に逆らうのは特に困難である。例えば、印刷メモリセルが電極および、１マイクロメータの数分の一の厚さのメモリ層を有し、保護層および基板の厚さはマイクロメータ以上の厚さを有し、メモリセルの横方向の寸法は数百マイクロメータ以上であってもよい。メモリ層および／または電極は、フレキシブルな基板を使用するおかげで、保護層の寸法変化によって生じる力により、一層大きな負荷を受ける。これらの層が変形するリスクが増大し、局所的なクラックおよび／またはトポグラフィーが増加し、電極の一部または破片がメモリ材料に侵入して短絡を生じさせるリスクが増大する。また、メモリセルが電気的に動作する際に電場強度が非常に高い場所で破片または構造物が形成されると、メモリセルの内部で文字通り微視的爆発が生じ、短絡回路が形成される。
本発明の実施形態にかかるひとつの態様に従い、フレキシブルな基板上に配列された積層体であって、電気的活性部と、電気的活性部を傷および摩耗から保護するための保護層とを含む積層体を有する、強誘電体メモリセルが提供される。電気的活性部は、底部電極層および頂部電極層およびそれらの電極に挟まれた少なくともひとつの強誘電体メモリ材料層を含む。積層体は、さらに、バッファ層を含み、バッファ層は、頂部電極層と保護層の間に配置され、バッファ層は保護層に発生する横方向の寸法変化を少なくとも部分的に吸収するように適応される。その結果、寸法変化が電気的活性部に伝達することが防止される。バッファ層はコヒーレント材料の層によって横方向の寸法変化を少なくとも部分的に吸収するように適応される。上部の横方向の変形が保護層の横方向の寸法変化により生じたとき、保護層に対向するバッファ層の上部における横方向の変形により、電気活性部に対向する底部の横方向の変形を実質的に減少させる。上部および底部の間の横方向の変形の差は、吸収された横方向寸法変化に対応する。
上記のように、横方向の寸法変化を吸収することにより、電気的活性部は、保護層のキュアリングによる収縮により生じる横方向の寸法変化による応力にさらされる度合いが減少する。その結果、電気的活性部が変形するリスクが減少し、それによって短絡回路の発生リスクが減少する。
バッファ層は、上部の変形による保護層内の横方向の寸法変化を吸収し、その力が下層に伝達されるのを強力に低減する。より厚いバッファ層によりこの低減は大きくなるが、厚すぎる層は、当業者の知るようにしばしば所望されない。
ここで短絡回路とは、所望の通常の状況に比べ、一つの電極から他方の電極への導体または低抵抗パスを意味する。それは、強誘電体メモリセルの機能を阻害する。
ここで電気的活性部とは、電気的コンポーネントの電気的機能を与える積層体の部分を意味する。保護層およびバッファ層は電気的コンポーネントの電気的機能には関与しない。
ここで横方向とは、層の主面に平行な面における方向または層面における方向を意味し、垂直方向または直角方向とは異なる。
ここで、フレキシブルな基板とは、例えば、ドラムなどの曲面体の曲面に沿って、比較的容易にかつ壊れることなく十分に曲がることができる基板を意味する。シリコンのような固い基板とは異なる。
ここで、横方向の寸法変化を少なくとも部分的に吸収するように適応されるとは、バッファ層が寸法変化を十分な程度に吸収できる材料および寸法を有することを意味する。
ここで、底部の横方向の変形を実質的に減少させるとは、上部での横方向の変形の１％以下を意味し、これは底部での変形としては許容される。
少なくとも部分的に横方向の寸法変化を吸収することは、横方向寸法変化を少なくとも９９％だけ、すくなくとも９５％だけ、少なくとも９０％だけ、少なくとも８０％だけ、少なくとも５０％だけ、または、少なくとも３０％だけ吸収することのいずれかを含む。
上部における横方向の変形は、実質的に完全に弾性変形である。
バッファ層は、ガラス転移温度Ｔｇが、３０℃以下、好適には、２５℃以下である、材料からなる。このように低いガラス転移温度は、保護層における横方向の寸法変化の少なくとも部分的な吸収をもたらす能力を有する材料の集合を画定する。この材料は、典型的に、重合体であり、さらにバッファ層に対して、横方向変化の方向と垂直の方向の寸法変化を少なくとも部分的に吸収する能力を提供する。すなわち、この材料はバッファ層に対して積層方向に寸法変化を吸収する能力を与える。この吸収により、爆発力に対する緩衝手段を提供でき、上述した微視的な爆発からの衝撃を減少させることができる。また、この吸収は、保護層により電気的活性部にのみ限定される垂直方向の変形に対する緩衝材ともなる。例えば、小さい空間での同じ強度の爆発状況と比較してみればわかる。また、缶の爆発においてふたのある場合とない場合とで比較してみればわかる。したがって、横方向の吸収が、小片または構造体が第１の場所に形成される場の強度のリスクすなわち微視的爆発を引き起こす芽を減少させていれば、垂直方向の吸収は、不可避的に形成されるかまたは他の理由ですでに存在するこの小片および構造体による回路短絡のリスクを減少させることができる。
材料は、ガラス転移温度Ｔｇが、３０℃以下、好適には、２５℃以下である、少なくともひとつの材料成分を含むハイブリッド材料である。
ここで、ハイブリッド材料とは、２つ以上の材料成分を含む材料を意味する。典型的に材料成分はガラス転移温度のピークで区別することができる。少なくともひとつの材料成分は、例えば、３０℃以上のより高いガラス転移温度を有する他の材料成分と結びつく材料成分である。
少なくともひとつの材料成分は、少なくとも５０％、少なくとも８０％または少なくとも９０％のハイブリッド材料を構成する。ハイブリッド材料は各材料成分固有のいくつかのガラス転移温度を有する。ガラス転移温度が３０℃以下である少なくともひとつの材料成分はハイブリッド材料の支配的部分を構成する。全体としてバッファ層は、所望の性質を獲得する。
バッファ層は、−１３０℃より高く、好適には、−９０℃より高いガラス転移温度を有する材料を含む。
バッファ層は、シリコンゴム、天然ゴム、ポリプロピレングリコール、ポリビニルアセテートおよびアクリレートベース樹脂のいずれかの材料またはそれらの組み合わせを含む。
バッファ層は、１μｍから４０μｍの範囲の厚さを有する。
強誘電体メモリ材料層は、有機物、好適には、重合体の強誘電体メモリ材料を含む。
保護層の横方向の寸法変化は保護層のキュアなどの硬化処理によって生じ、または、−１０℃から＋５０℃のような強誘電体メモリセルの動作温度範囲での温度差によって生じる。保護層の横方向の寸法変化は、約３％以下であり、好ましくは、２％以下であり、より好ましくは、約１％以下である。
電気的活性部および／またはバッファ層はフレキシブル基板上に印刷されている。
保護層はバッファ層に直接接していてよい。いくつかの実施形態において、それは、バッファ層と保護層との間に配置された中間層であってよい。
保護層は、キュアにより硬化された材料を有するか、または積層体上に付着された後に硬化されてもよい。
保護層は、保護膜および、保護膜をバッファ層に接着する接着剤を含み、硬化した材料が接着剤となる。
保護層は、保護膜であり、バッファ層は保護膜を積層体の残りの部分に取り付ける接着剤を形成する。
本発明の実施形態にかかる第２の態様に従い、保護層と上部電極層との間に制限された非コヒーレント材料から形成されたバッファ層が提供される。
ここで、非コヒーレント材料とは、対向する面において原子の移動を生じさせずに、力を作用させて層のひとつの面のいくつかの粒子を移動させることができるような相互作用をしないかまたは相互作用が非常に弱い原子からなる材料を意味する。よって、保護層に対向するバッファ層面内の原子に作用する、保護層の横方向変化によって生じるような任意の力は、それらの粒子および隣接するいくつかの粒子を動かすが、バッファ層の対向面における粒子に作用する有意な力は生じない。したがって、保護層の横方向の寸法の変化から生じる力は、存在しないかまたは減少されて下層に伝わる。非コヒーレント材料は保護層における任意の横方向の寸法変化を吸収する。
非コヒーレント材料は気体であり、バッファ層は、好適には二酸化炭素または空気が充満したガス充満ギャップに対応する。
頂部電極層は、保護層に対向する上面を有し、バッファ層は、強誘電体メモリセル内で頂部電極層の上面全体に沿って延伸する。バッファ層が上面全体を覆えば、保護層の横方向の寸法変化はバッファ層によって吸収され、電気的活性部および頂部電極の上面に伝達するのを防止できる。バッファ層以外の機械的接続層が頂部電極層と保護層との間に存在すれば、バッファ層があっても横方向の寸法変化は電気的活性部に伝達される。よって、この接続層は所望されない。さらに、頂部電極層は保護層から電気的に分離されている。つまり、保護層に接続されるかまたは取り付けられる、頂部電極からバッファ層を通じる電気的接続は何も存在しない。
保護層は、フレキシブルな基板上に配列されたスペーサによって頂部電極層の上部に支持された保護膜であってよい。
ひとつの実施形態において、頂部電極層は、保護層に対向する上面を有する。バッファ層は強誘電体メモリセル内の頂部電極層の上面全体に沿って延伸してよい。また、保護層は、フレキシブルな基板上に配列されたスペーサによって頂部電極層の上方に支持された保護膜であってもよい。
本発明の実施形態にかかる第３の態様によれば、強誘電体メモリセルにおいて短絡回路を減少させるためのバッファ層が提供される。ここで、バッファ層および強誘電体メモリセルは以下で説明するようなものである。
本発明の実施形態にかかる第４の態様によれば、ガラス転移温度が３０℃以下、好ましくは、２５℃以下の材料からなるバッファ層が、強誘電体メモリセル内の短絡回路を減少させるために提供される。バッファ層および強誘電体メモリセルは、上記したようなものである。
本発明の実施形態にかかる第５の態様によれば、フレキシブルな基板上に配置された積層体を有する強誘電体メモリセルを製造するための方法が提供される。当該方法は、積層体の電気的活性部がその上に配列された基板を与える工程であって、電気的活性部は、底部電極層および頂部電極層およびそれらに挟まれた少なくともひとつの強誘電体メモリ材料層を含む、工程と、傷および摩耗から電気的活性部を保護するための保護層を設ける工程と、を備える。当該方法は、保護層を与える前に積層体の電気的活性部の上部にバッファ層を設ける工程であって、バッファ層は、保護層で生じる横方向の寸法変化を少なくとも部分的に吸収するために適応され、その結果、寸法変化が電気的活性部に伝達することが防止され、バッファ層はコヒーレント材料の厚さの層によって横方向の寸法変化を少なくとも部分的に吸収するように適応され、上部の横方向の変形が保護層の横方向の寸法変化により生じたとき、保護層に対向するバッファ層に上部における横方向の変形により、電気活性部に対向する底部の横方向の変形を実質的に減少させ、上部および底部の間の横方向の変形の差は吸収された横方向寸法変化に対応している、工程と、保護層を設ける前に電気的活性部を電気的に動作する工程と、のいずれかまたは両方をさらに備える。
電気的活性部を電気的に動作させるとき、基板が平坦でないかまたは他の欠陥により、電気的活性部内に形成された小片または構造体は非常に大きな強度の電場の影響を受け、文字通り電気的活性部内に微視的爆発が生じる。その位置に固い保護層が存在すれば、微視的爆発はかなり小さい体積で生じ、電気的活性部に集中される。その結果、ダメージが大きくなり、短絡回路が生じるリスクが増大する。保護層が存在せずに微視的爆発が誘発されれば、ダメージは小さくなり、短絡回路が生じるリスクが減少する。上記したようなバッファ層は第１の場所で微視的爆発が生じるリスクの芽を減少させる。保護層よりも非常にソフトな材料から形成されることにより、バッファ層は不可避的に生じる微視的爆発の緩衝材としても作用し、電気的活性部の上で生じる微視的爆発のダメージを減少させる。
保護層を設ける工程は、流体の層を付着する工程と、続いてそれをキュアリングによって硬化させる工程を含む。保護層を提供する工程が続く硬化工程を含む場合、電気的に動作させる工程は付着後でかつ硬化前に実行される。硬化した後にのみ、保護層は微視的爆発の効果を電気的活性部に向け、かつ、微視的爆発がより大きなダメージを生じさせるようなより狭い体積を生成する。
電気的活性部および／またはバッファ層は、印刷プロセスによって与えられる。
本発明の実施形態にかかる第６の態様によれば、上記した一つ以上のメモリセル、好ましくは受動マトリクスメモリ素子が提供される。
本願発明の実施形態にかかる他の態様、目的、利点は、以下、図面を参照した説明によってより明確となる。
図１Ａは、従来のメモリセルを例示する断面略示図である。 図１Ｂは、メモリセルアレイを有する従来のメモリ素子を例示する平面略示図である。 図１Ｃは、マトリクス状に配置されたメモリセルを有する従来のメモリ素子を例示する平面略示図である。 図１Ｄは、図１Ｂまたは１Ｃに示すメモリ素子の断面略示図である。 図２Ａは、短絡発生リスクを減少させた実施形態に従うメモリセルの断面略示図である。 図２Ｂは、実施形態に従うメモリ素子を例示する断面略示図である。 図２Ｃは、図２Ａに示す実施形態に従うメモリセルのバッファ層の変形を説明する断面略示図である。 図３は、短絡発生リスクを減少させた他の実施形態に従うメモリセルの断面略示図である。 図４は強誘電体メモリセルにおいて短絡発生リスクを減少させる方法を示すフローチャートである。
以下、図面を参照して、本願発明の実施形態について説明する。図中、同じ符号は同一、類似又は対応する特徴、部材、装置を示す。異なる実施形態においても、同様である。
図１Ａは、従来技術のメモリセル１を例示する断面略示図である。メモリセル１は、一般的な構造で示している。メモリセル１は、一対の層形状の電極５、９および電気的に偏向可能な物質である典型的に強誘電体メモリ材料層７を連続して積層したものである。典型的に、メモリセル１は、平行平板コンデンサ状の形状を有する。この単純な構造は、ひとつ以上のトランジスタまたは他の半導体素子がそれぞれのセルと関連することが必要な従来のメモリ技術におけるメモリセルとくらべ、とても対照的であり、製造コストを劇的に減少させた。複数のメモリセル１は、通常の基板上に（図示せず）並んで配置され、各セルは図１Ａに示すような一般的な構造を有する。各セルへの電気的アクセスは２つの電極の各々への配線接続によってなされる。アプリケーションに応じて、複数のメモリセル１のサイズ、形状、空間分布および電気的接続が変化する。図１Ａ〜Ｃに示すメモリ素子１００のように多数のメモリセルを含むような場合、メモリセル１のマトリクスまたはアレイは個々のメモリセル１への電気的接続を与えるための、単純かつコンパクトな手段を与え、書き込み、読み出し、および消去操作を行う。操作を行う際にメモリセルのオンおよびオフの切替えを行うスイッチングトランジスタが存在しないため、このメモリ素子構成は受動マトリクス素子と呼ばれる。基本的に、この種のメモリ素子１００は、共通電極（図示せず）上に配置され、強誘電体メモリ材料７（例えば、強誘電体重合体）のグローバル層によって覆われる、底部電極５に対応する平行ストリップ状の第１の電極パターン、および、頂部電極９に対応する同様に平行ストリップ状の第２の電極パターンを有する。第１の電極パターンと第２の電極パターンとは直交し、直交電極マトリクスを形成する。強誘電体メモリ材料７は、不連続層として、すなわち、パターン化されて適用されてもよく、個々のメモリセルに層を形成し、グローバルに形成されなくてもよい。第１電極パターンまたは一組の電極５は、マトリクスアドレス可能メモリ素子のワード線に関連し、一方、第２電極パターンまたは一組の電極９は、そのビット線に関連している。ワード線とビット線との間の交点において、メモリセル１がマトリクス状に形成される。各メモリセル１は、図１Ａに示すような垂直または積層体構造を有し、底部電極５、頂部電極９、およびそれらの間の強誘電体メモリ材料層７を有する。各メモリセルは電極交差領域によって横方向に制限され、または、パターン化メモリ材料層の場合、その交点でのメモリ材料の横方向の延伸によって制限される。
図１Ｂは、従来技術のメモリセル１のアレイからなるメモリ素子１００を例示する平面略示図である。各メモリセル１は図１Ａで説明した断面構造を有している。ひとつの共通の底部電極５が存在するが、各メモリセル１は分離した頂部電極９を有する。強誘電体メモリ材料７は、底部電極５と頂部電極９との間のグローバル層として設けられている。各メモリセル１は底部電極５とそれぞれの頂部電極９との間の交点に形成されている。電極は、メモリセル１が配置された領域の外側まで伸長して示されている。外部回路によってメモリセル１の読み出しおよび／または書き込みを行うために、電極を外部と電気的に接続するそれぞれのコンタクトパッドは各電極５、９の終端部に配置されている。
図１Ｃはマトリクス状に配列されたメモリセル１を含む従来のメモリ素子を例示した平面略示図である。構造は、図１Ｂに示す構造の延長である。複数の平行な底部電極５と、頂部電極９が、行および列方向にすべてのメモリセル１に対して共通に設けられている。強誘電体メモリ材料７は、頂部電極９と底部電極５との間にグローバル層として設けられている。それぞれのメモリセル１は、底部電極５および頂部電極９の交点に形成されている。
図１Ｄは、図１Ｂまたは１Ｃに示すメモリ素子１００の断面略示図である。図１Ａと比較のために、ひとつのメモリセル１が点線により囲まれている。
所与の基板上のアレイ状のメモリセル１は、基板上に設けられた機械的コンタクトパッドにより外部回路から電気的にアクセス可能である。これは、例えば、国際公開第ＷＯ２００６−１３５２４７号公報および国際公開第ＷＯ２００６−１３５２４５号公報に開示されている。他に、基板上また基板内に能動電気回路が組み込まれるものがある。回路は、シリコン（アモルファスまたはポリシリコン）または有機材料（ポリマーまたはオリゴマー）に基づく薄膜半導体材料中に配置される。メモリセル１が印刷可能である場合、例えば、国際公開第ＷＯ２００６−１３５２４６号公報に開示されるように、回路も印刷可能であることが好ましい。
上記したメモリセル１が形成される基板は、以下において典型的にフレキシブルである。基板は、電気的に絶縁性の、例えば、紙、プラスティックホイル、ガラス、板、カートンまたはこれらの材料の合成物からなる。他に、基板は、電気的に導電性の、電気的短絡回路を回避するべく絶縁コーティングされた金属ホイルからなってもよい。
上記および以下に説明する電極は、印刷可能な金属インクから形成されるのが好ましい。しかし、他に、例えばＰＥＤＯＴのような導体ポリマーなどの印刷可能な導電性有機材料であってもよい。また、他の有機または無機材料が使用されてもよく、印刷可能であることが好ましい。
上記および以下に説明する強誘電体メモリ材料は、好適には、オリゴマー、コポリマー、またはターポリマー、またはこれらの混合物もしくは合成物のひとつである。それは、好適には、ポリビニリデンフルオファイドおよびトリフルオロエチレンのコポリマー（Ｐ（ＶＤＦ−ＴｒＦＥ））であってよい。
さまざまな実施形態に従うメモリセル１およびメモリ素子１００を以下で説明する。実施形態は、上記したメモリセル１およびメモリ素子１００を拡張したものである。上記したメモリセルおよびメモリ素子の電気的活性部は、実施形態の電気的活性部に対応する。
図２Ａはひとつの実施形態に従う、短絡回路の発生を減少させるメモリセル１の断面略示図である。メモリセル１は、フレキシブル基板３上の積層体４を含む。フレキシブル基板３は約１０μｍから約３００μｍの範囲の厚さを有する。フレキシブル基板３は、ポリエチレン・ナフタレート（ＰＥＮ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド、ポリエーテル（ＰＥ）、ポリビニルクロライド（ＰＶＣ）、ポリカーボネート（ＰＣ）、ポリエチレン（ＰＥ）等のいずれかから形成されるのが好ましい。積層体４は、電気的活性部４ａを含む。これは、メモリセル１の電気的機能を与える部分である。電気的活性部４ａは上記した従来のメモリセル１に対応している。
図２Ｂは、ひとつの実施形態に従うメモリ素子１００の断面略示図である。メモリ素子１００は図２Ａのメモリセル１に対応するメモリセル１を有する。図示するメモリ素子１００は底部電極５を有し、該底部電極５はメモリセル１と複数の頂部電極９との間で共有されている。図示しないが、底部電極５はまたメモリセル１により共有されている。図示しないが、メモリ素子１００はまた複数の平行な底部電極５を有する。底部電極５、頂部電極９の間に、強誘電体メモリ層７が配置される。重合体のような強誘電体有機メモリ材料がグローバル層として配列されている。すなわち、強誘電体メモリ層７は典型的にメモリ素子１００のすべてのメモリセル１によって共有されている。メモリ素子１００は、上記したものに対応する底部電極５および頂部電極９、強誘電体メモリ層７を有する。
メモリセル１の積層体４は、例えば、図２Ａおよび図２Ｂに示すように、保護層１１をさらに有する。保護層１１は電気的活性部４ａを外部環境および／または、傷および摩耗などの物理的ダメージから保護するために適用される。これを達成するために、保護層１１は典型的に固い外側面を有する必要があり、例えば、積層体４中の他の材料より十分に固い材料からなる。保護層１１は、流体状態で付着された後、キュアリングによって硬化してもよい。保護層１１は、紫外線によって硬化するＵＶ硬化性バーニッシュであってよい。硬化プロセスによって、保護層１１は横方向に収縮する。収縮率は１から数パーセントの範囲である。保護層１１は、好適には、グローバル層として与えられる。典型的に保護層１１は、２μｍから２０μｍの範囲の厚さを有する。頂部電極層９と保護層１１との間には、バッファ層１３が配置される。バッファ層１３は、保護層１１のキュアリングによる収縮または温度変化による収縮が、保護層１１に生じることに起因する横方向の寸法変化を吸収するよう構成されている。
図２Ｃは、図２Ａに示す実施形態に従うメモリセル１のバッファ層１３の変形を示す略示図である。バッファ層１３の頂部１３ａは保護層１１に接している。バッファ層１３の底部１３ｂは上部電極層９に接している。保護層１１をキュアリングにより、変形前はメモリセル１の横方向を完全に覆っていた保護層１１に横方向の寸法変化ΔＬが生じる。保護層１１において横方向の寸法変化ΔＬが生じたとき、バッファ層１３の頂部１３ａはそれに応じて変形する。しかし、バッファ層１３の軟性により、バッファ層１３が頂部電極層９と接触するバッファ層１３の底部１３ｂは、保護層１１の横方向の寸法変化ΔＬによって実質的に影響されない。
バッファ層１３は、したがって、横方向の寸法変化ΔＬを吸収し、実質的にそれが頂部電極層９に達することはなく、影響を及ぼさず、少なくとも影響を小さくする。バッファ層１３はＨの厚さまたは高さを有する。横方向の寸法変化を吸収するバッファ層１３の能力は、バッファ層１３の厚さＨおよび材料特性に依存する。非常に厚いバッファ層は理論的には使用可能であるが、製造または応用の理由から、厚すぎるバッファ層の使用は好ましくない。バッファ層１３の厚さＨは、典型的に２〜２０μｍの範囲である。所望の特性を有するバッファ層１３は、ガラス転移温度Ｔｇが室温以下、すなわち、約２５℃または約３０℃より低く、かつ、約−１３０℃または約−９０℃より高い材料から形成されるのが好ましい。
この範囲は、適当な材料特性を有する大部分の重合体材料を画定する。このＴｇを有する重合体材料は、図２Ｃで説明した横方向の寸法変化ΔＬの吸収が可能である。この適当な重合体のひとつの例は、ポリプロピレングリコール（ＰＰＧ）である。これは、印刷可能である。他の例として、シリコンゴム、天然ゴム、ポリビニルアセテートおよびアクリレートベース樹脂が含まれる。
上述した範囲のＴｇを有するバッファ層１３の材料は、さらに、横方向に対して垂直な積層方向の変形を吸収する能力を与える。垂直方向の寸法変化または頂部電極層９の異常はバッファ層１３によって吸収される。
頂部電極９は、保護層１１およびバッファ層１３に対向する上面１０を有する。バッファ層１３は、頂部電極層９の上面１０全体に実質的に沿って延伸する。頂部電極層９および保護層１１の間の接触のみがバッファ層１３を介している。
図３は、他の実施形態に従う、短絡回路の発生を減少させるメモリセル１の断面略示図である。上述したメモリセル１の実施形態に対応して、フレキシブル基板３上に配置された積層体４を有するメモリセル１が点線で囲まれている。メモリセル１の電気的活性部４ａは、上記したそれぞれの層５、６、７で示されている。傷または摩耗から電気的活性部４ａを保護する保護層１１も設けられている。保護層１１は基板３上に配列されたスペーサ１４によって、電気的活性部４ａとは反対側において頂部電極層９の上方に支持されている。支持によって生じる隙間には、バッファ層１３を形成する非コヒーレント材料が埋め込まれている。頂部電極層９は保護層１１に対向する上面１０を有する。バッファ層１３は頂部電極層９の上面１０の実質的全体に沿って延伸する。頂部電極層９と保護層１１の間の接続のみがバッファ層１３を介して与えられる。バッファ層１３はメモリセル１内で頂部電極層９の上面１０の実質的全体にわたって延伸する。例えば、図１Ｂおよび１Ｃに示すような電気的接続を形成するように、メモリセル１の外側に伸長する頂部電極層９の部分が存在してもよい。
非コヒーレント材料は、好ましくは、二酸化炭素のような気体である。本実施形態においてバッファ層１３は、ガス充満ギャップ、例えば、二酸化炭素または空気が充満したギャップに対応している。典型的に非常に低いガラス転移温度Ｔｇを有する他の非コヒーレント材料が使用されてもよく、室温で気体である材料には限定しない。非コヒーレント材料は、上記したコヒーレント材料からなるバッファ層材料よりも有意に低いＴｇを有する。スペーサ１４は例えば、マトリクス形のアレイのメモリ素子の電極に平行に配列された、テープのストリップであってよい。他の実施形態において、スペーサ１４は印刷されたドットであってもよい。他の実施形態において、スペーサ１４は基板３上に直接配置されず、メモリセル１の領域から外側に伸長するメモリセル１の他の層のいずれかの上に配置されてもよい。例えば、マトリクス形のアレイのメモリ素子１００において、グローバルに与えられた強誘電体メモリ材料層７の上であってもよい。非コヒーレント材料は、メモリ素子１００のメモリセル領域の外側に配置されたスペーサ１４によって横方向に配置されてもよい。スペーサ１４はメモリセル領域を隔離し、かつ、非コヒーレント材料を配置するのに十分に狭い基板３と保護層１１との間にシールを与える。保護層１１は、本実施形態において、糊またはクランプにより取り付け可能な固い保護膜であるのが好ましい。この保護膜は、スマートフォンのタッチスクリーンを保護するのに通常使用されるようなカプトンテープ等の保護膜を含む。
短絡回路の発生を減少させる他の方法、および、上記したバッファ層１３と組み合わせて使用される他の方法は、保護層１１が与えられる前に、または、少なくとも付着後に硬化する前に、メモリセル１を初期化（電気的に切り替える）することである。実験によって、この初期化が短絡回路の発生リスクを減少させることがわかった。
図４は、フレキシブル基板３上に配置された積層体４を有するメモリセル１を製造する方法を示すフローチャートである。ステップ１１０において、基板３が与えられ、その上に積層体４の電気的活性部４ａが配置される。電気的活性部４ａは底部電極層５、頂部電極層９、およびそれらに挟まれた少なくともひとつの強誘電体メモリ材料層７を有する。電気的活性部４ａは、国際公開第２００６／１３５２４６公報に開示されるように印刷可能である。ステップ１４０において、傷および摩耗から電気的活性部４ａを保護する保護層１１が与えられる。電気的活性層４ａはステップ１２０において、保護層１１を与える前に電気的に動作される。電気的活性部４ａを電気的に動作することは、強誘電体メモリ材料層７内の極性を切り替えることに関連しており、強誘電体メモリ材料の抗電圧より大きく、極性が逆の電圧を印加することである。切替えサイクルの数は１００のオーダであり、例えば３００サイクルである。保護層１１を与えることは、流体状の層を付着させ、続いてキュアすることにより硬化させることを含む。保護層１１を与える工程が続く硬化工程を含むなら、ステップ１２０の電気的動作は硬化前でかつ付着後に実行される。ステップ１３０において、バッファ層１３は、保護層１１を設ける前に積層体４の電気的活性部４ａの上に設けられる。バッファ層１３は上記したようなものである。ステップ１２０およびステップ１３０はいくつかの実施形態において一緒に実行される。また他の実施形態において、ステップ１２０のみがステップ１３０を除いて実行されてもよい。さらに他の実施形態において、ステップ１３０のみがステップ１２０を除いて実行されてもよい。ひとつの実施形態において、当該方法は電気的活性部４ａを印刷することを含む。当該方法はまたバッファ層１３を印刷することも含んでよい。
他の例において、ひとつの実施形態に従うメモリセル１を含むメモリ素子１００は以下に従って製造される。５０μｍの厚さの基板３がＰＥＴ（例えば、Ｔｏｒａｙ ＸＧ５３２）から形成され、その上に厚さが１００ｎｍのパターン化されたＡｇ（例えば、Ｉｎｋｔｅｃ ＴＥＣ−ＲＡ２）の下部電極層５がグラビア印刷される。厚さ１５０ｎｍのＰ（ＶＤＦ／ＴｒＦＥ）からなる強誘電体メモリ材料層７が底部電極層５上にマイクログラビア印刷され、その後、厚さ１００ｎｍのパターン化されたＡｇ（例えば、Ｉｎｋｔｅｃ ＴＥＣ−ＲＡ２）の頂部電極層９がその上にグラビア印刷される。頂部電極層９の上に、厚さ１０μｍのシリコン終端されたＰＰＧからなるバッファ層１３がグローバル層としてスクリーン印刷される。その後、基板３上の積層体４に厚さ５μｍのＵＶ硬化性バーニッシュ（Ｓｕｎ Ｃｈｅｍｉｃａｌ ＵＶ６６３０）からなる保護層１１がグローバル層としてスクリーン印刷されて終端され、続いてキュアされる。メモリ素子１００の各メモリセル１の横方向面積は、約２００μｍ×２００μｍである。
図面および詳細な説明は、例示に過ぎず、これに限定するものでない。本発明はここに開示して説明した実施形態に限定されない。
例えば、上述した積層体および／または基板内のいずれの層の間にひとつまたはそれ以上の中間またはインターフェース層が存在してもよい。例えば、接着を促進するためにまたは使用されるメモリ材料および／または受動マトリクスアドレスに対する劣化現象を減少させるために、電極とメモリ材料層との間に一つ以上の機能中間層が存在してもよい。
本願発明は、特許請求の範囲によって画定され、当業者は、図面および詳細な説明を参照することで発明を実施することが可能である。また、発明の態様から離れることなく開示された実施形態への変更および修正が可能であることは当業者の知るところである。特許請求の範囲で使用される“備える”は排他的な意味で使用するものではない。また、冠詞の“ａ”および“ａｎ”は複数を除外しない。従属項に含まれる特徴は、これらの特徴の組み合わせを排除するものではない。特許請求の範囲に記載の方法はステップの表示順でのみ解釈するべきではない。特許請求の範囲に記載の方法の各独立ステップはある順序である必要があるが、独立ステップ間の任意の可能な組み合わせは発明の態様に属すると解釈するべきである。

Claims (18)

  1. 強誘電体メモリセルであって、
    フレキシブルな基板上に配列された積層体であって、前記積層体は電気的活性部を有する、積層体と、
    前記電気的活性部を傷および摩耗から保護するための保護層と、
    前記電気的活性部は、底部電極層および頂部電極層およびそれらの電極に挟まれた少なくともひとつの強誘電体メモリ材料層を含み、
    前記積層体は、バッファ層を含み、前記バッファ層は、前記頂部電極層と前記保護層の間に配置され、前記バッファ層は前記保護層に発生する横方向の寸法変化を少なくとも部分的に吸収するように適応され、その結果、前記寸法変化が前記電気的活性部に伝達することが防止され、前記バッファ層はコヒーレント材料の厚さの層によって前記横方向の寸法変化を少なくとも部分的に吸収するように適応され、前記保護層の前記横方向の寸法変化により生じたとき、前記保護層に対向する前記バッファ層の上部における横方向の変形により、前記電気的活性部に対向する底部の横方向の変形を実質的に減少させ、前記上部および底部の間の横方向の変形の差は、吸収された横方向寸法変化に対応する、強誘電体メモリセル。
  2. 少なくとも部分的に前記横方向の寸法変化を吸収することは、前記横方向寸法変化を少なくとも９９％だけ、少なくとも９５％だけ、少なくとも９０％だけ、少なくとも８０％だけ、少なくとも５０％だけ、および、少なくとも３０％だけ吸収することのいずれかを含む、請求項１に記載の強誘電体メモリセル。
  3. 前記バッファ層は、ガラス転移温度が、３０℃以下または２５℃以下である、材料からなる、請求項１または２に記載の強誘電体メモリセル。
  4. 前記材料は、ガラス転移温度が、３０℃以下または２５℃以下である、少なくともひとつの材料成分を含むハイブリッド材料である、請求項３記載に記載の強誘電体メモリセル。
  5. 前記バッファ層は、シリコンゴム、天然ゴム、ポリプロピレングリコール、ポリビニルアセテートおよびアクリレートベース樹脂のいずれかの材料またはそれらの組み合わせを含む、請求項１から４のいずれか一項に記載の強誘電体メモリセル。
  6. 前記強誘電体メモリ材料層は、有機物または重合体の強誘電体メモリ材料を含む、請求項１から５のいずれか一項に記載の強誘電体メモリセル。
  7. 前記保護層の前記横方向の寸法変化は前記保護層のキュアなどの硬化処理によって生じ、または、−１０℃から＋５０℃のような強誘電体メモリセルの動作温度範囲での温度差によって生じる、請求項１から６のいずれか一項に記載の強誘電体メモリセル。
  8. 前記電気的活性部および前記バッファ層の少なくとも一方は前記フレキシブル基板上に印刷されている、請求項１から７のいずれか一項に記載の強誘電体メモリセル。
  9. 前記保護層は前記バッファ層に直接接している、請求項１から８のいずれか一項に記載の強誘電体メモリセル。
  10. 前記保護層は、保護膜および、前記保護膜を前記バッファ層に接着する接着剤を含み、硬化した材料が前記接着剤となる、請求項１から９のいずれか一項に記載の強誘電体メモリセル。
  11. 前記保護層は、保護膜であり、前記バッファ層は前記保護膜を前記積層体の残りの部分に取り付ける接着剤を形成する、請求項１から１０のいずれか一項に記載の強誘電体メモリセル。
  12. 前記頂部電極層は、前記保護層に対向する上面を有し、前記バッファ層は、前記強誘電体メモリセル内で前記頂部電極層の上面全体に沿って延伸する、請求項１から１１のいずれか一項に記載の強誘電体メモリセル。
  13. 強誘電体メモリセルであって、
    フレキシブルな基板上に配列された積層体であって、前記積層体は電気的活性部を有する、積層体と、
    前記電気的活性部を傷および摩耗から保護するための保護層と、
    前記電気的活性部は、底部電極層および頂部電極層およびそれらの電極に挟まれた少なくともひとつの強誘電体メモリ材料層を含み、
    前記積層体は、バッファ層を含み、前記バッファ層は、前記頂部電極層と前記保護層の間に配置され、前記バッファ層は前記保護層に発生する横方向の寸法変化を少なくとも部分的に吸収するように適応され、その結果、前記寸法変化が前記電気的活性部に伝達することが防止され、前記バッファ層は、前記保護層と前記頂部電極層との間に制限された非コヒーレント材料から形成され、前記非コヒーレント材料は気体であり、前記バッファ層は、二酸化炭素または空気が充満したガス充満ギャップに対応する、強誘電体メモリセル。
  14. ガラス転移温度が３０℃以下または２５℃以下である、強誘電体メモリセル内の短絡回路を減少させるためのバッファ層を形成するための材料であって、前記バッファ層は、頂部電極層と保護層との間に配置され、前記強誘電体メモリセルは、フレキシブルな基板上に形成された積層体を有し、前記積層体は、電気的活性部および、傷および摩耗から前記電気的活性部を保護するための保護層を含み、前記電気的活性部は底部電極層および頂部電極層およびそれらに挟まれた少なくともひとつの強誘電体メモリ材料層を含む、材料を使用したバッファ層。
  15. フレキシブルな基板上に配置された積層体を有する強誘電体メモリセルを製造するための方法であって、
    前記積層体の電気的活性部がその上に配列された前記基板を与える工程であって、前記電気的活性部は、底部電極層および頂部電極層およびそれらに挟まれた少なくともひとつの強誘電体メモリ材料層を含む、工程と、
    傷および摩耗から前記電気的活性部を保護するための保護層を設ける工程と、
    を備え、当該方法は、
    前記保護層を与える前に前記積層体の前記電気的活性部の上部にバッファ層を設ける工程であって、前記バッファ層は、前記保護層で生じる横方向の寸法変化を少なくとも部分的に吸収するために適応され、その結果、前記寸法変化が前記電気的活性部に伝達することが防止され、前記バッファ層はコヒーレント材料の厚さの層によって前記横方向の寸法変化を少なくとも部分的に吸収するように適応され、前記上部の前記横方向の変形が前記保護層の前記横方向の寸法変化により生じたとき、前記保護層に対向する前記バッファ層の上部における横方向の変形により、前記電気的活性部に対向する底部の横方向の変形を実質的に減少させ、前記上部および底部の間の横方向の変形の差は吸収された横方向寸法変化に対応している、工程と、
    前記保護層を設ける前に前記電気的活性部を電気的に動作する工程と、
    のいずれかまたは両方をさらに備える方法。
  16. 前記保護層を設ける工程は、流体の層を付着する工程と、続いてそれをキュアリングによって硬化させる工程を含む、請求項１５に記載の方法。
  17. 前記電気的活性部および前記バッファ層の少なくとも一方を印刷によって設ける工程をさらに備える請求項１５または１６に記載の方法。
  18. 請求項１から１３のいずれか一項に記載の強誘電体メモリセルを備え、受動マトリクスメモリであるメモリ素子。
JP2014517470A 2011-06-27 2011-06-27 フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減 Active JP5869112B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/060740 WO2013000501A1 (en) 2011-06-27 2011-06-27 Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate

Publications (2)

Publication Number Publication Date
JP2014518454A JP2014518454A (ja) 2014-07-28
JP5869112B2 true JP5869112B2 (ja) 2016-02-24

Family

ID=44627696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014517470A Active JP5869112B2 (ja) 2011-06-27 2011-06-27 フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減

Country Status (5)

Country Link
US (2) US9412705B2 (ja)
EP (1) EP2724342B1 (ja)
JP (1) JP5869112B2 (ja)
CN (2) CN103650046B (ja)
WO (1) WO2013000501A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985189A (zh) * 2014-05-13 2014-08-13 威海华菱光电股份有限公司 纸币厚度的测量装置
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US9886571B2 (en) 2016-02-16 2018-02-06 Xerox Corporation Security enhancement of customer replaceable unit monitor (CRUM)
US10978169B2 (en) 2017-03-17 2021-04-13 Xerox Corporation Pad detection through pattern analysis
CN110520989B (zh) 2017-05-08 2023-09-29 美光科技公司 存储器阵列
US10825815B2 (en) 2017-05-08 2020-11-03 Micron Technology, Inc. Memory arrays
CN107221532B (zh) * 2017-05-12 2018-11-13 南京理工大学 一种透明柔性氧化物铁电存储器
US10115785B1 (en) * 2017-06-01 2018-10-30 Xerox Corporation Memory cells and devices
US10396124B2 (en) * 2017-07-05 2019-08-27 Xerox Corporation Memory cells and devices
US11043499B2 (en) 2017-07-27 2021-06-22 Micron Technology, Inc. Memory arrays comprising memory cells
US10165689B1 (en) 2017-08-30 2018-12-25 Xerox Corporation Method for forming circuits for three-dimensional parts and devices formed thereby
US10797007B2 (en) * 2017-11-28 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10304836B1 (en) 2018-07-18 2019-05-28 Xerox Corporation Protective layers for high-yield printed electronic devices
US10249625B1 (en) 2018-07-18 2019-04-02 Xerox Corporation Coated printed electronic devices exhibiting improved yield
US10593684B2 (en) 2018-07-18 2020-03-17 Xerox Corporation Printed electronic devices exhibiting improved yield
US10796212B2 (en) * 2018-10-02 2020-10-06 Xerox Corporation Orientation-agnostic method to interface to printed memory label
US10950618B2 (en) 2018-11-29 2021-03-16 Micron Technology, Inc. Memory arrays
US11087791B1 (en) * 2020-05-05 2021-08-10 Western Digital Technologies, Inc. Data storage device with voltage-assisted magnetic recording (VAMR) for high density magnetic recording

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629689A (ja) 1985-07-08 1987-01-17 北陸電気工業株式会社 印刷抵抗体付き回路基板
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
JP3698885B2 (ja) * 1998-02-18 2005-09-21 富士通株式会社 強誘電体膜を用いた装置の製造方法
DE19832994C2 (de) * 1998-07-22 2003-02-13 Infineon Technologies Ag Ferroelektrische Speicheranordnung
JP2000068463A (ja) * 1998-08-21 2000-03-03 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6072716A (en) 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP2000327933A (ja) * 1999-05-25 2000-11-28 Asahi Chem Ind Co Ltd 絶縁薄膜製造用の組成物
JP3950290B2 (ja) * 1999-09-10 2007-07-25 三星電子株式会社 キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
US7625509B2 (en) 2001-08-02 2009-12-01 3M Innovative Properties Company Method of making ceramic articles
JP2003078006A (ja) * 2001-09-04 2003-03-14 Ibiden Co Ltd 半導体チップおよびその製造方法
JP2003197878A (ja) * 2001-10-15 2003-07-11 Hitachi Ltd メモリ半導体装置およびその製造方法
JP2003248309A (ja) * 2001-12-19 2003-09-05 Hitachi Chemical Dupont Microsystems Ltd 感光性樹脂組成物、これを用いたパターン製造法及び電子部品
US6660536B2 (en) * 2002-02-21 2003-12-09 Symetrix Corporation Method of making ferroelectric material utilizing anneal in an electrical field
KR100449949B1 (ko) * 2002-04-26 2004-09-30 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
US8067802B2 (en) 2002-11-08 2011-11-29 Koninklijke Philips Electronics N.V. Flexible device and method of manufacturing the same
JP2004287014A (ja) 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd 投写型表示装置
KR100593920B1 (ko) 2004-07-05 2006-06-30 삼성전기주식회사 고절연성 ＧａＮ 박막의 성장 방법
EP1776596B1 (en) 2004-08-03 2009-09-16 Koninklijke Philips Electronics N.V. Testing of a circuit that has an asynchronous timing circuit
EP1626410B1 (en) * 2004-08-13 2007-05-09 Wan-Chien Chang Heat radiating and protective device for a memory module
JP2006143758A (ja) * 2004-11-16 2006-06-08 Tosoh Corp 透明性樹脂組成物及び透明性フィルム
KR100669778B1 (ko) 2004-11-20 2007-01-16 삼성에스디아이 주식회사 기판 및 박막 트랜지스터를 구비한 기판
NO322202B1 (no) 2004-12-30 2006-08-28 Thin Film Electronics Asa Fremgangsmate i fremstillingen av en elektronisk innretning
US8334464B2 (en) * 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP4804760B2 (ja) 2005-01-21 2011-11-02 富士フイルム株式会社 積層型圧電構造体の製造方法
JP2006245185A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 有機強誘電体メモリ及びその製造方法
WO2006126487A1 (ja) 2005-05-23 2006-11-30 Cybox Co., Ltd マイクロチップ及びマイクロチップの製造方法
NO324539B1 (no) * 2005-06-14 2007-11-19 Thin Film Electronics Asa Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning
NO20052904L (no) 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
JP2008545263A (ja) 2005-06-29 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パッケージ、部分組立品、及びその製造方法
JP2007101531A (ja) 2005-09-06 2007-04-19 Seiko Instruments Inc 力学量センサ
GB2436893A (en) * 2006-03-31 2007-10-10 Seiko Epson Corp Inkjet printing of cross point passive matrix devices
WO2008065927A1 (fr) * 2006-11-27 2008-06-05 Zeon Corporation Transistor à film fin organique, élément électronique composite organique, procédé de fabrication d'un tel transistor et d'un tel élément, écran d'affichage et mémoire
DE102006056361B4 (de) * 2006-11-29 2012-08-16 Infineon Technologies Ag Modul mit polymerhaltigem elektrischen Verbindungselement und Verfahren
JP2009054785A (ja) * 2007-08-27 2009-03-12 Seiko Epson Corp 圧電素子およびその製造方法、アクチュエータ、液体噴射ヘッド、並びに、強誘電体メモリ
KR20090079035A (ko) * 2008-01-16 2009-07-21 삼성전자주식회사 강유전체 메모리 장치
JP2009212448A (ja) * 2008-03-06 2009-09-17 Toshiba Corp 半導体記憶装置およびその製造方法
JP5368013B2 (ja) 2008-06-24 2013-12-18 共同印刷株式会社 フレキシブル有機ｅｌディスプレイの製造方法
KR100983938B1 (ko) 2008-08-11 2010-09-27 주식회사 동부하이텍 반도체 소자의 미세 패턴 형성 방법
JP2010080523A (ja) * 2008-09-24 2010-04-08 Toshiba Corp 半導体記憶装置
DE102008062130A1 (de) 2008-12-16 2010-06-17 Tesa Se Verfahren zur Kapselung einer elektronischen Anordnung
JP2010177257A (ja) 2009-01-27 2010-08-12 Panasonic Corp 半導体装置及びその製造方法
JP2010198957A (ja) 2009-02-26 2010-09-09 Konica Minolta Opto Inc 樹脂基板、それを用いた有機エレクトロルミネッセンス素子、表示装置、及び照明装置
CN102598278B (zh) * 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
JP2011216968A (ja) 2010-03-31 2011-10-27 Sony Corp 画像処理制御装置および方法
EP2740122B1 (en) * 2011-06-27 2016-08-31 Thin Film Electronics ASA Short circuit reduction in an electronic component comprising a stack of layers arranged on a flexible substrate
TWI458692B (zh) 2012-10-17 2014-11-01 Univ Nat Taipei Technology Composite packaging materials

Also Published As

Publication number Publication date
CN106876398B (zh) 2020-10-20
US20140210026A1 (en) 2014-07-31
US10453853B2 (en) 2019-10-22
EP2724342B1 (en) 2018-10-17
CN103650046A (zh) 2014-03-19
US9412705B2 (en) 2016-08-09
CN103650046B (zh) 2017-03-15
JP2014518454A (ja) 2014-07-28
WO2013000501A1 (en) 2013-01-03
CN106876398A (zh) 2017-06-20
EP2724342A1 (en) 2014-04-30
US20160336334A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
JP5869112B2 (ja) フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減
JP6368754B2 (ja) 短絡のリスクが減少する電子コンポーネントを製造するための方法
KR102614599B1 (ko) 롤러블 디스플레이 장치
CN108933156B (zh) 柔性显示设备
US9196848B2 (en) Display device and method of manufacturing the same
US20210280806A1 (en) Display device
US20150070600A1 (en) Sensor device, method of manufacturing sensor device, display apparatus, and input apparatus
WO2013146995A1 (ja) 圧力センサ及び圧力センサモジュール
KR102651935B1 (ko) 표시 장치 및 이의 제조 방법
JP2013068562A (ja) 圧力センサ
CN114120821A (zh) 可折叠显示设备
JP2020013988A (ja) 改善された歩留まりを示す被覆された印刷された電子デバイス
SE1150594A1 (sv) Kortslutningsreducering i en elektronisk komponent, innefattande en stapel med lager anordnade på ett flexibelt substrat
JP2007005442A (ja) 導電性転写箔およびそれを使用したｉｃカード
KR20170112321A (ko) 터치 스크린 패널 및 이의 제조 방법
TW201039685A (en) Organic light emitting diode (OLED) cover substrate, display panel and manufacturing method
JP2010251630A (ja) 情報記録素子及び情報記録装置並びにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151026

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20151029

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151029

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160106

R150 Certificate of patent or registration of utility model

Ref document number: 5869112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250