CN106876398B - 含横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法 - Google Patents

含横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法 Download PDF

Info

Publication number
CN106876398B
CN106876398B CN201710192448.1A CN201710192448A CN106876398B CN 106876398 B CN106876398 B CN 106876398B CN 201710192448 A CN201710192448 A CN 201710192448A CN 106876398 B CN106876398 B CN 106876398B
Authority
CN
China
Prior art keywords
layer
protective layer
memory cell
buffer layer
electrically active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710192448.1A
Other languages
English (en)
Other versions
CN106876398A (zh
Inventor
C·卡尔松
欧勒·乔尼·哈格尔
雅各布·尼尔森
P·布罗姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ensurge Micropower ASA
Original Assignee
Thin Film Electronics ASA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thin Film Electronics ASA filed Critical Thin Film Electronics ASA
Priority to CN201710192448.1A priority Critical patent/CN106876398B/zh
Publication of CN106876398A publication Critical patent/CN106876398A/zh
Application granted granted Critical
Publication of CN106876398B publication Critical patent/CN106876398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/02—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using ferroelectric record carriers; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本申请涉及含横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法。铁电存储单元(1)和包括一个或多个这样的单元(1)的存储设备(100)。铁电存储单元包括布置在柔性衬底(3)上的层的堆叠(4)。所述堆叠包括电活性部分(4a)和用以保护电活性部分免于划伤和磨损的保护层(11)。所述电活性部分包括底部电极层(5)和顶部电极层(9)以及位于所述电极之间的至少一个铁电存储材料层(7)。该堆叠还包括布置在顶部电极层(9)和保护层(11)之间的缓冲层(13)。缓冲层(13)适于至少部分地吸收发生在保护层(11)内的横向尺寸改变(ΔL)并且因此防止所述尺寸改变(ΔL)转移到电活性部分(4a)，因此减少发生在电极之间的短路风险。

Description

含横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法
本申请是申请日为2011年06月27日，申请号为201180071905.2，发明名称为“具有横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法(原名称为“包括布置在柔性衬底上的堆叠层的铁电存储单元中的短路减少”)”的申请的分案申请。
技术领域
本发明一般涉及包括布置在柔性衬底上的堆叠层的铁电存储单元，其中所述堆叠包括电活性部分和用于保护电活性部分免于划伤和磨损的保护层，并且其中所述电活性部分包括底部电极层和顶部电极层和分离所述电极的至少一个铁电存储材料层。
背景技术
传统上，铁电存储单元典型地提供在刚性的衬底上，诸如硅。然而，电子学也日益使用在非传统的应用领域中并且用于产生电子的新技术出现，这里使用柔性衬底是期望的或甚至要求的。例如，这是印刷电子学的例子，这里从制造、应用领域和/或成本角度方面考虑，使用柔性衬底可能是期望的或甚至要求的。
在非常简单的成分的情况下，印刷电子学可代替传统的电子学，其通过印刷技术可被较便宜地实现；然而，目标通常是传统的电子学因为技术和成本的原因并不合适的新应用领域。印刷电子学的应用涉及，例如，信息可在其中被存储的标签和标识。在这样的应用中，并且原则上在任何电子装置中，存储成分的有效性是决定性的。
本申请人提供可通过印刷过程实现的存储技术，例如在WO2006/135246中描述的。存储器基于铁电材料作为存储物质，特别是铁电聚合物材料。这种存储材料被证明在延长的时间期间上是可再写的和双稳态的。每个存储单元具有像电容的结构，这里存储单元被定位在一对电极之间并且这里存储单元经由将电极连接到电子驱动器或探测电路的导体是可存取的。例如后者可定位在存储器阵列的外围上或单独的模块上。基于这种应用，存储设备可包括从一个单独的存储单元到布置在矩阵阵列中的数百万个单元。一些基本的单元结构和阵列布置示意性地显示在图1a-图1d中。应当指出，未示出衬底，仅示出了存储单元的电活性部分。每个单元可被视为布置在柔性衬底上的层的序列或堆叠，所述堆叠包括至少一个电活性部分，所述电活性部分包括两个电极层(顶层和底层)及布置在其中的(绝缘)存储材料层。
当制造电容器类型的铁电存储单元时，避免穿过存储单元的短路显然是重要的。这里短路被定义为相比较于期望的正常情况，从一个电极到另一个电极导通或低阻抗的路径。短路对存储单元的功能有害因为它们能隐藏存储单元的数据内容并且破坏写入存储器的数据。当电极之间的存储材料层很薄的时候，短路问题典型地更大。然而，存储层的厚度和驱动电压典型地互相成比例，并且为了满足低电压的要求，除了使用薄的存储层之外，经常没有其它选择。制造过程总是导致存储单元某种程度的短路或更倾向于短路。期望减少短路发生的风险。
进一步，印刷电子装置或成分典型地需要被保护以防止外部影响，诸如物理损伤，但是如在传统的电子器件中，通过例如封装来进行保护典型地不可能也不期望。而是期望的保护类型是终接堆叠的外保护层并且通过例如提供抗划伤性和耐磨损性并且避免有害环境的影响来加以保护。这种保护层可被提供为覆盖多个存储单元的整体层，例如通过完全覆盖印刷存储设备。这种保护层典型地需要是硬的和相对厚的，例如在2-20微米范围内，并且使用在流体状态可被沉积为层并且之后例如通过使用UV固化漆硬化的材料作为保护层，这是合适的和期望的。
发明内容
鉴于以上内容，本发明的目标是提供克服或至少减轻现有技术中的问题的方案，或至少提供可选的方案。更具体的目标是提供使得能够减少可发生在上述类型的存储单元中的短路的数量的方案，也就是，包括布置在柔性衬底上的堆叠层的存储单元，这里所述堆叠包括被有机存储材料分离的底部电极层和顶部电极层并且这里堆叠被保护层终接。
从以上描述类型的存储设备和单元的广泛的测试和调查中，特别是作为印刷电子器件实现的那些，除了别的之外，申请人已经发现使用沉积后硬化的保护层增加了短路出现的风险。
尽管并不希望被观察到的现象的潜在原因的特定理论所限制，一个解释可能是尺寸变化，例如硬化导致的保护层的萎缩。正如技术人员所熟知的，尽管用于提供这样的保护层的市售材料经常努力于尽可能低的尺寸变化且可达到低至仅约1％的尺寸变化，如果可能的话，在这样的层中完全避免尺寸变化可能是极度困难的。通过将保护层粘接到下面的堆叠，尺寸变化转化为施加在或强加在下面层(包括存储单元)的横向力。为了柔性，如果由同样的材料制造或如果由更软的材料制造(例如，通过具有更低的玻璃化温度Tg)，柔性衬底明显必须比钢性衬底薄，如果由不同的材料制造，相比同样厚度的钢性衬底，柔性衬底明显必须比钢性衬底薄。在这两种情况，可以理解柔性衬底比钢性衬底对横向力贡献较少的阻力，因此存储单元的层遭受更大的压力。当典型地由存储单元的电极交叉的横向尺寸限定的存储单元的横向尺寸在幅度上大于层的厚度时，问题变得特别突出，从那时以后已经有一些百分比的横向尺寸改变可相应于垂直的“穿过层”尺寸改变，该尺寸改变在尺寸上大于存储层的厚度。这个比率，也就是当存储单元的横向尺寸在幅度上大于垂直尺寸，典型地是印刷存储单元的情况。而且，由保护层的尺寸改变导致的和通过粘接保护层作用在堆叠的其余部分的力，典型地随着保护层的厚度增加，并且，因为保护层通常必须具有幅度上大于存储单元的电活性部分(电极和存储层)的厚度的厚度，而且通常在与衬底厚度同样的尺寸量级，对于这些层和衬底抵抗这样的力是特别困难的。例如，印刷存储单元可包括具有微米的一小部分厚的电极和存储层，保护层和衬底的厚度可以是许多微米厚，并且存储单元的横向尺寸超过几百微米。归因于使用柔性衬底，当存储膜和/或电极在更大程度上被保护层内的尺寸改变所引起的力加载时，这些层变形、局部碎裂的风险增加了，和/或这些膜形状增大，在任何情况下导致电极的突出部分或碎片穿透存储材料并且引起短路的风险增加，或当存储单元带电运行，那里不夸张地将存在存储单元的微米级膨胀，在电场强度如此高的地方形成那些小的碎片或结构，导致短路。
因此，根据本发明的第一方面，提供了包括布置在柔性衬底上的层的堆叠的铁电存储单元，其中所述堆叠包括电活性部分和用以保护电活性部分免于划伤和磨损的保护层。所述电活性部分包括底部电极层、顶部电极层和位于所述电极层之间的至少一个铁电存储材料层。堆叠还包括布置在顶部电极层和底部电极层之间的缓冲层，缓冲层适于至少部分地吸收发生在保护层的横向尺寸改变并且因此防止所述尺寸改变转移到电活性部分。所述缓冲层由密合材料制成并且具有厚度，使得当所述保护层的所述横向尺寸改变(ΔL)引起在所述缓冲层的面对所述保护层的顶部部分中的横向尺寸变形时，在所述顶部部分中的所述横向尺寸变形导致在面对所述电活性部分的底部部分中的实质上较少的横向尺寸变形，由此，所述缓冲层适于至少部分地吸收所述横向尺寸改变。所述顶部部分和所述底部部分之间的横向变形的不同对应于吸收的横向尺寸改变。
鉴于以上所述，通过吸收横向尺寸改变，例如在固化期间通过收缩引起的横向尺寸改变，电活性部分减少了暴露于被保护层的横向尺寸改变引起的力的范围，并且因此电活性部分中的变形的风险被减少以及通过那样短路的风险也被减少了。
缓冲层通过上部部分的变形从而吸收保护层内的横向尺寸改变，其强烈地减少了转移到下层(包括电活性部分)的力。应当理解通过更厚的缓冲层，该减少变得更强，但是正如本领域的技术人员所认识到的，太厚的层通常因为其它原因是不期望的。
这里使用的“短路”意思是相比较于期望的正常情况，从一个电极到另一电极导通或者低阻抗的路径，其对铁电存储单元的功能是有害的。
这里使用的“电活性部分”意思是提供电成分的电功能的堆叠部分。因此保护层和缓冲层对于电成分的电功能不是必须的。
这里使用的“横向”意思是在层的平面内或在平行于层的主要表面的平面内的方向，其与垂直和正交方向相对。
这里使用的“柔性衬底”意思是能够沿着曲线形物体例如圆筒的曲率，相对容易而不会破坏的显著的弯曲，其与诸如硅的刚性衬底相对。
这里使用的“适于至少部分地吸收横向尺寸改变”意思是缓冲层由一种材料制成并且具有允许其充分地吸收尺寸改变的尺寸和其它特性。
使用的“底部部分内的实质上较少的横向尺寸变形”典型的意思是少于顶部部分内的横向尺寸变形的1％应当显示为底部部分内的变形。
至少部分地吸收横向尺寸改变可包括吸收横向尺寸改变至少99％、或至少95％、或至少90％、或至少80％、或至少50％、或至少30％。
上部部分内的横向尺寸变形可以是实质上完全的弹性变形。
缓冲层优选包括，或实质上包括，具有低于30摄氏度或优选低于25摄氏度的玻璃化温度Tg的材料。这样低的玻璃化温度限定了有能力提供至少部分地吸收保护层内的横向尺寸改变的一组材料。这样的材料典型是聚合物并且可还提供也能够至少部分地吸收在垂直于横向尺寸改变方向的方向内的尺寸改变，例如，可提供带有吸收纵向方向(也就是，在“穿过层”的方向)的尺寸改变的属性的缓冲层。这样的吸收也可通过针对原本因保护层而被仅限制在电活性部分的爆破力和竖直变形来提供缓冲装置，来减少来自以上提到的微观爆炸的影响。例如，比较在小的或宽敞的空间内，或带有或没有盖子的罐内，同样强度的爆炸情况。因此，如果“横向吸收”可减少高的场强碎片或结构形成在第一位置的风险，也就是，导致微观爆炸的胚胎，“垂直吸收”减少了仍然形成的，或由于其它原因已经存在的这样的碎片或结构引起短路的风险。
缓冲层的材料可以是包括至少一种具有低于30摄氏度或优选低于25摄氏度的玻璃化温度Tg的材料成分的杂化材料。
这里使用的“杂化材料”意思是包括多于一种材料成分的材料，这里成分典型地具有可区分的玻璃化温度峰值。所述至少一种材料成分可以是连接另一种材料成分的材料片的材料成分，另一种材料成分具有更高的玻璃化温度，例如其可以是30摄氏度以上。
所述至少一种材料成分可构成杂化材料的至少50％或至少80％或至少90％。杂化材料可具有几个玻璃化温度，每种材料成分一个玻璃化温度。具有少于30摄氏度的玻璃化温度的至少一种材料成分，可构成杂化材料的主要部分。缓冲层整体上可因此得到期望的属性。
缓冲层可包括，或实质上包括，具有高于-130摄氏度或优选高于-90摄氏度的玻璃化温度(Tg)的材料。
缓冲层可包括，或实质上包括，选自以下任意材料的材料或两种或多种材料的混合：硅橡胶、天然橡胶、聚丙二醇、聚醋酸乙烯酯和丙烯酸酯基的树脂。
缓冲层可具有1-40微米范围的厚度。
铁电存储材料层可包括有机的，优选聚合物的铁电存储材料。
保护层的横向尺寸改变可通过硬化保护层，诸如通过固化保护层或通过铁电存储单元的操作温度间隔的温度差，诸如-10摄氏度到+50摄氏度导致。保护层的横向尺寸改变可在任何横向方向为大约3％或低于3％，优选大约2％或低于2％，更优选大约或低于1％。
电活性部分和/或缓冲层可已被印刷在柔性衬底上。
保护层可直接粘接到缓冲层。应该指出在一些实施方式中，保护层可以是中间层或布置在缓冲层和保护层之间的层。
保护层可包括当其沉积在堆叠上后已被硬化(诸如通过固化)的材料。
保护层可包括保护膜和将保护膜粘接到缓冲层的粘合剂，其中粘合剂可以是已被硬化的材料。
保护层可以是保护膜的形式并且缓冲层可形成将保护膜粘接到堆叠的其余部分的粘合剂。
根据本发明的第二方面，缓冲层可由限定在保护层和顶部电极层之间的非密合材料(non-coherent material)形成。
这里使用的“非密合材料”意思是材料包括这样的元件，其不相互束缚或如此弱地相互束缚以致在层的一个表面移动一些微粒而不会引起相反表面的元件的移动，或不会导致力作用在相反表面的元件上是可能的。因此，任何力，诸如由保护层内的横向尺寸改变导致的，作用在面对保护层的缓冲层内的元件上的，可移动这些微粒以及可能的一些邻近的微粒，但是并不会导致任何显著的力作用在缓冲层的相对表面内的微粒，并且这样没有或减少的来自保护层的横向尺寸改变的力将加载在下层。非密合材料将这样吸收保护层内的任何横向尺寸改变。
非密合材料可以是气体并且缓冲层可相应于气体填充的间隙，诸如用二氧化碳填充的间隙或空气间隙。
顶部电极层可包括面对保护层的顶表面，并且缓冲层可沿着铁电存储单元中的顶部电极层的整个顶表面延伸。如果缓冲层覆盖整个顶表面，保护层内的任何横向尺寸改变可被缓冲层吸收并且防止被转移到电活性部分和顶部电极层的顶表面。如果在顶部电极层和保护层之间存在缓冲层旁边的任何机械连接，尽管存在缓冲层，横向尺寸改变可被转移到电活性部分。因此，这种连接可能不被期望。进一步，顶部电极层与保护层可电分离。也就是，从顶部电极层过到缓冲层没有任何电连接，该连接可被连接到或粘接到保护层。
保护层可以是通过布置在柔性衬底上的间隔器而悬挂在顶部电极层上方的保护膜。
在一个实施方式中，顶部电极层可包括面对保护层的顶表面，并且其中缓冲层可沿着铁电存储单元中的顶部电极层的整个顶表面延伸。进一步，保护层可以是通过布置在柔性衬底上的间隔器而悬挂在顶部电极层上方的保护膜。
根据第三方面，提供了缓冲层用于减少铁电存储单元中的短路的用途，这里缓冲层和铁电存储单元可以是前述讨论的那样。
根据第四方面，提供了具有低于30摄氏度、或优选低于25摄氏度的玻璃化温度Tg的材料用于形成减少铁电存储单元中的短路的缓冲层的用途。缓冲层和铁电存储单元可以是前述讨论的那样。
根据第五方面，提供制造包括布置在柔性衬底上的层的堆叠的铁电存储单元的方法，这里所述方法包括提供所述衬底和布置在其上的所述堆叠的电活性部分，这里电活性部分包括被至少一个铁电存储材料层分离的底部电极层和顶部电极层；以及提供用以保护电活性部分免于划伤和磨损的保护层。其中该方法还包括一个或两个以下步骤：在提供保护层之前，在所述堆叠的所述电活性部分的顶部提供缓冲层，其中缓冲层可以是前述讨论的那样，和/或在提供保护层之前，电操作电活性部分。
当电操作电活性部分时，已经形成在电活性部分内的小碎片或结构，例如由于不平的衬底或其它缺陷造成的，可接受如此高的电场强度以致在电活性部分内简直有微观的爆炸，如前述讨论的那样。如果在那点提供硬的保护层，微观爆炸以相当小的量参与并且被限于电活性部分，导致破坏增加和发生短路的风险增加。如果在没有提供保护层的情况下触发微观爆炸，破坏将变小并且因此具有较少的短路发生风险。如前所述的缓冲层可减少微观爆炸的胚胎形成在第一位置的风险。缓冲层，因为其必须由比保护层更软的材料制成，也可作为仍然发生的微爆炸的缓冲，减少了这样的微爆炸可对电活性部分产生的破坏。
提供保护层的步骤可包括以流体形式沉积层并且之后硬化沉积的层，诸如通过固化。如果提供保护层包含之后的硬化，电操作步骤可在沉积之后但是硬化之前执行。保护层只有在硬化之后会朝着电活性部分导向任何微爆炸效应并且导致任何微爆炸可导致更大的破坏的更封闭的容积。
电活性部分和/或缓冲层和/或缓冲层可通过印刷过程提供。
根据第六方面，提供了包括如前文讨论的一个或多个存储单元的存储设备，优选无源矩阵存储设备。
附图说明
通过以下示例性和非限制性的详细描述，参考所附的示意图，本发明的以上和其它方面、目标和优势，将被更好地理解。
图1a示意性地示出了示例的现有技术的存储单元的横截面图。
图1b示意性地示出了包括存储器阵列的示例的现有技术的存储设备的顶视图。
图1c示意性地示出了包括被布置成矩阵的存储单元的示例的现有技术的存储设备的顶视图。
图1d示意性地示出了图1b或图1c所示的存储设备的横截面图。
图2a示意性地显示了根据一个实施方式的具有减少的短路发生风险的存储单元的横截面图。
图2b示意性地显示了根据一个实施方式的存储设备的横截面图。
图2c示意性地示出了根据图2a的实施方式的在存储单元的缓冲层中的变形。
图3示意性地显示了根据另一个实施方式的具有减少的短路发生风险的存储单元的横截面图。
图4示出了减少发生在铁电存储单元内的短路风险的方法的流程图。
在图中相同的参考数字可被用于相同的、相似的或相应的特征，甚至当参考数字指代不同实施方式的特征时。
具体实施方式
图1a示意性地示出了示例的现有技术的存储单元1的横截面图，其示出了这种存储单元的一般结构。讨论中的存储单元包括一对为层5、9的形式的电极，所述电极连接于一块电极化物质，典型地为铁电存储材料层7的形式。典型地存储单元1具有如图所示的平行板电容器一样的结构。这种简单的结构强烈对比于传统的存储技术中的存储单元，其中一个或多个晶体管或其它半导体元件被要求关联于每个单元，并且针对低成本制造的结果是引人注目的。多个这样的存储单元1可被并排布置在公共的衬底上(在图1a中未示出)，每个单元具有图1a所示的一般结构，这里对每个单元的电存取可通过导线连接到两个电极中的每个实现。基于应用，多个存储单元1的尺寸、形状、空间分布和电连接布置可变化。在如图1b-图1c所示的存储设备100包括大量的存储单元的情况下，存储单元1的矩阵或阵列提供了用于提供针对单个单元1的写、读和擦除操作的电存取的简单和紧凑的方式。因为没有用于在寻址操作中接通或关断存储单元的开关晶体管，存储设备的配置通常被称为无源矩阵设备。基本上这种存储设备100用平行的条状电极的第一图案形成，相应于底部电极5，其被定位在公共衬底上(未示出)并且被铁电存储材料7(例如，铁电聚合物)的全部层覆盖，在其上提供包括同样的平行条状电极的另一个电极图案，其相应于顶部电极9，但是正交于第一电极图案被定向，从而形成正交电极矩阵。铁电存储材料也可被应用为非连续层，例如图案，在每个单独的存储单元形成层但不是全部地形成层。电极5的第一电极图案或组，例如可被视为矩阵寻址的存储设备的字线，同时电极9的第二电极图案或组，可被视作其位线。在字线和位线之间的交叉处，存储单元1被限定在矩阵中，每个单元1从而具有如图1a所示的垂直的、或堆叠的结构，包括底部电极层5和顶部电极层9及两者之间的铁电存储材料7。每个存储单元被电极交叉区域横向限定，或在图案化的存储材料层的情况下，被在这个交叉处的存储材料横向延伸横向限定。
图1b示意性地显示了包括存储单元1的阵列的示例的现有技术的存储设备100的顶视图，每个具有如上结合图1a描述的的横截面结构。有一个公共的底部电极5，但是每个存储单元有分离的顶部电极9。存储材料作为底部和顶部电极之间的全部层7提供，每个存储单元1形成在底部电极5和相应的顶部电极9之间的交叉部分。如图所示，电极可被画到存储单元1被定位的区域外边，并且相应的接触垫可被定位在每个电极末端以便外部电接触电极，例如以通过外部电路来读和/或写存储单元。
图1c示意性地示出了包括布置在矩阵中的存储单元1的示例的现有技术的存储设备的顶视图。该结构是图1b所示结构的扩展，除了顶部电极9以外还具有多个平行的底部电极5，每个电极对于一行或一列内的所有存储单元1是公共的。存储材料作为顶部和底部电极5、9之间的全部层7提供并且相应的存储单元1形成在顶部和底部电极5、9的交叉部分。
图1d示意性地示出了如图1b或图1c所示的存储设备100的横截面图，一个存储单元1被突出并且用虚线框标明以方便和图1a所示的一般结构比较。
在给定衬底上的阵列存储单元1可从外部电路电存取，例如通过衬底上的机械接触垫。例如这样的方案公布在WO2006/135247和WO2006/135245。可选地，可具有包含在衬底上面或衬底自身中的有源电路。电路可定位在基于硅(无定型的或多晶的)或有机材料(聚合物或低聚物)的薄膜半导体材料中。当存储单元是可印刷的时，例如WO2006/13524所描述的，电路优选也是可印刷的。
衬底，其上有上面和以下讨论的存储单元，典型地是柔性的。它们可以是电绝缘体，例如，为一片纸、塑料薄膜、玻璃、板、碳或任何这些材料的复合材料的形式。可选地，它们可以是导电的，例如，为具有绝缘涂层的金属箔的形式以避免电短路。
以上和以下讨论的电极可以是金属的，优选由可印刷的金属油墨制成，但是可选地可以是，例如，导电有机材料，诸如导电聚合物，例如PEDOT，优选也是可印刷的。而且，也可使用其它有机或无机的材料，优选这些材料是可印刷的。
以上和以下讨论的铁电存储材料优选是有机的，诸如低聚物、共聚物或三元共聚物或它们的混合物或复合物中的一种。其可以优选是聚偏二氟乙烯和三氟乙烯的共聚物(P(VDF-TrFE))。
根据各种实施方式的存储单元1和存储设备100将在以下讨论。应该认识到，该实施方式可被视为前文讨论的存储单元1和存储设备100的扩展形式，这里前文讨论的存储单元和存储设备相应于实施方式的电活性部分。
图2a示意性地显示了根据一个实施方式的具有减少的短路发生风险的存储单元1的横截面图。存储单元包括柔性衬底3上的堆叠层4。柔性衬底3可具有范围在10微米到300微米的厚度。柔性衬底3优选由以下项中的任何一个制成：聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚酰亚胺、聚醚(PE)、聚氯乙烯(PVC)、聚碳酸酯(PC)、聚乙烯(PE)或其它类似的。堆叠层4包括作为提供电功能(这里是存储单元1的电功能)的部分的电活性部分4a。电活性部分4a可相应于以上结合图1a-图1d讨论的现有技术的存储单元1。
图2b示意性地示出了根据一个实施方式的存储设备100的横截面图，存储设备100包括可相应于图2a的存储单元1的存储单元1。所示的存储设备具有底部电极5，其被共享在存储单元1和多个顶部电极9之间，每个顶部电极也可被共享在存储单元1之间，尽管其在图2b的横截面图中未示出。存储设备也可具有多个平行的底部电极5，尽管其在图2b的横截面图中未被示出。在电极5，9之间布置有铁电存储层7，典型地是铁电有机物，诸如聚合物、存储材料，优选为全部层，也就是，典型地共享在存储设备100的所有存储单元1之间的层。存储设备100可具有电极5、9和存储层7，相应地布置为如图1b-图1d所示。
存储单元1中的堆叠层4，例如如图2a-图2b所示，还包括保护层11。保护层11适于保护电活性部分4a免于环境和/或物理损伤，诸如划伤和磨损。为了达到这个目的，保护层典型地需要具有硬的外表面，例如通过为硬的材料，典型地比堆叠4中的其它材料明显地硬。当在流体状态沉积后，保护层11可被硬化，诸如通过固化。保护层11可以是通过UV辐射固化的UV可固化漆。硬化过程可导致保护层11横向收缩并且该收缩可以在一或几个百分比范围内。保护层11优选作为全部层提供。保护层11典型地具有2微米到20微米的厚度。在顶部电极层9和保护层11之间布置了缓冲层13。缓冲层13被配置为吸收可发生在保护层11内的横向尺寸改变，例如由从保护层的固化引起的缩减或温度变化导致的尺寸改变。
图2c示意性地示出了根据图2a的实施方式的存储单元1的缓冲层内的变形。如图所示，缓冲层13的顶部部分13a粘接到保护层11并且缓冲层13的底部部分13b粘接到顶部电极层9。固化保护层11可导致保护层部分的横向尺寸改变ΔL，其在尺寸改变之前覆盖存储单元1的横向区域。当有横向尺寸改变时，保护层内的横向尺寸改变ΔL、缓冲层13的顶部部分13a可如图2c所示的相应地变形。然而，因为缓冲层13的柔软性，缓冲层13的底部部分13b，也就是，缓冲层粘接到顶部电极9的地方，实际上可以不受保护层的横向尺寸改变ΔL影响。
缓冲层13因此吸收横向尺寸改变ΔL从而其实质上没有到达或影响顶部电极层9，或仅在减少的程度上影响。缓冲层13具有厚度或高度H。缓冲层13吸收横向尺寸改变的能力可基于缓冲层13的厚度H和材料属性。尽管非常厚的缓冲层可能至少在理论上是可以使用的，但经常期望或要求，例如由于制造或应用的原因，不使用太厚的缓冲层。缓冲层13典型地具有2-20微米范围的厚度H。具有期望属性的缓冲层13可通过让缓冲层包括或包含这样的材料来实现，该材料具有低于室温，也就是低于25摄氏度或低于大约30摄氏度，并且优选高于大约-130摄氏度或高于大约-90摄氏度的玻璃化温度Tg。
这样的范围限定了具有合适的材料属性的大量聚合物材料。这样Tg的聚合物材料具有弹性，其能够吸收结合图2c所描述的横向尺寸改变ΔL。这样合适的聚合物的一个特定实施例是聚丙二醇(PPG)，其也是可打印的。其它实施例包括硅橡胶、天然橡胶、聚醋酸乙烯酯和丙烯酸酯基的树脂。
具有描述范围的Tg的缓冲层材料可还提供在“通过层”的方向吸收变形，也就是，垂直于横向方向的方向。垂直尺寸改变或顶部电极层9内的不规则性可因此被缓冲层13吸收。
顶电极层9具有面对保护层11和缓冲层13的顶表面。缓冲层13基本上沿着顶电极层9的整个顶表面延伸。在顶电极层9和保护层11之间的仅有连接经由缓冲层13。
图3示意性地显示了根据另一个实施方式的具有减少的短路发生风险的存储单元1的横截面图。相应于以前讨论的存储单元实施方式，存储单元1，被虚线标明，这里也包括布置在柔性衬底3上的堆叠层。存储单元1的电活性部分4a，也就是，层5、7、9与以上已经讨论的一致。这里也有一个用以保护电活性部分免于划伤或磨损的保护层11。保护层通过间隔器14被悬挂在顶部电极层9之上，间隔器14布置在衬底3上在电活性部分4a的相对侧。在通过悬挂提供的间隙内，限定了非密合材料形成的缓冲层13。顶电极层9具有面对保护层11的顶表面。缓冲层13基本上沿着顶电极层9的整个顶表面延伸。在顶电极层9和保护层11之间的仅有连接经由缓冲层13。在电子部件1内，缓冲层13基本上沿着顶电极层9的整个顶表面延伸。顶电极层9的一部分可能延伸到电子部件1之外，例如以形成如图1b和图1c所示的并且以上相关于所述附图描述的电连接。
非密合材料可优选是气体，例如二氧化碳。在这个实施方式中，缓冲层13可如此相应于气体填充间隙，诸如用二氧化碳填充的间隙或空气间隙。也可使用其它非密合材料，其典型为具有非常低的玻璃化温度Tg，不仅是在室温为气相的材料。非密合材料可具有明显地低于结合以前讨论的实施例(其涉及密合的缓冲层材料)讨论的材料的Tg的玻璃化温度。间隔器14可以是数条带，例如被布置为平行于阵列或矩阵类型的存储设备的电极，或者可打印的条。在其它实施方式中间隔器14可以是打印点。在可选的实施方式中，间隔器可能并不直接布置在衬底3上，而是在存储单元1的其它层5、7、9的任何一个上，其扩展到存储单元1的区域外侧，例如在阵列或矩阵类型的存储设备100内的整体提供的铁电存储材料层7上。非密合材料可被例如布置在存储设备100的存储单元区域外面的间隔器侧向保持在合适的位置，间隔器可包围存储单元区域并且提供例如衬底3和保护层11之间的密封，该密封足够紧以将非密合材料保持在合适的位置。在这个实施方式中，保护层优选为保护性硬膜的形式，例如其可被胶水或夹具附接。这样的保护膜的实施例包括，例如通常被用来保护智能电话的触摸屏、金手指胶带和相似的东西的保护膜。
减少短路发生风险的问题的另一个解决方案已被发现，并且其可结合以上讨论的缓冲层使用，该解决方案是在提供保护层之前，或至少在沉积后被硬化之前，初始化(电开关)存储单元。实验已经清楚地证明这样的初始化可减少短路发生的风险。
图4示出了制造包括布置在柔性衬底3上的堆叠层4的存储单元1的方法的流程图，其可以是前文讨论的存储单元。在步骤110中，提供衬底3和布置在其上的所述堆叠的电活性部分4a，电活性部分4a包括被至少一个铁电存储材料层7分离的底部电极层5和顶部电极层9。电活性部分可被打印，例如WO2006/135246所公布的。在步骤140中，提供用以保护电活性部分免于划伤和磨损的保护层11。在步骤120中，电活性部分4a可在提供保护层11之前被电操作。这里电操作电活性部分包括切换铁电存储材料层7内的极性，包括应用相反极性和幅度大于铁电存储材料的强迫电压的电压。切换循环的次数可以在100的量级，例如300。提供保护层11可包括以流体形式沉积层并且之后硬化沉积层，诸如通过固化。如果提供保护层11包括之后的硬化，电操作步骤120可在沉积后但在硬化前执行。在步骤130中，在提供保护层11之前，缓冲层13可被提供在所述堆叠的所述电活性部分4a的顶部，这里缓冲层13可以是如前文讨论的缓冲层。在一些实施方式中，步骤120和130都可被执行，而在其它实施方式中，步骤120可被执行但是步骤130不被执行。在另外的实施方式中，步骤130被执行而不执行步骤120。在一个实施方式中，方法包括印刷电活性部分。该方法也可包括印刷缓冲层。
在详细的实施例中，根据一个实施方式，包括存储单元的存储设备根据以下步骤制造：用PET(例如，Toray XG532)制造50微米厚的衬底3，在衬底顶部上凹版印刷100纳米厚(图案化)的Ag的底部电极层5(例如Inktec TEC-RA2)。150纳米厚的P(VDF/TrFE)的铁电存储材料层7被微凹版印刷覆盖在(作为全部层)底部电极层上并且之后100纳米厚(图案化)的Ag的顶部电极层9(例如，Inktec TEC-RA2)被凹版印刷在其上。在顶部电极层上，丝印10微米厚的PPG(硅烷封端的)的缓冲层13(作为全部层)。衬底3上的堆叠层4之后被丝印的5微米厚的UV固化漆(Sun Chemical UV6630)的保护层11封端(作为全部层)并且之后固化。存储设备的每个存储单元的侧边区域大约是200微米×200微米。
附图中和前文描述中的任何图示和描述应被视为示例性的而非限制性的。本发明并不限于所公开的实施方式。
例如，也许存在这样的实施方式，在描述的堆叠和/或衬底中的任何层之间有一个或多个中间层或界面层。例如，在电极和存储材料之间有一个或多个功能性中间层，例如，为了促进粘接性或减少与使用的存储材料和/或无源矩阵寻址有关的有害现象。
本发明公开的实施方式的变形可由本领域的技术人员在实践本发明时，例如通过学习附图、说明书等被理解和实现。本申请中的词语“包括”(“comprising”)的使用并不排除其它元件或步骤，并且冠词“一(a)”或“一(an)”的使用并不排除多个。

Claims (7)

1.一种制造具有减少的短路风险的铁电存储单元(1)的方法，包括以下步骤：
-提供柔性衬底(3)，
-将电活性部分(4a)布置为所述衬底上的堆叠层，其中所述电活性部分包括底部电极层(5)、顶部电极层(9)以及在所述底部电极层和所述顶部电极层之间的至少一个绝缘或半绝缘层(7)，
-将保护层流体材料沉积在所述电活性部分的顶部上，
-将所述保护层流体材料硬化成保护性硬层(11)，
其特征在于以下步骤：
在所述保护层流体材料的沉积之后但在所述硬化的步骤之前通过切换所述绝缘或半绝缘层(7)内的极性电操作所述电活性部分。
2.根据权利要求1所述的方法，还包括在所述保护层流体材料的沉积之前将缓冲层(13)布置在所述电活性部分(4a)上的步骤，其中，之后在所述缓冲层上形成所述沉积。
3.根据权利要求2所述的方法，其中布置缓冲层(13)的步骤包括将所述缓冲层印刷在所述电活性部分(4a)上的步骤。
4.根据前述权利要求中任一项所述的方法，其中电操作所述电活性部分(4a)的步骤包括通过应用相反极性和幅度大于所述绝缘或半绝缘层材料的强迫电压的电压来切换所述绝缘或半绝缘层(7)内的极性。
5.根据权利要求4所述的方法，其中切换循环的次数介于100到300之间。
6.根据权利要求1所述的方法，其中布置所述电活性部分的步骤包括将所述底部电极层(5)、所述绝缘或半绝缘层(7)和所述顶部电极层(9)中的每个印刷在下面的对应的柔性衬底(3)或层上。
7.根据权利要求1所述的方法，其中沉积所述保护层流体材料的步骤包括印刷所述保护层流体材料的步骤。
CN201710192448.1A 2011-06-27 2011-06-27 含横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法 Active CN106876398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710192448.1A CN106876398B (zh) 2011-06-27 2011-06-27 含横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710192448.1A CN106876398B (zh) 2011-06-27 2011-06-27 含横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法
CN201180071905.2A CN103650046B (zh) 2011-06-27 2011-06-27 具有横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法
PCT/EP2011/060740 WO2013000501A1 (en) 2011-06-27 2011-06-27 Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180071905.2A Division CN103650046B (zh) 2011-06-27 2011-06-27 具有横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法

Publications (2)

Publication Number Publication Date
CN106876398A CN106876398A (zh) 2017-06-20
CN106876398B true CN106876398B (zh) 2020-10-20

Family

ID=44627696

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710192448.1A Active CN106876398B (zh) 2011-06-27 2011-06-27 含横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法
CN201180071905.2A Active CN103650046B (zh) 2011-06-27 2011-06-27 具有横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201180071905.2A Active CN103650046B (zh) 2011-06-27 2011-06-27 具有横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法

Country Status (5)

Country Link
US (2) US9412705B2 (zh)
EP (1) EP2724342B1 (zh)
JP (1) JP5869112B2 (zh)
CN (2) CN106876398B (zh)
WO (1) WO2013000501A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985189A (zh) * 2014-05-13 2014-08-13 威海华菱光电股份有限公司 纸币厚度的测量装置
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US9886571B2 (en) 2016-02-16 2018-02-06 Xerox Corporation Security enhancement of customer replaceable unit monitor (CRUM)
US10978169B2 (en) 2017-03-17 2021-04-13 Xerox Corporation Pad detection through pattern analysis
US10825815B2 (en) 2017-05-08 2020-11-03 Micron Technology, Inc. Memory arrays
KR102275052B1 (ko) * 2017-05-08 2021-07-09 마이크론 테크놀로지, 인크 메모리 어레이
CN107221532B (zh) * 2017-05-12 2018-11-13 南京理工大学 一种透明柔性氧化物铁电存储器
US10115785B1 (en) * 2017-06-01 2018-10-30 Xerox Corporation Memory cells and devices
US10396124B2 (en) 2017-07-05 2019-08-27 Xerox Corporation Memory cells and devices
US11043499B2 (en) 2017-07-27 2021-06-22 Micron Technology, Inc. Memory arrays comprising memory cells
US10165689B1 (en) 2017-08-30 2018-12-25 Xerox Corporation Method for forming circuits for three-dimensional parts and devices formed thereby
US10797007B2 (en) * 2017-11-28 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10593684B2 (en) 2018-07-18 2020-03-17 Xerox Corporation Printed electronic devices exhibiting improved yield
US10304836B1 (en) 2018-07-18 2019-05-28 Xerox Corporation Protective layers for high-yield printed electronic devices
US10249625B1 (en) 2018-07-18 2019-04-02 Xerox Corporation Coated printed electronic devices exhibiting improved yield
US10796212B2 (en) * 2018-10-02 2020-10-06 Xerox Corporation Orientation-agnostic method to interface to printed memory label
US10950618B2 (en) 2018-11-29 2021-03-16 Micron Technology, Inc. Memory arrays
US11087791B1 (en) * 2020-05-05 2021-08-10 Western Digital Technologies, Inc. Data storage device with voltage-assisted magnetic recording (VAMR) for high density magnetic recording

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310844A (zh) * 1998-07-22 2001-08-29 因芬尼昂技术股份公司 铁电存储器装置
JP2009054785A (ja) * 2007-08-27 2009-03-12 Seiko Epson Corp 圧電素子およびその製造方法、アクチュエータ、液体噴射ヘッド、並びに、強誘電体メモリ

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629689A (ja) 1985-07-08 1987-01-17 北陸電気工業株式会社 印刷抵抗体付き回路基板
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
JP3698885B2 (ja) * 1998-02-18 2005-09-21 富士通株式会社 強誘電体膜を用いた装置の製造方法
JP2000068463A (ja) * 1998-08-21 2000-03-03 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6072716A (en) 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
US6611014B1 (en) 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP2000327933A (ja) * 1999-05-25 2000-11-28 Asahi Chem Ind Co Ltd 絶縁薄膜製造用の組成物
JP3950290B2 (ja) * 1999-09-10 2007-07-25 三星電子株式会社 キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
US7625509B2 (en) 2001-08-02 2009-12-01 3M Innovative Properties Company Method of making ceramic articles
JP2003078006A (ja) * 2001-09-04 2003-03-14 Ibiden Co Ltd 半導体チップおよびその製造方法
JP2003197878A (ja) * 2001-10-15 2003-07-11 Hitachi Ltd メモリ半導体装置およびその製造方法
JP2003248309A (ja) * 2001-12-19 2003-09-05 Hitachi Chemical Dupont Microsystems Ltd 感光性樹脂組成物、これを用いたパターン製造法及び電子部品
US6660536B2 (en) * 2002-02-21 2003-12-09 Symetrix Corporation Method of making ferroelectric material utilizing anneal in an electrical field
KR100449949B1 (ko) * 2002-04-26 2004-09-30 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
KR20050084986A (ko) 2002-11-08 2005-08-29 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 가요성 모놀리식 전자 장치, 라벨, 카트리지, 가요성모놀리식 전자 장치를 제조하는 방법
JP2004287014A (ja) 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd 投写型表示装置
KR100593920B1 (ko) 2004-07-05 2006-06-30 삼성전기주식회사 고절연성 ＧａＮ 박막의 성장 방법
ATE443268T1 (de) 2004-08-03 2009-10-15 Koninkl Philips Electronics Nv Prüfung einer schaltung mit asynchronem zeitgeber
EP1626410B1 (en) * 2004-08-13 2007-05-09 Wan-Chien Chang Heat radiating and protective device for a memory module
JP2006143758A (ja) * 2004-11-16 2006-06-08 Tosoh Corp 透明性樹脂組成物及び透明性フィルム
KR100669778B1 (ko) 2004-11-20 2007-01-16 삼성에스디아이 주식회사 기판 및 박막 트랜지스터를 구비한 기판
NO322202B1 (no) 2004-12-30 2006-08-28 Thin Film Electronics Asa Fremgangsmate i fremstillingen av en elektronisk innretning
US8334464B2 (en) * 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP4804760B2 (ja) 2005-01-21 2011-11-02 富士フイルム株式会社 積層型圧電構造体の製造方法
JP2006245185A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 有機強誘電体メモリ及びその製造方法
JP5263479B2 (ja) 2005-05-23 2013-08-14 Ｊｓｒ株式会社 マイクロチップ
NO324539B1 (no) * 2005-06-14 2007-11-19 Thin Film Electronics Asa Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning
NO20052904L (no) 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
CN101213661A (zh) * 2005-06-29 2008-07-02 皇家飞利浦电子股份有限公司 组件、子组件和制造它们的方法
JP2007101531A (ja) 2005-09-06 2007-04-19 Seiko Instruments Inc 力学量センサ
GB2436893A (en) * 2006-03-31 2007-10-10 Seiko Epson Corp Inkjet printing of cross point passive matrix devices
WO2008065927A1 (fr) * 2006-11-27 2008-06-05 Zeon Corporation Transistor à film fin organique, élément électronique composite organique, procédé de fabrication d'un tel transistor et d'un tel élément, écran d'affichage et mémoire
DE102006056361B4 (de) * 2006-11-29 2012-08-16 Infineon Technologies Ag Modul mit polymerhaltigem elektrischen Verbindungselement und Verfahren
KR20090079035A (ko) * 2008-01-16 2009-07-21 삼성전자주식회사 강유전체 메모리 장치
JP2009212448A (ja) * 2008-03-06 2009-09-17 Toshiba Corp 半導体記憶装置およびその製造方法
JP5368013B2 (ja) 2008-06-24 2013-12-18 共同印刷株式会社 フレキシブル有機ｅｌディスプレイの製造方法
KR100983938B1 (ko) 2008-08-11 2010-09-27 주식회사 동부하이텍 반도체 소자의 미세 패턴 형성 방법
JP2010080523A (ja) * 2008-09-24 2010-04-08 Toshiba Corp 半導体記憶装置
DE102008062130A1 (de) 2008-12-16 2010-06-17 Tesa Se Verfahren zur Kapselung einer elektronischen Anordnung
JP2010177257A (ja) 2009-01-27 2010-08-12 Panasonic Corp 半導体装置及びその製造方法
JP2010198957A (ja) 2009-02-26 2010-09-09 Konica Minolta Opto Inc 樹脂基板、それを用いた有機エレクトロルミネッセンス素子、表示装置、及び照明装置
KR102070268B1 (ko) * 2009-10-09 2020-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011216968A (ja) 2010-03-31 2011-10-27 Sony Corp 画像処理制御装置および方法
EP3118853B1 (en) * 2011-06-27 2018-06-06 Thin Film Electronics ASA Short circuit reduction in an electronic component comprising a stack of layers arranged on a flexible substrate
TWI458692B (zh) 2012-10-17 2014-11-01 Univ Nat Taipei Technology Composite packaging materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310844A (zh) * 1998-07-22 2001-08-29 因芬尼昂技术股份公司 铁电存储器装置
JP2009054785A (ja) * 2007-08-27 2009-03-12 Seiko Epson Corp 圧電素子およびその製造方法、アクチュエータ、液体噴射ヘッド、並びに、強誘電体メモリ

Also Published As

Publication number Publication date
EP2724342B1 (en) 2018-10-17
US9412705B2 (en) 2016-08-09
JP5869112B2 (ja) 2016-02-24
US20140210026A1 (en) 2014-07-31
CN103650046B (zh) 2017-03-15
CN103650046A (zh) 2014-03-19
US20160336334A1 (en) 2016-11-17
CN106876398A (zh) 2017-06-20
US10453853B2 (en) 2019-10-22
WO2013000501A1 (en) 2013-01-03
EP2724342A1 (en) 2014-04-30
JP2014518454A (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
CN106876398B (zh) 含横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法
JP6368754B2 (ja) 短絡のリスクが減少する電子コンポーネントを製造するための方法
US6813182B2 (en) Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet
US9048443B2 (en) Display device and method of manufacturing the same
US9196848B2 (en) Display device and method of manufacturing the same
CN107526435A (zh) 局部的和/或封装的触觉致动器和元件
KR20200082370A (ko) 신축성을 가지는 배선용 기판 장치 및 이의 제조 방법과, 상기 배선용 기판 장치를 포함하는 전자 기기
CN113838891A (zh) 显示装置
JP2006253667A5 (zh)
JP6334713B2 (ja) 基板足場構造物および関連装置と方法
US7705707B2 (en) Bistable microelectronic switch stack
KR102651935B1 (ko) 표시 장치 및 이의 제조 방법
US9795037B2 (en) Touch panel and method for manufacturing the same
SE1150594A1 (sv) Kortslutningsreducering i en elektronisk komponent, innefattande en stapel med lager anordnade på ett flexibelt substrat
US10928962B2 (en) Electronic device and touch sensing module of electronic device
EP4152131A1 (en) Layered device for pressure treatment and method
JP2010251630A (ja) 情報記録素子及び情報記録装置並びにその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant