KR20090079035A - 강유전체 메모리 장치 - Google Patents

강유전체 메모리 장치 Download PDF

Info

Publication number
KR20090079035A
KR20090079035A KR1020080004954A KR20080004954A KR20090079035A KR 20090079035 A KR20090079035 A KR 20090079035A KR 1020080004954 A KR1020080004954 A KR 1020080004954A KR 20080004954 A KR20080004954 A KR 20080004954A KR 20090079035 A KR20090079035 A KR 20090079035A
Authority
KR
South Korea
Prior art keywords
channel pattern
inorganic
ferroelectric
inorganic channel
memory device
Prior art date
Application number
KR1020080004954A
Other languages
English (en)
Inventor
조병옥
이문숙
류만형
김중현
야스에
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080004954A priority Critical patent/KR20090079035A/ko
Priority to US12/354,990 priority patent/US20090189152A1/en
Publication of KR20090079035A publication Critical patent/KR20090079035A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

강유전체 메모리 장치가 제공된다. 상기 강유전체 메모리 장치는 기판 상의 무기 채널 패턴을 포함한다. 소오스 전극 및 드레인 전극이 상기 기판 상에 서로 이격되어 상기 무기 채널 패턴에 접한다. 게이트 전극이 상기 무기 채널 패턴에 인접하게 배치된다. 유기 강유전체층이 상기 무기 채널 패턴과 상기 게이트 전극 사이에 배치된다.
강유전체 메모리, 쌍극자 모멘트

Description

강유전체 메모리 장치{FERROELECTRIC MEMORY DEVICE}
본 발명은 메모리 장치에 관한 것으로, 더욱 상세하게는 강유전체 메모리 장치에 관한 것이다.
일반적으로 반도체 메모리 장치는 전원의 공급이 중단됨에 따라 저장된 정보가 소멸되는 휘발성 메모리 장치(volatile memory device)와 전원의 공급이 중단되더라도 저장된 정보를 계속 유지할 수 있는 비휘발성 메모리 장치(nonvolatile memory device)로 구분된다.
강유전체 메모리 장치는 비휘발성 메모리 장치로서, 메모리 셀 별로 프로그램, 독출, 소거가 가능하고, 동작 속도가 빠른 장점이 있어 차세대 메모리 장치로 연구되고 있다. 그러나 일반적인 강유전체 메모리 장치는 데이터를 저장하기 위한 커패시터가 요구되어 고집적화에 한계가 있을 뿐만 아니라, 독출 동작시 파괴 독출(destructive reading)을 수행해야 하기 때문에 회로 구성이 복잡한 단점을 갖는다. 상기 문제점을 해결하기 1-트랜지스터 강유전체 메모리 장치가 제안되고 있다. 그러나 지금까지 제안된 1-트랜지스터 강유전체 메모리 장치는 제조 과정 상 트랜지스터가 열화되거나 트랜지스터의 모빌러티(mobility)가 낮아지고 수명이 짧 아지는 등의 문제점이 있어 강유전체 메모리 장치가 안정된 신뢰성 및 동작 특성을 확보할 수 없었다.
본 발명의 실시예들은 고집적화되고 제조 공정이 간단해진 강유전체 메모리 장치를 제공한다.
본 발명의 실시예들은 신뢰성 및 동작 특성이 향상된 강유전체 메모리 장치를 제공한다.
본 발명의 실시예들에 따른 강유전체 메모리 장치는 기판 상의 무기 채널 패턴; 상기 기판 상에 서로 이격되어 상기 무기 채널 패턴에 접하는 소오스 전극 및 드레인 전극; 상기 무기 채널 패턴에 인접하게 배치된 게이트 전극; 및 상기 무기 채널 패턴과 상기 게이트 전극 사이에 배치된 유기 강유전층을 포함한다.
상기 무기 채널 패턴은 반도체 밴드갭(semiconductor bandgap)을 가질 수 있다. 상기 무기 채널 패턴은 실리콘(Si), 저마늄(Ge), 탄소(C), 갈륨비소(GaAs), 인듐인(InP), 인듐비소(InAs), 알루미늄비소(AlAs), 알루미늄갈륨비소(AlGaAs), 알루미늄안티몬(AlSb), 갈륨안티몬(GaSb), 인듐안티몬(InSb), 질화인듐(InN), 질화알루미늄(AlN), 질화갈륨(GaN), 산화아연(ZnO), 수은텔루르(HgTe), 주석셀레늄(SnSe2), 이황화주석(SnS2), 황화주석(SnS2 -x), 셀레늄(Sex), 황화카드뮴(CdS), 카드뮴셀레 늄(CdSe), 아연셀레늄(ZnSe), 아연텔루르(ZnTe) 또는 이들의 조합을 포함할 수 있다. 상기 무기 채널 패턴은 1차원으로 성장된 나노 물질을 포함할 수 있다. 상기 무기 채널 패턴은 반도체 기판 상에서 형성된 후 인쇄법에 의해 전사되어 상기 기판으로 이송된 것일 수 있다. 상기 무기 채널 패턴은 나노 파티클 또는 나노 파티클 전구체를 포함하는 용액으로 상기 기판 상에 박막을 형성한 후 열처리를 수행하는 것에 의해 형성된 것일 수 있다. 상기 무기 채널 패턴은 나노와이어(nanowire), 나노로드(nanorod), 나노튜브(nanotube), 나노파이버(nanofiber) 또는 나노리본(nanoribbon)을 포함할 수 있다. 상기 무기 채널 패턴은 복수 개 제공될 수 있다. 상기 무기 채널 패턴의 형상은 사각기둥 또는 원기둥 형상을 포함할 수 있다. 상기 사각기둥의 길이는 상기 사각기둥의 단면을 구성하는 사각형의 각 변의 길이보다 10배 이상 클 수 있고, 상기 원기둥의 길이는 상기 원기둥의 단면을 구성하는 원의 지름보다 10배 이상 클 수 있다.
상기 유기 강유전체층은 쌍극자 모멘트를 갖는 강유전성 유기물을 포함할 수 있다. 상기 강유전성 유기물은 강유전성 고분자, 강유전성 올리고머 또는 강유전성 저분자를 포함할 수 있다. 상기 강유전성 고분자는 폴리비닐리덴플로라이드(polyvinylidenefluoride, PVDF), 비닐리덴플로라이드 및 에틸렌트리플로라이드의 코폴리머(copolymer of vinylidene fluoride and ethylene trifluoride, P(VDF-TrFE)), 비닐리덴시아나이드 및 비닐아세테이트의 코폴리머(copolymer of vinylidene cyanide and vinyl acetate, P(VDCN-VAc)), 나일론-11(nylon-11), 폴리우레아-9(polyurea-9), 폴리비닐클로라이드(polyvinylchloride, PVC), 폴리아크릴 로니트릴(polyacrylonitrile, PAN), 폴리프탈아지논에테르니트릴(poly(phthalazinone ether nitrile, PPEN)을 포함할 수 있다. 상기 쌍극자 모멘트는 상기 유기 강유전층에 제공되는 전기장에 의해 그 방향을 바꿀 수 있다. 상기 쌍극자 모멘트는 데이터 저장요소로 기능할 수 있다. 상기 전기장은 상기 게이트 전극, 상기 소오스 전극 및 상기 드레인 전극에 각각 서로 다른 크기의 신호 전압들을 제공하는 것에 의해 형성될 수 있다.
상기 게이트 전극은 상기 무기 채널 패턴 위 또는 아래에 배치될 수 있다.
상기 강유전체 메모리 장치는 상기 무기 채널 패턴과 상기 유기 강유전층 사이 및 상기 유기 강유전층과 상기 게이트 전극 사이 중 적어도 어느 하나에 제공된 개재막을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 커패시터가 필요없는 고집적 1-트랜지스터 강유전체 메모리 장치가 간단한 공정으로 형성될 수 있다. 상기 트랜지스터의 채널은 무기물로 형성하고, 강유전층은 유기물로 형성함으로써 제조 과정 상 트랜지스터가 열화되는 등의 문제점이 방지될 수 있다. 이에 의해, 신뢰성 및 동작 특성이 향상된 고집적 1-트랜지스터 강유전체 메모리 장치가 구현될 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들에 대해 설명한다. 본 발명의 목적, 특징, 장점은 첨부된 도면과 관련된 이하의 실시예들을 통해 쉽게 이해될 것이다. 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구 체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 요소들(elements)을 기술하기 위해서 사용되었지만, 상기 요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이러한 용어들은 단지 상기 요소들을 서로 구별시키기 위해서 사용되었을 뿐이다. 또, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 도면들에서, 막 또는 영역들의 두께 등은 명확성을 기하기 위하여 과장되게 표현될 수 있다. 도면들에서 요소의 크기, 또는 요소들 사이의 상대적인 크기는 본 발명에 대한 더욱 명확한 이해를 위해서 다소 과장되게 도시될 수 있다. 또, 도면들에 도시된 요소의 형상이 제조 공정상의 변이 등에 의해서 다소 변경될 수 있을 것이다. 따라서, 본 명세서에서 개시된 실시예들은 특별한 언급이 없는 한 도면에 도시된 형상으로 한정되어서는 안 되며, 어느 정도의 변형을 포함하는 것으로 이해되어야 한다.
본 실시예들에 있어서 중복되는 부분의 설명은 생략될 수 있다. 즉, 어느 실시예에서 설명된 부분이 다른 실시예에서도 동일하게 적용되는 경우 상기 다른 실시예에서는 상기 부분의 설명이 생략될 수 있다.
도 1a 및 도 2a를 참조하여, 본 발명에 따른 탑 게이트형(top gate type) 강유전체 메모리 장치의 일 실시예가 설명된다. 도 2a는 도 1a의 Ⅰ-Ⅰ'라인을 따 라 취해진 단면도이다.
기판(10) 상에 무기 채널 패턴(20)이 위치한다. 기판(10)은 예를 들어, 코팅재가 도포된 종이 기판, 플렉셔블 플라스틱 기판, 유리 기판, 반도체 기판 등 다양한 기판을 포함할 수 있다. 무기 채널 패턴(20)은 반도체 밴드갭(semiconductor bandgap)을 가질 수 있고, 강유전체 메모리 셀 트랜지스터의 채널로 사용될 수 있다. 예를 들어, 무기 채널 패턴(20)은 실리콘(Si), 저마늄(Ge), 탄소(C), 갈륨비소(GaAs), 인듐인(InP), 인듐비소(InAs), 알루미늄비소(AlAs), 알루미늄갈륨비소(AlGaAs), 알루미늄안티몬(AlSb), 갈륨안티몬(GaSb), 인듐안티몬(InSb), 질화인듐(InN), 질화알루미늄(AlN), 질화갈륨(GaN), 산화아연(ZnO), 수은텔루르(HgTe), 주석셀레늄(SnSe2), 이황화주석(SnS2), 황화주석(SnS2 -x), 셀레늄(Sex), 황화카드뮴(CdS), 카드뮴셀레늄(CdSe), 아연셀레늄(ZnSe), 아연텔루르(ZnTe) 또는 이들의 조합을 포함할 수 있다. 무기 채널 패턴(20)은 복수 개 제공될 수 있다. 복수 개의 무기 채널 패턴(20)은 일정 간격으로 이격되어 규칙적으로 배열될 수도 있고, 도 1c 및 도 1d에 도시된 바와 같이 복수 개의 무기 채널 패턴(20)은 불규칙적으로 배열될 수도 있다. 복수 개의 무기 채널 패턴(20) 중 적어도 하나 이상은 소오스 전극(31) 및 드레인 전극(32)에 각각 접할 수 있다. 또는, 소오스 전극(31) 및 드레인 전극(32)에 각각 접하는 무기 채널 패턴들(20)이 직접 또는 또 다른 무기 채널 패턴에 의해 서로 연결될 수 있다. 즉, 소오스 전극(31) 및 드레인 전극(32)은 하나 또는 둘 이상의 무기 채널 패턴(20)을 통해 서로 연결될 수 있다.
무기 채널 패턴(20)은 예를 들어, 1차원으로 성장된 나노 물질일 수 있으며, 나노와이어(nanowire), 나노로드(nanorod), 나노튜브(nanotube), 나노파이버(nanofiber) 또는 나노리본(nanoribbon) 등 다양한 형상을 가질 수 있다. 예를 들어, 무기 채널 패턴(20)의 형상은 도 4에 도시된 바와 같이, 사각기둥 또는 원기둥 형상을 포함할 수 있다. 무기 채널 패턴(20)이 사각기둥인 경우, 무기 채널 패턴(20)의 길이(L)는 그 단면인 사각형의 가로(W) 및 세로(H)보다 각각 10배 이상 클 수 있다. 무기 채널 패턴(20)이 원기둥인 경우, 무기 채널 패턴(20)의 길이(L)는 그 단면인 원의 지름(R)(타원인 경우 장축)보다 10배 이상 클 수 있다.
기판(10) 상에 무기 채널 패턴(20)에 접하는 소오스 전극(31) 및 드레인 전극(32)이 위치한다. 소오스 전극(31) 및 드레인 전극(32)은 전도성 물질, 예를 들어, 금, 은 구리, 알루미늄, 티타늄 등의 금속, 금속 산화물, 합금, 금속 화합물, 전도성 고분자 또는 이들의 조합을 포함할 수 있다. 상기 전도성 고분자는 폴리아닐린, 폴리(3,4-에틸렌디옥시티오펜), 폴리스티렌술포네이트를 포함할 수 있다.
기판(10) 상에 유기 강유전층(40)이 위치한다. 유기 강유전층(40)은 무기 절연 패턴(20), 소오스 전극(31) 및 드레인 전극(32)을 덮을 수 있다. 유기 강유전층(40)은 쌍극자 모멘트를 갖는 강유전성 유기물을 포함할 수 있다. 상기 강유전성 유기물은 강유전성 고분자, 강유전성 올리고머 또는 강유전성 저분자를 포함할 수 있다. 상기 강유전성 고분자는 폴리비닐리덴플로라이드(polyvinylidenefluoride, PVDF), 비닐리덴플로라이드 및 에틸렌트리플로라이드의 코폴리머(copolymer of vinylidene fluoride and ethylene trifluoride, P(VDF-TrFE)), 비닐리덴시아나이 드 및 비닐아세테이트의 코폴리머(copolymer of vinylidene cyanide and vinyl acetate, P(VDCN-VAc)), 나일론-11(nylon-11), 폴리우레아-9(polyurea-9), 폴리비닐클로라이드(polyvinylchloride, PVC), 폴리아크릴로니트릴(polyacrylonitrile, PAN), 폴리프탈아지논에테르니트릴(poly(phthalazinone ether nitrile, PPEN)을 포함할 수 있다.
유기 강유전층(40) 상에 게이트 전극(50)이 위치한다. 게이트 전극(50)은 무기 절연 패턴(20)과 오버랩될 수 있다. 게이트 전극(50)은 전도성 물질, 예를 들어, 금, 은 구리, 알루미늄, 티타늄 등의 금속, 금속 산화물, 합금, 금속 화합물, 전도성 고분자 또는 이들의 조합을 포함할 수 있다. 상기 전도성 고분자는 폴리아닐린, 폴리(3,4-에틸렌디옥시티오펜), 폴리스티렌술포네이트를 포함할 수 있다.
유기 강유전층(40) 및 게이트 전극(50)은 다양한 형상을 가질 수 있다. 또, 유기 강유전층(40)과 무기 채널 패턴(20) 사이 및/또는 유기 강유전층(40)과 게이트 전극(50) 사이에 다양한 개재막들이 제공될 수 있다. 도 1b 및 도 2b를 참조하면, 유기 강유전층(40)은 소오스 전극(31) 및 드레인 전극(32)의 일부를 덮을 수 있고, 도 2c를 참조하면, 유기 강유전층(40)은 무기 채널 패턴(20)의 일부를 덮을 수 있다. 즉, 무기 채널 패턴(20)과 접하지 않는 그 반대편의 소오스 전극(31) 및/또는 드레인 전극(32)의 부분은 유기 강유전층(40)에 의해 덮히지 않고 노출될 수 있다. 또, 무기 채널 패턴(20)의 일단 또는 양단은 유기 강유전층(40)에 의해 덮히지 않고 노출될 수 있다. 또는 유기 강유전층(40)은 소오스 전극(31) 및 드레인 전극(32)을 덮지 않고 무기 채널 패턴(20)의 일부만을 덮을 수 있다. 도 2d 내지 도 2f를 참조하면, 유기 강유전층(40)과 무기 채널 패턴(20) 사이에 제 1 개재막(61)이 제공될 수 있고, 유기 강유전층(40)과 게이트 전극(50) 사이에 제 2 개재막(62)이 제공될 수 있다. 제 1 개재막(61)은 절연막일 수 있고, 제 2 개재막(62)은 절연막, 반도체막 및/또는 전도막일 수 있다. 도 2f를 참조하면, 기판(10) 상에 절연막(70)이 배치되어 유기 강유전층(40)과 제 1 및 제 2 개재막들(61,62)을 둘러싸며, 게이트 전극(50)은 절연막(70) 위로 신장하여 소오스 전극(31) 및/또는 드레인 전극(32)과 오버랩될 수 있다.
도 1a 및 도 3a를 참조하여, 본 발명에 따른 바텀 게이트형(bottom gate type) 강유전체 메모리 장치의 일 실시예가 설명된다. 도 3a는 도 1a의 Ⅰ-Ⅰ'라인을 따라 취해진 단면도이다.
기판(10) 상에 게이트 전극(50)이 위치한다. 기판(10) 상에 게이트 전극(50)을 덮는 유기 강유전층(40)이 위치한다. 유기 강유전층(40) 상에 무기 채널 패턴(20)이 위치한다. 또, 유기 강유전층(40) 상에 서로 이격되어 무기 채널 패턴(20)과 접하는 소오스 전극(31) 및 드레인 전극(32)이 위치한다.
유기 강유전층(40) 및 게이트 전극(50)은 다양한 형상을 가질 수 있다. 또, 유기 강유전층(40)과 게이트 전극(50) 사이 및/또는 유기 강유전층(40)과 무기 채널 패턴(20) 사이에 다양한 개재막들이 제공될 수 있다. 도 1b 및 도 3b를 참조하면, 유기 강유전층(40)은 게이트 전극(50)을 덮도록 기판(10) 상에 제공되고, 소오스 전극(31) 및 드레인 전극(32)은 유기 강유전층(40)의 측벽을 덮을 수 있다. 도 3c 및 도 3e를 참조하면, 게이트 전극(50)은 기판(10) 상에서 신장하여 소오스 전 극(31) 및 드레인 전극(32)과 오버랩될 수 있다.
도 3d 및 도 3e를 참조하면, 유기 강유전층(40)과 무기 채널 패턴(20) 사이에 제 1 개재막(61)이 제공될 수 있고, 유기 강유전층(40)과 게이트 전극(50) 사이에 제 2 개재막(62)이 제공될 수 있다. 제 1 개재막(61)은 절연막일 수 있고, 제 2 개재막(62)은 절연막, 반도체막 및/또는 전도막일 수 있다.
도 5a 내지 도 5d, 도 6 및 도 7을 참조하여, 본 발명의 실시예들에 따른 강유전체 메모리 장치의 동작 과정이 설명된다. 이하에서는 n채널을 갖는 바텀 게이트형 강유전체 메모리 장치의 동작 과정을 예로 들어 설명하나 탑 게이트형 강유전체 메모리 장치 및 p채널을 갖는 강유전체 메모리 장치에도 동일하게 적용될 수 있다.
도 5a, 도 6 및 도 7을 참조하면, 상기 바텀 게이트형 강유전체 메모리 장치의 유기 강유전층(40)은 강유전성 유기물로 P(VDF-TrFE)를 포함할 수 있다. 유기 강유전층(40)은 P(VDF-TrFE)에 포함된 수소 원자(H)와 불소 원자(F)에 의한 쌍극자 모멘트를 가질 수 있다. 수소 원자(H)는 양의 극성(δ+)을 가질 수 있고, 불소 원자(F)는 음의 극성(δ-)을 가질 수 있다. 이하에서는 소오스 전극(31), 드레인 전극(32) 및 게이트 전극(50)에 제공되는 신호 전압들은 각각 소오스 전압(VS), 드레인 전압(VD), 게이트 전압(VG)으로 호칭된다.
게이트 전극(50), 소오스 전극(31) 및 드레인 전극(32)에 각각 게이트 전압(VG), 소오스 전압(VS), 드레인 전압(VD)이 제공된다. 상기 게이트 전압(VG), 상기 소오스 전압(VS) 및 상기 드레인 전압(VD)은 각각 양의 전압, 접지 전압, 양의 전압일 수 있다. 상기 게이트 전압(VG), 상기 소오스 전압(VS) 및 상기 드레인 전압(VD)에 의해 무기 채널 패턴(20)과 게이트 전극(50) 사이에 전기장이 형성된다. 상기 전기장의 방향은 게이트 전극(50)에서 무기 채널 패턴(20)으로 향할 수 있다. 게이트 전극(50)과 무기 채널 패턴(20) 사이의 유기 강유전층(40) 내 쌍극자 모멘트는 상기 전기장의 방향으로 정렬되어 분극화된다. 또, 무기 채널 패턴(20) 내에는 채널이 형성되어, 소오스 전극(31)으로부터 드레인 전극(32)으로 전자가 흐른다(즉, 드레인 전극(32)으로부터 소오스 전극(31)으로 전류가 흐른다). 상기 강유전체 메모리 장치의 메모리 셀은 온 상태(도 6 및 도 7에는 상태 ①로 표시됨)가 되고, 상기 강유전체 메모리 장치는 데이터 '1'을 저장한다. 이때, 상기 메모리 셀은 온 셀(on cell) 또는 소거 셀(erase cell)로 호칭될 수 있다.
도 5b, 도 6 및 도 7을 참조하면, 게이트 전극(50), 소오스 전극(31) 및 드레인 전극(32)에 각각 게이트 전압(VG), 소오스 전압(VS), 드레인 전압(VD)이 제공된다. 상기 게이트 전압(VG), 상기 소오스 전압(VS) 및 상기 드레인 전압(VD)은 각각 0의 전압, 접지 전압, 양의 전압일 수 있다. 상기 게이트 전압(VG)이 0의 전압이어도 유기 강유전층(0) 내 쌍극자 모멘트의 방향은 변하지 않고 계속 유지될 수 있고, 무기 채널 패턴(20) 내의 채널도 계속 유지될 수 있다. 따라서, 상기 게이트 전압(VG)이 0의 전압이어도 상기 소오스 전압(VS) 및 상기 드레인 전압(VD)에 의해 무기 채널 패턴(20)을 통해 소오스 전극(31)으로부터 드레인 전극(32)으로 전자가 흐르게 된다. 이에 의해 상기 강유전체 메모리 장치의 메모리 셀은 데이터 '1'을 저장하는 온 셀(도 6 및 도 7에는 상태 ②로 표시됨)로 독출된다.
도 5c, 도 6 및 도 7을 참조하면, 게이트 전극(50), 소오스 전극(31) 및 드레인 전극(32)에 각각 게이트 전압(VG), 소오스 전압(VS), 드레인 전압(VD)이 제공된다. 상기 게이트 전압(VG), 상기 소오스 전압(VS) 및 상기 드레인 전압(VD)은 각각 음의 전압, 접지 전압, 양의 전압일 수 있다. 상기 게이트 전압(VG), 상기 소오스 전압(VS) 및 상기 드레인 전압(VD)에 의해 무기 채널 패턴(20)과 게이트 전극(50) 사이에 전기장이 형성된다. 상기 전기장의 방향은 무기 채널 패턴(20)에서 게이트 전극(50)으로 향할 수 있다. 게이트 전극(50)과 무기 채널 패턴(20) 사이의 유기 강유전층(40) 내 쌍극자 모멘트는 상기 전기장의 방향으로 정렬되어 분극화된다. 게이트 전극(50)과 무기 채널 패턴(20) 사이의 유기 강유전층(40) 내 쌍극자 모멘트는 상기 전기장의 방향으로 정렬되어 분극화된다. 또, 무기 채널 패턴(20) 내에 채널은 거의 형성되지 않아, 소오스 전극(31)으로부터 드레인 전극(32)으로 전자가 거의 흐르지 않는다(즉,드레인 전극(32)으로부터 소오스 전극(31)으로 전류가 거의 흐르지 않는다). 상기 강유전체 메모리 장치의 메모리 셀은 오프 상태(도 6 및 도 7에는 상태 ③으로 표시됨)가 되고, 상기 강유전체 메모리 장치는 데이터 '0'을 저장한다. 이때, 상기 메모리 셀은 오프 셀(off cell) 또는 프로그램 셀(program cell)로 호칭될 수 있다.
도 5d, 도 6 및 도 7을 참조하면, 게이트 전극(50), 소오스 전극(31) 및 드레인 전극(32)에 각각 게이트 전압(VG), 소오스 전압(VS), 드레인 전압(VD)이 제공된다. 상기 게이트 전압(VG), 상기 소오스 전압(VS) 및 상기 드레인 전압(VD)은 각각 0의 전압, 접지 전압, 양의 전압일 수 있다. 상기 게이트 전압(VG)이 0의 전압이어도 유기 강유전층(0) 내 쌍극자 모멘트의 방향은 변하지 않고 계속 유지될 수 있고, 무기 채널 패턴(20)은 채널이 형성되지 않은 채로 계속 유지될 수 있다. 따라서, 소오스 전극(31) 및 드레인 전극(32)에 상기 소오스 전압(VS) 및 상기 드레인 전압(VD)이 제공되어도 무기 채널 패턴(20)을 통해 소오스 전극(31)으로부터 드레인 전극(32)으로 전자가 흐르지 않는다. 이에 의해 상기 강유전체 메모리 장치의 메모리 셀은 데이터 '0'을 저장하는 오프 셀(도 6 및 도 7에는 상태 ④로 표시됨)로 독출된다.
상술한 바와 같이 본 발명의 실시예들에 따른 강유전체 메모리 장치에서는 게이트 전극과 무기 채널 패턴 사이에 개재된 유기 강유전층은 데이터 저장요소로 기능하는 쌍극자 모멘트를 갖는다. 상기 쌍극자 모멘트는 상기 강유전체 메모리 장치에 전원 공급이 중단되어도 그 극성을 유지할 수 있으므로 상기 강유전체 메모리 장치는 비휘발성 메모리 장치가 될 수 있다. 또, 종래의 강유전체 메모리 장치와 달리 데이터를 저장하는 별도의 커패시터를 형성할 필요가 없어 제조 공정이 간단해지고, 강유전체 메모리 장치가 더욱 고집적화될 수 있다.
도 8a 내지 도 8f를 참조하여, 본 발명의 실시예들에 따른 강유전체 메모리 장치의 형성 방법이 설명된다.
도 8a를 참조하면, 반도체 기판(80) 상에 무기막(15)이 형성된다. 무기막(15)은 예를 들어, 실리콘(Si), 저마늄(Ge), 탄소(C), 갈륨비소(GaAs), 인듐인(InP), 인듐비소(InAs), 알루미늄비소(AlAs), 알루미늄갈륨비소(AlGaAs), 알루미늄안티몬(AlSb), 갈륨안티몬(GaSb), 인듐안티몬(InSb), 질화인듐(InN), 질화알루미늄(AlN), 질화갈륨(GaN), 산화아연(ZnO), 수은텔루르(HgTe), 주석셀레늄(SnSe2), 이황화주석(SnS2), 황화주석(SnS2 -x), 셀레늄(Sex), 황화카드뮴(CdS), 카드뮴셀레늄(CdSe), 아연셀레늄(ZnSe), 아연텔루르(ZnTe) 또는 이들의 조합으로 형성될 수 있다. 무기막(15) 상에 오믹 패턴들(25)이 형성된다. 오믹 패턴들(25)은 금속 및/또는 반도체로 형성될 수 있다.
도 8b를 참조하면, 무기막(15) 상에 오믹 패턴들(25)을 덮는 포토레지스트 패턴(85)이 형성된다. 포토레지스트 패턴(85)은 오믹 패턴들(25) 사이의 무기막(15)을 노출하는 개구부(86)를 갖는다.
도 8c를 참조하면, 습식식각 공정을 수행하여 오믹 패턴들(25) 아래에 무기 채널 패턴들(20)이 형성된다. 무기 채널 패턴들(20)은 상기 습식식각 공정에서 식각 용액이 포토레지스트 패턴(85)의 개구부(86)를 통하여 무기막(15)을 식각함으로써 형성될 수 있다. 이어서 포토레스트 패턴(85)이 제거되고, 적층된 무기 채널 패턴들(20)과 오믹 패턴들(25)이 반도체 기판(80) 상에 노출된다.
도 8c 및 도 8d를 참조하면, 반도체 기판(80) 상에 인쇄 기판(90)이 배치된다. 인쇄 기판(90)은 예를 들어, 폴리디메틸실록산(polydimethylsiloxane)일 수 있다. 적층된 무기 채널 패턴들(20)과 오믹 패턴들(25)은 인쇄 기판(90)에 부착된 후 반도체 기판(80)으로부터 기판(10)으로 이송된다. 기판(10)은 예를 들어, 코팅재가 도포된 종이 기판, 플렉셔블 플라스틱 기판, 유리 기판 또는 반도체 기판일 수 있다.
본 실시예에서는 기판(10) 상에 무기 채널 패턴들(20)을 형성하기 위해 인쇄 공정이 사용되었지만, 이와 달리 다양한 공정이 사용될 수 있다. 일 예로, 1차원으로 성장된 나노 물질을 포함하는 휘발성 용액을 기판(10) 상에 코팅한 후 용매를 제거함으로써 상기 나노 물질로 구성되는 무기 채널 패턴들(20)이 형성될 수 있다. 다른 예로, 나노 파티클 또는 나노 파티클의 전구체를 포함하는 용액을 기판(10) 상에 코팅한 후 열처리를 수행하는 것에 의해 상기 나노 파티클이 결합하거나 나노 파티클 전구체로부터 나노 파티클이 형성된 후 결합되면서 무기 채널 패턴들(20)이 형성될 수 있다. 무기 채널 패턴들(20)은 나노와이어(nanowire), 나노로드(nanorod), 나노튜브(nanotube), 나노파이버(nanofiber) 또는 나노리본(nanoribbon)일 수 있다. 이와 같이 본 발명의 실시예들에 따른 강유전체 메모리 장치의 제조 공정에서는 무기 채널 패턴이 인쇄 방식 또는 코팅 방식의 간단한 공정을 수행하는 것에 의해 기판 상에 형성될 수 있다.
도 8e를 참조하면, 기판(10) 상에 무기 채널 패턴들(20)에 접하는 소오스 전극(31) 및 드레인 전극(32)이 형성될 수 있다. 소오스 전극(31) 및 드레인 전 극(32)은 기판(10) 상에 전도막을 형성한 후 패터닝함으로써 형성될 수 있다. 상기 전도막은 예를 들어, 금, 은 구리, 알루미늄, 티타늄 등의 금속, 금속 산화물, 합금, 금속 화합물, 전도성 고분자 또는 이들의 조합으로 형성될 수 있다. 상기 전도성 고분자는 폴리아닐린, 폴리(3,4-에틸렌디옥시티오펜), 폴리스티렌술포네이트를 포함할 수 있다. 오믹 패턴들(25)은 무기 채널 패턴들(20)과 소오스/드레인 전극들(31,32)에 개재하여 오믹 저항을 감소시키는 기능을 한다.
도 8f를 참조하면, 기판(10) 상에 무기 채널 패턴들(20) 및 소오스/드레인 전극들(31,32)을 덮는 유기 강유전층(40)이 형성된다. 전술한 바와 같이 유기 강유전층(40)은 다양한 형상으로 형성될 수 있다. 유기 강유전층(40)은 예를 들어, 스핀 코팅 공정을 수행하여 쌍극자 모멘트를 갖는 강유전성 유기물로 형성될 수 있다. 상기 강유전성 유기물은 강유전성 고분자, 강유전성 올리고머 또는 강유전성 저분자를 포함할 수 있다. 상기 강유전성 고분자는 폴리비닐리덴플로라이드(polyvinylidenefluoride, PVDF), 비닐리덴플로라이드 및 에틸렌트리플로라이드의 코폴리머(copolymer of vinylidene fluoride and ethylene trifluoride, P(VDF-TrFE)), 비닐리덴시아나이드 및 비닐아세테이트의 코폴리머(copolymer of vinylidene cyanide and vinyl acetate, P(VDCN-VAc)), 나일론-11(nylon-11), 폴리우레아-9(polyurea-9), 폴리비닐클로라이드(polyvinylchloride, PVC), 폴리아크릴로니트릴(polyacrylonitrile, PAN), 폴리프탈아지논에테르니트릴(poly(phthalazinone ether nitrile, PPEN)을 포함할 수 있다.
소오스 전극(31) 및 드레인 전극(32) 사이의 유기 강유전층(40) 상에 게이 트 전극(50)이 형성된다. 게이트 전극(50)은 유기 강유전층(40) 상에 전도막을 형성한 후 패터닝함으로써 형성될 수 있다. 상기 전도막은 예를 들어, 금, 은 구리, 알루미늄, 티타늄 등의 금속, 금속 산화물, 합금, 금속 화합물, 전도성 고분자 또는 이들의 조합으로 형성될 수 있다. 상기 전도성 고분자는 폴리아닐린, 폴리(3,4-에틸렌디옥시티오펜), 폴리스티렌술포네이트를 포함할 수 있다.
이제까지 본 발명에 대한 구체적인 실시예들을 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1a 내지 도 1d는 본 발명의 실시예들에 따른 강유전체 메모리 장치의 평면도들이다.
도 2a 내지 도 2f는 본 발명의 실시예들에 따른 탑 게이트형 강유전체 메모리 장치의 단면도들이다.
도 3a 내지 도 3f는 본 발명의 실시예들에 따른 바텀 게이트형 강유전체 메모리 장치의 단면도들이다.
도 4는 본 발명의 실시예들에 따른 강유전체 메모리 장치의 무기 채널 패턴의 다양한 형상을 보여준다.
도 5a 내지 도 5d는 본 발명의 실시예들에 따른 강유전체 메모리 장치의 동작 과정을 설명하기 위한 단면도들이다.
도 6은 본 발명의 실시예들에 따른 강유전체 메모리 장치의 동작 과정에 따른 유기 강유전층의 분극화(polarization)를 보여준다.
도 7은 본 발명의 실시예들에 따른 강유전체 메모리 장치의 동작 과정에 따른 게이트 전압 대 소오스 드레인 전류의 변화를 보여준다.
도 8a 내지 도 8f는 본 발명의 실시예들에 따른 강유전체 메모리 장치의 형성 방법을 보여준다.

Claims (17)

  1. 기판 상의 무기 채널 패턴;
    상기 기판 상에 서로 이격되어 상기 무기 채널 패턴에 접하는 소오스 전극 및 드레인 전극;
    상기 무기 채널 패턴에 인접하게 배치된 게이트 전극; 및
    상기 무기 채널 패턴과 상기 게이트 전극 사이에 배치된 유기 강유전층을 포함하는 강유전체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 무기 채널 패턴은 반도체 밴드갭(semiconductor bandgap)을 갖는 것을 특징으로 하는 강유전체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 무기 채널 패턴은 실리콘(Si), 저마늄(Ge), 탄소(C), 갈륨비소(GaAs), 인듐인(InP), 인듐비소(InAs), 알루미늄비소(AlAs), 알루미늄갈륨비소(AlGaAs), 알루미늄안티몬(AlSb), 갈륨안티몬(GaSb), 인듐안티몬(InSb), 질화인듐(InN), 질화알루미늄(AlN), 질화갈륨(GaN), 산화아연(ZnO), 수은텔루르(HgTe), 주석셀레늄(SnSe2), 이황화주석(SnS2), 황화주석(SnS2 -x), 셀레늄(Sex), 황화카드뮴(CdS), 카 드뮴셀레늄(CdSe), 아연셀레늄(ZnSe), 아연텔루르(ZnTe) 또는 이들의 조합을 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
  4. 제 2 항에 있어서,
    상기 무기 채널 패턴은 1차원으로 성장된 나노 물질을 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
  5. 제 2 항에 있어서,
    상기 무기 채널 패턴은 반도체 기판 상에서 형성된 후 인쇄법에 의해 전사되어 상기 기판으로 이송된 것을 특징으로 하는 강유전체 메모리 장치.
  6. 제 2 항에 있어서,
    상기 무기 채널 패턴은 나노 파티클 또는 나노 파티클 전구체를 포함하는 용액으로 상기 기판 상에 박막을 형성한 후 열처리를 수행하는 것에 의해 형성된 것을 특징으로 하는 강유전체 메모리 장치.
  7. 제 2 항에 있어서,
    상기 무기 채널 패턴은 나노와이어(nanowire), 나노로드(nanorod), 나노튜브(nanotube), 나노파이버(nanofiber) 또는 나노리본(nanoribbon)을 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
  8. 제 2 항에 있어서,
    상기 무기 채널 패턴의 형상은 사각기둥 또는 원기둥 형상을 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 사각기둥의 길이는 상기 사각기둥의 단면을 구성하는 사각형의 각 변의 길이보다 10배 이상 크고,
    상기 원기둥의 길이는 상기 원기둥의 단면을 구성하는 원의 지름보다 10배 이상 큰 것을 특징으로 하는 강유전체 메모리 장치.
  10. 제 2 항에 있어서,
    상기 무기 채널 패턴은 복수 개 제공되는 것을 특징으로 하는 강유전체 메모리 장치.
  11. 제 1 항에 있어서,
    상기 유기 강유전체층은 쌍극자 모멘트를 갖는 강유전성 유기물을 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
  12. 제 11 항에 있어서,
    상기 강유전성 유기물은 강유전성 고분자, 강유전성 올리고머 또는 강유전성 저분자를 포함하고,
    상기 강유전성 고분자는 폴리비닐리덴플로라이드(polyvinylidenefluoride, PVDF), 비닐리덴플로라이드 및 에틸렌트리플로라이드의 코폴리머(copolymer of vinylidene fluoride and ethylene trifluoride, P(VDF-TrFE)), 비닐리덴시아나이드 및 비닐아세테이트의 코폴리머(copolymer of vinylidene cyanide and vinyl acetate, P(VDCN-VAc)), 나일론-11(nylon-11), 폴리우레아-9(polyurea-9), 폴리비닐클로라이드(polyvinylchloride, PVC), 폴리아크릴로니트릴(polyacrylonitrile, PAN), 폴리프탈아지논에테르니트릴(poly(phthalazinone ether nitrile, PPEN)을 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
  13. 제 11 항에 있어서,
    상기 쌍극자 모멘트는 상기 유기 강유전층에 제공되는 전기장에 의해 그 방향을 바꾸는 것을 특징으로 하는 강유전체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 쌍극자 모멘트는 데이터 저장요소로 기능하는 것을 특징으로 하는 강유전체 메모리 장치.
  15. 제 13 항에 있어서,
    상기 전기장은 상기 게이트 전극, 상기 소오스 전극 및 상기 드레인 전극에 각각 서로 다른 크기의 신호 전압들을 제공하는 것에 의해 형성되는 것을 특징으로 하는 강유전체 메모리 장치.
  16. 제 13 항에 있어서,
    상기 게이트 전극은 상기 무기 채널 패턴 위 또는 아래에 배치된 것을 특징으로 하는 강유전체 메모리 장치.
  17. 제 1 항에 있어서,
    상기 무기 채널 패턴과 상기 유기 강유전층 사이 및 상기 유기 강유전층과 상기 게이트 전극 사이 중 적어도 어느 하나에 제공된 개재막을 더 포함하는 강유전체 메모리 장치.
KR1020080004954A 2008-01-16 2008-01-16 강유전체 메모리 장치 KR20090079035A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080004954A KR20090079035A (ko) 2008-01-16 2008-01-16 강유전체 메모리 장치
US12/354,990 US20090189152A1 (en) 2008-01-16 2009-01-16 Ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080004954A KR20090079035A (ko) 2008-01-16 2008-01-16 강유전체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20090079035A true KR20090079035A (ko) 2009-07-21

Family

ID=40898305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080004954A KR20090079035A (ko) 2008-01-16 2008-01-16 강유전체 메모리 장치

Country Status (2)

Country Link
US (1) US20090189152A1 (ko)
KR (1) KR20090079035A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101438273B1 (ko) * 2012-08-23 2014-09-04 연세대학교 산학협력단 강유전체 게이트 전계효과트랜지스터의 게이트 전압 조절을 통한 멀티레벨 비휘발성 강유전체 고분자 메모리 동작 방법
KR20220026404A (ko) * 2020-08-25 2022-03-04 한양대학교 산학협력단 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667260B2 (en) * 2006-08-09 2010-02-23 Micron Technology, Inc. Nanoscale floating gate and methods of formation
US8299455B2 (en) * 2007-10-15 2012-10-30 International Business Machines Corporation Semiconductor structures having improved contact resistance
WO2013000501A1 (en) * 2011-06-27 2013-01-03 Thin Film Electronics Asa Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate
CN103620681B (zh) * 2011-06-27 2016-11-02 薄膜电子有限公司 具有横向尺寸改变吸收缓冲层的电子部件及其生产方法
US10211312B2 (en) * 2015-08-07 2019-02-19 Imec Vzw Ferroelectric memory device and fabrication method thereof
US9608099B1 (en) * 2015-09-22 2017-03-28 International Business Machines Corporation Nanowire semiconductor device
CN107204371B (zh) * 2017-05-15 2020-11-03 北京大学 一种铁电场效应晶体管及其制备方法
US11205467B2 (en) 2019-05-09 2021-12-21 Namlab Ggmbh Ferroelectric memory and logic cell and operation method
US11158807B2 (en) * 2019-10-18 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistor and method of manufacturing the same
US20210399138A1 (en) * 2020-06-22 2021-12-23 The Trustees Of The University Of Pennsylvania Post CMOS Compatible Ferroelectric Field Effect Transistor With AIScN Dielectric And 2D Material Channel
US20230008261A1 (en) * 2021-07-12 2023-01-12 Intel Corporation Memory cells with non-planar ferroelectric or antiferroelectric materials

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4161951B2 (ja) * 2004-09-16 2008-10-08 セイコーエプソン株式会社 強誘電体メモリ装置
KR100652381B1 (ko) * 2004-10-28 2006-12-01 삼성전자주식회사 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법
JP2006352083A (ja) * 2005-05-18 2006-12-28 Ricoh Co Ltd 有機薄膜トランジスタ及びアクティブマトリックス表示装置
US20070069212A1 (en) * 2005-09-29 2007-03-29 Matsushita Electric Industrial Co., Ltd. Flat panel display and method for manufacturing the same
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101438273B1 (ko) * 2012-08-23 2014-09-04 연세대학교 산학협력단 강유전체 게이트 전계효과트랜지스터의 게이트 전압 조절을 통한 멀티레벨 비휘발성 강유전체 고분자 메모리 동작 방법
KR20220026404A (ko) * 2020-08-25 2022-03-04 한양대학교 산학협력단 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터

Also Published As

Publication number Publication date
US20090189152A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
KR20090079035A (ko) 강유전체 메모리 장치
US7473943B2 (en) Gate configuration for nanowire electronic devices
JP5810103B2 (ja) 電気的浸透性ソース層を含む半導体デバイス及びこれの製造方法
US7595528B2 (en) Nano-enabled memory devices and anisotropic charge carrying arrays
US7382017B2 (en) Nano-enabled memory devices and anisotropic charge carrying arrays
US7342277B2 (en) Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric
US7015500B2 (en) Memory device utilizing carbon nanotubes
US20050202615A1 (en) Nano-enabled memory devices and anisotropic charge carrying arrays
US20070126044A1 (en) Circuit device having capacitor and field effect transistor, and display apparatus therewith
US20060220074A1 (en) Carbon nanotube energy well (cnew) field effect transistor
CN110137356B (zh) 薄膜晶体管及其制作方法、电子装置
JP2007184554A (ja) キャパシタおよびそれを用いた回路装置
KR101036551B1 (ko) 재설정 가능한 반도체 소자
KR101659816B1 (ko) 반도체 소자 및 그 제조 방법
JPWO2016067591A1 (ja) 薄膜トランジスタアレイおよびその製造方法
KR100450825B1 (ko) 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법
KR100658993B1 (ko) 폴리머로 표면처리된 반도체 나노막대
KR100744959B1 (ko) 유기 반도체 소자 및 그 제작 방법
US20230422529A1 (en) Multi-level device and method of manufacturing the same
KR100746137B1 (ko) 전하저장층을 가진 유기 메모리 소자, 구동 방법 및 그제조 방법
KR20090059811A (ko) 유기 메모리 소자 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid