JP2009054785A - 圧電素子およびその製造方法、アクチュエータ、液体噴射ヘッド、並びに、強誘電体メモリ - Google Patents

Abstract

【課題】アクチュエータ、液体噴射ヘッド、並びに、強誘電体メモリに用いられ、信頼性が高く、かつ圧電特性が良好な圧電素子およびその製造方法を提供する。
【解決手段】圧電素子１００は、基体１０と、基体１０側から順に形成された下部電極層２０、ＰＺＴ，ＰＺＴＮ，ＰＺＴＮＳ等を用いた圧電体層３０および上部電極層４０を有する積層体５０と、積層体５０の上方に空洞部６２を介して形成され、水素などの還元種から、積層体５０を保護する機能を有する酸化アルミニウムなどのバリア層７０と、を含み、バリア層７０は、少なくとも圧電体層３０および上部電極層４０と、接触していない。
【選択図】図１

Description

本発明は、圧電素子およびその製造方法、アクチュエータ、液体噴射ヘッド、並びに、強誘電体メモリに関する。

一般に圧電素子に用いられるＰｂ、ＺｒおよびＴｉを含む酸化物からなるＰＺＴ系のような圧電体材料は、水素などの還元種と作用することで、酸素欠陥によるダメージを受けることがある。このような還元種から圧電素子を保護するため、主として無機材料で構成されたバリア層によって圧電素子を覆うこと知られている（例えば、特許文献１参照）。

しかしながら、圧電素子をバリア層で覆うと、圧電体材料の変位が拘束され、圧電素子の圧電特性が低下する場合がある。
特開２００７−１３００９号公報

本発明の目的は、信頼性が高く、かつ圧電特性が良好な圧電素子およびその製造方法を提供することにある。

また、本発明の目的は、本発明の圧電素子を含む、アクチュエータ、液体噴射ヘッド、並びに、強誘電体メモリを提供することにある。

本発明に係る圧電素子は、
基体と、
前記基体の上方に、該基体側から順に形成された下部電極層、圧電体層および上部電極層を有する積層体と、
前記積層体の上方に空洞部を介して形成されたバリア層と、を含み、
前記バリア層は、少なくとも前記圧電体層および前記上部電極層と、接触していない。

本発明による圧電素子は、後述するように、信頼性が高く、かつ圧電特性が良好である。

なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下「Ａ」という）の「上方」に他の特定のもの（以下「Ｂ」という）を形成する」などと用いている。本発明に係る記載では、この例のような場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。同様に、「下方」という文言は、Ａ下に直接Ｂを形成するような場合と、Ａ下に他のものを介してＢを形成するような場合とが含まれるものとする。

本発明に係る圧電素子において、
前記バリア層に形成されたコンタクトホール内に、前記上部電極層と接続されたコンタクト部を有することができる。

本発明に係る圧電素子において、
前記バリア層は、前記積層体の上方に空洞部を介して形成された第１バリア層と、該第１バリア層の上方に形成された第２バリア層と、を有し、
前記第１バリア層は、空洞形成ホールを有し、
前記第２バリア層は、前記空洞形成ホールを塞いでいることができる。

本発明に係るアクチュエータは、
前記圧電素子を含み、
前記基体が振動板を有することができる。

本発明に係る液体噴射ヘッドは、
前記アクチュエータと、
前記基体に形成された流路と、
前記基体の下方に形成された、前記流路に連続するノズル穴を有するノズルプレートと、を含むことができる。

本発明に係る強誘電体メモリは、
前記圧電素子を含み、前記積層体をキャパシタ部として有することができる。

本発明に係る第１の圧電素子の製造方法は、
基体の上方に、下部電極層、圧電体層および上部電極層を順次形成する工程と、
前記下部電極層、前記圧電体層および前記上部電極層をパターニングすることにより、積層体を形成する工程と、
少なくとも前記圧電体層および前記上部電極層を被覆する空洞形成層を形成する工程と、
前記空洞形成層を被覆するバリア層を形成する工程と、
前記バリア層にコンタクトホールを形成する工程と、
前記コンタクトホールを通じて、前記空洞形成層を気化して除去することにより、少なくとも前記圧電体層および前記上部電極層と、前記バリア層との間に、空洞部を形成する工程と、を含む。

本発明に係る第１の圧電素子の製造方法において、
前記空洞部を形成する工程は、前記空洞形成層を酸化することにより、前記空洞形成層を気化して除去することができる。

本発明に係る第１の圧電素子の製造方法において、
前記空洞部を形成する工程は、前記圧電体層を結晶化するためのアニール処理であることができる。

本発明に係る第２の圧電素子の製造方法は、
基体の上方に、下部電極層、圧電体層および上部電極層を順次形成する工程と、
前記下部電極層、前記圧電体層および前記上部電極層をパターニングすることにより、積層体を形成する工程と、
少なくとも前記圧電体層および前記上部電極層を被覆する空洞形成層を形成する工程と、
前記空洞形成層を被覆する第１バリア層を形成する工程と、
前記第１バリア層に、複数の空洞形成ホールを形成する工程と、
前記空洞形成ホールを通じて、前記空洞形成層を気化して除去することにより、少なくとも前記圧電体層および前記上部電極層と、前記第１バリア層との間に、空洞部を形成する工程と、
前記第１バリア層の上方に、前記空洞形成ホールを塞ぐように、第２バリア層を形成する工程と、を含む。

本発明に係る第２の圧電素子の製造方法において、
前記空洞部を形成する工程は、前記空洞形成層を酸化することにより、前記空洞形成層を気化して除去することができる。

本発明に係る第２の圧電素子の製造方法において、
前記空洞部を形成する工程は、前記圧電体層を結晶化するためのアニール処理であることができる。

本発明に係る第１および第２の圧電素子の製造方法において、
前記空洞形成層は、レジストからなることができる。

本発明に係る第１および第２の圧電素子の製造方法において、
前記空洞形成層は、ダイヤモンド・ライク・カーボン（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）からなることができる。

以下、本発明の好適な実施形態について、図面を参照しながら説明する。

１．第１の実施形態
１．１．第１の実施形態に係る圧電素子
図１は、第１の実施形態に係る圧電素子１００を模式的に示す断面図である。

圧電素子１００は、図１に示すように、基体１０と、基体１０の上方に、基体１０側から順に形成された下部電極層２０、圧電体層３０および上部電極層４０を有する積層体５０と、積層体５０の上方に空洞部６２を介して形成されたバリア層７０と、を含む。第１の実施形態では、バリア層７０は、前記積層体５０と、接触していない。

基体１０の材質は、例えば、導電体、半導体または絶縁体などを用いることができ、特に限定されない。基体１０は、単体あるいは他の層が積層された積層体であってもよい。基体１０は、後述するように、例えば、振動板を含んで構成されてもよい。

積層体５０は、下部電極層２０と、圧電体層３０と、上部電極層４０と、をこの順に積層して構成される。

下部電極層２０は、基体１０の上に設けられる。下部電極層２０は、上部電極層４０と対になり、圧電体層３０を挟む一方の電極として機能する。下部電極層２０の厚みは、例えば、５０ｎｍ〜３００ｎｍとすることができる。下部電極層２０の材質は、例えば、イリジウム、白金、チタンなどの各種の金属、それらの導電性酸化物、ストロンチウムとルテニウムの複合酸化物（ＳｒＲｕＯ_３：ＳＲＯ）、ランタンとニッケルの複合酸化物（ＬａＮｉＯ_３：ＬＮＯ）などを用いることができる。下部電極層２０は、前記例示した材料の単層でもよいし、複数の材料を積層した構造であってもよい。下部電極層２０は、図示せぬ外部回路と電気的に接続されている。

圧電体層３０は、下部電極層２０の上に設けられる。圧電体層３０の厚みは、圧電素子１００の用途によるが、例えば、５０ｎｍ〜３００ｎｍとすることができる。圧電体層３０には、圧電性を有する材料を用いることができる。圧電体層３０は、例えば、一般式ＡＢＯ_３で示されるペロブスカイト型酸化物からなることができ、Ａは、鉛を含み、Ｂは、ジルコニウムおよびチタンのうちの少なくとも一方を含むことができる。前記Ｂは、例えば、さらに、ニオブを含むことができる。具体的には、圧電体層３０としては、例えば、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３：ＰＺＴ）、ニオブ酸チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ_３：ＰＺＴＮ）、シリコンを含むニオブ酸チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ_３：ＰＺＴＮＳ）などを用いることができる。

上部電極層４０は、圧電体層３０の上に設けられる。上部電極層４０は、下部電極層２０と対になり他方の電極として機能する。上部電極層４０の厚みは、例えば、２０ｎｍ〜２００ｎｍとすることができる。上部電極層４０の材質は、例えば、イリジウム、金、白金、チタンなどの各種の金属、それらの導電性酸化物、ストロンチウムとルテニウムの複合酸化物（ＳｒＲｕＯ_３：ＳＲＯ）、ランタンとニッケルの複合酸化物（ＬａＮｉＯ_３：ＬＮＯ）などを用いることができる。また、上部電極層４０は、例示した材料の単層でもよいし、複数の材料を積層した構造であってもよい。

バリア層７０は、積層体５０に接することなく、積層体５０の上方に設けられる。バリア層７０の形状は、任意であるが、後述する空洞形成層６０の形状を反映した形状となる。バリア層７０の内側に空洞部６２を介して、積層体５０が設けられる。詳細は後述するが、空洞部６２は、空洞形成層６０が気化して除去されることにより、形成される。バリア層７０は、水素などの還元種から、積層体５０を保護する機能を有する。バリア層７０の厚みは、例えば、特に限定されない。バリア層７０の材質は、例えば、酸化アルミニウムなどを用いることができる。

また、圧電素子１００は、バリア層７０に形成されたコンタクトホール８０内に、前記上部電極層４０と電気的に接続されたコンタクト部９２と、コンタクト部９２と電気的に接続された配線９０と、を含むことができる。

バリア層７０には、コンタクトホール８０が形成される。詳細は後述するが、コンタクトホール８０を通じて酸素を供給し、空洞形成膜６０（図３参照）を酸化して気化することができる。気化された空洞形成層６０の材料は、コンタクトホール８０を通じて、外部に除去されることができる。

コンタクトホール８０には、コンタクト部９２が形成される。コンタクト部９２の一方の端部には、例えば、積層体５０の上部電極層４０が電気的に接続され、他方の端部には、配線９０が接続される。コンタクト部９２および配線９０の厚さは、特に限定されない。コンタクト部９２および配線９０の材質は、導電性を有すれば、特に限定されない。なお、図示はしないが、バリア層７０と配線９０との間に、絶縁層が形成されてもよい。この場合、コンタクトホール８０は、バリア層７０と絶縁層とを貫通して形成される。

第１の実施形態に係る圧電素子１００は、積層体５０と、バリア層７０との間に、空間部６２が形成される。これにより、積層体５０は、バリア層７０によって変位を拘束されることないので、圧電素子１００は、良好な圧電特性を有する。そのうえ、積層体５０は、バリア層７０によって保護されているので、水素などの還元種の進入を防ぐことができ、圧電素子１００は、高い信頼性を有する。

１．２．第１の実施形態に係る圧電素子の製造方法
次に、第１の実施形態に係る圧電素子１００の製造方法について、図面を参照しながら説明する。図２〜図６は、本実施形態に係る圧電素子の製造工程を概略的に示す断面図である。

図２に示すように、まず、基体１０を準備し、基体１０の上方に、下部電極層２０、圧電体層３０、上部電極層４０を、この順番で形成する。次に、下部電極層２０、圧電体層３０、上部電極層４０を、パターニングすることにより、積層体５０を形成する。

下部電極層２０は、例えば、スパッタ法、めっき法、真空蒸着法などにより形成される。

圧電体層３０は、例えば、ゾルゲル法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＯＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法、レーザーアブレーション法などにより形成される。

上部電極層４０は、例えば、スパッタ法、めっき法、真空蒸着法などにより形成される。

積層体５０を形成するパターニングは、例えば、公知のフォトリソグラフィ技術およびエッチング技術により行われる。積層体５０を形成するパターニングは、下部電極層２０、圧電体層３０、上部電極層４０を、各層ごとパターニングしてもよいし、複数層の形成後に一括してパターニングしてもよい。

図３に示すように、積層体５０を被覆するように、空洞形成層６０を形成する。空洞形成層６０は、後述するバリア層７０の形状を付与するために形成する。空洞形成層６０の厚さは、後述する空洞部６２を形成することができれば、特に限定されない。空洞形成層６０は、例えば、酸化によって、気化し、除去される材質で形成されることができる。空洞形成層６０の材質は、例えば、公知のレジスト、ダイヤモンド・ライク・カーボン（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ：ＤＬＣ）などを用いることができる。空洞形成層６０は、例えば、スピンコーティング法、ＣＶＤ法などにより成膜された後、公知の方法でパターニングされることにより形成される。

図４に示すように、空洞形成層６０を被覆するように、バリア層７０を形成する。バリア層７０は、積層体５０と接触しないように形成される。バリア層７０は、例えば、原子層化学的気相成長法（Ａｔｏｍｉｃ Ｌａｙｅｒ ＣＶＤ：ＡＬＣＶＤ）などにより形成される。

図５に示すように、バリア層７０に、コンタクトホール８０を形成する。コンタクトホール８０は、空洞形成層６０が露出するように形成される。コンタクトホール８０は、例えば、上部電極層４０の上に形成される。コンタクトホール８０は、例えば、公知のフォトリソグラフィ技術およびエッチング技術により形成される。なお、コンタクトホール８０は、空間形成層６０を貫通していてもよいし、貫通していなくてもよい。

図６に示すように、積層体５０と、バリア層７０との間に、空洞部６２を形成する。空洞部６２は、空間形成層６０を酸化して気化し、外部に除去することにより形成される。すなわち、酸素がコンタクトホール８０を通じて空間形成層６０と反応し、空間形成層６０は気化される。そして、気化した空間形成層６０の材料は、コンタクトホール８０を通じて、外部に除去される。空間形成層６０の酸化は、例えば、圧電体層３０を結晶化させるために行う酸素雰囲気中での７００℃程度のアニール処理によって行なうことができる。また、空間形成層６０の酸化は、例えば、酸素によるアッシングなどによって行うことができる。

図１に示すように、積層体５０の上方に、配線９０を形成する。配線９０は、コンタクトホール８０に形成されたコンタクト部９２によって、積層体５０の上部電極層４０と電気的に接続されている。配線９０およびコンタクト部９２は、めっき法などにより形成される。

以上の工程によって、第１の実施形態に係る圧電素子１００を製造することができる。

第１の実施形態に係る圧電素子１００の製造方法によれば、コンタクトホール８０を通じて、空間形成層６０を酸化して気化し、外部に除去することにより、空洞部６２を形成できる。すなわち、特別にバリア層７０にホールなどを設けなくても、空洞部６２を形成できる。

１．３．変形例
図７は、第１の実施形態の変形例に係る圧電素子１５０を模式的に示す断面図である。以下、第１の実施形態の変形例に係る圧電素子１５０およびその製造方法において、第１の実施形態に係る圧電素子１００およびその製造方法と実質的に同一の材料については同一の符号を付し、その詳細な説明を省略する。

圧電素子１５０は、図７に示すように、下部電極層２０の幅が圧電体層３０の幅より大きく、下部電極層２０の一部がバリア層７０と接触している。

圧電素子１５０の製造方法は、空間形成層６０（図３参照）が下部電極層２０を完全に被覆しないように形成される。すなわち、下部電極層２０の一部が、バリア層７０と接触するように形成される。

第１の実施形態の変形例に係る圧電素子１５０は、圧電体層３０および上部電極層４０が、バリア層７０に接触していない。これにより、積層体５０の特に変位に関与する圧電体層３０および上部電極４０は、バリア層７０によって変位を拘束されることなく、圧電素子１５０は、良好な圧電特性を有する。さらに空洞部６２を小さくできるので、バリア層７０の外力に対する強度を、より高くすることができる。

２．第２の実施形態
２．１．第２の実施形態に係る圧電素子
図８は、第２の実施形態に係る圧電素子２００を模式的に示す断面図である。以下、第２の実施形態に係る圧電素子２００において、第１の実施形態に係る圧電素子１００と実質的に同一の材料については同一の符号を付し、その詳細な説明を省略する。

圧電素子２００は、図８に示すように、バリア層７０が、積層体５０の上方に空洞部６２を介して形成された第１バリア層７１と、第１バリア層７１の上方に形成された第２バリア層７２と、を有する。ここで、第１バリア層７１は、複数の空洞形成ホール８１を有し、第２バリア層７２は、空洞形成ホール８１を塞いでいる。

第１バリア層７１は、積層体５０に接することなく、積層体５０の上方に設けられる。第１バリア層７１は、複数の空洞形成ホール８１を有する。詳細は後述するが、複数の空洞形成ホール８１を通じて酸素を供給し、空洞形成層６０（図９参照）を酸化して気化することができる。気化された空洞形成層６０の材料は、複数の空洞形成ホール８１を通じて、外部に除去されることができる。第１バリア層７１の材質は、例えば、第１の実施形態のバリア層７０と同じものを用いることができる。

第２バリア層７２は、第１バリア層７１の上方に、空洞形成ホール８１を塞ぐように形成される。第２バリア層７２で空洞形成ホール８１を塞ぐことにより、空洞形成ホール８１から積層体５０にダメージを与える水素など還元種が、進入することを防止できる。第２バリア層７２は、空洞形成ホール８１を塞いでいれば、空洞形成ホール８１を完全に埋めていてもよいし、完全に埋めていなくてもよい。第２バリア層７２の材質は、例えば、第１の実施形態のバリア層７０と同じものを用いることができる。また、第２バリア層７２の材質は、第１バリア層７１と、同じであってもよいし、異なってもよい。

なお、図示はしないが、圧電素子２００は、図７に示す圧電素子１５０のように、下部電極層２０幅が圧電体層３０の幅より大きく、下部電極層２０の一部が第１バリア層７１と接触していてもよい。

第２の実施形態に係る圧電素子２００は、第１の実施形態に係る圧電素子１００の特徴に加え、バリア層７０が、バリア層７１とバリア層７２との２層からなる。これにより、バリア層７０の外力に対する強度を、より一層高くすることができる。

２．２．第２の実施形態に係る圧電素子の製造方法
図９〜図１３は、第２の実施形態に係る圧電素子の製造工程を概略的に示す断面図である。以下、第２の実施形態に係る圧電素子２００の製造方法において、第１の実施形態に係る圧電素子１００の製造方法と実質的に同一の材料については同一の符号を付し、その詳細な説明を省略する。

図９に示すように、空洞形成層６０を被覆するように、第１バリア層７１を形成する。第１バリア層７１は、例えば、原子層化学的気相成長法（Ａｔｏｍｉｃ Ｌａｙｅｒ ＣＶＤ：ＡＬＣＶＤ）などにより形成される。

図１０に示すように、第１バリア層７１に、複数の空洞形成ホール８１を形成する。空洞形成ホール８１は、空洞形成層６０が露出されるように形成される。空洞形成ホール８１は、例えば、公知のフォトリソグラフィ技術およびエッチング技術により形成される。なお、空洞形成ホール８１は、空間形成層６０を貫通していてもよいし、貫通していなくてもよい。

図１１に示すように、積層体５０と、第１バリア層７１との間に、空洞部６２を形成する。空洞部６２を気化するための酸素は、複数の空洞形成ホール８１を通じて、供給される。そして、酸化により気化した空洞形成層６０の材料は、複数の空洞形成ホール８１を通じて、外部に除去される。空間形成層６０の酸化は、例えば、圧電体層３０を結晶化させるために行う酸素雰囲気中での７００℃程度のアニール処理によって行なうことができる。また、空間形成層６０の酸化は、例えば、酸素によるアッシングなどによって行うことができる。

図１２に示すように、第１バリア層７１の上方に、第２バリア層７２を形成する。第２バリア層７２は、空洞形成ホール８１を塞ぐように形成する。第２バリア層７２は、例えば、原子層化学的気相成長法（Ａｔｏｍｉｃ Ｌａｙｅｒ ＣＶＤ：ＡＬＣＶＤ）などにより形成される。なお、第２バリア層７２の製法は、第１バリア層７１と、同じであってもよいし、異なってもよい。

図１３に示すように、第１バリア層７１および第２バリア層７２に、コンタクトホール８０を形成する。コンタクトホール８０は、例えば、上部電極層４０の上方に形成される。コンタクトホール８０は、例えば、公知のフォトリソグラフィ技術およびエッチング技術により形成される。なお、図示はしないが、第１バリア層７１の形成後、第１バリア層７１にコンタクトホールを形成し、第２バリア層の形成後、第１バリア層７１のコンタクトホールと連続するように第２バリア層７２のコンタクトホールを形成することによって、コンタクトホール８０を形成してもよい。

図８に示すように、積層体５０の上方に、配線９０を形成する。配線９０は、コンタクトホール８０に形成されたコンタクト部９２を通じて、積層体５０の上部電極層４０と電気的に接続されている。配線９０およびコンタクト部９２は、めっき法などにより形成される。

以上の工程によって、第２の実施形態に係る圧電素子２００を製造することができる。

第２の実施形態に係る圧電素子２００の製造方法によれば、複数の空洞形成ホール８１を通じて、空洞形成層６０を酸化して気化し、外部に除去することができる。これにより、空洞形成層６０の気化および除去がより一層容易に行われ、空洞部６２を形成し易くなる。さらに、空洞形成ホール８１は、第２バリア層７２によって塞がれるため、空洞形成ホール８１を通じて、水素などの還元種が積層体５０に進入することを防ぐことができる。

３．第３の実施形態
次に、本発明に係る圧電素子がアクチュエータとして機能している第３の実施形態に係る液体噴射ヘッドについて説明する。以下の例では、第１の実施形態に係る圧電素子がアクチュエータとして機能する場合について説明する。

図１４は、第３の実施形態に係る液体噴射ヘッド３００の要部を概略的に示す断面図である。図１５は、第３の実施形態に係る液体噴射ヘッド３００の分解斜視図である。なお、図１５は、通常使用される状態とは上下を逆に示したものである。

液体噴射ヘッド３００は、図１４に示すように、ノズルプレート１４と、基板１１と、アクチュエータ１１０と、を含む。アクチュエータ１１０は、基板１１の上に形成された振動板１３と、振動板１３の上に形成された積層体５０と、を有する。積層体５０は、下部電極層２０と、圧電体層３０と、上部電極層４０と、を含む。また、液体噴射ヘッド３００は、積層体５０の上方に空洞部６２を介して形成されたバリア層７０を有する。また、液体噴射ヘッド３００は、バリア層７０のコンタクトホール８０を貫通して形成されたコンタクト部９２と、コンタクト部９２よって上部電極層４０と電気的に接続された配線９０と、を含むことができる。なお、図１５において、積層体５０の各層、空洞部６２、バリア層７０、コンタクトホール８０、コンタクト部９２および配線９０の図示は、省略されている。

液体噴射ヘッド３００は、図１５に示すように、さらに、筐体１８を有する。筐体１８に、ノズルプレート１４、基板１１、振動板１３および積層体５０が収納される。筐体１８は、例えば、各種樹脂材料、各種金属材料等を用いて形成される。

ノズルプレート１４は、例えば、ステンレス製の圧延プレート等で構成されたものである。ノズルプレート１４には、液滴を吐出するための多数のノズル穴１５が一列に配置されている。ノズルプレート１４には、基板１１が固定されている。基板１１は、ノズルプレート１４と振動板１３との間の空間を区画して、リザーバ１６、供給口１７および複数の流路１２を形成する。リザーバ１６は、液体カートリッジ（図示せず）から供給される液体を一時的に貯留する。供給口１７によって、リザーバ１６から各流路１２へ液体が供給される。

流路１２は、図１４および図１５に示すように、各ノズル穴１５に対応して配設されている。ノズル穴１５は、流路１２と連続している。流路１２は、振動板１３の振動によってそれぞれ容積可変になっている。この容積変化によって、流路１２から液体が吐出される。

振動板１３の所定位置には、図１５に示すように、振動板１３の厚さ方向に貫通した貫通孔１９が形成されている。貫通孔１９によって、液体カートリッジからリザーバ１６へ液体が供給される。

積層体５０は、圧電素子駆動回路（図示せず）に電気的に接続され、圧電素子駆動回路の信号に基づいて作動（振動、変形）することができる。振動板１３は、積層体５０の振動（たわみ）によって振動し、流路１２の内部圧力を瞬間的に高めることができる。

アクチュエータ１１０の製造方法および液体噴射ヘッド３００の製造方法において、積層体５０、空洞部６２、バリア層７０、コンタクトホール８０、コンタクト部９２および配線９０のそれぞれは、上述した実施形態に係る積層体５０、空洞部６２、バリア層７０、コンタクトホール８０、コンタクト部９２および配線９０の製造方法を用いて形成される。また、液体噴射ヘッド３００の製造方法は、基板１１上に振動板１３を形成する工程と、基板１１に流路１２を形成する工程と、基板１１の下にノズルプレート１４を形成する工程と、を含む。振動板１３、流路１２およびノズルプレート１４は、公知の方法により形成される。

第１の実施形態に係る圧電素子１００は、上述のように、信頼性が高く、かつ圧電特性が良好である。これにより、信頼性が高く、特性の良好なアクチュエータ１１０および液体噴射ヘッド３００を提供することができる。

４．第４の実施形態
次に、本発明に係る圧電素子を含む第４の実施形態に係る強誘電体メモリについて説明する。以下の例では、第１の実施形態に係る圧電素子を含む場合について説明する。

第４の実施形態に係る強誘電体メモリ４００は、上述した第１の実施形態に係る圧電素子１００の製造工程により製造することができる。図１６は、第４の実施形態に係る強誘電体メモリ４００の一例を模式的に示す断面図である。

強誘電体メモリ４００は、積層体５０と、基体１０とを含む。積層体５０は、基体１０上に形成されている下部電極層２０と、下部電極層２０上に形成されている圧電体層３０と、圧電体層３０上に形成されている上部電極層４０と、を含む。また、強誘電体メモリ４００は、積層体５０の上方に空洞部６２を介して形成されたバリア層７０と、を含む。

基体１０は、基板１と、トランジスタ６と、コンタクト部９８および９９と、第１の絶縁層７と、素子分離領域８とを含む。トランジスタ６は、基板１上に形成されたソース２およびドレイン５、ゲート絶縁膜３、ゲート４を含んで構成される。なお、トランジスタ６は、公知の手法で形成することができる。

第１の絶縁層７には、コンタクトホール８８、８６が形成され、かかるコンタクトホール８８および８６には、電気伝導性を有するコンタクト部９８および９９が形成されている。コンタクト部９８、９９のそれぞれは、基板１の面に垂直方向に延出して形成され、第１の絶縁層７を貫通している。コンタクト部９８の一方の端部は、トランジスタ６のソース２に電気的に接続され、他方の端部は、積層体５０の下部電極層２０に電気的に接続されている。コンタクト部９９の一方の端部は、トランジスタ６のドレイン５に電気的に接続され、他方の端部は、後述するコンタクト部９６に電気的に接続されている。

さらに強誘電体メモリ４００は、第１の絶縁層７上に形成された第２の絶縁層９と、コンタクト部９２、９６と、配線（またはパッド）９０、９４とを含む。第２の絶縁層９には、コンタクトホール８０、８４が形成されている。コンタクトホール８０は、積層体５０上のバリア層７０を貫通して形成されている。コンタクトホール８０、８４には、電気伝導性を有するコンタクト部９２、９６が形成されている。コンタクト部８０の一方の端部は、積層体５０の上部電極層４０に電気的に接続され、他方の端部は、配線９０に接続されている。コンタクト部９９、９６によって、トランジスタ６と配線９４の電気的接続が図られている。

なお、本実施の形態では、いわゆるスタック構造を有する１Ｔ１Ｃ型強誘電体メモリの製造工程について説明したが、上述した製造方法は、この他に、プレーナ構造の１Ｔ１Ｃ型、２Ｔ２Ｃ型や単純マトリクス型（クロスポイント型）などの各種のセル方式を用いた強誘電体メモリの製造工程にも適用することが可能である。

第１の実施形態に係る圧電素子１００は、上述のように、信頼性が高く、かつ特性が良好である。これにより、信頼性が高く、特性の良好な強誘電体メモリ４００を提供することができる。

上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは、当業者には容易に理解できよう。従って、このような変形例は、全て本発明の範囲に含まれるものとする。

第１の実施形態に係る圧電素子を模式的に示す断面図。 第１の実施形態に係る圧電素子の製造工程を模式的に示す断面図。 第１の実施形態に係る圧電素子の製造工程を模式的に示す断面図。 第１の実施形態に係る圧電素子の製造工程を模式的に示す断面図。 第１の実施形態に係る圧電素子の製造工程を模式的に示す断面図。 第１の実施形態に係る圧電素子の製造工程を模式的に示す断面図。 第１の実施形態の変形例に係る圧電素子を模式的に示す断面図。 第２の実施形態に係る圧電素子を模式的に示す断面図。 第２の実施形態に係る圧電素子の製造工程を模式的に示す断面図。 第２の実施形態に係る圧電素子の製造工程を模式的に示す断面図。 第２の実施形態に係る圧電素子の製造工程を模式的に示す断面図。 第２の実施形態に係る圧電素子の製造工程を模式的に示す断面図。 第２の実施形態に係る圧電素子の製造工程を模式的に示す断面図。 第３の実施形態に係る液体噴射ヘッドを模式的に示す断面図。 第３の実施形態に係る液体噴射ヘッドを模式的に示す分解斜視図。 第４の実施形態に係る強誘電体メモリを模式的に示す断面図。

符号の説明

１ 基板、２ ソース、３ ゲート絶縁膜、４ ゲート、５ ドレイン、６ トランジスタ、７ 第１の絶縁層、８ 素子分離領域、９ 第２の絶縁層、１０ 基体、１１ 基板、１２ 流路、１３ 振動板、１４ ノズルプレート、１５ ノズル穴、１６ リザーバ、１７ 供給口、１８ 筐体、１９ 貫通孔、２０ 下部電極層、３０ 圧電体層、４０ 上部電極層、５０ 積層体、６０ 空洞形成層、６２ 空洞部、７０ バリア層、７１ 第１バリア層、７２ 第２バリア層、８０、８４、８６、８８ コンタクトホール、８１ 空洞形成ホール、９０、９４ 配線、９２、９６、９８、９９ コンタクト部、１００ 、１５０、２００ 圧電素子、１１０ アクチュエータ、３００ 液体噴射ヘッド、４００ 強誘電体メモリ

Claims (14)

1. 基体と、
   前記基体の上方に、該基体側から順に形成された下部電極層、圧電体層および上部電極層を有する積層体と、
   前記積層体の上方に空洞部を介して形成されたバリア層と、を含み、
   前記バリア層は、少なくとも前記圧電体層および前記上部電極層と、接触していない、圧電素子。
2. 請求項１において、
   前記バリア層に形成されたコンタクトホール内に、前記上部電極層と接続されたコンタクト部を有する、圧電素子。
3. 請求項１または２において、
   前記バリア層は、前記積層体の上方に空洞部を介して形成された第１バリア層と、該第１バリア層の上方に形成された第２バリア層と、を有し、
   前記第１バリア層は、空洞形成ホールを有し、
   前記第２バリア層は、前記空洞形成ホールを塞いでいる、圧電素子。
4. 請求項１ないし３のいずれかに記載の圧電素子を含み、
   前記基体が振動板を有する、アクチュエータ。
5. 請求項４に記載のアクチュエータと、
   前記基体に形成された流路と、
   前記基体の下方に形成された、前記流路に連続するノズル穴を有するノズルプレートと、を含む、液体噴射ヘッド。
6. 請求項１ないし３のいずれかに記載の圧電素子を含み、
   前記積層体をキャパシタ部として有する、強誘電体メモリ。
7. 基体の上方に、下部電極層、圧電体層および上部電極層を順次形成する工程と、
   前記下部電極層、前記圧電体層および前記上部電極層をパターニングすることにより、積層体を形成する工程と、
   少なくとも前記圧電体層および前記上部電極層を被覆する空洞形成層を形成する工程と、
   前記空洞形成層を被覆するバリア層を形成する工程と、
   前記バリア層にコンタクトホールを形成する工程と、
   前記コンタクトホールを通じて、前記空洞形成層を気化して除去することにより、少なくとも前記圧電体層および前記上部電極層と、前記バリア層との間に、空洞部を形成する工程と、を含む、圧電素子の製造方法。
8. 請求項７において、
   前記空洞部を形成する工程は、前記空洞形成層を酸化することにより、前記空洞形成層を気化して除去する、圧電素子の製造方法。
9. 請求項８において、
   前記空洞部を形成する工程は、前記圧電体層を結晶化するためのアニール処理である、圧電素子の製造方法。
10. 基体の上方に、下部電極層、圧電体層および上部電極層を順次形成する工程と、
    前記下部電極層、前記圧電体層および前記上部電極層をパターニングすることにより、積層体を形成する工程と、
    少なくとも前記圧電体層および前記上部電極層を被覆する空洞形成層を形成する工程と、
    前記空洞形成層を被覆する第１バリア層を形成する工程と、
    前記第１バリア層に、複数の空洞形成ホールを形成する工程と、
    前記空洞形成ホールを通じて、前記空洞形成層を気化して除去することにより、少なくとも前記圧電体層および前記上部電極層と、前記第１バリア層との間に、空洞部を形成する工程と、
    前記第１バリア層の上方に、前記空洞形成ホールを塞ぐように、第２バリア層を形成する工程と、を含む、圧電素子の製造方法。
11. 請求項１０において、
    前記空洞部を形成する工程は、前記空洞形成層を酸化することにより、前記空洞形成層を気化して除去する、圧電素子の製造方法。
12. 請求項１１において、
    前記空洞部を形成する工程は、前記圧電体層を結晶化するためのアニール処理である、圧電素子の製造方法。
13. 請求項７ないし１２のいずれかにおいて、
    前記空洞形成層は、レジストからなる、圧電素子の製造方法。
14. 請求項７ないし１２のいずれかにおいて、
    前記空洞形成層は、ダイヤモンド・ライク・カーボン（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）からなる、圧電素子の製造方法。