JP2022511707A - 電気部品 - Google Patents

電気部品 Download PDF

Info

Publication number
JP2022511707A
JP2022511707A JP2021525669A JP2021525669A JP2022511707A JP 2022511707 A JP2022511707 A JP 2022511707A JP 2021525669 A JP2021525669 A JP 2021525669A JP 2021525669 A JP2021525669 A JP 2021525669A JP 2022511707 A JP2022511707 A JP 2022511707A
Authority
JP
Japan
Prior art keywords
layer
electrical
layers
laminate
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021525669A
Other languages
English (en)
Other versions
JPWO2020099891A5 (ja
JP7492956B2 (ja
Inventor
ヴェラ アンドリュー
マーディロビッチ ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xaar Technology Ltd
Original Assignee
Xaar Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xaar Technology Ltd filed Critical Xaar Technology Ltd
Publication of JP2022511707A publication Critical patent/JP2022511707A/ja
Publication of JPWO2020099891A5 publication Critical patent/JPWO2020099891A5/ja
Application granted granted Critical
Publication of JP7492956B2 publication Critical patent/JP7492956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1621Manufacturing processes
    • B41J2/164Manufacturing processes thin film formation
    • B41J2/1646Manufacturing processes thin film formation thin film formation by sputtering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2/14201Structure of print heads with piezoelectric elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1607Production of print heads with piezoelectric elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1621Manufacturing processes
    • B41J2/1623Manufacturing processes bonding and adhesion
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1621Manufacturing processes
    • B41J2/1626Manufacturing processes etching
    • B41J2/1628Manufacturing processes etching dry etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1621Manufacturing processes
    • B41J2/1626Manufacturing processes etching
    • B41J2/1629Manufacturing processes etching wet etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1621Manufacturing processes
    • B41J2/1631Manufacturing processes photolithography
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1621Manufacturing processes
    • B41J2/164Manufacturing processes thin film formation
    • B41J2/1642Manufacturing processes thin film formation thin film formation by CVD [chemical vapor deposition]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1621Manufacturing processes
    • B41J2/164Manufacturing processes thin film formation
    • B41J2/1643Manufacturing processes thin film formation thin film formation by plating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021Transducers for transforming electrical into mechanical energy or vice versa
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047Membrane type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • H10N30/883Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01Embodiments of or processes related to ink-jet heads
    • B41J2202/03Specific materials used
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/05Microfluidics
    • B81B2201/057Micropipets, dropformers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/04Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead-based oxides
    • H10N30/8554Lead-zirconium titanate [PZT] based
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8561Bismuth-based oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Coating Apparatus (AREA)

Abstract

本発明は、微小電気機械システム(MEMS)デバイス用の電気部品、具体的には、電気機械アクチュエータに関するが、これに限定されない。一態様では、本発明は、i)厚さ方向に離間する第一および第二の面を備える基材層と、ii)基材層の第一の面上に配置される一つまたは複数の電気素子であって、一つまたは複数の電気素子のそれぞれは、a)セラミック部材と、b)動作中に第一の電極と第二の電極との間にセラミック部材を介して電位差が確立されることができるように、セラミック部材に隣接して配置される第一および第二の電極と、を備える一つまたは複数の電気素子と、iii)基材層の第一の面上に配置される一つまたは複数の電気素子のそれぞれを覆うように配置される連続絶縁層または絶縁層の積層体と、iv)パッシベーション層、または複数のパッシベーション層の積層体であって、一つまたは複数の電気素子のそれぞれの第一の電極と第二の電極との間に電気的パッシベーションを設けるように、一つまたは複数の電気素子のそれぞれに隣接して配置され、それらを少なくとも部分的に覆う、パッシベーション層、または複数のパッシベーション層の積層体と、を備え、a)一つまたは複数の下部の電気素子のそれぞれに隣接して配置されるパッシベーション層、または複数のパッシベーション層の積層体の少なくとも最も内側の層は不連続であり、および/または、b)複数のパッシベーション層の積層体は、下部の電気素子のそれぞれとは反対側の面に凹部が形成され、一つまたは複数の電気素子のそれぞれを覆う領域に凹部が設けられ、パッシベーション層の積層体が、パッシベーション層の積層体の他の非凹部領域と比較して、凹部全体にわたって厚さ方向により薄い、微小電気機械システムデバイス用の絶縁された電気部品を提供する。

Description

本発明は、微小電気機械システム(MEMS)デバイス用の電気部品、具体的には、電気機械アクチュエータに関するが、これに限定されない。液滴堆積ヘッドのアクチュエータ素子として特に有益な用途を見出すことができる。
液滴吐出ヘッドは、より従来からの用途、例えばインクジェット印刷、または3D印刷、または他の材料堆積、またはラピッドプロトタイピング技術であるかにどうかにかかわらず、現在も広く使用されている。したがって、流体は、新たな基材に付着し、かつ堆積した材料の機能性を増加させる新規の化学特性を有し得る。
近年、高い信頼性およびスループットでインクをセラミックタイルに直接堆積させることができるインクジェットプリントヘッドが開発されている。これは、タイル上のパターンが顧客の正確な仕様になるようにカスタマイズされることを可能にし、全てのタイルを在庫する必要性を低減することも可能にする。
他の用途では、インクを織物に直接堆積させることができるインクジェットプリントヘッドが開発されている。セラミック用途と同様に、これは、織物上のパターンが顧客の正確な仕様になるようにカスタマイズされることを可能にし、全ての印刷された織物を在庫する必要性を低減することも可能にする。
さらに他の用途では、液滴堆積ヘッドは、フラットスクリーンテレビ製造で使用されるLCDまたはOLED素子ディスプレイにおける色フィルタ等の素子を形成するために使用され得る。
新たなおよび/またはますます困難な堆積用途に好適になるように、液滴堆積ヘッドが進化および特殊化し続けている。しかし、数々の開発が行われてきたが、液滴堆積ヘッドの分野における改善の余地が依然として存在する。
MEMSデバイスの電気素子は、例えば、薄膜技術分野で公知の一つまたは複数の技術によって、基材上に配置された一連の層の堆積によって一般的に製造される。典型的な電気素子は、強誘電性の挙動を示すセラミック材料の薄膜、例えば圧電材料とリラクサー/強誘電性クロスオーバー材料が、下部電極と上部電極の二つの導電層の間に配置される構成を有することができる。このような電気素子は、基材上に層ごとに堆積され、通常、電気素子のいくつかの配列を収容するウェーハである。
下部電極は、共通電極であってもよく、またはパターン形成されて、個々の電極の配列を形成してもよく、それぞれが個々の電気素子と関連付けられる一方、薄膜材料は、パターン形成されてもよく、またはパターン形成されなくてもよい。したがって、個々の電気素子は、パターン形成されたセラミック材料の薄膜またはパターン形成されていない「共通」セラミック材料の薄膜の領域を備える場合がある。電気素子の個々にアドレス指定可能な領域は、各電気素子に対して個別であるように、パターン形成されている電極の少なくとも一つによって画成されてもよい。
別の場合には、電気素子は、第一および第二の電極が、代わりに、例えば、隣接するまたは交互に嵌合された対として、セラミック薄膜の一方の表面上に設けられる。この電極配置は、電極が同じ表面上にあり、電気部品の製造が単純化されるので、電極を接続するより簡単な方法を提供するという利点を有する。これは、用途によっては、例えばセンサーについては特に有用である。
駆動回路への電気素子の電気的接続は、電気素子を電極に直接接続する金属配線の使用によって確実にもたらされることができる。
通常使用されるセラミック材料としては、ペロブスカイト構造を有する鉛系セラミック、特にチタン酸ジルコン酸鉛(PZT)、ドープPZTおよびPZT系固溶体が挙げられる。それらは、当技術分野で公知のいくつかの堆積技術、例えば、スパッタリング、化学気相堆積(CVD)、化学溶液堆積(CSD)によって基材上に堆積されてもよい。
近年、鉛フリー代替材料、例えば(K,Na)NbO系材料、(Ba,Ca)(Zr,Ti)O系材料、および(Bi,Na,K)TiO系材料の開発に多大な努力が払われている。
信頼性の高い電気素子を提供する際の一つの課題は、最終的には電気部品の回復不能な故障につながる可能性がある、電気部品の短絡ならびに/または腐食および/もしくは劣化を引き起こす可能性がある外部環境、特に湿度および化学物質から、個々の電気素子の電極間の適切なパッシベーション、個々の圧電部材の保護、および電気部品の絶縁を全体として確実にすることである。
セラミック材料は典型的に、良好な電気導体ではない。例えば、少なくとも下部電極およびセラミック材料が同じ形状にパターン形成される場合、共通または類似のパターン形成された上部電極のいずれかで、短絡の経路がパターン形成された領域のエッジプロファイルに沿って存在する可能性がある。圧電部材自体は、材料の圧電特性および電気的特性の劣化につながる可能性のあるケミカルアタックを受けやすい。さらに、エッチング損傷した圧電部材は特に脆弱であり、圧電部材内でケミカルアタックがさらに内部に拡散する経路を提供する可能性がある。これは、二つの電極間の電気的分離と、同時に圧電部材の保護とを確実にする、別の電気的パッシベーション層の使用を必要とする。
したがって、一つまたは複数のパッシベーション層は、電気素子の少なくとも一部の上に堆積されてもよい。電気素子の適切な保護は、電気素子の性能、特に電気素子の電歪/圧電部品の変位の範囲に対するこのようなパッシベーション層の抑制効果とバランスを取らなければならない。これは、パッシベーションが電気素子全体に及ぶ場合に特に関係がある。パッシベーション層が厚いほど、電気パッシベーションの提供に良好に機能するが、より容易に電歪/圧電性能を抑制する可能性がある。一方、より薄いパッシベーション層は、適切な保護を提供しない場合がある。
当業者に周知のように、パッシベーションコーティングの堆積に通常使用される方法は、欠陥のない層をほとんど生成しない。さらに、材料の性質および堆積方法によって決定される残留応力は、パッシベーション層のいずれかにおける局在的マイクロクラックが原因である場合がある。繰り返しになるが、層が厚いほど、より薄い層に比べて欠陥密度が低いという特徴がある可能性があるが、それらは電気素子の変位に悪影響を及ぼす。
さらに、その一つまたは複数の電気素子を備える電気部品の製造プロセスにおいて、エッチャントの使用を必要とする製造工程が必要となる場合がある。
動作中も、水分を含む多くの異なる種類の流体が、電気部品が使用されているデバイス内に存在してもよい。したがって、製造工程中および/または動作中に、電気部品が化学物質と接触する可能性がある。さらに、製造中および/または動作中、外部環境中に存在する湿度および/または有害な化学物質が存在する可能性がある。
外部環境からおよび化学物質から電気部品を保護するために、当技術分野で公知の電気部品は、一つまたは複数の電気素子が形成される同じ面上の基材に結合されるキャッピング層を備えてもよい。キャッピング層は、パッシベーション構造の堆積後に各電気素子を封入し、外部環境から保護するように構成されてもよい。例えば、キャッピング層は、エッチングまたは他の好適な技術によって形成されることができる空洞を有してもよく、その結果、キャッピング層が電気部品に結合されると、一つまたは複数の電気素子のそれぞれを封入することができる。
予測不可能な欠陥が、接合、例えば一つまたは複数の電気素子が形成される、キャッピング層と電子部品との間のボンディング材料の層に、存在する可能性がある。例えば、不均一なトポグラフィー、ピンホール、またはマイクロクラックによる空隙。このような欠陥は、キャッピング層を通って一つまたは複数の電気素子に向かう化学物質の漏れを引き起こす可能性がある。
キャッピング層の結合による漏れの問題は、パッシベーション構造内のピンホールまたはマイクロクラックの形態でランダムに分布した欠陥の存在によって悪化する可能性がある。これらの欠陥は、確認するおよび修復することだけでなく避けることも困難である場合があり、そしてそれらは、化学物質が一つまたは複数の電気素子への道筋を見つけるための経路を提供する可能性のある弱点を構成する。化学物質が一つまたは複数の電気素子の電気的機構と接触すると、一つまたは複数の電気素子の腐食、短絡、そして最終的には致命的な故障を引き起こす可能性がある。
パッシベーションの連続層が故障した電気素子および隣接する電気素子を覆っている場合でさえも、同じ電気部品内に組み込まれた電気素子の配置では、一つの電気素子の故障は、完全な部品の故障につながる可能性がある。故障事象のカスケードは、例えば、共通パッシベーション層の腐食による単一の電気素子の故障から生じる可能性がある。
歴史的に、アルミナの連続層は、単独でまたは他の材料層と組み合わせて、MEM用途、特にチタン酸ジルコン酸鉛(PZT)系圧電部品を備えるもので使用する電気素子の電極間のパッシベーションを達成するために優先的に使用されてきた。アルミナは、電気部品の処理および動作中の外部環境からのPZT(特にエッチング損傷を受けるPZT)の保護の点、およびPZTへの接着の点で特に効果的である。しかし、アルミナは、例えば、一部の環境、例えば水性環境において、および/またはキャッピング層の非理想的な結合による外部環境からの水分/化学物質の侵入の結果として、ケミカルアタックに対して特に影響を受けやすい。
電気部品の個々の電気素子の故障は、(例えば、隣接する機能的な電気素子に波形を調整することによって)補償され、デバイスの寿命を延ばすことができる。しかし、デバイスの機能を保持するためのこの補償は、ケミカルアタックの影響を非常に受けやすい連続パッシベーション層が使用される場合、歴史的に不可能であった。そして、この弱点は、キャッピング層に非理想的な結合が存在する場合に悪化する可能性があり、これにより外部環境からのケミカルアタックの可能性が高まる。
外部環境からの保護を提供する問題に対する以前の解決策には、米国特許出願公開第2017/0253039号に記載されるように、二つの防湿層の使用が含まれる。本文書は、スタックに配置された個々の上部電極と共通の下部電極を有する作動素子の上に配置される二つの防湿層を使用して保護されるMEMデバイスについて説明している。防湿層は、種々のヤング率、厚さ、組成、および透湿性を有する。
例えば、米国特許出願公開第2017/0253039号は、第二の耐湿層よりも厚く、ヤング率が低く、好ましくはポリイミドから構成される第一の耐湿層を教示している。より薄い第二の耐湿層は、好ましくは、水分に対する拡散性が低く、その相対的な薄さが作動素子の圧電層の変形を可能にすると言われる金属で形成されている。
米国特許出願公開第2017/0253039号は、概ね、第一および第二の耐湿層が、隣接する作動素子間の領域を覆う連続層である実施形態を開示している。しかし、圧電層の側面(横方向縁部)がなお耐湿性層で覆われている場合で、湿気からの作動素子の好適な保護が保持され得る場合、隣接する作動素子間の領域で耐湿性層が不連続であるという選択肢も説明されている(段落[0074])。
米国特許出願公開第2017/0253039号は、電極の電気的パッシベーションを保証するためのパッシベーション層の使用については説明しておらず、ケミカルアタックに起因する作動素子の故障および電気素子に関連するパッシベーション層の破損に関連する問題も認めていない。
外部環境から、特にケミカルアタックから構成要素の電気素子を適切に保護する、MEMデバイス用の別の絶縁電気部品を設ける必要があり、同時に、電気素子の電歪/圧電部品の変形に対応し、および/または個々の電気素子に障害がある場合であっても、デバイスの寿命を延ばす手段を提供する必要がある。
本発明は、個々の素子の電極間の電気的パッシベーションおよび圧電部材の保護を提供するために、不連続および/または凹状パッシベーション層と組み合わせて、電気部品の各電気素子を覆う連続的な絶縁層の使用に基づく。本発明は、特にキャッピング層の非理想的な結合の結果としてのケミカルアタックからの電気素子の保護を、パッシベーションに特に効果的なパッシベーション層の使用を可能にしながら、改善するという利点を達成することができる。しかし、パッシベーション層はケミカルアタックの影響を特に受けやすく、またはそれらのパッシベーション層が欠陥の存在によって特徴付けられる場合でも、その使用は特に費用対効果が高く、MEMS技術分野で十分に確立されている。パッシベーション層の不連続なおよび/または凹状の性質により、効果的なパッシベーションを実現することもでき、個々の電気素子に関連付けられるパッシベーション層を分離することにより、電歪/圧電性能の抑制を防止し、および/またはカスケード故障メカニズムを防止する。
本発明は、電気素子に関連するパッシベーション層内の欠陥の有害な影響を軽減することができ、第一の電極と第二の電極との間に電気的パッシベーションを設ける。特に、本発明は、高い化学的不活性をもたらすことによって下部の不連続なパッシベーション構造の効果を強化し、また下部のパッシベーション構造内の欠陥を実質的に修復するための手段を提供する、最も外側の絶縁層を提供する。さらに、最も外側の絶縁層が共形層として形成される場合、電気部品のトポグラフィーが改善され、キャッピング層の結合の信頼性がより高くなり、欠陥が形成されにくくなる可能性がある。言い換えれば、最も外側の絶縁層は、ケミカルアタックによる電気部品の故障の数を減少させることができる。その結果、電気部品の製造プロセスはより高い全体的な歩留まりに達する可能性があり、一つまたは複数の電気素子を備える電気部品の信頼性を向上させる。
したがって、第一の態様では、本発明は、i)厚さ方向に離間する第一および第二の面を備える基材層と、ii)基材層の第一の面上に配置される一つまたは複数の電気素子であって、一つまたは複数の電気素子のそれぞれは、a)セラミック部材と、b)動作中に第一の電極と第二の電極との間にセラミック部材を介して電位差が確立されることができるように、セラミック部材に隣接して配置される第一および第二の電極と、を備える一つまたは複数の電気素子と、iii)基材層の第一の面上に配置される一つまたは複数の電気素子のそれぞれを覆うように配置される連続絶縁層または絶縁層の積層体と、iv)パッシベーション層、または複数のパッシベーション層の積層体であって、一つまたは複数の電気素子のそれぞれの第一の電極と第二の電極との間に電気的パッシベーションを設けるように、一つまたは複数の電気素子のそれぞれに隣接して配置され、それらを少なくとも部分的に覆う、パッシベーション層、または複数のパッシベーション層の積層体と、を備え、a)一つまたは複数の下部の電気素子のそれぞれに隣接して配置されるパッシベーション層、または複数のパッシベーション層の積層体の少なくとも最も内側の層は不連続であり、および/または、b)複数のパッシベーション層の積層体は、下部の電気素子のそれぞれとは反対側の面に凹部が形成され、一つまたは複数の電気素子のそれぞれを覆う領域に凹部が設けられ、パッシベーション層の積層体が、パッシベーション層の積層体の他の非凹部領域と比較して、凹部全体にわたって厚さ方向により薄い、微小電気機械システムデバイス用の絶縁された電気部品を提供する。
第二の態様では、本発明は、第一の態様による電気部品を提供し、絶縁された電気部品は、液滴吐出装置で使用するためのアクチュエータ部品である。
第三の態様では、本発明は、第一の態様による絶縁電気部品と、絶縁電気部品に取り付けられ、絶縁電気部品の一つまたは複数の電気素子のそれぞれを封止するように配置されるキャッピング層とを備える微小電気機械システムデバイスを提供する。
第四の態様では、本発明は、第一あるいは第二の態様による電気部品または第三の態様によるデバイスを備える液滴吐出ヘッドを提供する。
第五の態様では、本発明は、第四の態様による液滴吐出ヘッドを備える液滴吐出装置を提供する。
図1(a)は、電気素子の一般的なレイアウトを示す、本開示の実施形態による電気部品の断面の概略図である。 図1(b)は、本開示の実施形態による、図1(a)の断面の部分Zの概略図である。 図2(a)~図2(o)は、電気部品の製造工程中の様々な段階で、図1(b)に描写される部分Zの一連の概略図である。 図2(a)~図2(o)は、電気部品の製造工程中の様々な段階で、図1(b)に描写される部分Zの一連の概略図である。 図2(a)~図2(o)は、電気部品の製造工程中の様々な段階で、図1(b)に描写される部分Zの一連の概略図である。 図2(a)~図2(o)は、電気部品の製造工程中の様々な段階で、図1(b)に描写される部分Zの一連の概略図である。 図2(a)~図2(o)は、電気部品の製造工程中の様々な段階で、図1(b)に描写される部分Zの一連の概略図である。 図3(a)~図3(c)は、本開示の実施形態による、二つの隣接する電気素子の部分の幅方向における断面の一連の概略図である。 同上。 同上。 図4は、本開示による電気部品の電気素子の列の一部の上面図である。 図5は、本開示の実施形態による液滴吐出ヘッドの断面である。
図面は原寸に比例したものではなく、特定の特徴がより明瞭に見えるように誇張されたサイズで示されている場合があることに留意されたい。
第一の態様のMEMSデバイス用の絶縁された電気部品は、厚さ方向に離間する第一および第二の面を備える基材層を備え、一つまたは複数の電気素子は基材層の第一の面上に配置される。
基材層の材料は特に限定されない。基材層は、シリコンウェーハであってもよく、または他の例では、基材は、ステンレス鋼、酸化マグネシウム(MgO)、ガラス、ニッケル等でできていてもよい。基材層は、二つ以上の層の積層体であってもよく、異なる層は、同一または異なる組成物を有してもよい。いくつかの実施形態では、基材は、電気素子と接触し、酸化ケイ素、窒化ケイ素等を含む最上層を備える。積層体の一つまたは複数の下層は、最上層とは異なる場合があり、例えば、シリコンウェーハ、MgO、ステンレス鋼、ガラス等を含んでもよい。
電気素子の作用下で変形する膜層または膜層のスタック(例えば、振動板)、応力勾配緩和層、セラミック部材と基材との間のイオンの拡散を防ぐためのバリア層、および/または電気素子の基材への接着を改善するための接着層を含む、一つまたは複数の任意の別の中間層を、一つまたは複数の電気要素と基材層との間に配置してもよいが、これらに限定されない。このような別の層は、例えば、無機酸化物層または窒化物層、例えばアルミナ、シリカ、窒化ケイ素、ジルコニア、タンタラ、ハフニア等を含んでもよい。
膜層、または膜層のスタックは、任意の好適な材料、例えば、金属、合金、誘電体材料、および/または半導体材料を含んでもよい。好適な材料の例としては、窒化ケイ素(Si)、酸化ケイ素(SiO)、酸化アルミニウム(Al)、酸化チタン(TiO)、ケイ素(Si)、ハフニア(HfO)または炭化ケイ素(SiC)が挙げられる。
応力勾配緩和層は、典型的には、窒化ケイ素、TEOS由来のシリカ、または、ヤング率が個々の層のヤング率に基づいて決定された、基材のヤング率と電気素子のヤング率に関して中間の他の材料層を含む。
任意の別の中間層は、場合によっては、基材自体の一部を形成する(すなわち、多層基材)とみなされてもよく、または別の層は基材に加えられて改質された多層基材を形成してもよい。MEMS用途での使用に好適な任意の基材構成を、本出願に関連して使用してもよい。
いくつかの実施形態では、電気部品は、複数の隣接する電気素子と、電気素子と基材と間に介在する少なくとも一つの中間層とを備え、少なくとも一つの中間層はハフニアを含み、ハフニア含有中間層は好ましくは電気部品の電気素子に隣接して配置される。
基材上に配置される各電気素子は、薄膜セラミック部材と、セラミック部材に隣接して配置される第一および第二の電極とを備え、動作中に第一と第二の電極間にセラミック部材を介して電位差を確立できる。
いくつかの実施形態では、セラミック部材と第一および第二の電極は、層のスタックに配置され、それぞれは厚さ方向に延在する横方向面を有し、セラミック部材は、第一の面および厚さ方向に離間して対向する第二の面を有する。基材層とセラミック部材の間に介在するように、セラミック部材の第一の面は基材層に対向し、第一の電極はセラミック部材の第一の面に隣接して配置され、第二の電極はセラミック部材の第二の側に隣接して配置される。
典型的には連続的な堆積から形成される層のスタックは、例えば、エッチングによってパターン形成されることができる。パターン形成は、一つまたは複数の工程で実行されてもよい。例えば、薄膜セラミック部材は、最初にパターン形成され、その後、別個のパターン形成工程において、下部の第一の電極の露出領域がパターン形成されることができる。あるいは、薄膜セラミック部材および第一の電極は、単一の工程でパターン形成されることができる。第二の電極がパターン形成される場合、第二の電極は、最初にパターン形成され、次に、下部のセラミック薄膜部材および第一の電極の露出領域を、一工程で一緒に、または連続する工程で別々にパターン形成してもよい。
パターン形成工程は、当技術分野で公知の任意のプロセスに従って、例えば、ドライエッチングまたはウェットエッチングによって実行されることができる。好ましくは、パターニングは、好適な時間、適切な比率で塩素(Cl)およびアルゴン(Ar)を使用するドライエッチングにより、例えば、30秒~5分または1~3分、例えば2分の範囲で、好適なサイクル数、例えば1~10サイクルまたは3~5サイクル、例えば4サイクルで実行される。
別の実施形態では、薄膜セラミック部材は、第一の電極と第二の電極の間に、電気素子の厚さ方向に垂直な方向に介在する。これらの実施形態では、第一および第二の電極は、厚さ方向に実質的に垂直な方向に互いに対向して、薄膜セラミック部材の横方向外表面上に堆積されることができる。
別の実施形態では、第一および第二の電極は、薄膜セラミック部材に隣接して、薄膜セラミック部材の同じ表面上に堆積されてもよく、この表面は、薄膜の厚さ方向において、基材に面する表面と反対側であることができる。このような実施形態では、第一および第二の電極は、それぞれが好ましくは複数の電極フィンガーを備える交互嵌合電極として形成される。あるいは、前記の交互嵌合電極は、各フィンガーが少なくとも部分的にセラミック材料によって囲まれるように、薄膜セラミック部材内に厚さ方向に形成されたスロットに堆積される。
別の実施形態では、第一および第二の電極は、薄膜セラミック部材の堆積の前に、交互嵌合電極として基材上に堆積される。第一および第二の電極は、交互嵌合電極として形成され、第一および第二の電極が薄膜セラミック部材に隣接して配置されているなら、特定の配置または特定の位置に関係なく、薄膜セラミック部材を介して、第一の電極と第二の電極との間に電位差が確立されることができる。
本発明の一つまたは複数の電気素子に使用される第一および第二の電極は、特に限定されない。好適には、第一および/または第二の電極は、白金(Pt)、イリジウム(Ir)、酸化イリジウム(IrO)、ルテニウム(Ru)、ランタンニケレート(LaNiO)、ルテニウム酸ストロンチウム(SrRuO)、またはそれらの組み合わせの層である。第一および第二の電極は、同じまたは異なる材料で形成されることができる。いくつかの実施形態では、第一および第二の電極の両方は白金を含む。白金は、その高い導電性と高い化学的安定性、および高温の酸素環境での酸化耐性により、特に好ましい。
電極は、当技術分野で公知の任意の好適な技術、例えばスパッタリング、物理的または化学的な気相堆積技術、電気めっき、または任意の他の好適な技術を使用して形成されることができる。
本発明の一つまたは複数以上の電気素子のそれぞれのセラミック部材のセラミック材料は、MEMS用途での使用に好適な強誘電体挙動、例えば圧電または強誘電体/クロスオーバー特性を示すならば特に限定されない。
薄膜セラミック部材のセラミック材料は、大部分がペロブスカイト結晶相(すなわち、50体積%超)、好ましくは少なくとも90体積%のペロブスカイト結晶相、より好ましくは少なくとも95体積%の圧電結晶相を有するセラミック材料を含むことができる。最も好ましくは、セラミック材料は、実質的に均質(すなわち、相が純粋)であり、ペロブスカイト結晶相のみを有する。
いくつかの実施形態では、本発明の電気素子のセラミック材料は、鉛、チタン、ジルコニウム、ニオブ、および/または亜鉛イオンを含む。本発明に従って使用されることができる鉛系セラミック材料の例としては、Pb[ZrTi1-x]O(0≦x≦1)、Pb[(Zn1/3Nb2/3Ti1-x]O 0<x<1、およびPb[(Mg1/3Nb2/3Ti1-x]O(0<x<1)が挙げられる。
別の実施形態では、セラミック材料は、鉛フリーであってもよく、ならびに/またはビスマス、ナトリウムおよび/もしくはカリウムイオンを含有してもよく、好ましくは、(Bi0.5Na0.5)TiO、(Bi0.50.5)TiO、Bi(Mg0.5Ti0.5)O、(K0.5Na0.5)NbO、BiFeO、およびそれらの組み合わせを含む固溶体から選択されてもよい。
本発明の一つまたは複数の電気素子のそれぞれのセラミック部材は、一つまたは複数の薄膜層を備えることができる。MEMS用途用のセラミック薄膜層の調製には、通常、化学溶液前駆体を使用する化学溶液堆積、または固体焼結セラミックターゲットもしくはホットプレスセラミックターゲットを使用するスパッタリング(例えば、RFマグネトロンスパッタリング)が含まれる。当業者に公知の他のいずれの好適な調製方法が使用されてもよい。セラミック材料薄膜は、好ましくは、化学溶液堆積により形成される。
例えば、多層薄膜セラミック部材は、セラミック材料の前駆体溶液の堆積および乾燥の複数回の繰り返しによって、堆積および乾燥工程の各セット間に結晶化によって、または堆積および乾燥の複数回の繰り返しの終了時に単一の結晶化工程のみによって、形成されてもよい。理解されるように、多層薄膜セラミック部材の層のそれぞれの組成物は、実質的に同一であってもよい。あるいは、多層薄膜セラミック部材の個々の層の組成物は、例えば、それらの層のうちの一つが、電気素子の基材および/または電極と接触するかどうかに応じて、最適化されることができる。したがって、このような実施形態では、多層薄膜セラミック材料の個々の層の組成物は異なっていてもよい。
Pb、Bi、Na、およびKは全て、特にペロブスカイト結晶化の典型的なプロセス温度で揮発性の種であることがよく知られている。特定のカチオンの高い揮発性を補償するために、前駆体溶液は、それに添加される過剰量のカチオンを用いて調製されることができる。カチオン過剰を提供することは、所望の化学量論が達成されることを確実にし、化学量論的な不均衡および点欠陥を低減するのに役立つ。このような過剰なカチオン種は、CSDで調製されるPZT薄膜で一般的である(例えば、溶液の化学的性質に応じて、最大20mol%~40mol%の過剰なPb2+を追加することができる)。同様に、ビスマスカチオン前駆体溶液、ならびに他のカチオンの前駆体溶液、特にナトリウムおよびカリウムを含むカチオンの前駆体溶液は、当業者によって日常的な実験によって測定されることができる好適な濃度のカチオン過剰で調製されることができる。
当業者によって理解されるように、電気部品に複数の電気素子がある場合、セラミック部材は最初に堆積されてもよく、その後、パターン形成され、および例えばエッチングによって複数の分離されたセラミック部材に分割され、それぞれが複数の電気素子のうちの個々の一つと関連付けられる。
一つまたは複数の電気素子のそれぞれは、パッシベーション層、または複数のパッシベーション層の積層体を備える。パッシベーション層、または複数のパッシベーション層の積層体は、一つまたは複数の電気素子のそれぞれの第一の電極と第二の電極との間の電気的パッシベーション、および圧電部材の保護を提供するために、一つまたは複数の電気素子に隣接して配置される。
用語「複数のパッシベーション層の積層体」は、厚さ方向に積み重ねられた複数の重ねられたパッシベーション層を指すことが意図され、隣接するパッシベーション層は、異なる組成を有することに基づいて、例えば、各層が異なる主成分を含む程度に(例えば、主要とは50体積%を超えることを意味する)互いに区別され、および/またはパッシベーション層を物理的に分離する少なくとも部分的に介在する中間層の存在によって、パッシベーション層は実質的に同じ組成であってもなくてもよい。例えば、本明細書に記載されるように、電気配線は、実質的に同じ組成のパッシベーション層間に組み込まれてもよい。この場合、介在する電気配線の存在は、たとえ層が実質的に同じ組成を有していても、それらが断面上で区別されるように、少なくとも部分的に層を分離する。
理解されるように、介在する中間層を少なくとも部分的に備える個々のパッシベーション層の厚さは、電気部品を横切る厚さ方向に実質的に垂直な方向に、変化してもよい。パッシベーション層の積層体の個々の層は、それ自体が、例えば、堆積プロセスの複数回の繰り返しからもたらされたいくつかの重ねられたサブ層から形成されてもよいことも理解されるであろう。しかし、このようなサブ層は、上述の積層体についての記載のように、各層が異なる主要成分を含む限り、組成に基づいて区別されず、およびいかなる介在層によっても分離されず、積層体内の別個の層とみなされる。いくつかの実施形態では、サブ層の組成は、個々のサブ層が互いに明確に区別されることなく、厚さ方向に徐々に変化することができる。同様に、複数のパッシベーション層の積層体の代わりに単一のパッシベーション層のみが設けられる場合、単一のパッシベーション層はまた、例えば、堆積プロセスの複数回の繰り返しからもたらされるいくつかのサブ層を備えてもよい。
本発明によれば、a)一つもしくは複数の下部の電気素子のそれぞれに隣接して配置される、パッシベーション層、もしくは複数のパッシベーション層の積層体の少なくとも最も内側の層は、不連続であり、ならびに/または、b)複数のパッシベーション層の積層体は、下部の電気素子のそれぞれとは反対側の面に凹部が形成され、凹部は一つもしくは複数の電気素子のそれぞれを覆う領域に設けられ、パッシベーション層の積層体は、パッシベーション層の積層体の他の非凹部領域と比較して、凹部全体にわたって厚さ方向により薄い。
パッシベーション層、または複数のパッシベーション層の積層体に関連して本明細書で使用される用語「不連続」は、パッシベーション層、またはパッシベーション層の積層体の少なくとも最も内側の層もしくは全ての層(一つまたは複数の電気素子に隣接して配置される最も内側の層)を指すことが意図されており、これは、一つまたは複数の電気素子および/または基材を覆う他の領域を完全に覆うようには連続的には延在しない。パッシベーション層またはパッシベーション層の積層体に関連して使用される「不連続部」または「不連続領域」は同義語であることが理解されよう。
パッシベーション層、またはパッシベーション層の積層体の不連続部もしくは不連続領域は、例えば、層の穴/開口部の形態であってもよい。いくつかの配置では、パッシベーション層もしくは積層体の少なくとも最も内側の層もしくは全ての層の穴/開口部は、パッシベーション層もしくは少なくとも積層体の最も内側の層は、一つもしくは複数の電気素子の一部を覆っていないこと、および/または隣接する電気素子間の中間領域の一部を覆っていないことを意味し、構成要素は複数の電気素子を備える。パッシベーション層もしくは積層体の少なくとも最も内側の層もしくは全ての層の不連続部は、パッシベーション層もしくは積層体の少なくとも最も内側の層もしくは全ての層が、少ない割合(すなわち、50%未満)もしくは一つもしくは複数の電気素子を覆うこと、および/または少ない割合(すなわち、50%未満)もしくは隣接する電気素子間の中間領域を覆うことを意味する。
本明細書で言及する用語「中間領域」とは、基材上に配置される隣接する電気素子の間にある(すなわち、介在する)電気部品の領域を指す。基材上の電気素子の配置(例えば、列またはオフセット列またはマトリックスに)に応じて、中間領域は、基材上に配置される電気素子の周りの経路を、経路が少なくとも二つの隣接する電気素子間に介在する程度まで、経路に集合的にのびる。電気部品の電気素子の配置の末端(例えば、素子の列の一つの端部)に配置される電気素子の場合、中間領域は、少なくとも二つの隣接する電気要素が間に介在する場所にのみ存在するため、中間領域は、電気素子の周りの経路に集合的にのびるが、先端でそれらの電気素子を完全には取り囲まないことが理解されるであろう。
したがって、中間領域は、電気部品の厚さ方向に垂直な方向に、電気素子の一端の横方向縁部から、隣接する電気素子の一端の対向する横方向縁部まで延在することができ、横方向縁部は、(電気素子が、基材とセラミック部材との間に第一の電極が介在するスタックに配置される場合)セラミック部材または第一の電極のいずれかの縁部であってもよく、電気部品のいずれかの部分が、基材上の厚さ方向に実質的に垂直な方向に最も遠くに延在している。したがって、中間領域は、基材上の電気部品によって形成される山の間の谷領域であるとみなされることができる。
パッシベーション層または積層体もしくはパッシベーション層が、中間領域を覆う不連続部を備える場合、第一の電極と第二の電極との間の電気的パッシベーションが維持されるならば、不連続部は中間領域の任意の領域にあってもよい。不連続部は、隣接する電気素子間の中間領域に部分的にのみまたは完全に全体にわたって延在することができるが、好ましくは、その不連続部は、隣接する電気素子の対向する横方向縁部の実質的に全長に沿って、隣接する電気素子間に介在するように延在する。
好ましい配置では、パッシベーション層、または積層体の少なくとも最も内側の層、好ましくは全ての層は、不連続領域を取り込み、分離された領域(すなわち、非接続島状構造)に分割され、一つまたは複数の電気素子のそれぞれは、パッシベーション層の分離された領域、またはパッシベーション層の積層体を有し、少なくとも部分的にそれを覆う。このような配置では、複数の電気素子がある場合、隣接する電気素子間の中間領域は、パッシベーション層も、または少なくとも積層体の最も内側の層もなく、その上に完全に延在し、それにより、パッシベーション層の一つの孤立した領域、または少なくとも積層体の最も内側の層が、別の領域に接続または接触するのを防ぐ。
パッシベーション層、または少なくともパッシベーション層の積層体の最も内側のパッシベーション層に不連続部を、特に完全な分割が達成されて分離領域を形成する程度まで設けることにより、脆弱なパッシベーション層のケミカルアタックが発生する可能性があり、そうでなければパッシベーション構造全体に伝播する可能性があるカスケード故障メカニズムを低減または実質的に防止することを、本発明者らは見出した。不連続部は、このような伝搬経路を破壊または中断し、複数の電気素子のカスケード障害を回避する。理解されるように、不連続部は、例えば、パッシベーション層上の分解の伝播を低減するのに効果的であるために、中間領域の領域全体に及ぶ必要はない。
さらに、上部のパッシベーション層またはパッシベーション層の積層体の不連続部とは別に、または好ましくはそれと組み合わせて、電気素子と基材との間に介在する中間層に不連続部を設けることも、また、カスケード故障メカニズムの問題を回避し、デバイスの寿命を延ばすのに役立つ。したがって、好ましい実施形態では、パッシベーション層は、中間領域に、下部の中間層の不連続領域とも一致する不連続部があり、どちらも同じまたは複数のエッチング工程の結果である可能性がある。
代替的にまたは追加的に、パッシベーション層、またはパッシベーション層の積層体の不連続部が、一つまたは複数の電気素子のそれぞれを覆う領域に設けられる。好ましい実施形態では、不連続部/不連続部領域は、一つまたは複数の下部の電気素子のそれぞれに通じる開口部を形成する。開口部の存在は、下部の電気素子の少なくとも一部が開口部の領域全体にわたってパッシベーション層によって覆われていないことを意味する。この配置は、動作中の電気素子の変位について、パッシベーション層、または複数のパッシベーション層の積層体の悪影響を軽減するのに特に有利であり、これにより、電気素子の第一の電極と第二の電極との間の適切な電気的パッシベーションをさらに確保しながら、セラミック部材の圧電/電歪性能に及ぼす抑制効果を防止または低減することが本発明者らによって見出された。
上記の不連続部に加えて、またはその代替として、複数のパッシベーション層の積層体が設けられる場合、パッシベーション層の積層体は、下部の電気素子のそれぞれとは反対側の面に凹部が形成され、一つまたは複数の電気素子のそれぞれを覆う領域に凹部が設けられ、複数のパッシベーション層の積層体の一つまたは複数の最も外側のパッシベーション層が、凹部全体にわたって厚さ方向に除去される。一つまたは複数の最も内側のパッシベーション層は、凹部全体にわたって一つまたは複数の電気素子を覆って残されている。このように凹部を形成することはまた、動作中の電気素子の変位に及ぼすパッシベーション層の抑制効果を低減するのに有益な効果を有することが見出された。
複数のパッシベーション層の積層体に関連して本明細書で使用される用語「凹部」は、積層体内のウェルまたは空洞を指すことを意図し、下部の電気素子とは反対側の積層体の表面で、パッシベーション層の積層体の少なくとも一つの層を貫通するが、全ての層ではない。パッシベーション層の積層体の最も内側のパッシベーション層のうちの一つまたは複数が、凹部全体にわたって各電気素子を覆って残っていることが理解されよう。一つまたは複数の電気素子の電極とそれに接続する配線の好適なパッシベーションが確実にもたらされる限り、凹部は、一つまたは複数の電気素子のそれぞれのセラミック部材の一部、好ましくは全体にわたって(厚さ方向に垂直な平面内で)延在してもよい。
一つまたは複数の電気素子の変位に及ぼすパッシベーション層の抑制効果を低減する凹部の任意の好適なサイズが用いられてもよい。理解されるように、本明細書に記載の電気素子を覆うパッシベーション層またはパッシベーション層の積層体の開口部の形態の不連続部は、パッシベーション層の積層体を反対方向から凹を作るのと同様の効果を達成する。したがって、両方は必要ではない。
理解されるように、記載された配置のいずれかにおいて、パッシベーション層、またはパッシベーション層の積層体は、中間体を備える複数の電気素子上に一つまたは複数のパッシベーション層を堆積させることによって、または例えば不連続部/不連続部領域を設けるために、エッチングもしくはリソグラフィによって、少なくとも最も内側の、もしくはすべての堆積されたパッシベーション層をパターン形成するための最終工程によって形成することができる。上記のようにパターン形成は、代替的に、パッシベーション層または少なくとも積層体の最も内側のパッシベーション層をマスク等の上に堆積することを用いて達成されることができる。
パッシベーション層、またはパッシベーション層の積層体は、任意の好適な堆積方法、例えば、原子層堆積(ALD)、分子層堆積(MLD)、化学気相堆積(CVD)、プラズマ増強化学気相堆積(PE-CVD)、物理蒸着(PVD)、スパッタリング等によって、最初は連続層として一つまたは複数の電気素子上に堆積されることができる。パッシベーション層に好適な材料は、金属酸化物、金属窒化物、金属炭化物、および炭素の同素体、例えばダイヤモンドライクカーボン(DLC)を含むが、これらに限定されない。いくつかの実施形態では、パッシベーション層またはパッシベーション層の積層体は、シリカ(SiO2)、窒化ケイ素(Si)、アルミナ(Al3)、ジルコニア(ZrO2)、酸化マグネシウム(MgO)、タンタラ(Ta5)、ハフニア(HfO)、ケイ素-タンタル酸化物(SiTaO)等およびそれらの組み合わせを含むことができる。堆積のために選択される材料および方法は、セラミック部材の酸素空孔の増加を引き起こす可能性のある還元環境を作らないことが好ましく、そうでなければ、酸化雰囲気中で高温回復工程が必要となる場合がある。アルミナは、エッチングされたセラミック材料、特にエッチングされたPZTに対して非常に良好な接着力を有するため、パッシベーション層、またはパッシベーション層の積層体の最も内側の層として使用するのに特に好ましい材料である。シリカ、タンタラ、ケイ素-タンタル酸化物(SiTaO)、およびハフニアは、その高い化学的不活性のために特に好適な材料である。シリカはまた、エッチングされたセラミック材料、特にエッチングされたPZTに対して良好な接着力を有することが示されている。
パッシベーション層の積層体が用いられる場合、各層は上記で詳述した任意の一つまたは複数のパッシベーション材料から構成されてもよく、各層は互いに同一または異なる技術によって堆積されてもよい。したがって、いくつかの実施形態では、パッシベーション層の積層体の少なくとも一つの層の組成は、積層体の少なくとも一つの別の層とは異なる。好ましくは、一つまたは複数の電気素子に隣接して配置される積層体の最も内側の層の組成は、積層体の少なくとも一つの別の層の組成と、好ましくは積層体の別の全ての層の組成と異なる。
好ましくは、電気部品が、セラミック部材に隣接して配置される複数のパッシベーション層の積層体、ならびに一つまたは複数の電気素子のそれぞれの第一および第二の電極を備える実施形態では、セラミック部材ならびに第一および第二の電極に隣接して配置される積層体の最も内側の層は、アルミナ、ジルコニア、ハフニア、シリカ、タンタラ、および/またはケイ素-タンタル酸化物を含み、ならびに最も内側層ではない積層体の他の層の少なくとも一つは、シリカおよび/または窒化ケイ素を含む。
特に好ましい実施形態では、特にパッシベーション層の積層体が不連続部を備える場合、積層体の最も内側の層はアルミナを含み、積層体の残りの層の少なくとも一つ、好ましくは全てはシリカを含む。別の特に好ましい実施形態では、特に、パッシベーション層が、任意の不連続部を有するかまたは有さない凹部を備える場合、積層体の最も内側の層は、ハフニア、シリカ、タンタラ、またはケイ素-タンタル酸化物を含み、積層体の残りの層の少なくとも一つ、好ましくは全てはシリカを含む。
別の好ましい実施形態では、パッシベーション層の積層体は、複数のシリカ層および複数のタンタラ層を備え、積層体の最も内側の層はシリカを含み、好ましくは、シリカ層およびタンタラ層は、積層体の厚さにわたって概ねに交互に配置される。別の好ましい実施形態では、パッシベーション層の積層体は、一つまたは複数のシリカ層、一つまたは複数のタンタラ層、および一つまたは複数のケイ素-タンタル酸化物層を備え、積層体の最も内側の層はシリカを含み、好ましくは、一つまたは複数のケイ素-タンタル酸化物層は、シリカ層とタンタラ層とを分離/その間に介在し、好ましくは、積層体の最も外側の層もタンタラを含む。例えば、パッシベーション層の積層体は、ケイ素-タンタル酸化物の介在層により分離された、最も内側のシリカ層と最も外側のタンタラ層とを備えることができる。
パッシベーション層、またはパッシベーション層の積層体の合計の厚さは、第一の電極と第二の電極との間の適切な電気的パッシベーションが達成される限り、特に限定されない。それにもかかわらず、本発明の特定の利点は、以下で説明するように、パッシベーション層の厚さが電気素子のセラミック部材の圧電/電歪特性を阻害しないように、パッシベーション層の不連続な性質および/または凹状の性質を調整することができる。したがって、本発明は、パッシベーションに対して最適であることができる(例えば、厚さを増加させると欠陥を低減することができる)総厚さを有するパッシベーション層の選択を可能にするが、それにもかかわらず、これは通常、セラミック部材の圧電/電歪性能を(つまり、電気素子の変位を阻害することによって)阻害すると見なされる可能性がある。
好適には、パッシベーション層、またはパッシベーション層の積層体の総厚さは、750nmよりも小さく、厚さは、特定の材料、または材料の組み合わせ、および堆積方法もしくは用いられる方法に依存する。パターン形成して不連続部または凹部を生成する前に、連続層が最初に達成され、第一の電極と第二の電極の適切なパッシベーションが、圧電部材の適切な保護と共に達成可能である限り、最小厚さは特に限定されない。したがって、(単一のパッシベーション層またはパッシベーション層の積層体のいずれかとして)パッシベーションの総厚さは、20nm~700nm、好ましくは50nm~650nm、より好ましくは100~600nmとすることができる。パッシベーション層の積層体が使用される場合、各パッシベーション層の厚さは、好適には5~500nm、例えば、50~500nm、100~450、または200~400nmであってもよい。理解されるように、複数のパッシベーション層が存在する場合、各層は、別の層とは異なる厚さであってもよい。
パッシベーション層、またはパッシベーション層の積層体の最も内側の層は、一つまたは複数の電気素子に隣接して堆積される。パッシベーション層、または複数のパッシベーション層の積層体は、短絡の可能性のある経路をもはや利用できないように、第一および第二の電極を互いに電気的に絶縁する。当業者は、電気素子の特定の設計に従って、適切な電気的パッシベーションを達成するために、パッシベーション層または複数のパッシベーション層の積層体の好適な厚さおよび組成を選択することができる。
パッシベーション層、またはパッシベーション層の積層体は、第一および第二の電極のうちの一方から第一および第二の電極のうちの他方への駆動回路に接続する電気配線を分離することができる。さらに、パッシベーション層またはパッシベーション層の積層体は、外部環境から電気配線を保護することができる。
セラミック部材および第一および第二の電極が、前記のように厚さ方向に層のスタックに配置され、各層が厚さ方向に延在する横方向面を有する実施形態では、パッシベーション層、または複数のパッシベーション層の積層体は、(セラミック部材の基材に面する面とは反対の面上に配置される)第二の電極を少なくとも部分的に覆い、セラミック部材の横方向面および第一および第二の電極の横方向面に隣接して配置される。パッシベーション層、または複数のパッシベーション層の積層体は、第二の電極に接続された全ての配線が確実にパッシベーションされる程度まで、第二の電極を覆うことが好ましい。
本明細書で説明したように、本発明におけるパッシベーションの特定の利点は、複数の電気素子があり、それぞれが単一の電気素子に関連付けられるパッシベーション層の分離された領域を有する場合、単一の電気素子のみの故障の結果として完全なデバイス故障につながる可能性があるカスケード故障メカニズムを回避することである。これは、不連続パッシベーション層、またはパッシベーション層の積層体の少なくとも最も内側の層は、ケミカルアタックを受けやすいか、または例えば、外部環境からのケミカルアタックに対して最も影響を受けやすい成分であることができるためである。隣接する電気素子間の中間領域に不連続部を有することによって、複数の電気素子に影響を及ぼすケミカルアタックの伝播を低減または防止し、完全なデバイス故障を回避することができる。分離された故障した電気素子の存在は、(例えば、隣接する機能的電気素子に波形を調整することによって)補償され、デバイス寿命を延長することができる。
不連続部の効果は、少なくとも最も内側のパッシベーション層が、特にケミカルアタックの影響を受けやすい組成を有する場合に特に有用である。例えば、少なくとも最も内側のアルミナパッシベーション層は、セラミック材料、特にエッチング損傷したPZTを保護するその能力でパッシベーション層として特に有用であるにもかかわらず、アルミナはいくつかの環境においてケミカルアタックに特に影響を受けやすい。したがって、本発明は、パッシベーション層材料としてのアルミナの使用から恩恵を引き出すために特に有益であることができるが、使用しなければ悪化させる可能性があるデバイス寿命に対する有害な影響を回避する。
一つまたは複数の電気素子のうちの少なくとも一つの電極は、電気配線を介して駆動回路に接続される。電気配線は、パッシベーション層上、または複数のパッシベーション層の積層体のパッシベーション層のうちの一つの上に堆積されてもよく、それらは電極に、例えばパッシベーション層または複数の層内に形成されるビアを通って接続される。ビアは、導電性素子で充填されるが、不連続部および凹部は充填されないため、ビアを本明細書に記載の不連続部または凹部と区別することができる。
電気配線は、スパッタリングによって、または当技術分野で公知の任意の他の好適な方法によって堆積されることができる。電気配線は、好ましくは金属配線、例えば、金(Au)、アルミニウム(Al)、銅(Cu)、白金(Pt)等、およびそれらの組み合わせを含む。配線用の薄い接着層はまた、電気配線の形成の前または後に堆積されてもよい。
いくつかの実施形態では、配線は、配線自体が複数のパッシベーション層の積層体の少なくとも一つのパッシベーション層によって覆われ、その結果、配線は複数のパッシベーション層の積層体の層の間に、駆動回路に接続する配線の領域が露出される程度まで、少なくとも部分的に介在する。
好ましい実施形態では、電気配線は、複数のパッシベーション層の積層体の二つの隣接するパッシベーション層の間に少なくとも部分的に介在し、二つの隣接するパッシベーション層は最も内側のパッシベーション層を含まない。別の好ましい実施形態では、パッシベーション層の積層体の最も内側の層は、アルミナ、ジルコニア、シリカ、タンタラおよび/またはハフニア、最も好ましくはアルミナを含み、電気配線が間に介在する二つの隣接するパッシベーション層はそれぞれ、シリカおよび/または窒化ケイ素、最も好ましくはシリカを含む。
本発明の電気部品は、基材層の第一の面上に配置された一つまたは複数の電気素子のそれぞれを覆うように配置された、連続的な絶縁層、または絶縁層の積層体をさらに備える。理解されるように、絶縁層は、外部環境から電気素子を分離するためのバリアとして機能し、電気素子をケミカルアタックから(例えば、電気部品の特定の用途に応じて水分またはインクから)保護するのに役立つ。本発明の特定の利益は、したがって、電気部品に外部環境からの保護を、具体的にはケミカルアタックからの保護を改善することである。本発明で使用する連続的な絶縁層、または絶縁層の積層体はまた、不連続もしくは凹部が形成されたパッシベーション層、または積層体もしくはパッシベーション層の利点を、外部環境からの保護を失うことなく得ることを可能にする。本明細書で説明したように、パッシベーション層内に不連続および/または凹部領域を有することには利点があり、例えば、一つまたは複数の電気素子のそれぞれを覆う領域に、パッシベーション層、またはパッシベーション層の積層体内に開口部もしくは凹部を設けることによる。これは、圧電/静電性能を最大化するために、一つまたは複数の電気素子の変位の阻害を防止または低減するための手段として使用される。電気部品を覆う連続的な絶縁層の存在は、同時に外部環境から電気素子を保護するが、欠陥、例えば下部のパッシベーション層内のマイクロクラックまたはピンホールを塞ぐこともでき、および、例えば、不連続部が一つもしくは複数の電気要素のそれぞれの上の領域内でパッシベーション層もしくはパッシベーション層の積層体に設けられる場合、または不連続部が隣接する電気要素間の中間領域に設けられる場合に、パッシベーション層もしくはパッシベーション層の積層体の不連続もしくは凹部領域を覆うこともできる。
用語「絶縁層の積層体」は、厚さ方向に積み重ねられた複数の重ねられた絶縁層を指すことが意図され、隣接する絶縁層は、異なる組成を有することに基づいて、例えば、各層が異なる主成分を含む程度に(例えば、主成分が50体積%を超えることを意味する)互いに区別され、および/または絶縁層を物理的に分離する少なくとも部分的に介在する中間層の存在によって、その絶縁層は実質的に同じ組成であってもなくてもよい。
理解されるように、介在する中間層を少なくとも部分的に備える個々の絶縁層の厚さは、電気部品を横切る厚さ方向に実質的に垂直な方向に、変化してもよい。パッシベーション層の積層体の個々の層は、それ自体が、例えば、堆積プロセスの複数回の繰り返しからもたらされたいくつかの重ねられたサブ層から形成されてもよいことも理解されるであろう。しかし、このようなサブ層は、上記の積層体についての記載のように、組成に基づいて区別されず、およびいかなる介在層によっても分離されず、積層体内の別個の層とみなされる。上記のように、同様に、複数のパッシベーション層の積層体の代わりに単一の絶縁層のみが設けられる場合、単一の絶縁層はまた、例えば、堆積プロセスの複数回の繰り返しからもたらされるいくつかのサブ層を備えてもよい。
絶縁層、または絶縁層の積層体に関連して本明細書で使用する用語「連続的」は、絶縁層、または絶縁層の積層体を指すことを意図し、これは、中断することなく継続的に延在して、一つまたは複数の電気素子を完全に覆い、それに関連して、基材上に配置される対応するパッシベーション層に対応する。複数の電気素子が存在する場合、絶縁層は、電気素子間の下部の中間領域上にも延在することが理解されるであろう。したがって、連続層は、典型的には、電気素子が配置される基材の面の実質的に全てを覆う。
絶縁層、または層の積層体は、当技術分野で公知の堆積の任意の方法によって、一つまたは複数の電気素子のそれぞれに堆積されてもよい。絶縁層または層の積層体は、最も外側のパッシベーション層を堆積するために使用される方法とは異なる方法によって堆積されることが好ましい。これは、パッシベーション層に存在する点欠陥が絶縁層または層の積層体を通って再生および延在する可能性を低減するであろう。絶縁層または絶縁層の積層体は、原子層堆積(ALD)、分子層堆積(MLD)、スパッタリング等によって堆積されることが好ましい。絶縁に好適な材料は、非常に高い化学的不活性を有する。好適な材料の例としては、シリカ(SiO)、ジルコニア(ZrO)、タンタラ(Ta)、ハフニア(HfO2)等、およびそれらの組み合わせが挙げられるが、これらに限定されない。
絶縁層、または絶縁層の積層体は、好ましくは、シリカ、ハフニア、ジルコニア、タンタラ、およびそれらの組み合わせのうちの一つまたは複数の層を備える。いくつかの実施形態では、絶縁層、または絶縁層の積層体は、シリカおよび/またはタンタラ、ジルコニアおよびハフニアのうちの一つまたは複数の層を備える。他の実施形態では、絶縁層は、複数のシリカ層、およびタンタラ、ジルコニア、もしくはハフニアのうちの一つもしくは複数の層、または複数のタンタラ層、および/またはジルコニアもしくはハフニアのうちの一つもしくは複数の層を備える、絶縁層の積層体である。
好ましい実施形態では、絶縁層の積層体は複数のシリカ層を備え、シリカ層は電気素子/パッシベーション層に隣接するように配置され、積層体は複数のタンタラ層をさらに備え、好ましくはシリカ層とタンタラ層は、積層体の厚さにわたって概ね交互に配置される。
絶縁層、または絶縁層の積層体の厚さは特に限定されないが、動作中の電気素子の変位を阻害するあらゆる可能性を低減するために、より薄い層が一般的に好ましい。一般的に、絶縁層または絶縁層の積層体の厚さは、10nm~50nm、好ましくは12~30nm、より好ましくは15~25nmの範囲が好適である。絶縁材料の性質および堆積技術に応じて、種々の厚さ値が必要となる場合がある。
絶縁層または絶縁層の積層体は、化学的に堅牢な材料、例えば、ハフニア、タンタラ、ジルコニア、およびシリカから、単独でまたは組み合わせて作られていることが好ましく、原子層堆積(ALD)によって堆積されることが好ましい。シリカ層とタンタラ層との組み合わせは、外部環境から、特に、例えば電気部品が水性インクを使用する液滴吐出ヘッドで使用されている場合、または水性汚染物が存在する場合に、水性環境からの保護を提供するのに特に効果的であることが、本発明者によって見出された。
絶縁層または絶縁層の積層体は、電気部品、特にパッシベーション層またはパッシベーション層の積層体の任意の不連続部の各電気素子を完全に覆ってもよい。さらに、絶縁層は、下部のパッシベーション層またはパッシベーション層の積層体の最も外側の層の欠陥、例えばマイクロクラックまたはピンホールを修復する(例えば、充填/塞ぐ)ための手段を提供する。これは、パッシベーション層またはパッシベーション層の積層体の最も外側の層と接触する絶縁層の堆積方法としてALDが使用される場合に、特に効果的であることが見出されている。絶縁層の存在はまた、より均一なトポグラフィーを電気部品に与えてもよく、MEMS用途におけるキャッピング層への結合がより効果的であり、増加するトポグラフィーによって悪化する欠陥、例えば空隙等が発生しにくい。
上で説明したように、絶縁層または絶縁層の積層体は、典型的には、一つまたは複数の電気素子を備える電気部品の実質的に全ての表面を覆う。それにもかかわらず、当然のことながら、絶縁層または絶縁層の積層体は、駆動回路との電気的接続が確立されなければならない電気部品上のそれらの領域から除去されることができる。このような領域は、電気部品上に設けられる電気素子の全てを覆わない。
絶縁層または絶縁層の積層体は、外部環境および化学物質との接触から電気素子を保護することができ、そのため一つまたは複数の電気素子を備える電気部品の製造プロセスはより高い歩留まりに達し、電気素子の寿命を延長できる。連続絶縁層と不連続パッシベーション層との組み合わせは、電気部品の使用可能寿命を延ばすのに特に有利である。
第二の態様では、本発明は、液滴吐出装置で使用するためのアクチュエータ部品を提供し、アクチュエータ部品は、第一の態様による電気部品である。
第三の態様では、本発明は、第一の態様による絶縁された電気部品と、絶縁された電気部品に取り付けられたキャッピング層とを備える微小電気機械システムを提供する。キャッピング層は、電気素子の群もしくはその全てに対して単一の空洞を画成することができ、または各電気素子に対してそれぞれの空洞を画成することができる。このような空洞は、液密で封止されてもよい。キャッピング層は、ケイ素(Si)から形成されてもよく、例えば、シリコンウェーハから製造されてもよく、一方、空洞を備えるキャッピング層に設けられる形体は、任意の好適な製造プロセス、例えば、エッチングプロセス、例えばDRIEまたは化学エッチングを使用して形成されることができる。場合によっては、キャッピング層の形体の少なくともサブセットは、アディティブ法、例えばCVD技術(例えば、PECVD)、またはALDで形成されることができる。さらに他の場合では、形体は、エッチング及び/又は追加プロセスの組み合わせを使用して形成されてもよい。キャッピングウェーハは、絶縁層または絶縁層の積層体を介して電気部品に結合されてもよい。
絶縁層の存在は、電気部品のトポグラフィーを改善するのに役立つ可能性があり、キャッピング層への結合がより効果的になり、欠陥、例えば空隙等が発生しにくい。
いくつかの実施形態では、微小電気機械デバイスは、絶縁された電気部品に取り付けられ、かつ電気部品のキャッピング層に対向する面に配置されるノズルプレートをさらに備えることができる。
第四の態様では、本発明は、上記の電気部品またはMEMSデバイスを備える液滴吐出ヘッドを提供する。
第五の態様では、本発明は、第四の態様による液滴吐出ヘッドを備える液滴吐出装置を提供する。
液滴堆積装置は、従来の印刷用途、例えばインクジェット印刷技術、ならびに3Dプリンティング及び他の材料堆積またはラピッドプロトタイピング技術の両方において広く使用されている。
液滴堆積装置での使用に好適なアクチュエータ部品は、例えば、複数の流体チャンバーを備えることができ、チャンバーは一つまたは複数の列に配置されてもよく、各チャンバーはそれぞれアクチュエータ素子及びノズルを備えている。理解されるように、この態様では、作動素子は上記の電気素子に対応し、複数のチャンバーからノズルのうちの対応する一つを通して流体を吐出させるように作動可能である。例えば、作動素子はアクチュエータ部品の流体チャンバーのうちの一つを画定する壁を変形させることによって機能することができる。そして、このような変形は、チャンバー内の流体の圧力を増加させ、それによってノズルからの流体の液滴を吐出させることができる。このような壁は、任意の好適な材料、例えば金属、合金、誘電体材料、および/または半導体材料を含むことができる膜層の形態であってもよい。好適な材料の例としては、窒化ケイ素(Si)、酸化ケイ素(SiO)、酸化アルミニウム(Al)、ハフニア(HfO)、タンタラ(Ta)、ジルコニア(ZrO)、酸化チタン(TiO)、ケイ素(Si)または炭化ケイ素(SiC)が挙げられる。
液滴堆積装置は、典型的には、アクチュエータ部品と、アクチュエータ部品に取り付けられる一つまたは複数のマニホールド構成要素と、を備える液滴吐出ヘッドを備える。このような液滴吐出ヘッドは、さらに、または代わりに、例えば、アクチュエータ部品により提供される電気回路によって作動素子に電気的に接続される駆動回路を備えてもよい。このような駆動回路は、液体チャンバーの選択された群から液滴を吐出させる駆動電圧信号を作動素子に供給することができ、選択された群は、ヘッドによって受信された入力データの変化によって変化する。
多様な用途の材料への要求を満たすために、本明細書に記載されるように、多種多様な代替流体が、液滴吐出ヘッドにより堆積されることができる。例えば、液滴吐出ヘッドは、一枚の紙もしくはカード、または他の受容媒体、例えば、織物もしくは箔もしくは成形物品(例えば、缶、ボトル等)に移動することができるインクの液滴を吐出して、液滴吐出ヘッドがインクジェットプリントヘッド、またはより具体的には、ドロップオンデマンドのインクジェットプリントヘッドであってもよいインクジェット印刷用途の場合と同様に、画像を形成することができる。
あるいは、流体の液滴を使用して構造体を構築することができ、例えば電気的に活性な流体を受容媒体、例えば回路基材上に堆積させて電気デバイスのプロトタイピングを可能にすることができる。別の例では、ポリマー含有流体または溶融ポリマーは、物体のプロトタイプモデルを製造するために、または製造構成要素の製造のために(3D印刷の場合のように)、連続する層に堆積されることができる。さらに他の用途では、液滴吐出ヘッドは、生体物質または化学物質を含有する溶液の液滴を、受容媒体、例えばマイクロアッセイ上に堆積させるように構成される。
このような別の流体に好適な液滴吐出ヘッドは、問題の特定の流体を処理するためにいくつかの改造がなされ、概ね構造がプリントヘッドと類似している可能性がある。使用可能な液滴吐出ヘッドはドロップオンデマンド液滴吐出ヘッドを備える。かかるヘッドにおいて、吐出された液滴のパターンは、ヘッドに提供される入力データによって異なる。
電気素子の構造
ここで、本発明は、図面を参照して説明され、図面は本発明を説明することを意図しており、決して限定するものではなく、また分かりやすいように縮尺通りではない。
図1(a)は、微小電気機械システムデバイス100に備わる電気部品の断面の概略図である。図1(a)は、電気部品の電気素子の一般的なレイアウトを示す。図1(a)は、厚さ方向505の上方に配置された電気部品102を有する基材層110を示す。
電気部品102は、(図1(b)に示し、以下に説明するように)複数の層を備えてもよい。キャッピング層103は、多数の異なる場所で電気部品102に取り付けられてもよい。図1(a)から分かるように、微小電気機械システムデバイス100では、長さ方向510におけるその長さが厚さ方向505におけるその厚さよりもはるかに大きいように、電気部品102は断面で細長い。ページの外への方向は幅方向500である。液滴吐出ヘッド用の微小電気機械システムデバイス100では、厚さ方向505は、吐出方向に対して反平行であってもよく、吐出方向は、液体の小滴がノズルを出る方向であり、幅方向500は、横方向に対して平行であってもよく、それはアクチュエータおよびノズルの列が配置される方向である。
ここで図1(b)を考察すると、図1(b)は、本発明の第一の態様の第一の実施形態による、図1(a)の断面の一部Zの概略図である。図1(b)は、微小電気機械システムデバイス用の絶縁電気部品に備えられる電気素子の一部分を示す。基材層110は、厚さ方向505に離間する第一の面111および第二の面112をそれぞれ備える。電気素子120は、基材層110の第一の面111上に配置される。電気素子120は、電位差が動作中に第一の電極121と第二の電極122との間にセラミック部材123を介して確立されるように、セラミック部材123ならびにそれぞれセラミック部材123に隣接して配置される第一の電極121および第二の電極122を備える。絶縁層の積層体であってもよい連続絶縁層170は、基材層110の第一の面111上に配置された一つまたは複数の電気素子120のそれぞれを完全に覆うように配置される。不連続パッシベーション層150は層151~153を備え、それは複数のパッシベーション層の積層体であり、絶縁層170と一つまたは複数の電気素子120との間に部分的に介在する。複数のパッシベーション層の積層体は、一つまたは複数の電気素子120のそれぞれの第一の電極121と第二の電極122との間の電気的パッシベーションを提供するために、一つまたは複数の電気素子120のそれぞれに隣接し、部分的に上を覆って配置される。
第二の電極122へ電気的に接続するために、電気配線160はパッシベーション層153上に設けられる。第一の電極121を電気的に接続するために、別の電気的配線(図1(b)では見えない接続)が提供される。微小電気機械システムデバイスは、基材層110の第一の面111に隣接して配置される中間層140をさらに備える。中間層140は、基材層110と電気素子120との間に配置される。中間層140は、連続層141および不連続層142を備える。
ここで図2(a)~図2(o)を参照すると、これは、図1(a)に示され、図1(b)により詳細に示される電気素子の部分Zの製造プロセスの様々な段階を示す一連の概略図である。製造プロセスは、厚さ方向505に離間する第一の面111および第二の面112を備える基材層110で始まる。基材の材料は特に限定されない。この場合、基材はシリコンウェーハである。
図2(a)は、中間層140が基材層110の第一の面111上に形成される、初期堆積段階を示す。中間層は、図2(b)に示すように、厚さ方向505で互いのトップ上に堆積されたサブ層141および142から形成される。層141は、例えば、シリコンウェーハの熱酸化によって形成されるSiOである。層142は、例えば、原子層堆積によって堆積されたAlから作製される。
ここで図2(c)を考察すると、これは第一の電極121の堆積後のスタックを示し、例えば白金(Pt)で形成される。
図2(d)は、セラミック部材123が第一の電極121のトップ上に加えられた後のスタックを示す。薄膜セラミック部材は、例えば、以下の例示的な方法に従って、ゾル-ゲル堆積により堆積されたNbドープPZT(PNZT)である。i)15重量%PNZT溶液(P/N/Z/T-115/2/52/48)を、500rpmで動的分注を行い、3500rpmで45秒間、第一の電極上にスピンコーティングした。ii)スピンコーティング後、単層を、100℃で1分間乾燥し、300℃で4分間熱分解させた。iii)熱分解された層を、2SLPMのO流下、10℃/秒の加熱速度で、700℃で1分間、急速熱アニール(RTA)で、結晶化させた。そして、工程i)~iii)を、薄膜が厚さ2μmに達するまで繰り返した。
次に、図2(e)に示すように、第二の電極122は、セラミック部材123の上部上に層状に積層される。第二の電極は、例えば、第一の電極と同じ手順に従って堆積される別のPt電極であってもよい。あるいは、第二の電極は、例えば、イリジウム層と酸化イリジウム層との組み合わせ等、第一の電極とは組成的に異なってもよい。第一の電極121、セラミック部材123および第二の電極122は、一緒に電気素子120を形成する。
図2(f)および図2(g)から分かるように、次の工程は、第二の電極122およびセラミック部材123の、そして第一の電極121のパターン形成である。パターン形成は、4サイクルの間、合計2分間、塩素(Cl)およびアルゴン(Ar)を使用するドライエッチングにより実施される。第二の電極が最初にパターン形成され、続いて、下側のPNZTおよび第二の電極層がパターン形成される。
次に、図2(h)および図2(i)に示すように、第一のパッシベーション層153および第二のパッシベーション層152は、厚さ方向505でスタックの露出した表面の全体の上に堆積される。
パッシベーション層152は、例えば、原子層堆積によって80nmの厚さに堆積されるアルミナ層であってもよい。パッシベーション層153は、例えば、シリカから作られ、プラズマ増強化学気相堆積(PE-CVD)によって200nmの厚さに堆積される。
層152および153は、図2(j)に示すように、例えばリソグラフィによって連続的にパターン形成される。
図2(k)では、誘電体ビアのエッチングが実行され、ビア161が形成され、第二の電極122の一部分が露出されて電気的接続が形成されることが可能になる。この工程では、第一の電極121への電気的接続を可能にする別のビア162もエッチングされる(この断面では示されない)。
図2(l)では、ビア161および162(図示せず)は充填され、電気配線160を設けて第一の電極121および第二の電極122の両方に電気的に接続をするように、金属堆積が行われる。電気配線は、例えば、アルミニウム(Al)、金(Au)、銅(Cu)、ニッケル(Ni)等、またはそれらの組み合わせをスパッタリングすることによって形成されてもよい。
ここで図2(m)を参照すると、第三のパッシベーション層151は、厚さ方向505でスタックの露出した表面全体の上に堆積される。パッシベーション層151は、例えば、シリカから作られ、PE-CVDによって500nmの厚さに堆積される。パッシベーション層151はまた、金属配線160上にも堆積される。
次に、パッシベーション層151~153が、電気素子120上でエッチングされる。図2(n)に見られるように、これは、第二の電極122に通じる「開口部」を形成するために、電気素子120の上を覆う領域の上のパッシベーション層151~153を完全に除去することができる。
別の実施形態では、図3(b)に示すように、パッシベーション層の積層体の最も外側の層のうちの一つまたは複数は、凹部166を形成するように除去されることができることが理解されることができる。したがって、パッシベーション層150の積層体は、パッシベーション層150の積層体の他の非凹部領域と比較して、凹部166の全体にわたって厚さ方向505でより薄い。換言すると、パッシベーション層150の積層体は、下部の電気素子120のそれぞれとは厚さ方向505で反対側の面に凹部が形成されてもよく、凹部166は、複数の電気素子120のそれぞれを覆う各領域に設けられる。好ましくは、パッシベーション層150は、最初に連続するパッシベーション層の積層体によって形成され、続いて一つまたは複数の最も外側のパッシベーション層がエッチングされて凹部166を形成する。一つまたは複数の最も内側のパッシベーション層が、凹部166の全体にわたる一つまたは複数の電気素子のそれぞれの上を覆って残されていることと、凹部の底部に露出する第一のパッシベーション層は、最も外側の一つまたは複数のパッシベーション層を除去するためのエッチング停止として機能することと、が理解されるであろう。このような凹部166の形成は、パッシベーション層150の積層体の他の層のうちの一つがエッチング停止として機能するように、好適なエッチングおよびエッチング停止の使用を必要としてもよい(図示した例では、パッシベーション層152は、エッチング停止として機能する)。別の実施形態では、好適なエッチング停止層は、あらゆるこのような凹部166の厚さ方向の範囲を制御するために、スタック内の他の点に(例えば、厚さ方向505に)挿入されることができる。
パッシベーション層150の積層体におけるこうような凹部166は、動作中の電気素子の変位に対するパッシベーション層の抑制効果を実質的に低減するのに有利である。
いくつかの実施形態では、パッシベーション層の積層体内の凹部は、一つまたは複数の電気素子のそれぞれの横方向面のトップ面全体および少なくとも一部、好ましくは全てを含むように、幅方向500に延在することができる。この構成は、動作中の電気素子の変位に対するパッシベーション層の任意の抑制効果を低減するのに特に有利である。上記の実施形態の例示的な実施形態が図3(c)に示されており、本開示の別の実施形態による電気部品の一部の断面の概略図を示しており、ここで、積層体パッシベーション層150の最も内側の層に不連続領域190があり、および電気素子上の凹部166の別の配置である。好適な形状のマスクおよびエッチング工程は、当業者によって理解されるように、電気配線160上にこれらの層を残しながら、この特定の断面で電気素子120上の最も外側のパッシベーション層151および中間のパッシベーション層152の全てを除去するために使用されることができる。方向510の他の断面では、電気配線160は、第二の電極122への電気に接続するために電気素子120の上に延在するが、マスクの形状は、最も外側のパッシベーション層151および中間のパッシベーション層152を電気配線160上および電気素子120の適切な部分上に残すように、この領域で変更されてもよいことが理解されよう。図3(c)に示す実施形態では、最も内側のパッシベーション層153は、第一の電極121と第二の電極122との間のパッシベーションを設けるように、電気素子120の上に残されている。
さらに別の実施形態では、図3(c)に示すような凹部166は、一つまたは複数の電気素子のそれぞれのトップ面を覆う領域でパッシベーション150の一つまたは複数の最も内側の層に、開口部(図3(c)に図示せず)をさらに伴うことができる。開口部は、電気素子の変位を増加させるために必要とされてもよい。
最後に、図2(o)では、連続絶縁層170は、スタックの露出した表面全体にわたって厚さ方向505に堆積される。絶縁層は、例えば、原子層堆積によって総厚さ20nmまで、厚さ方向505に互いのトップ上に堆積されるシリカ層およびタンタラ層のスタックである。
上記のように、層170は、一つまたは複数の電気素子のそれぞれを覆う、下部のパッシベーション層またはパッシベーション層の積層体に存在するあらゆる凹部または不連続部、ならびに中間領域内に存在する不連続部を覆うことができる。さらに、絶縁層170は、一つまたは複数の電気素子のおよび電気部品全体のそれぞれが外部環境から効果的に保護されるように、パッシベーション層の下部のパッシベーション層内または積層体の最も外側の層内に存在するあらゆる点欠陥を、実質的に塞ぐか、または修復することができる。
絶縁層170の堆積後、キャッピング層103は、図1(a)および図5に示すように、空洞106が電気素子102を囲むように、絶縁層170上の電気部品に結合されることができる。
当業者であれば、別の製造工程が、基材層110のその他の位置に他の構成要素を生成するために、図2(a)~(o)に図示する段階の間に発生してもよいことと、これらの工程の一部は省略されるか、または必要とされる可能性があるいくつかのサブ工程に分割されてもよいことと、を理解することができる。
隣接する電気素子間の中間領域に、パッシベーション層またはパッシベーション層の積層体内の不連続部の形成を、図3(a)を参照してここで説明する。図3(a)は、電気部品100の一部の断面の概略図であり、構成要素100内で幅方向500に隣接する二つの電気素子120(i)および(ii)の部分を示し、構成要素100は、複数の電気素子120(これは基材層110上に、または基材層110を覆って、一列にまたは行配列に配置されることができる)を備える。
図3(a)に見られるように、各電気素子120(i)は、中間領域125によって、隣接する電気素子120(ii)から幅方向500に分離されている。当業者であれば、電気部品100は、複数の中間領域125(i~n-1)によって全て分離された複数の電気素子120(i~n)を備えることができることを理解するであろう。
パッシベーション層150の積層体の最も内側のパッシベーション層153は、下部の電気素子120に隣接して配置され、幅方向500に不連続領域190を有し、電気部品100の隣接する電気素子120(i)と120(ii)との間で中間領域125を覆う。別の実施形態では、パッシベーション層150の積層体の全ての層151~153は、隣接する電気素子120の間の少なくとも一つの中間領域125の上に、一致する不連続領域190をそれぞれ有すことができることが理解されよう。また、不連続領域190が一致しない場合もあることも理解されよう。後者の実施形態が図3(b)に示されており、パッシベーション層153および152は、中間領域125にそれぞれの不連続部190(i)および190(ii)を有する。
図3(a)~(c)はまた、基材層110の第一の面111に隣接して配置される中間層140の積層体を備える電気部品を例示する。中間層140の積層体は、基材層110と電気素子120との間に配置される。中間層140の積層体は、連続層141および不連続中間層142を備える。中間層142は、電気素子120と基材層110との間に少なくとも部分的に介在し、中間層142は、厚さ方向505に基材層110の第一の面111の上方に位置し、中間層142は、電気部品100の隣接する電気素子120(i)と120(ii)との間の少なくとも一つの中間領域125の上に不連続領域191を有する。
いくつかの実施形態では、パッシベーション層150、または少なくともパッシベーション層150の積層体の最も内側のパッシベーション層153は、隣接する電気素子120の間の中間領域125の大部分にわたって不連続であり、不連続領域190は幅方向500に中間領域125の大部分を覆う。さらに、いくつかの実施形態では、中間層142は、隣接する電気素子120の間の中間領域125の大部分、好ましくは全てにわたって不連続であり、不連続領域191は幅方向500に中間領域125の大部分または全てに広がる。
いくつかの実施形態では、電気部品は、パッシベーション層150、または少なくともパッシベーション層150の積層体の最も内側の第一のパッシベーション層153を有し、これは、隣接する電気素子120の間の中間領域125の一部分の領域のみを覆う不連続領域(例えば、一つまたは複数の穴/開口部の形態で)を備える。
パッシベーション層150がパッシベーション層150の積層体を備える一部の実施形態では、パッシベーション層150の積層体の全ての層は、隣接する電気素子120の間の中間領域125の大部分にわたって不連続であってもよく、隣接する電気素子120の間の中間領域の大部分は、覆っているパッシベーション層がない領域を有する。電気部品100が、複数のパッシベーション層150の積層体を備える別の実施形態では、パッシベーション層150の最も内側の第一のパッシベーション層153のみが、隣接する電気素子120の間の中間領域125にわたって不連続であり、積層体のうちの一つまたは複数の他の層は電気素子120間の中間領域125を覆うが、積層体のうち最も内側の層、第一のパッシベーション層153はない。別の実施形態では、複数のパッシベーション層150の積層体は、幅方向500に異なる程度に不連続である層を備えることができる。いくつかの実施形態では、(図3(b)を参照のこと)、厚さ方向505に電気素子120に最も近い最も内側のパッシベーション層153は、幅方向500に中間領域125に最も近い長さの、最も長い不連続領域190(i)を有してもよい。
不連続領域190、191を設けることにより、故障した電気素子を分離して、特に広く行き渡るカスケード障害の回避することが可能となり、パッシベーション層150(もしくは複数のパッシベーション層150の積層体の最も内側の層)の組成物、または下部の中間層142の組成物は、水分/化学的攻撃により影響を受けやすいが、このような材料は影響を受けやすくなければ電気部品100の構成に使用するのに有用である。例えば、アルミナは、パッシベーション層150、または複数のパッシベーション層150の積層体の最も内側の層に有用な材料である。アルミナは、同様に、下部の中間層142の組成物に有用である。個々の電気素子120が故障した場合、(例えば、隣接する機能している電気素子120に波形を調整することによって)故障を補償して、デバイス寿命を延ばすことができる。
電気部品の電気素子のカスケード故障を防止するために、一つまたは複数の不連続部190または191が必要とされる場合、対応する一つまたは複数の層、すなわち上記のパッシベーション層および/または中間層は、分離された領域に分割され、複数の電気素子のそれぞれの電気素子120は、図4に簡略化された形で電気素子120の列の一部の上面図に示されるように、分割された一つまたは複数の層の分離された領域を備えることが理解されよう。全ての分割された142層は、各電気素子の下に位置するため、図4に示す上面図からは見えないことが理解されよう。それにもかかわらず、分割された142層の一般的な形状は、図4に示す分割されたパッシベーション層153の形状と類似している。また、電気素子の他の列は、図4に示す列に隣接する電気部品に510方向に備えられることができることが理解されよう。
図3(a)~(c)から分かるように、絶縁層170の連続絶縁層または積層体は、様々なプロセス工程中にパッシベーション層のいずれかをオーバーエッチングすることによって引き起こされる損傷または欠陥を含む、パッシベーション層またはパッシベーション層の積層体の最外層に存在する可能性のある点欠陥を修復することによって電気素子のパッシベーションを強化するために、電気素子120(i)および(ii)、特に、下部のパッシベーション層またはパッシベーション層の積層体のあらゆる不連続部を覆っている。さらに認識されることができるように、絶縁層または絶縁層170の積層体は、電気部品100の複数の電気素子120の任意の隣接する電気素子120(i)と120(ii)との間に配置された任意の中間領域125に存在する任意の不連続部190および/または191も覆う。
図5は本発明の第四の態様の実施形態による液滴吐出ヘッドの断面を示し、流体チャンバー195が、基材101内で、電気素子120の下で、厚さ方向505にエッチングによって形成される。
ノズルプレート196は、電気素子が形成される面と対向する流体チャンバーの面に、厚さ方向505に設けられる。ノズル197は、流体チャンバー195から流体液滴を吐出させるために、ノズルプレート内に形成される。キャッピング層103は、電気素子120の空洞106を画定する。このような空洞は、流体チャンバー195、ならびに入口通路および出口通路内に、流体チャンバー195の面で、510の方向に、流体が空洞に入るのを防ぐために、流密で封止されることができる。

Claims (26)

  1. 微小電気機械システムデバイス用の絶縁された電気部品であって、
    i) 厚さ方向に離間する第一の面および第二の面を備える基材層と、
    ii) 前記基材層の前記第一の面上に配置される一つまたは複数の電気素子であって、前記一つまたは複数の電気素子のそれぞれは、
    a) セラミック部材と、
    b) 動作中に第一電極と第二の電極との間に前記セラミック部材を介して電位差が確立され得るように、前記セラミック部材に隣接して配置される前記第一および第二の電極と、を備える、一つまたは複数の電気素子と、
    iii) 前記基材層の前記第一の面上に配置される前記一つまたは複数の電気素子のそれぞれを覆うように配置される、連続絶縁層、または絶縁層の積層体と、
    iv) パッシベーション層、または複数のパッシベーション層の積層体であって、前記一つまたは複数の電気素子のそれぞれの前記第一の電極と第二の電極との間に電気的パッシベーションを設けるように、前記一つまたは複数の電気素子のそれぞれに隣接して配置され、それらを少なくとも部分的に覆い、前記パッシベーション層、または複数のパッシベーション層の前記積層体は、前記第一および第二の電極を互いに電気的に絶縁する、パッシベーション層、または複数のパッシベーション層の積層体と、を備え、
    a) 前記少なくとも一つまたは複数の下部の電気素子のそれぞれに隣接して配置される前記パッシベーション層、または複数のパッシベーション層の前記積層体の少なくとも最も内側の層は不連続であり、および/または、
    b) 複数のパッシベーション層の前記積層体は、前記下部の電気素子のそれぞれとは反対側の面に凹部が形成され、前記一つまたは複数の電気素子のそれぞれを覆う領域に凹部が設けられ、パッシベーション層の前記積層体が、パッシベーション層の前記積層体の他の非凹部領域と比較して、前記凹部全体にわたって厚さ方向により薄い、電気部品。
  2. 前記絶縁層、または絶縁層の積層体は、シリカ、ハフニア、ジルコニア、タンタラ、およびそれらの組み合わせの一つまたは複数の層から選択され、好ましくは、前記絶縁層、または絶縁層の積層体は、シリカおよび/またはタンタラの一つまたは複数の層を備える、請求項1に記載の電気部品。
  3. 前記電気部品は、i)複数のシリカ層、およびタンタラ、ジルコニアもしくはハフニアのうちの一つまたは複数の層、またはii)複数のタンタラ層、およびジルコニアもしくはハフニアのうちの一つまたは複数の層を備える絶縁層の積層体を備える、請求項2に記載の電気部品。
  4. 前記電気部品は、複数のシリカ層を備える絶縁層の積層体を備え、シリカ層は前記電気素子に隣接するように配置され、前記積層体はさらに複数のタンタラ層を備え、好ましくは前記シリカ層とタンタラ層は前記積層体の厚さにわたって概ね交互に配置される、請求項2または3のいずれかに記載の電機部品。
  5. 前記絶縁層、または絶縁層の積層体は、10nm~50nm、好ましくは12~30nm、より好ましくは15~25nmの厚さを有する、請求項1~4のいずれか一項に記載の電気部品。
  6. 前記絶縁層、または絶縁層の積層体は、前記下部のパッシベーション層の任意の不連続部または欠陥に少なくとも部分的に充填する、請求項1~5のいずれか一項に記載の電気部品。
  7. 前記下部の電気素子に隣接して配置される、前記パッシベーション層、またはパッシベーション層の積層体の少なくとも一つの層は、前記一つまたは複数の電気素子のそれぞれを覆う領域において不連続であり、好ましくは前記不連続領域は、前記一つまたは複数の下部の電気素子のそれぞれに通じる開口部を形成する、請求項1~6のいずれか一項に記載の電機部品。
  8. 前記電気部品は複数の隣接する電気素子を備え、前記パッシベーション層、または各下部の各電気要素に隣接して配置される前記パッシベーション層の積層体の少なくとも最も内側の層は、前記電気部品の隣接する電気素子間の少なくとも一つの中間領域にわたって不連続である、請求項1~7のいずれか一項に記載の電気部品。
  9. 前記電気部品は複数の隣接する電気素子を備え、電気部品は電気素子と基材の間に介在する少なくとも一つの中間層を備え、前記少なくとも一つの中間層は、前記電気部品の隣接する電気要素間の少なくとも一つの中間領域にわたって不連続である、請求項1~8のいずれか一項に記載の電気部品。
  10. 前記電気部品は複数の隣接する電気素子を備え、電気部品は電気素子と基材との間に介在する少なくとも一つの中間層を備え、前記少なくとも一つの中間層はハフニアを含み、および好ましくは前記電気部品の前記電気素子に隣接している、請求項1~9のいずれか一項に記載の電気部品。
  11. 前記パッシベーション層、またはパッシベーション層の積層体は、前記下部の電気素子のそれぞれとは反対側の面に凹部が形成され、前記一つまたは複数の電気素子のそれぞれを覆う領域に凹部が設けられ、前記パッシベーション層、またはパッシベーション層の積層体は、前記パッシベーション層、またはパッシベーション層の積層体の他の非凹部領域と比較して、前記凹部全体にわたって厚さ方向により薄い、請求項1~10のいずれか一項に記載の電気部品。
  12. 前記電気部品は、複数のパッシベーション層の積層体を備え、前記電気部品は、少なくとも一つの、好ましくは全ての電気素子の前記第一の電極および第二の電極を駆動回路に接続する電気配線を備え、前記電気配線は、複数のパッシベーション層の前記積層体の層間に少なくとも部分的に介在する、請求項1~11のいずれか一項に記載の電気部品。
  13. 前記積層体は、前記セラミック部材ならびに第一の電極および第二の電極に隣接して配置される最も内側のパッシベーション層と、一つまたは複数の別のパッシベーション層とを備え、前記電気配線は、前記積層体の二つの隣接するパッシベーション層の間に少なくとも部分的に介在し、好ましくは前記隣接する二つのパッシベーション層は前記最も内側のパッシベーション層を備えない、請求項12に記載の電気部品。
  14. 前記電気部品は、前記セラミック部材ならびに前記一つまたは複数の電気素子のそれぞれの第一および第二の電極に隣接して配置される複数のパッシベーション層の積層体を備え、前記一つまたは複数の電気素子に隣接して配置される前記積層体の最も内側の層の組成は、前記積層体の少なくとも一つの他の層、好ましくは前記積層体のすべての他の層の組成とは異なる、請求項1~13のいずれか一項に記載の電気部品。
  15. 前記セラミック部材と、前記一つまたは複数の電気素子のそれぞれの第一および第二の電極は、層のスタックに配置され、それぞれは厚さ方向に延在する横方向面を有し、前記セラミック部材は、第一の面および厚さ方向に離間して対向する第二の面を有し、前記セラミック部材の前記第一の面は前記基材層に面し、および前記第一の電極は、前記基材層と前記セラミック部材の間に介在するように前記セラミック部材の前記第一の面に隣接して配置され、前記第二の電極は前記セラミック部材の前記第二の面に隣接して配置され、ならびに前記パッシベーション層、または複数のパッシベーション層の積層体は、少なくとも部分的に前記第二の電極を覆い、前記セラミック部材の前記横方向面と、前記一つまたは複数の電気素子のそれぞれの前記第一および第二の電極の前記横方向面に隣接して配置される、請求項1~14のいずれか一項に記載の電気部品。
  16. 前記一つまたは複数の電気素子のそれぞれの第一の電極および第二の電極は、交互嵌合電極であり、好ましくは、前記第一および第二の交互嵌合電極はそれぞれ複数の電極フィンガーを備える、請求項1~14のいずれか一項に記載の電気部品。
  17. 前記電気部品は、前記セラミック部材に隣接して配置される複数のパッシベーション層の積層体、ならびに各電気素子の第一の電極および第二の電極を備え、i)前記セラミック部材ならびに第一電極および第二の電極に隣接して配置される前記積層体の前記最も内側の層は、アルミナ、ジルコニア、シリカとタンタラの組み合わせおよび/もしくはハフニア、ならびに/またはii)前記積層体の少なくとも一つの他の層がシリカおよび/または窒化ケイ素を含む、請求項1~16のいずれか一項に記載の電気部品。
  18. 前記積層体の前記最も内側の層は、アルミナ、ジルコニア、シリカ、タンタラおよび/またはハフニアを含み、ならびに前記電気配線が間に介在する二つの隣接するパッシベーション層はそれぞれ、シリカおよび/または窒化ケイ素、好ましくはシリカを含む、請求項13に記載の電気部品。
  19. 前記セラミック部材は、鉛、チタン、ジルコニウム、ニオブ、および/または亜鉛イオンを含む、請求項1~18のいずれか一項に記載の電気部品。
  20. 前記セラミック材料は、Pb[ZrTi1-x]O(0≦x≦1)および/またはPb[(Mg1/3Nb2/3Ti1-x]O(0<x<1)から選択される、請求項1~19のいずれか一項に記載の電気部品。
  21. 前記セラミック部材は鉛を含まず、ビスマス、ナトリウムおよび/またはカリウムイオンを含み、好ましくは前記セラミック部材は、(Bi0.5Na0.5)TiO、(Bi0.50.5)TiO、Bi(Mg0.5Ti0.5)O、(K0.5Na0.5)NbO、BiFeO、およびそれらの組み合わせを含む固溶体のうちの一つまたは複数から選択される、請求項1~19のいずれか一項に記載の電気部品。
  22. 前記絶縁された電気部品は、液滴吐出装置で使用するためのアクチュエータ部品である、請求項1~21のいずれか一項に記載の電気部品。
  23. 請求項1~22のいずれか一項に記載の絶縁された電気部品と、前記絶縁された電気部品に取り付けられ、前記絶縁された電気部品の前記一つまたは複数の電気素子のそれぞれを封止するように配置されるキャッピング層とを備える、微小電気機械システムデバイス。
  24. 前記絶縁された電気部品に取り付けられ、前記電気部品の前記キャッピング層に対向する面にあるように配置されるノズルプレートをさらに備える、請求項23に記載の装置。
  25. 請求項1~22のいずれか一項に記載の電気部品、または請求項23もしくは請求項24に記載のデバイスを備える、液滴吐出ヘッド。
  26. 請求項25に記載の液滴吐出ヘッドを備える、液滴吐出装置。
JP2021525669A 2018-11-15 2019-11-15 電気部品 Active JP7492956B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1818644.5A GB2579041A (en) 2018-11-15 2018-11-15 Electrical component
GB1818644.5 2018-11-15
PCT/GB2019/053249 WO2020099891A1 (en) 2018-11-15 2019-11-15 Electrical component

Publications (3)

Publication Number Publication Date
JP2022511707A true JP2022511707A (ja) 2022-02-01
JPWO2020099891A5 JPWO2020099891A5 (ja) 2024-02-22
JP7492956B2 JP7492956B2 (ja) 2024-05-30

Family

ID=64740068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021525669A Active JP7492956B2 (ja) 2018-11-15 2019-11-15 電気部品

Country Status (6)

Country Link
US (1) US11957059B2 (ja)
EP (1) EP3881366A1 (ja)
JP (1) JP7492956B2 (ja)
CN (1) CN113016084A (ja)
GB (1) GB2579041A (ja)
WO (1) WO2020099891A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2602509A (en) * 2021-01-05 2022-07-06 Xaar Technology Ltd Electrical element
GB2606721A (en) * 2021-05-17 2022-11-23 Xaar Technology Ltd Electrical component
CN114400281B (zh) * 2022-01-14 2024-06-18 国网江苏省电力有限公司徐州供电分公司 一种mems磁电隔离器及其制备方法
GB2621322A (en) * 2022-08-03 2024-02-14 Xaar Technology Ltd Actuator unit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5196106B2 (ja) 2007-03-28 2013-05-15 セイコーエプソン株式会社 圧電素子の製造方法
US8389084B2 (en) 2009-02-27 2013-03-05 Fujifilm Corporation Device with protective layer
JP2010247495A (ja) 2009-04-20 2010-11-04 Seiko Epson Corp 圧電素子及び液体噴射ヘッド
US8454132B2 (en) * 2009-12-14 2013-06-04 Fujifilm Corporation Moisture protection of fluid ejector
JP5598578B2 (ja) 2013-07-03 2014-10-01 ミツミ電機株式会社 圧電アクチュエータ及びその製造方法
JP6318793B2 (ja) 2014-04-08 2018-05-09 株式会社リコー 電気−機械変換素子、電気−機械変換素子の製造方法、インクジェット記録ヘッド及びインクジェット記録装置
US10032977B2 (en) * 2014-08-05 2018-07-24 Rohm Co., Ltd. Device using a piezoelectric element and method for manufacturing the same
JP6660629B2 (ja) 2014-08-05 2020-03-11 ローム株式会社 圧電素子利用装置およびその製造方法
JP6467809B2 (ja) * 2014-08-13 2019-02-13 セイコーエプソン株式会社 圧電駆動装置及びその駆動方法、ロボット及びその駆動方法
JP6459028B2 (ja) * 2014-09-03 2019-01-30 ローム株式会社 圧電素子およびそれを備えたインクジェットヘッド
GB2536942B (en) 2015-04-01 2018-01-10 Xaar Technology Ltd Inkjet printhead
JP6776554B2 (ja) 2016-03-02 2020-10-28 セイコーエプソン株式会社 圧電デバイス、memsデバイス、液体噴射ヘッド及び液体噴射装置
JP6909420B2 (ja) 2016-05-19 2021-07-28 株式会社リコー 液体吐出ヘッド、液体吐出ユニット及び液体を吐出する装置
US9987843B2 (en) * 2016-05-19 2018-06-05 Ricoh Company, Ltd. Liquid discharge head, liquid discharge device, and liquid discharge apparatus
JP6322731B1 (ja) * 2017-01-06 2018-05-09 株式会社東芝 インクジェット式記録ヘッド
JP7062994B2 (ja) * 2017-03-17 2022-05-09 株式会社リコー 液体吐出ヘッド、液体吐出ユニット、および液体を吐出する装置
GB2579039A (en) * 2018-11-15 2020-06-10 Xaar Technology Ltd Electrical component

Also Published As

Publication number Publication date
GB2579041A (en) 2020-06-10
US11957059B2 (en) 2024-04-09
WO2020099891A1 (en) 2020-05-22
EP3881366A1 (en) 2021-09-22
JP7492956B2 (ja) 2024-05-30
GB201818644D0 (en) 2019-01-02
CN113016084A (zh) 2021-06-22
US20220006000A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
JP7492956B2 (ja) 電気部品
JP6273829B2 (ja) 電気機械変換素子とその製造方法、及び電気機械変換素子を有する液滴吐出ヘッド、液滴吐出ヘッドを有する液滴吐出装置
JP4367654B2 (ja) 圧電素子及び液体噴射ヘッド
JP2011044582A (ja) 圧電素子、圧電アクチュエーター、液体噴射ヘッドおよび液体噴射装置、並びに圧電素子の製造方法
JP6975394B2 (ja) 電気機械変換部材、液体吐出ヘッド、液体吐出ユニット、及び、液体を吐出する装置
JP2011044528A (ja) 圧電素子、圧電アクチュエーター、液体噴射ヘッドおよび液体噴射装置
JP2019522902A (ja) 優先電界駆動方向における圧電薄膜素子の分極
US9634235B2 (en) Method for manufacturing liquid ejecting head
US20090205182A1 (en) Method of manufacturing liquid ejection head and method of manufacturing piezoelectric element
JP2022507448A (ja) 電気部品
WO2022243666A1 (en) Electrical component for a microelectromechanical systems device
JP2011088311A (ja) アクチュエーターの製造方法および液体噴射ヘッドの製造方法
US20100123761A1 (en) Liquid ejecting head, liquid ejecting apparatus, actuator device, and method for manufacturing the liquid ejecting head
JP2017052111A (ja) 電気機械変換部材、液滴吐出部材、画像形成装置、及び、電気機械変換部材の製造方法
JP2010214800A (ja) 液体噴射ヘッドの製造方法、圧電素子の製造方法
JP5526559B2 (ja) 液体噴射ヘッドの製造方法、圧電素子の製造方法、及び圧電素子
US7648229B2 (en) Liquid jet head and its manufacturing method
JP2008227144A (ja) 圧電アクチュエータおよびその製造方法ならびに液体噴射ヘッド
JP6414728B2 (ja) 電気機械変換部材、液滴吐出ヘッド、画像形成装置、及び、電気機械変換素子の分極処理方法、及び、電気機械変換部材の製造方法
JP2009208411A (ja) 液体噴射ヘッドの製造方法
JP2019155906A (ja) 貼り合わせ基板、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置、貼り合わせ基板の製造方法、及び、基板
US20090152236A1 (en) Method for manufacturing liquid ejecting head and liquid ejecting apparatus
US9156265B2 (en) Manufacturing method of liquid ejecting head
JP2008147350A (ja) 圧電素子の製造方法及び液体噴射ヘッドの製造方法並びに圧電素子
JP2008213346A (ja) インクジェット式記録ヘッドおよびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20240209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240520

R150 Certificate of patent or registration of utility model

Ref document number: 7492956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150