JP2019522902A - 優先電界駆動方向における圧電薄膜素子の分極 - Google Patents

Abstract

第１の電極と、当該第１の電極上に形成された圧電層と、当該圧電層上に形成された第２の電極と、を備える圧電薄膜素子が提供され、当該圧電層を横切って当該第１の電極から当該第２の電極へ分極電界を印加することにより、当該圧電層を分極し、当該第２の電極は当該第１の電極と比較してより低い電位にあり、当該圧電層の双極子を当該第１の電極から当該第２の電極へ双極子方向に配向させ、当該圧電薄膜素子が当該双極子方向とは主として反対の変形方向に変形される場合、当該第２の電極は当該第１の電極と比較してより低い電位にあるように、当該第１の及び第２の電極は構成される。【選択図】図１

Description

本技術は、向上した性能及び安定性を有する圧電薄膜素子を形成する方法に関する。圧電素子の特に有益な用途として、液滴堆積ヘッド、例えばセンサー又は環境発電装置のインクジェットプリントヘッド、の薄膜アクチュエータを挙げることができる。

公知の圧電薄膜素子は、圧電材料として圧電セラミック材料、例えばチタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸バリウム（ＢＴ）、ニオブ酸カリウムナトリウム（ＫＮＮ）、ドープＰＺＴ、例えば（Ｌａ^３＋ドープ）ＰＬＺＴ、又は（Ｎｂ^５＋ドープ）ＰＮＺＴを用いる。しかし、印加電界が大きくなると圧電セラミックの寿命が大きく低下し、圧電薄膜素子の性能が低下する。圧電セラミックの性能と安定性を最大にするためには、堆積後に何らかの処理が必要である。圧電薄膜素子の性能の安定性を改善するために、以下の解決策を使用することができることが知られている：
・性能劣化を補償するために印加電界を増加させることができる；又は、
・より遅い劣化（及び疲労）速度を有する新しい圧電セラミック材料を開発することができる；又は、
・早期の（速い）劣化を除くために出荷前に圧電薄膜素子をサイクルさせるために「バーンイン」試験を使用することができる。

本発明の態様が、添付の特許請求の範囲に記載される。

ここで、以下の添付図面を参照して実施例を説明する。
図１Ａは、「上向き電界」構成で駆動される圧電薄膜素子を模式的に例示する。図１Ｂ（ｉ）〜１Ｂ（ｉｉｉ）は、圧電薄膜素子に分極電界を印加する効果を模式的に例示する。 図２は、膜及び第１の電極を模式的に例示する。 図３Ａ〜３Ｆは、圧電層の形成における異なる工程を模式的に例示する。 同上。 同上。 同上。 同上。 同上。 図４は、圧電素子の列の模式的レイアウトを例示する。 図５は、電極に接続する１つの選択肢を有する圧電素子の列の模式的レイアウトを例示する。 図６は、電極に接続する別の選択肢を有する圧電素子の列の模式的レイアウトを例示する。 図７は、分極処理を行うための圧電素子の列の模式的レイアウトを例示する。 図８は、圧電素子を形成する方法を模式的に例示する。 図９は、ＰＬＺＴの破壊電界と温度との関係を例示する。 図１０は、図９の圧電素子がインクジェットプリントヘッドに組み込まれている場合の「上向き電界」駆動方式と「下向き電界」駆動方式との性能の測定変化を例示する。 図１１は、インクジェットアクチュエータの場合における、「上向き電界」駆動方式を有する、分極ありと非分極との圧電アクチュエータ素子の膜変位を例示する。 図１２は、インクジェットアクチュエータの場合における、「上向き電界」方向に分極された圧電アクチュエータ素子と「下向き電界」方向に分極された圧電アクチュエータ素子との膜変位を例示する。 図１３は、液滴堆積ヘッドの液滴堆積ヘッドダイの一部の断面図を模式的に例示する。 図１４は、プリンタを模式的に例示する。 図１５は、分極電界の関数としての大きな信号変位測定値の変位を例示する。 図１６は、部分的に開放された圧電アクチュエータ膜の変位に及ぼす分極の効果を例示する。 図１７は、圧電素子のインプリントを示すヒステリシスループを例示する。

以下の開示により、圧電薄膜素子を形成する方法を説明する。方法は、基材上に第１の電極材料の層を堆積させることと、当該第１の電極材料上に圧電材料の層を堆積させることと、当該圧電材料上に第２の電極材料の層を堆積させることと、当該第２の電極材料及び当該圧電材料をパターニングして第２の電極及び圧電層を形成することと、当該第１の電極材料をパターニングして第１の電極を形成することと、当該基材をパターニングして当該圧電薄膜素子の当該第１の電極の下方に空洞を形成して、当該圧電薄膜素子を部分的に開放することと、当該圧電層を１００℃〜２００℃の範囲の温度に加熱し、当該圧電層を横切って当該第１の電極から当該第２の電極へ分極電界を印加することにより、当該圧電層を分極することであって、当該第２の電極は当該第１の電極と比較してより低い電位にあり、当該圧電層の双極子を当該第１の電極から当該第２の電極へ双極子方向に配向させる、分極することと、を含む。

以下の開示により、ウェーハ上に複数の圧電薄膜素子を形成する方法を更に説明する。方法は、当該ウェーハ上に第１の電極材料の層を堆積させることと、当該第１の電極材料上に圧電材料の層を堆積させることと、当該圧電材料上に第２の電極材料の層を堆積させることと、当該第２の電極材料及び当該圧電材料をパターニングして複数の第２の電極及び複数の圧電層を形成することと、当該第１の電極材料をパターニングして複数の第１の電極を形成することと、当該ウェーハをパターニングして当該複数の圧電薄膜素子の当該複数の第１の電極の下方に空洞を形成して、当該複数の圧電薄膜素子を部分的に開放することと、当該複数の圧電層を１００℃〜２００℃の範囲の温度に加熱し、当該複数の圧電層を横切って当該複数の第１の電極から当該複数の第２の電極へ分極電界を印加することにより、当該複数の圧電層を分極することであって、当該複数の第２の電極は当該複数の第１の電極と比較してより低い電位にあり、当該複数の圧電層の双極子を当該複数の第１の電極から当該複数の第２の電極へ双極子方向に配向させる、分極することと、を含む。

以下の開示により、圧電薄膜素子を形成する方法を更に説明する。方法は、基材上に第１の電極材料の層を堆積させることと、当該第１の電極材料上に圧電材料の層を堆積させることと、当該圧電材料上に第２の電極材料の層を堆積させることと、当該第２の電極材料及び当該圧電材料をパターニングして第２の電極及び圧電層を形成することと、当該第１の電極材料をパターニングして第１の電極を形成することと、当該基材をパターニングして当該基材の厚さを減少させて、当該圧電薄膜素子を部分的に開放させることと、当該圧電層を１００℃〜２００℃の範囲の温度に加熱し、当該圧電層を横切って当該第１の電極から当該第２の電極へ分極電界を印加することにより、当該圧電層を分極することであって、当該第２の電極は当該第１の電極と比較してより低い電位にあり、当該圧電層の双極子を当該第１の電極から当該第２の電極へ双極子方向に配向させる、分極することと、を含む。

以下の開示により、ウェーハ上に複数の圧電薄膜素子を形成する方法を更に説明する。方法は、当該ウェーハ上に第１の電極材料の層を堆積させることと、当該第１の電極材料上に圧電材料の層を堆積させることと、当該圧電材料上に第２の電極材料の層を堆積させることと、当該第２の電極材料及び当該圧電材料をパターニングして複数の第２の電極及び複数の圧電層を形成することと、当該第１の電極材料をパターニングして複数の第１の電極を形成することと、当該ウェーハをパターニングして当該ウェーハの厚さを減少させて、当該圧電薄膜素子を部分的に開放させることと、当該圧電層を１００℃〜２００℃の範囲の温度に加熱し、当該複数の圧電層を横切って当該複数の第１の電極から当該複数の第２の電極へ分極電界を印加することにより、当該複数の圧電層を分極することであって、当該複数の第２の電極は当該複数の第１の電極と比較してより低い電位にあり、当該複数の圧電層の双極子を当該複数の第１の電極から当該複数の第２の電極へ双極子方向に配向させる、分極することと、を含む。

以下の開示により、上記の方法により形成される圧電薄膜素子を備える圧電アクチュエータについて更に説明する。

以下の開示により、上記の当該圧電薄膜素子を備えるセンサーを更に説明する。

以下の開示により、圧電薄膜素子を更に説明する。圧電薄膜素子は、基材上に形成された第１の電極と、ゾルゲル法により当該第１の電極上に形成された圧電層と、当該圧電層上に形成された第２の電極と、を備え、当該基材をパターニングして当該圧電薄膜素子の当該第１の電極の下方に空洞を形成して、当該圧電薄膜素子を部分的に開放し、当該圧電層が正のインプリントを備えるように、当該圧電層を分極し、当該圧電薄膜素子が当該第２の電極から当該第１の電極への変形方向に変形される場合、当該第２の電極は当該第１の電極と比較してより低い電位にあるように、当該第１の及び第２の電極は構成される。

図１Ａは、第１の電極２６０、圧電層２４０、及び第２の電極２８０を備える単純化された圧電素子２２０を例示する。圧電素子２２０は、基材（図示せず）上に形成される。一実施形態では、第１の電極２６０はＰｔ（白金）を含み、第２の電極２８０はＩｒＯ_２（酸化イリジウム）を含み、圧電層２４０はＰＺＴを含む。別の実施形態では、圧電層２４０はＰＸＺＴ（チタン酸ジルコン酸鉛、ここでＸはドーパントである）を含む。図１は、圧電層の異なる面上に設けられた第１の及び第２の電極を例示する。しかし、圧電層の同一面上に両方の電極を有する（例えば、交互嵌合された）構造も可能である。更に、電極と交互に圧電層を有する構造も可能である。

一実施形態では、圧電層２４０は、化学溶液堆積（ＣＳＤ）、例えばゾルゲル法によって形成される。しかし、別の方法を用いて圧電層２４０を形成してもよい。

堆積、乾燥、熱分解、及びアニール後に圧電層には顕著な自発的双極子分極は存在しないため、圧電層の双極子の大部分が全体的にランダムに配向する。これは、図１Ｂ（ｉ）に例示されており、方位がランダムに分布した双極子（矢印２１０）を示している。圧電層に初期配向状態を作り出すために圧電層を分極し、大部分の双極子が実質的に同じ双極子方向に配向する。

図１Ａの矢印Ｅによって示されるように、圧電層は「上向き電界」方向に分極され、圧電層の双極子は第１の電極２６０から第２の電極２８０に向かう双極子方向に配向する。

圧電層を分極するために、図１Ｂ（ｉｉ）に例示するように、分極電界Ｅｐが圧電層を横切って第１の電極から第２の電極へ（「上向き電界」構成で）印加される。分極電界Ｅｐを「上向き電界」構成で印加するために、電位Ｖ１が印加される第１の電極と比較して、第２の電極にはより低い電位Ｖ２、即ちＶ２＜Ｖ１、を印加した。分極電界が圧電層の材料の抗電界を超えると、双極子は分極電界Ｅｐの方向に沿って整列する。分極電界は、圧電層の材料の抗電界以上であり、圧電層の材料に破壊が生じる電界強度よりも小さい。更に、圧電層が分極電界Ｅｐに所定の時間保持されている間、所定の温度が圧電層に加えられる。分極電界Ｅｐが除去されると、双極子は僅かに緩むが、図１Ｂ（ｉｉｉ）に例示するように、以前の分極電界Ｅｐ方向に整列した有効双極子方位に沿って依然として配向し、分極後圧電層に分極前の残留分極のレベルを超える残留分極が生じる。

本明細書に記載の分極プロセスは、所定の範囲内の温度で、所定の範囲内の時間、所定の範囲内の外部電界の印加を含む。より高い温度及び／若しくはより長い時間を適用する場合には、より小さい電界を印加することができ、又はより大きな電界及び／若しくはより長い時間を適用する場合には、より低い温度を適用することができ、又はより大きな電界及び／若しくはより高い温度を適用する場合には、より短い時間を適用することができる。所望の結果を達成するために必要な電界、温度、及び時間は、時間スケール、性能、及び製造の実用性のバランスである。

分極のための「上向き電界」構成で印加される外部電界は、圧電層の材料の抗電界よりも大きい振幅値から、圧電層の材料に破壊が生じる電界強度の直前の電界強度に及ぶ。

電界が印加される温度は、室温から、圧電層の材料の破壊が生じる温度まで及び／又は圧電素子の他の材料の破壊が生じる温度までの範囲であることができる。低温、例えば室温が適用される場合、温度及び電界が印加される時間が長くなる。

電界が印加される時間は、圧電層の双極子を「上向き電界」方向に配向させるのに必要な最小限の時間であり、適用される温度及び電界強度に依存する。

薄膜圧電素子は、バルク圧電素子よりも非常に高い、約５倍以上高い抗電界を有し、より高い電界に耐えることができる。したがって、薄膜圧電素子を高電界で、例えば分極方向に圧電素子の材料の抗電界の３倍以上の分極電界を用いて、分極することが可能である。一実施形態によれば、薄膜圧電素子は、−３４ｋＶ／ｃｍ（−３．４Ｖ／μｍ）の負の抗電界を有する。別の実施形態によれば、薄膜圧電素子は、１４ｋＶ／ｃｍ（１．４Ｖ／μｍ）の正の抗電界を有する。

一実施形態によれば、圧電素子の材料の抗電界の１〜２０倍の分極電界を用いて、薄膜圧電素子を分極することが可能である。別の実施形態によれば、圧電素子の材料の抗電界の１〜１０倍の範囲の分極電界を用いて、薄膜圧電素子を分極することが可能である。

一実施形態によれば、分極電界は、圧電層の材料の抗電界以上であり、分極電界は、圧電層の材料の電気的破壊が回避されるように、所定の時間及び所定の温度で印加される。

印加される分極電界が圧電層の材料の抗電界と少なくとも同じ位高く、適用される温度が１００℃以上であり、適用される時間が１〜６０分である場合、「上向き電界」方向における圧電層の双極子の有効な配向が達成され、許容可能な製造タイムスケールで改善される性能が得られる。一実施形態によれば、分極電界は、１００℃〜２００℃の範囲の温度で、１分〜６０分の範囲の時間印加される。別の実施形態によれば、分極電界は、１００℃〜２００℃の範囲の温度で、１分〜３０分の範囲の時間印加される。しかし、用途によっては、１００℃未満の温度から室温までの温度及びより長い時間が許容される。

一実施形態では、１０Ｖ／μｍ〜６０Ｖ／μｍの範囲の分極電界が、１００℃〜１８０℃の範囲の温度で５〜６０分間印加され、圧電層を分極する。別の実施形態では、２０Ｖ／μｍ〜３０Ｖ／μｍの範囲の分極電界が、１２０℃〜１５０℃の範囲の温度で２０〜３０分間印加され、圧電層を分極する。

圧電層は４０℃未満の温度に冷却され、好ましくは室温まで冷却される間、分極電界は保持される。

一実施形態では、圧電層が所望の温度まで加熱され、分極電界が所定時間「上向き電界」構成で印加され、そして圧電層が４０℃未満の温度に冷却されるまで分極電界は保持される。別の実施形態では、分極電界は、「上向き電界」構成で圧電層に印加され、圧電層は所望の温度まで加熱され、分極電界は所定時間保持され、そして圧電層が４０℃未満の温度に冷却されるまで分極電界は更に保持される。

「上向き電界」方向の電界を得るために、第２の電極２８０は、第１の電極２６０と比較してより低い電位に設けられる。これは、例えば、第１の電極２６０を接地し、負の駆動信号で第２の電極２８０を駆動することによって、又は第２の電極２８０を接地し、第１の電極２６０を正の駆動信号で駆動することによって達成される。あるいは、第１の電極２６０を基準として負の電圧をもたらす任意の構成を使用することができる。

「上向き電界」方向に分極された圧電素子は、「上向き電界」方向で駆動される場合も、性能及び安定性が改善された。「上向き電界」方向に分極された圧電素子を「上向き電界」駆動信号で駆動するために、第２の電極２８０は、第１の電極２６０と比較してより低い電位で駆動されるように構成される。分極と同様に、これは、例えば、第１の電極２６０を接地し、負の駆動信号で第２の電極２８０を駆動することによって、又は第２の電極２８０を接地し、第１の電極２６０を正の駆動信号で駆動することによって達成される。あるいは、第１の電極２６０を基準として負の電圧をもたらす任意の構成を使用することができる。

第２の電極が第１の電極と比較してより低い電位で駆動される「上向き電界」方向で圧電素子を駆動する場合、圧電素子は主に双極子方向とは反対の変形方向に変形する。例えば、図１Ａ及び１Ｂ（ｉｉｉ）を参照すると、双極子方向は、第１の電極２６０から第２の電極２８０に向かって延びる。その結果、圧電素子２２０を「上向き電界」方向に駆動する場合、変形方向は、第２の電極２８０から第１の電極２６０に向かって延びる。

場合によっては、圧電素子が「上向き電界」方向に駆動される場合、圧電素子は、より大きな変形を伴って変形方向に変形する前に、最初に双極子方向に僅かに変形することがある。しかし、このような状況でも、圧電素子は変形方向に変形すると考えられる。

「上向き電界」方向に分極され、「上向き電界」方向に駆動される圧電素子は、「上向き電界」方向に駆動される非分極の圧電素子の変形の２０％以上、変形方向に変形することが見出されている。

「上向き電界」分極を有するように分極され、「上向き電界」方向に駆動される圧電層を有する圧電素子は、「下向き電界」分極を有するように分極され、「下向き電界」方向に駆動される圧電層を有する同じ圧電素子と比較すると、及び「下向き電界」方向に駆動される非分極圧電層又は「上向き電界」方向に駆動される非分極圧電層を有する圧電素子と比較すると、非常に改善された性能及び安定性を有する。更に、高温分極は、サイクル中のヒステリシスエネルギー損失を減少させ、結果として、圧電材料のより高い効率及び自己発熱の減少をもたらす。圧電材料の自己発熱は、動作中の圧電素子の性能にとって有害である可能性がある。

図２は、圧電薄膜素子の膜２００及び第１の電極２６０を模式的に示す。膜２００を、シリコン（Ｓｉ）基材（１００）上に堆積させる。一実施形態では、膜２００は、酸化ケイ素（ＳｉＯ_２）層２００Ａ、窒化ケイ素（Ｓｉ_３Ｎ_４）層２００Ｂ、及び酸化アルミニウム（Ａｌ_２Ｏ_３）層２００Ｃを含む。膜２００が好適な厚さで画定されるように、シリコン基材１００をエッチングして膜２００の下に空洞を作製すると、膜２００は圧電薄膜素子の変形によって曲がるのに十分に柔軟になる。

Ｓｉ基材１００の表面上には、熱酸化により酸化シリコン層２００Ａが形成される。一実施形態では、ＳｉＯ_２層２００Ａは、６９０ｎｍの厚さに形成される。シリコン窒化物層２００Ｂを、プラズマ支援化学気相堆積（ＰＥＣＶＤ）によりシリコン酸化物層２００Ａの表面上に堆積させる。一実施形態では、シリコン窒化物層２００Ｂを、ＰＥＣＶＤにより６９０ｎｍの厚さに堆積させる。一実施形態では、シリコン窒化物層２００Ｂの表面について、米国特許出願公開第２０１４／０２６７５０９Ａ１号に記載のように、４ｎｍ以下の算術平均粗さ（Ｒａ）を得ることができる。その上、化学機械研磨（ＣＭＰ）を用いて窒化シリコン層２００Ｂを研磨することにより、窒化シリコン層２００Ｂの表面粗さを更に小さくすることができる。米国特許第８，９８１，４２７Ｂ２号に記載のように、ＣＭＰは、二乗平均平方根粗さ値を数オングストロームにすることができる。
窒化シリコン層２００Ｂの表面上に、原子層堆積（ＡＬＤ）又はスパッタ技術を用いて酸化アルミニウム（Ａｌ_２Ｏ_３）層２００Ｃを８０ｎｍの厚さに堆積させる。

酸化ケイ素層２００Ａ、シリコン窒化物層２００Ｂ、及び酸化アルミニウム層２００Ｃは共に膜２００を形成する。一実施形態では、膜の二乗平均平方根粗さ（ＲＭＳ）は０．８ｎｍである。

チタン（Ｔｉ）接着層２６０Ａを、酸化アルミニウム層２００Ｃの表面上に堆積させる。一実施形態では、Ｔｉ層２６０Ａは２０ｎｍの厚さである。一実施形態では、Ｔｉ層２６０Ａを、アルゴン（Ａｒ）環境中でのスパッタによって堆積させる。

白金（Ｐｔ）層２６０Ｂを、Ｔｉ層２６０Ａの表面上に堆積させる。一実施形態では、白金（Ｐｔ）層２６０Ｂは２００ｎｍの厚さである。一実施形態では、白金（Ｐｔ）層２６０Ｂを、アルゴン（Ａｒ）環境中、室温でスパッタによって堆積させる。Ｔｉ層２６０Ａ及びＰｔ層２６０Ｂは、第１の電極２６０を形成する。層２６０ＡからのＴｉイオンは、粒界に沿ってＰｔ層中に拡散し、以下に説明するその後の熱処理後にＴｉＯ_ｘに酸化する。

そして、Ｐｔ層上に圧電層を形成する。化学溶液堆積、化学気相堆積、又は他の薄膜形成方法を用いて、圧電層を形成することができる。

一実施形態では、圧電層は主構成成分としてチタン酸ジルコン酸鉛（ＰＺＴ）を含む。

別の実施形態では、圧電層は主構成成分としてドナーの、アクセプターの、及び等原子価のドーパント種の中から選択される１つ又は複数のドーパント種を含むドープＰＺＴを含むことができる。

図３Ａ〜３Ｆは、圧電層の形成における様々な工程を模式的に示す。化学溶液堆積（ＣＳＤ）プロセスを用いて圧電層を形成することを以下に説明する。しかし、上記のように、圧電層を形成する別の方法、例えば化学気相堆積法又は他のいずれの薄膜形成方法を用いることができる。ＣＳＤプロセスの例はゾルゲルプロセス及び有機金属堆積プロセスである。ＣＳＤプロセスを用いる場合、方法は、膜又は薄膜層上に設けられた第１の電極上に化学溶液を塗布することにより前駆体層を堆積させること、続いて乾燥すること及び熱分解することを含む。任意の１工程における前駆体層の数は、特に１、２、３又は４前駆体層とすることができる。

スピンコーティング若しくはディップコーティングにより、又は当技術分野で公知の任意のコーティング技術により化学溶液を塗布することができる。一実施形態では、乾燥することは１００℃〜２５０℃の温度に加熱すること、及び熱分解は２００℃〜５００℃の温度に加熱することを含む。

方法は、前駆体層をアニールし、金属酸化物に基づく結晶構造又は多結晶構造を含み、ペロブスカイト結晶構造（ＡＢＯ_３）を有する薄膜層を形成することを更に含む。結晶又は微結晶は、特にＰＺＴ及び／又はドープＰＺＴを含むことができる。

一実施形態では、方法は、膜の下から４５０℃〜８００℃、例えば４５０℃〜７００℃の温度の温度に加熱することにより前駆体層をアニールすることを含む。この加熱することは急速熱処理（ＲＴＰ）によって達成され、微結晶の非常に良好な柱状成長及び粒子間の明確な粒界をもたらす。

アクセプタドーパント、ドナードーパント、及び等原子価ドーパントからなるドーパントタイプの群からドーパントを選択することができる。

一実施形態では、第１の工程及び追加の工程は、ドーパントがペロブスカイト結晶構造（ＡＢＯ_３）中の同じ又は異なる配位サイト（Ａ又はＢ）を理論上占有する薄膜層を形成する。

第１及び追加の工程は、ドープされていない追加の薄膜層を含む積層体を提供することができる。それらの工程では、代替的に又は追加的に、第１の薄膜層のドーパント若しくはドーパント）及び／又は第２の薄膜層のドーパント若しくはドーパントと同じか又は異なる１つ若しくは複数のドーパントによってドープされた追加の薄膜層を備える積層体が得られる。

図３Ａ〜３Ｆは、本発明の一実施形態による圧電層２４０を製造する方法を模式的に例示する。

適切な量のチタン酸鉛（ＰＴ）、ＰＺＴ又はドープＰＺＴを含むシード層を、例えばＣＳＤを用いて第１の電極２６０の表面上に堆積させる。一実施形態では、前駆体シード層を、スピンコーティング、ディップコーティング、又は当技術分野で公知のコーティング技術のいずれかによって堆積させる。前駆体シード層を、膜及びシード層を１００℃〜２５０℃の温度に３０秒〜１０分間、好ましくは１分〜５分間加熱することによって乾燥させる。乾燥させた層は、膜及び乾燥層を２００℃〜５００℃の温度で３０秒〜１０分間加熱することによって熱分解され、そして４５０℃〜８００℃、好ましくは６００〜７００℃の温度で３０秒〜５分間加熱することによってアニールされ、（図３Ａに例示されるように）シード層２４０Ａが得られる。一実施形態では、シード層の厚さは５０〜７５ｎｍの範囲である。別の実施形態では、シード層の厚さは６５ｎｍである。シード層がＰＴを含む場合、シード層は５〜７５ｎｍの範囲の厚さを有することができる。シード層の組成及び厚さは、所望の性能を達成するために適切に調節されることができ、ＰＴの使用に限定されないことは理解されるであろう。

そして、適切な量のＰＺＴ及びドーパント前駆体を含む第１の層を、シード層２４０Ａの表面上に堆積させる。一実施形態では、シード層２４０Ａは必要ではなく、この場合、第１の層を第１の電極２６０の表面上に堆積させる。一実施形態では、第１の層をスピンコーティング、ディップコーティング、又は当技術分野で公知のコーティング技術のいずれかによって第１の電極のシード層２４０Ａの表面上へ適切に堆積させる。第１の層を、１００℃〜２５０℃の温度に３０秒〜１０分間、好ましくは１分〜５分間加熱することによって乾燥させる。乾燥させた第１の層は、膜及びシード層を２００℃〜５００℃の温度に３０秒〜１０分間加熱することによって熱分解され、第１の非晶質前駆体層２４Ａが得られる。そして、適切な量のＰＺＴ及びドーパント前駆体を含む第２の層を、第１の非晶質前駆体層２４Ａの表面上に堆積させる。一実施形態では、第２の層をスピンコーティング、ディップコーティング、又は当技術分野で公知のコーティング技術のいずれかによって第１の非晶質前駆体層２４Ａの表面上へ堆積させる。第２の層を、１００℃〜２５０℃の温度に３０秒〜１０分間、好ましくは１分〜５分間加熱することによって乾燥させる。乾燥させた第２の層を、乾燥させた第２の層を２００℃〜５００℃の温度に３０秒〜１０分間加熱することによって熱分解し、（図３Ｂに例示するように）第２の非晶質前駆体層２４Ｂが得られる。一実施形態では、第１の非晶質前駆体層２４Ａの厚さは約７０〜７５ｎｍ、及び第２の非晶質前駆体層２４Ｂの厚さは約７０〜７５ｎｍであり、約１４０〜１５０ｎｍの厚さを有する２重層が形成される。

そして、第１の及び第２の前駆体層２４Ａ、２４Ｂを共にアニールし結晶層を形成する。一実施形態では、第１の及び第２の非晶質前駆体層２４Ａ、２４Ｂを４５０℃〜８００℃、好ましくは６００℃〜７００℃に３０秒〜５分間、層の急速熱処理（ＲＴＰ）によって急速に加熱する。加熱することは、２つの前駆体層を共にアニールしてドーパントにより（図３Ｃに例示するように）ドープされたＰＺＴを含む第１の結晶化された薄膜層２４０Ｂを形成する。

そして、適切な量のＰＺＴ及びドーパント前駆体を含む第３の層を、第１の薄膜層２４０Ｂの表面上に堆積させ、上記のように乾燥及び熱分解されて、（図３Ｄに例示のように）薄膜層２４０Ｂ上に第３の非晶質前駆体層２４Ｃが得られる。そして、堆積、乾燥、及び熱分解を繰り返して、（図３Ｄに例示されるように）第３のアモルファス前駆体層２４Ｃ上に第４の非晶質前駆体層２４Ｄが得られる。一実施形態では、第３の非晶質前駆体層２４Ｃの厚さは約７０〜７５ｎｍ、及び第４の非晶質前駆体層２４Ｄの厚さは約７０〜７５ｎｍであり、約１４０〜１５０ｎｍの厚さを有する２重層が形成される。

層２４Ｃ、２４Ｄを４５０℃〜８００℃、好ましくは６００℃〜７００℃の温度に３０秒〜５分間で急速に加熱し、前駆体層２４Ｃ及び２４Ｄを共にアニールして、（図３Ｅに例示するように）ドーパントによってドープされたＰＺＴを含む第２の結晶化薄膜層２４０Ｃを形成する。

層２４０Ｂ及び２４０Ｃを参照して上述したように、堆積させることと、乾燥させることと、熱分解することとのサイクルは、２つの非晶質前駆体層を形成し、２層の非晶質前駆体層を共にアニールして結晶化薄膜層を形成し、そしてサイクルを繰り返して（図３Ｆに例示するように）ドープされたＰＺＴ薄膜層を備える所望の厚さの積層体が得られる。

別の実施形態では、圧電層２４０は１層、２層、３層、及び／又は４層の積層体を含む。３層は、３層の非晶質前駆体層を堆積させることと、乾燥させることと、及び熱分解することとを含み、そして３層の非晶質前駆体層を共にアニールして結晶化薄膜層を形成し、４層は、４層の非晶質前駆体層を堆積させることと、乾燥させることと、及び熱分解することとを含み、そして４層の非晶質前駆体層を共にアニールして結晶化薄膜層を形成する。

一実施形態では、合計２７の塗布工程があり、１シード層２４０Ａ、及び１３の２重層２４０Ｂ、２４０Ｃ、．．．、２４０ｎを形成して総厚さ約１．９μｍの圧電層２４０を得る。

別の実施形態では、圧電層２４０の総厚さは１．０μｍ〜３．０μｍの範囲である。

一実施形態では、ドープＰＺＴは１．１モル％のランタン（Ｌａ）を有するＰＬＺＴを含む。

ドナードーパントを、Ｌａ^３＋、Ｔａ^５＋、Ｖ^５＋、Ｕ^５＋、Ｎｂ^５＋、及びＷ^６＋、並びに希土類元素の三価イオンからなるドーパントの群から選択することができる。

アクセプタドーパントを、Ｎａ^＋、Ｋ^＋、Ｃｓ^＋、Ｒｂ^＋、Ｃｕ^＋、Ｍｎ^＋、Ｌｉ^＋、Ｃｕ^２＋、Ｃｏ^２＋、Ｍｎ^２＋、Ｎｂ^２＋、Ｎｉ^２＋、Ｍｎ^３＋、Ｙ^３＋、並びにアルカリ土類元素及び希土類元素の二価及び三価イオンからなるドーパントの群から選択することができる。

等原子価のドーパントを、Ｍｎ^４＋、Ｈｆ^４＋、Ｓｎ^４＋、Ｍｇ^２＋、Ｃａ^２＋、Ｓｒ^２＋、及びＢａ^２＋、並びにアルカリ土類金属及び希土類金属の他の二価イオンからなるドーパントの群から選択することができる。

一実施形態では、積層体が１層又は複数のアンドープＰＺＴの薄膜層を含むように、プロセスはドーパント前駆体を含むゾルゲル溶液、又はドーパント前駆体を含まないゾルゲル溶液を用いることができる。

そして、（図３Ａ〜３Ｆに示されていない）第２の電極を上部薄膜層２４０ｎの上へ形成する。

一実施形態では、第２の電極は酸化イリジウム（ＩｒＯ_２）系電極である。一実施形態では、ＩｒＯ_２の層をイリジウムターゲットから反応性スパッタにより５０ｎｍの厚さに堆積させ、続いて厚さ５０ｎｍのＩｒ層をスパッタによりＩｒＯ_２の層の上部に堆積させて、第２の電極を形成する。

第２の電極及び圧電層を必要なパターンでエッチングする。そして、第１の電極をエッチングする。

一実施形態では、第１の電極材料の連続層を基材上に堆積させ、続いて（上記の圧電層を含む）圧電材料の連続層を堆積させ、続いて第２の電極材料の連続層を堆積させる。第２の電極材料及び圧電材料を共にパターニングして、個々の圧電素子の第２の電極及び圧電層を形成する。最後に、第１の電極材料をパターニングして、第２の電極よりも僅かに大きな形状を有する個々の第１の電極を形成する。

パッシベーション層を、電極及び圧電層の上に堆積させる。一実施形態では、パッシベーション層は、スパッタ又はＡＬＤによって８０ｎｍの厚さに堆積させた酸化アルミニウムを含む。別の実施形態では、パッシベーション層は、ＰＥＣＶＤによって４００℃の温度で８０ｎｍの厚さに堆積させた酸化ケイ素を含む。堆積後、パッシベーション層をエッチングし、例えばビアを形成して電極に接続する。

金属層を堆積させて、エッチングし、電極に接続する金属トラックを形成する。最後に、パッシベーションの他の層を堆積させる。

別の実施形態では、第１の電極材料の連続層を膜上に堆積させ、パターニングして個々の第１の電極を形成する。そして、（上記のように圧電層を含む）圧電材料の連続層を第１の電極の上に堆積させ、パターニングする。次に、第２の電極材料の連続層を圧電材料の上に（圧電材料の全てにわたって）堆積させる。一端では、第１の電極は第２の電極の下から突出する。

一実施形態によれば、部分的に開放された薄膜圧電素子を、上向き電界方向に分極し、次に上向き電界方向に駆動する。図１３は、液滴堆積ヘッドの一部の例を例示する。図１３に例示するように、少なくとも１つの流体チャンバー１０を流体チャンバー基材２の内部に形成する。膜２０は、流体チャンバー基材２の上面１９に設けられ、流体チャンバー１０を覆うように配置される。２つの電極２６と２８が設けられた圧電層２４を備える圧電アクチュエータ素子２２を、膜２０上に設ける。

部分的に開放された薄膜圧電素子を作製するには、薄膜圧電素子を支持するウェーハ（例えば、流体チャンバー基材２）を、例えばエッチングプロセスによって下からパターニングし、薄膜圧電素子２２の下に空洞（例えば、流体チャンバー１０）を形成する。ここで、薄膜圧電素子は「部分的に開放されている」。この開示で説明されるように、部分的に開放された薄膜圧電素子は、言い換えると、薄膜２０を介して基材２に更に固定された素子であり、薄膜圧電素子と膜２０はパターニングの際に製造される形体（例えば、流体チャンバー１０）の実質的に全周囲に沿って固定されている。ここで、空洞１０をもたらす基材パターニングプロセスの後に、部分的に開放された薄膜素子が、可撓性であり、かつ圧電素子が膜２０を変形させて曲げることができるように十分に薄い膜２０の上に支持される。その結果、ここで、薄膜圧電素子２２を支持する膜２０は、電界が薄膜圧電素子２２を横切って印加された場合に変形することができる。薄膜圧電素子２２は、膜２０に取り付けられることによりその動きが幾分妨げられ、そして膜２０は、エッチングによって作製されたチャンバー１０の下にある壁の実質的に全周囲に「固定」される。しかし、部分的に開放された薄膜圧電素子は、面内で大きく歪むことが可能である。

膜２０上に設けられた圧電素子２２は、膜２０及びチャンバー１０の面積よりも小さい面積であるので、基材２に形成されている圧電素子及びチャンバー１０の周囲の一部、大部分、又は全部に間隙が存在する。膜２０は、圧電素子２２と基材２との間に設けられている。この構成により、圧電素子２２をより効果的に変形させることができる。しかし、それでも圧電素子２２は、その周囲に沿って膜２０を介して基材に固定されているという点で部分的に開放されていると考えられる。

膜２０を、エッチングによって基材ウェーハから形成してもよく、別個に塗布された層から形成してもよい。

完全に開放された薄膜圧電素子、例えば、任意の基材に又はその任意の部分に固定されていない自立型薄膜圧電素子は、自由に完全変形できる。逆に、クランプされた薄膜圧電素子を、基材に接触する薄膜圧電素子の表面及び周囲の全体を基材に接触させることにより、剛性基材に固定する。例えば、流体チャンバー基材２がまだエッチングされず流体チャンバー１０を形成していない場合、薄膜圧電素子はクランプされる。

アクチュエータの幾何学的形状、例えば圧電素子が実質的にその周囲全体に沿っては固定されていない幾何学的形状、が異なることにより、有利な又は不利な方法で達成可能な結果として生じる歪みに影響を及ぼす可能性がある、「部分的な」開放の度合いが異なる可能性があることは理解されるであろう。

一実施形態によれば、上に第１の電極材料を堆積させる基材は、第１の電極の下に空洞を形成するようにパターニングされ、部分的に開放された圧電素子を作製する。そして、圧電層を横切って第１の電極から第２の電極へ「上向き電界」方向に分極電界を印加することによって、圧電層を分極する。「上向き電界」方向は、第２の電極を第１の電極と比較してより低い電位に設けることによって達成される。これにより、圧電層の双極子を、第１の電極から第２の電極への双極子方向に実質的に配向させる。

別の実施形態によれば、上に第１の電極材料を堆積させる基材をパターニングして空洞を形成する。エッチングを用いて基材をパターニングして空洞を形成することができる。そして、圧電層を横切って第１の電極から第２の電極へ「上向き電界」方向に分極電界を印加することによって、圧電層を分極する。「上向き電界」方向は、第２の電極を第１の電極と比較してより低い電位に設けることによって達成される。これにより、圧電層の双極子を第１の電極から第２の電極への双極子方向に実質的に配向させる。分極後、低温プロセス、例えばスパッタ、反応性スパッタ等を用いて、完全に又は部分的に空洞を充填する。プロセスの温度は、圧電素子の劣化を避ける温度である。空洞を充填するのに使用できる材料の例としては、アルミナＡｌ_２Ｏ_３、ハフニアＨｆＯ_２、ジルコニアＺｒＯ_２、ケイ酸塩、例えばＴａＳｉＯ_ｘ、チタン酸塩、例えばＡｌＴｉＯ_ｘが挙げられる。空洞が形成されていない場合に行われる分極と比較して、空洞の形成により、分極手順の効率は改善される。

別の実施形態によれば、上に第１の電極材料を堆積させる基材をパターニングして、基材の厚さを減少させる。エッチングを用いて基材の厚さを減少させることができる。そして、圧電層を横切って第１の電極から第２の電極へ「上向き電界」方向に分極電界を印加することによって、圧電層を分極する。「上向き電界」方向は、第２の電極を第１の電極と比較してより低い電位に設けることによって達成される。これにより、圧電層の双極子を第１の電極から第２の電極への双極子方向に実質的に配向させる。分極後、低温プロセス、例えば原子層堆積（ＡＬＤ）、スパッタ、反応性スパッタ等を用いて、基材の厚さを増加させる。プロセスの温度は、圧電素子の劣化を避ける温度である。基材の厚さを増加させるために使用できる材料の例としては、アルミナＡｌ_２Ｏ_３、ハフニアＨｆＯ_２、ジルコニアＺｒＯ_２、ケイ酸塩、例えばＴａＳｉＯ_ｘ、チタン酸塩、例えばＡｌＴｉＯ_ｘが挙げられる。基材の厚さを減少させない場合に行われる分極と比較して、基材の厚さを減少させることにより、分極手順の効率は改善される。

別の実施形態によれば、第１の電極材料の連続層をウェーハ上に堆積させ、続いて圧電材料の連続層を堆積させ、第２の電極材料の連続層を堆積させる。圧電材料は上記のように圧電層を含むことができる。第２電極材料及び圧電材料を共にパターニングして複数の第２の電極及び複数の圧電層を形成し、第１の電極材料をパターニングして複数の第１電極を形成する。そして、ウェーハをパターニングして、複数の第１の電極の下に空洞を形成し、複数の部分的に開放された圧電素子を作製する。そして、圧電層を横切って複数の第１の電極から複数の第２の電極へ「上向き電界」方向に分極電界を印加することによって、複数の圧電層を分極する。「上向き電界」方向は、複数の第２の電極を複数の第１の電極と比較してより低い電位に設けることによって達成される。これにより、複数の圧電層の双極子を複数の第１の電極から複数の第２の電極への双極子方向に実質的に配向させる。このウェーハ状態で分極することにより、同時に複数の圧電素子を分極することができる。

別の実施形態によれば、複数の第１の電極の形成に続いて、上に複数の第１の電極が形成されるウェーハをパターニングして空洞を形成し、複数の部分的に開放された圧電素子を作製する。エッチングを用いてウェーハをパターニングし、空洞を形成することができる。そして、圧電層を横切って複数の第１の電極から複数の第２の電極へ「上向き電界」方向に分極電界を印加することによって、複数の圧電層を分極する。「上向き電界」方向は、複数の第２の電極を複数の第１の電極と比較してより低い電位に設けることによって達成される。これにより、複数の圧電層の双極子を、複数の第１の電極から複数の第２の電極への双極子方向に実質的に配向させる。分極後、低温プロセス、例えばスパッタ、反応性スパッタ等を用いて、完全に又は部分的に空洞を充填する。プロセスの温度は、圧電素子の劣化を避ける温度である。空洞を充填するのに使用できる材料の例としては、アルミナＡｌ_２Ｏ_３、ハフニアＨｆＯ_２、ジルコニアＺｒＯ_２、ケイ酸塩、例えばＴａＳｉＯ_ｘ、チタン酸塩、例えばＡｌＴｉＯ_ｘが挙げられる。空洞が形成されていない場合に行われる分極と比較して、空洞の形成により、分極手順の効率は改善される。更に、このウェーハ状態で分極することにより、同時に複数の圧電素子を分極することができる。

別の実施形態によれば、複数の第１の電極の形成に続いて、上に複数の第１の電極が形成されるウェーハをパターニングしてウェーハの厚さを減少させる。エッチングを用いてウェーハの厚さを減少させることができる。そして、圧電層を横切って複数の第１の電極から複数の第２の電極へ「上向き電界」方向に分極電界を印加することによって、複数の圧電層を分極する。「上向き電界」方向は、複数の第２の電極を複数の第１の電極と比較してより低い電位に設けることによって達成される。これにより、複数の圧電層の双極子を、複数の第１の電極から複数の第２の電極への双極子方向に実質的に配向させる。分極後、低温プロセス、例えばスパッタ、反応性スパッタ等を用いて、ウェーハの厚さを増加させる。プロセスの温度は、圧電素子の劣化を避ける温度である。基材の厚さを増加させるのに使用できる材料の例としては、アルミナＡｌ_２Ｏ_３、ハフニアＨｆＯ_２、ジルコニアＺｒＯ_２、ケイ酸塩、例えばＴａＳｉＯ_ｘ、チタン酸塩、例えばＡｌＴｉＯ_ｘが挙げられる。ウェーハの厚さを減少させない場合に行われる分極と比較して、ウェーハの厚さを減少させることにより、分極手順の効率は改善される。更に、このウェーハ状態で分極することにより、同時に複数の圧電素子を分極することができる。

部分的に開放された圧電素子が「上向き電界」方向に駆動される場合、圧電素子は、第２の電極２８から第１の電極２６に向かって延びる、上記双極子方向とは反対の変形方向に変形される。部分的に開放された圧電素子は、チャンバーに対してノズル１８に向かって内側に変形する。

分極プロセスの間、印加された分極電界は、印加された分極電界方向に沿って圧電膜の自発分極を実質的に整列させるように作用する。整列の程度は、圧電膜の構造及び配向、並びに材料が受ける任意の応力又は局所電界を含む多くの要因に依存する。特に、Ｓｉ基材上に成長させた多くの圧電膜、例えばＰＺＴは、結晶化温度からの冷却後に引張り応力を受ける。この引張り応力は、分極を膜の面内に引き寄せるように作用し、上部及び下部電極を使用して材料のごく一部を分極することができる。この引張り応力が解放された固定されていない膜では、分極時により大きな双極子再配向が可能である。したがって、固定された、及び完全に又は部分的に解放された構造に対する分極は、同一ではない可能性がある。更に、多くの圧電薄膜は、しばしば内部電界による優先分極方向を有する。この内部電界は、しばしばインプリントと呼ばれる分極−電界ヒステリシスループの横方向シフトを生じさせ、それは１つの分極状態を別の分極状態よりも好むように働き、どの電極がどの方向に駆動させるかに応じて分極プロセスの有効性を変更することができる。

分極は、固定された薄膜圧電素子よりもむしろ、部分的に開放された薄膜圧電素子に印加した場合に、より効果的である。例えば、（実質的に全周囲に沿って固定された）部分的に開放された薄膜圧電素子は、３０体積％のドメイン再配向をもたらすのに対して、固定された薄膜圧電素子は、４体積％のドメイン再配向をもたらす。ドメインは、均質で均一な自発分極を示す強誘電体膜中の領域である。

図１５は、部分的に開放された薄膜圧電素子の変位変化率、及び固定された薄膜圧電素子の実効横圧電係数ｅ_３１，ｆの変化率を例示する。

固定された薄膜圧電素子のｅ_３１，ｆを直接測定するために、４点プローブ曲げ測定（カンチレバー曲げ測定）を行った。

部分的に開放された薄膜圧電素子の場合、圧電薄膜を横切る電界の印加によって生じる変位量を測定した。完全に開放された圧電膜は、（基材表面に垂直な）ｚ方向に膨張し、基材に平行な平面内で収縮する。上記のように、部分的に開放された薄膜圧電素子をチャンバー壁に固定する。したがって、圧電薄膜の変形を（基材表面に垂直な）ｚ方向の変位に変換できる。印加された電界が存在しない位置（中性面）からの膜２０の変位を測定した。下記に説明するように、このような変位は、ｅ_３１，ｆから直接決まる。

膜２０が圧力チャンバーの全周囲に沿ってｘ方向及びｙ方向の両方に固定されていても、曲げ剛性は、ｘ方向、薄膜圧電素子の幅方向の印加電界に対する圧電応答によって主に決定される。圧電薄膜を横切って印加される電界Ｅによるｘ方向の応力（σ_ｘ）は、ｅ_３１，ｆ＊Ｅである。ｘ方向の歪み（ε_ｘ）は、圧電薄膜の弾性率（Ｙ）による応力に関係し、これは、ε_ｘがｅ_３１，ｆに正比例することを意味する。定性的には、ε_ｘは薄膜圧電素子及び膜の曲げを引き起こし、したがって曲げによって生じる膜変位はｅ_３１，ｆに正比例する。

定量的には、ε_ｘは次の関係式：ε_ｘ＝ｃ／ρ、（式中、ｃは中性面からの膜の外面までの距離である）による曲げの曲率半径（ρ）に関係する。一方、１／ρ＝ｄ^２ｙ／ｄｘ^２、ここで、ｙは膜の変位である。ｄ^２ｙ／ｄｘ^２、及びしたがってｙは、歪みに比例し、そして歪みはｅ_３１，ｆに比例する。したがって、膜の変位ｙは、ｅ_３１，ｆに直接関係する。

図１５から理解されるように、全ての固定された圧電薄膜素子の構成及び両方の分極電界方向（図１５の黒塗りの三角形）では、面内の応力が比較的僅かな量のドメインスイッチングを引き起こすという事実の結果として、比較した非分極サンプルに対して、ｅ_３１，ｆの僅かな減少が観察された。ドメインの状態がより良好に安定するにつれて、分極後に総変位の大きさが僅かに減少するだけではなく、ヒステリシスが少なくなる。分極された場合の値は、アクチュエータの寿命にわたってより安定であると予想される。

逆に、部分的に開放された薄膜圧電素子について収集された変位データは、非分極薄膜圧電素子で得られた変位性能に対して、（様々な電界強度において、２５℃、１２０℃、又は１５０℃で、２０分間の）「上向き電界」構成での分極後に、有意な増加を示している。

部分的に開放された薄膜圧電素子の場合、支持基材をパターニングした後に圧電薄膜素子を上向き電界方向に分極することにより、圧電薄膜素子の性能を向上させるために正の「分極効果」を利用することができる。

部分的に開放された薄膜素子の「下向き電界」方向における分極後の変位のより大きな減少は、分極によるより強い分極の結果である可能性が高い。分極は１つの分極状態を安定させ、変位−電界応答における分極歪み及びヒステリシスの多くを除去する。変位は、以下の２つの理由の１つによって低減される：１）サンプルに、もともとその方向に有効分極がほとんどなく、分極が有効分極を増加させる場合、又は２）新しい分極状態がより不安定で、よりヒステリシスが大きい場合。要約すると、部分的に開放された素子では、変位変動は、「上向き電界」分極構成の場合には正であり（かつ弾性率が非常に大きく）、「下向き電界」分極構成の場合には負（かつ弾性率が更により大きい）である。全体の効果は、素子が部分的に開放されているという事実によるものではない。もし事実によるものならば、非分極サンプルの変位も両方の場合において改善をもたらしたであろう。ここでは、分極の方向が基本的な役割を果たす。

部分的に開放された圧電薄膜素子に「上向き電界」方向に印加する場合の分極処理は、圧電素子の抗電界、正及び負、並びにその後に式１によって計算されるインプリントの値を変化させることができる：

以下の表１に報告されるデータによって、これを示す。図１７は、正のインプリントを有する圧電素子のヒステリシスループから測定した、負及び正のＥｃ値を例示する。インプリントは、圧電素子の内部電界に直接関係し、内部電界と同じ方向に分極することによってインプリントを増加させることができ、反対方向に分極するとインプリントを減少させることができる。正負Ｅｃ値は、図１７に注記されて示され、インプリントＥｉを計算するために使用される。

表１は、２組のサンプルの薄膜圧電素子のインプリント値の結果を示しており、一方は非分極であり、他方は固定された状態で「下向き電界」方向に予め分極されている。

２つの素子の最初のインプリントは負であり、予想通り、非分極素子の方が低い。両方の薄膜圧電素子を部分的に開放し、１５０℃で２００ｋＶ／ｃｍで２０分間分極した。部分的な開放の後に、予め分極された素子を「下向き電界」方向に分極すると、インプリントの値は大きく変化しないことが分かる。しかし、最初に非分極の、部分的に開放された素子については、分極はインプリントの大幅な増加をもたらす。

驚くべきことに、両方の素子が「上向き電界」方向に分極される場合、インプリントの利得は非常に高く、どちらの場合も同様の値になる。

部分的に開放された薄膜圧電素子では、高温での分極（「能動」分極）は、（膜から圧電素子に向かう）「上向き電界」方向に有益である。能動分極は、所定の温度で加熱することと、所定の温度で十分な時間、電界を印加することと、を含む。

表1

表１に示される値には、±０．５ｋＶ／ｃｍの誤差がある。上向き電界方向の分極後、部分的に開放された圧電素子は、５ｋＶ／ｃｍ以上の正のインプリントを有する。

図１６は部分的に開放された圧電素子の変位に及ぼすこのような能動分極の影響を例示するグラフである。圧電素子を分極するために、２００ｋＶ／ｃｍ（２０Ｖ／μｍ）の分極電界を１５０℃で２０分間印加する。異なる圧電スタックを有する薄膜圧電素子を作製した。２つの素子は、ＰＬＺＴ圧電薄膜を有し、４つの素子は、ＰＮＺＴ圧電薄膜を有する。圧電薄膜の総厚さは、全ての薄膜圧電素子について１．７〜１．９μｍであった。

分極効果を、異なるサンプルについて両方向で調べた。「上向き電界」（黒三角）及び「下向き電界」（黒四角）の両方で分極された、異なる圧電スタックを備える分極圧電素子について、膜変位を分極前及び分極後に測定した。各測定について、新しいサンプルを用いた。図１６は、分極後の変位の％変化を例示する。

ＰＬＺＴとＰＮＺＴの両方の圧電素子全てについて、「上向き電界」分極は膜変位を増加させ、一方、「下向き電界」分極は膜変位を減少させた。ＰＬＺＴ素子は、「上向き電界」で分極される場合、ＰＮＺＴ素子（約２０％）よりも高い増加（約３６％）を示す。

複数の圧電素子を基材上に形成することができる。図４は、個々の駆動パッド２０１、２０２、２０３、２０４、・・・、２０ｎと共にウェーハ上に形成された１列の圧電素子１０１、１０２、１０３、１０４、・・・、１０ｎ、及び共通接地レール３００の模式的レイアウトを例示する。

図５は、１列の圧電素子１０１、１０２、１０３、１０４、・・・、１０ｎの模式的レイアウトを例示し、各圧電素子の第１の電極２６０の共通接地３００への接続、及び個々の駆動パッド２０１、２０２、２０３、２０４、・・・、２０ｎに接続する各圧電素子の第２の電極２８０の詳細を示す。

図６は、１列の圧電素子１０１、１０２、１０３、１０４、・・・、１０ｎの模式的レイアウトを例示し、各圧電素子の第２の電極２８０の共通の接地３００への接続、及び個々の駆動パッド２０１、２０２、２０３、２０４、・・・、２０ｎに接続する各圧電素子の第１の電極２６０の詳細を示す。

図４〜図６に例示する電気トラックレイアウトは、分極をダイ状態で及びウェーハ状態で行うことができる。「ダイ状態」とは、製造中に作製されるウェーハのサブユニット、例えば、圧電液滴堆積ヘッドに組み立てるためにウェーハからダイシングすることによって分離される少なくとも１列のノズルを備える最小素子、を意味する。圧電層を分極するために、電気トラックは、個々の駆動パッド２０１、２０２、２０３、２０４、・・・、２０ｎの列に接続し、及び電源に接続する。一実施形態では、「上向き電界」構成の場合、第２の電極２８０は共通の接地３００に接続し、第１の電極２６０は駆動パッドに接続する。一実施形態によれば、第１又は第２の電極の１つ又は複数はパッドに接続し、パッドは接続されるように構成され、１つ又は複数の共通の接地レールを形成する。

図７は、分極処理を行うために、共通のコネクタ３５０を介して電源へ接続する個々の駆動パッド２０１、２０２、２０３、２０４、・・・、２０ｎを有する１列の圧電素子１０１、１０２、１０３、１０４、・・・、１０ｎの模式的レイアウトを例示する。

図４〜図７に例示する電気トラックレイアウトは、組み立てられていないダイに対して分極プロセスを実行することを可能にする。更に、図４〜図７に例示する電気トラックレイアウトは、ウェーハ状態で分極を可能にし、及び／又はウェーハ状態でのダイシング前に複数のダイの並列分極を可能にする。一実施形態では、分極は、第２の電極の堆積及び圧電層のパターニングの後に行われる。ウェーハ状態での分極の場合、駆動パッドを、ウェーハ上のダイ全体に配置して、各電気トラックを電源に接続し、いくつかのダイを一度に指定することができる。全てのパッドを接続すると、同時に電気的接続を確立することができる。一実施形態では、「上向き電界」構成の場合、第２の電極は接地に接続し、第１の電極は電源に接続する。

図８は、圧電素子の列を形成する方法を例示する。ステップＳ９０１では、上記の方法に従って、複数の圧電素子をウェーハ上に列に形成する。ステップＳ９０２では、複数の圧電素子が「上向き電界」方向に平行に分極される。

一実施形態では、圧電素子は、１００℃〜１８０℃の範囲の温度で５〜６０分間分極される。別の実施形態では、圧電素子は、１２０℃〜１５０℃の範囲の温度で２０〜３０分間分極される。一実施形態では、圧電素子は、所望の温度範囲を達成するためにオーブン内で分極される。別の実施形態では、圧電素子は、所望の温度範囲を達成するためにホットプレート上で分極される。電界は、圧電層の材料の抗電界を超えるが、圧電層の材料の破壊電界未満で、「上向き電界」構成で印加される。電界を、ＤＣ、パルス、又はＡＣとして供給することができる。一実施形態では、１０Ｖ／μｍ〜６０Ｖ／μｍの分極電界が分極温度及び持続時間に応じて印加される。別の実施形態では、２０Ｖ／μｍ〜３０Ｖ／μｍの分極電界が分極温度及び持続時間に応じて印加される。

図９は、圧電層の例示的な材料であるＰＬＺＴ（ランタンで１．１％ドープ、ＭＰＢ（モルフォトロピック相境界）５２：４８のＺｒ：Ｔｉ比）の破壊電界対温度を例示する。図９から分かるように、破壊電界は温度の上昇と共に減少する。したがって、破壊電界は、圧電素子が分極される温度に依存する。

ステップＳ９０３では、ウェーハをダイシングして複数のダイを作製する。

図９で測定した圧電素子をインクジェットプリントヘッドに組み込んで噴射性能を測定した。

図１０は、「上向き電界」駆動方式が非分極圧電インクジェットアクチュエータ素子に適用される場合に観察される性能の測定された変化（三角形のマーカ）を、「下向き電界」駆動方式が非分極圧電層を有する圧電アクチュエータ素子に適用される場合（四角形のマーカ）と比較して、例示する。性能の変化は、５０ｋＨｚで噴射された液滴速度対時間を示すデータから決定される。図１０から分かるように、「下向き電界」駆動方式が適用される場合、経時的な性能の変化はより大きく、アクチュエータ素子の信頼性を低下させている。「上向き電界」駆動方式が適用される場合、経時的な性能の変化は減少し、アクチュエータ素子の信頼性の向上をもたらす。

図１１は、圧電層が「上向き電界」方向に分極され、及び素子が適用された「上向き電界」駆動方式で動作している圧電アクチュエータ素子によってもたらされる測定された膜変位（黒三角形のマーカ）を、圧電層が分極されていない（非分極）、及び素子が「上向き電界」駆動方式で動作している圧電アクチュエータ素子（白抜き三角形のマーカ）と比較して例示する。図１１から分かるように、「上向き電界」で分極された配置（黒三角形のマーカ）にはより大きな膜変位があり、アクチュエータ素子の性能が改善される結果となる。

図１２は、圧電層が「上向き電界」方向に分極され素子が適用された「上向き電界」駆動方式で動作している（黒三角形のマーカ）、圧電層が非分極であり素子が適用された「上向き電界」駆動方式で動作している（白抜き三角マーク）、圧電層が「下向き電界」方向に分極され素子が適用された「下向き電界」駆動方式で動作している（黒四角のマーク）、圧電層が非分極であり素子が適用された「下向き電界」駆動方式で動作している（白抜き四角のマーク）、圧電アクチュエータ素子によってもたらされる測定された膜変位を例示する。図１２から分かるように、「上向き電界」で分極された、「上向き電界」で駆動する配置（黒三角形のマーカ）にはより大きな膜変位があり、アクチュエータ素子の性能が改善される結果となる。

図１３は、公知の回路構成を有する圧電液滴堆積ヘッドの液滴堆積ヘッドダイ５０の一部の断面図を模式的に例示する。上記の圧電アクチュエータ素子は、図１３に例示するような液滴堆積ヘッドダイ５０に使用されることができるが、このような液滴堆積ヘッドにおける用途に限定されない。

ダイ５０は、流体チャンバー基材２と、ノズル層４とを備える。ダイ５０はまた、液滴生成ユニット６を備える。ダイ５０は、以下に説明するように、その上に配列される複数の液滴ユニット６を備えることができる。

図１３に示すように、液滴生成ユニット６は、流体チャンバー１０と、それと流体供給チャネル１２を介して流体連通する流体入口ポート１３と、を備える。

流体入口ポート１３は、流体チャンバー基材２の長さに沿って流体チャンバー１０の一方の端部に向かって流体チャンバー基材２の上面１９に設けられる。

一実施形態では、流体は、流体入口ポート１３から流体チャンバー１０に供給される。一実施形態では、液滴生成ユニット６は、流体供給チャネル１２と流体チャンバー１０とを流体連通し、それらの間でインクが流れるパスを設けるように配置される、流体チャンバー基材２内に設けられる、流体チャネル１４を更に備える。

更に、液滴生成ユニット６は、流体チャンバー１０と流体連通する流体出口ポート１６を備え、それにより流体は、流体チャンバー１０から、流体チャンバー基材２内に形成される流体チャネル１４及び流体帰還チャネル１５を介して流体出口ポート１６に流れることができる。

流体出口ポート１６を流体チャンバー基材２の上面１９に、流体入口ポート１３が向かって設けられる端部とは反対の流体チャンバー１０の端部に向かって設ける。

あるいは、流体入口ポート１３及び／又は流体出口ポート１６を流体チャンバー１０内に設けることができる。

あるいは、流体をダイの側面に設けられるポートを介して供給及び／又は帰還させることができる。

流体入口ポート１３及び流体出口ポート１６を有し、それにより流体が流体入口ポート１３から流体出口ポート１６へ流体チャンバー１０の長さに沿って流れる液滴ユニット６を備える液滴堆積ヘッドは、再循環モード（以下「通過流」モード）で動作すると考えることができる。

代替の実施形態では、流体を、流体ポート１３及び１６の両方から流体チャンバー１０へ供給することができ、又はそれによりダイ５０に流体出口ポート１６及び／又は流体帰還チャネル１５を設けないで、流体チャンバー１０へ供給される流体の実質的に全てをノズル１８から吐出し、それにより液滴堆積ヘッドは非通過流モードで動作すると考えることができる。

流体チャンバー基材２は、シリコン（Ｓｉ）を含むことができ、例えばＳｉウェーハから製造されることができるが、関連する形体、例えば流体チャンバー１０、流体チャネル１２／１５、流体入口／出口ポート１３／１６、及び流体チャネル１４を、任意の好適な製造プロセス、例えばエッチングプロセス、例えば反応性イオンエッチング（ＤＲＩＥ）又は化学エッチングを用いて形成することができる。

追加的に又は代替的に、流体チャンバー基材２の関連する形体を、アディティブ法、例えば化学気相堆積（ＣＶＤ）法（例えば、プラズマ強化ＣＶＤ（ＰＥＣＶＤ））、原子層堆積（ＡＬＤ）で形成することができ、又は形体をサブトラクト法及び／若しくはアディティブ法との組み合わせを用いて形成することができる。

本例では、ノズル層４は、流体チャンバー基材２の底面１７に設けられ、それにより「底面」は、その上にノズル層４を有する流体チャンバー基材２の表面であると見なされる。ノズル層を底面以外の別の表面上に設けることができることは理解されるであろう。

ダイ５０の様々な形体の表面を、保護又は機能材料、例えば、パッシベーション材料又は濡れ性材料の好適なコーティングでコーティングすることができる。

液滴生成ユニット６は、流体チャンバー１０と流体連通するノズル１８を更に備え、ノズル１８は、任意の好適なプロセス、例えば化学エッチング、ＤＲＩＥ、レーザーアブレーション等を用いて、ノズル層４内に形成される。

液滴生成ユニット６は、流体チャンバー基材２の上面１９に設けられ、流体チャンバー１０を覆うように配置されている、膜２０を更に備える。流体チャンバー基材２の上面１９は、底面１７とは反対の流体チャンバー基材２の表面と見なされる。

膜２０は変形可能であり、流体チャンバー１０内の圧力を変動させて、流体チャンバー１０内の容積を変化させ、その結果、流体を流体チャンバー１０からノズル１８を介して、例えば液滴として、吐出することができ、及び／又は流体を流体チャンバー内に、例えば流体入口ポート１３を介して引き込むことができる。

膜２０は、任意の好適な材料、例えば金属、合金、誘電材料、及び／又は半導体材料を含み得る。好適な材料の例としては、窒化ケイ素（Ｓｉ_３Ｎ_４）、二酸化ケイ素（ＳｉＯ_２）、酸化アルミニウム（Ａｌ_２Ｏ_３）、二酸化チタン（ＴｉＯ_２）、ケイ素（Ｓｉ）、又は炭化ケイ素（ＳｉＣ）が挙げられる。一実施形態では、膜２０は、追加的に又は代替的に、複数の層、例えば酸化ケイ素（ＳｉＯ_２）層２００Ａ、窒化ケイ素（Ｓｉ_３Ｎ_４）層２００Ｂ、及び酸化アルミニウム（Ａｌ_２Ｏ_３）層２００Ｃを備える上記の膜２００を含むことができる。

膜２０を、任意の好適なプロセス技法、例えば、ＡＬＤ、スパッタ、電気化学プロセス及び／又はＣＶＤ法を用いて形成することができる。膜２０を上面１９に設ける場合、流体ポート１３／１６に対応する開口部２１を、例えば好適なパターニング技術を用いて、例えば膜２０の形成中に、膜２０内に設けることができる。

液滴生成ユニット６は、アクチュエータ素子２２、例えば、膜２０を変形させるように配置され、液滴堆積ヘッドがルーフモードで動作するように膜２０上に設けられる上記のアクチュエータ素子を更に備える。

アクチュエータ素子２２は、２つの電極２６及び２８が設けられた圧電層２４を備える圧電アクチュエータ素子２２として示される。圧電層２４は、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）を含み得るが、任意の好適な材料を使用することができる。

膜２０上に第１の電極の形態で電極を設ける。第１の電極２６上に圧電層２４を設け、第１の電極２６に対して圧電層２４の反対側の圧電層２４上に第２電極２８が設けるが、電極の任意の好適な構成を用いることができる。

電極２６／２８間に電界を印加する場合、圧電層２４に応力が生じ、圧電アクチュエータ素子２２を膜２０上で変形させる。この変形により、流体チャンバー１０内の容積が変化し、適切な信号で圧電アクチュエータ素子２２を駆動することによって、流体液滴をノズル１８から吐出することができる。信号を、例えば波形としてコントローラ（図示せず）から供給することができる。コントローラは、コンピュータに接続する電力増幅器又はスイッチング回路を備えることができ、 コンピュータは、ユーザによってコンピュータに提供される、例えばコンピュータにアップロードされる印刷データに応答して信号を生成するアプリケーションを、実行する。

電極２６／２８及び圧電素子２４に加えて、必要に応じて更なる材料／層（図示せず）をまた、設けることができる。

電気的接続部を備える配線層を膜２０上に設け、それにより配線層は複数の電気トラック３２ａ／３２ｂを備え、例えば、圧電アクチュエータ素子２２の第２の電極２８及び／又は第１の電極２６をコントローラに直接又は更なる駆動回路を介して接続することができる。

例えば、図１３に模式的に示すように、電気トラック３２ａ及び第２の電極２８は、第１の電気接点３５（例えば、駆動接点）の形態で第１の電気接続を用いて電気的に通信し、一方、電気トラック３２ｂ及び第１の電極２６は、第２の電気接点３７（たとえば、接地接点）の形態で第２の電気接続を用いて電気的に通信する。そして、電気接点３５／３７は、コントローラ（図示せず）と電気的に通信する。アクチュエータ素子を「上向き電界」方向に駆動するために、第２の電極２８は負の駆動信号で駆動される。あるいは、第１の電気接点３５が接地接点であり、第２の電気接点３７が駆動電気接点である場合、アクチュエータ素子を「上向き電界」方向に駆動するために、第１の電極２６は正の駆動信号で駆動される。別の実施形態では、第１の電極２６を基準にして負の電圧をもたらす任意の構成、例えば、第２の電極２８に＋３Ｖ、第１の電極２６に＋２３Ｖ、を使用することができる。

このような構成を用いて、アクチュエータ素子２２を制御して駆動するために信号（例えば、波形）をコントローラから圧電アクチュエータ素子２２へ与えることができる。

電気トラック３２ａ／３２ｂは、導電性材料、例えば、銅（Ｃｕ）、金（Ａｇ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、アルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）を含む。電気トラック３２ａ／３２ｂは、例えば、０．０１μｍ〜２μｍの厚さを有し、いくつかの実施形態では、その厚さを０．１μｍ〜１μｍとすることができ、更なる実施形態では、その厚さを０．３μｍ〜０．７μｍとすることができる。

配線層は、環境から及び流体に接触することから電気トラック３２ａ／３２ｂを保護するために、更なる材料（図示せず）、例えばパッシベーション材料３３を備えることができる。

追加的又は代替的に、パッシベーション材料３３は、電気トラック３２ａ／３２ｂを互いに電気的に絶縁するために設けられる誘電材料を、例えば、互いに上に積み重ねられるか、又は互いに隣接して設けられる場合に、含むことができる。

パッシベーション材料は、任意の好適な材料、例えば、ＳｉＯ_２、Ａｌ_２Ｏ_３、又はＳｉ_３Ｎ_４を含むことができる。

配線層は、接着電気トラック３２ａ／３２ｂ、パッシベーション材料３３、電極２６／２８、及び／又は膜２０を更に備えることができる。

図１３は、模式図であり、電気接点３５／３７を、任意の好適な技術を用いて、任意の好適な構成で、液滴堆積ヘッドダイ５０上に堆積させることができる。電気接点３５／３７は、導電材料、例えば銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）等で形成されたボンドパッド、トラック、又は端子ピンの形態をとることができる。

更に、電気接点３５／３７を、パッシベーション材料３３の上に堆積させることができ、電気ビア３９は、電気接点３５／３７と電気トラック３２ａ／３２ｂとの間に電気的通信を設ける。あるいは、例えば接続を直接電気トラック上に設けることができる。明白に記載されていないが、必要に応じて、電気トラック３２ａ／３２ｂと他の材料との間の望ましくない電気的接触を防止するために、配線層内に更なる材料を設けることができる。

配線層内の材料（例えば、電気トラック、パッシベーション材料、粘着材料、及び／又は電気接点等）を任意の好適な製造方法、例えば、スパッタ、ＣＶＤ、ＰＥＣＶＤ、レーザーアブレーション等を用いて設けることができる。更に、必要に応じて任意の好適なパターニング方法（例えば、スパッタ及び／又はエッチングの間にマスクを設けること）を用いることができる。

液滴堆積ヘッドダイ５０は複数の液滴ユニット６を備えることができる。したがって、流体チャンバー基材２は、各液滴ユニット６の間に、それらの長さ方向に沿って設けられる隔壁３１を備える。

液滴堆積ヘッドダイ５０はここに記載されていない追加の形体を備えることができる。例えば、キャッピング基材（図示せず）を、流体チャンバー基材２の上に、例えば、上面１９、膜２０、及び／又は配線層に設け、圧電アクチュエータ素子２２を覆い、更に圧電アクチュエータ素子２２を保護することができる。キャッピング基材は、流体を、例えば流体リザバーから流体入口ポート１３に供給するための、及び流体出口ポート１６から流体を受け取るための流体チャネルを更に画成することができ、それにより、キャッピング基材は、流体マニホルドとしても機能することができる。

図１３を参照して上に記載の液滴堆積ヘッドを様々なタイプのプリンタに用いることができる。２つの注目すべきタイプのプリンタは、
ａ）液滴堆積ヘッドの下で印刷の方向に、印刷媒体（タイル、紙、織物、又は他の例、例えば１つ又は複数の部品）を通過させて、単一パスで液滴堆積ヘッドが印刷媒体の全幅を覆うページ幅のプリンタ、
ｂ）１つ又は複数の液滴堆積ヘッドが、印刷バー（又は、例えば印刷媒体の運動方向に前後に配置された複数の印刷バー）上で印刷媒体の移動方向に垂直に前後に通過し、印刷媒体は、液滴堆積ヘッドの下で徐々に進み、液滴堆積ヘッドが走査している間は静止している、走査型プリンタ、である。このタイプの配列で、前後に移動する多数、例えば１６若しくは３２の、又は他の数の液滴堆積ヘッドの場合がある。

両方の場合において、液滴堆積ヘッドは、印刷バーに取り付けられ、いくつかの異なる流体、例えば異なる色、プライマ、固定液、機能性流体、又は他の特殊な流体若しくは材料を印刷することができるが、これらに制限されない。同一のプリントヘッドから異なる流体を吐出することができ、又は例えば、各流体毎に若しくは各色毎に個別の印刷バーを設けることができる。

他のタイプのプリンタには、ポリマー、金属、セラミック粒子、又は他の材料を含む流体を連続する層に印刷し、固体物体を生成する、又は特殊な特性を有するインクの層を積み上げる、例えば電子回路等を印刷するために基材上に導電層を積み上げる３Ｄプリンタを含むことができる。後処理操作を行い、導電性粒子をパターンに付着させてこのような回路を形成することができる。

図１４は、印刷用のデータソース、例えばホストＰＣ４６０に結合するプリンタ４４０の模式図を示す。１つ又は複数のアクチュエータ素子４８０、例えば上記の圧電アクチュエータ素子、及び液滴堆積ヘッド回路４７０を有する液滴堆積ヘッド回路基板１８０を示す。プリンタ回路１７０は、液滴堆積ヘッド回路基板に結合し、ホストと接続するために、及びアクチュエータ素子の駆動と印刷媒体の位置とを同期させるためのプロセッサ４３０に結合している。このプロセッサは、ホストからデータを受信するように結合し、少なくとも同期信号を提供するために液滴堆積ヘッド回路基板に結合している。プリンタはまた、液滴堆積ヘッドに結合する流体供給システム４２０と、液滴堆積ヘッドに対して印刷媒体４１０を配置するための媒体搬送機構及び制御部４００と、を有する。これは、液滴堆積ヘッドを移動させるための任意の機構、例えば移動可能な印刷バーを含むことができる。

様々な概念が、インクジェットプリントヘッドを参照して上述されているが、このような概念は、インクジェットプリントヘッドに限定されるものではなく、任意の好適な用途のために、プリントヘッドでより広範に、又は液滴堆積ヘッドでより広範に適用され得ることが理解されよう。上述のように、そのような代替用途に好適な液滴堆積ヘッドは、議論されている特定の流体を取り扱うためにいくつかの適合を行ったプリントヘッドと概ね構造が類似している場合がある。したがって、前述の説明は、そのような液滴堆積ヘッドを使用することができる用途の非限定的な例を提供するものとして理解されるべきである。

更に、同じ原理をセンサーデバイスへ適用する。アクチュエータにおける圧電効果とは反対に、センサーにおいて、力を加え圧電薄膜素子を変形する場合、電圧又は電荷が圧電薄膜素子を横切って作り出される。このようなセンサーは、例えば圧力センサー又は加速度センサーになることができる。圧力センサーでは差圧によって圧電素子を圧縮する有効曲げ力がデバイス上にあり、一方、加速度センサーでは付加された振動質量が力を増幅する。センサーにおいて前述の説明に記載された同じ利点を得ることができ、圧電薄膜素子を分極することによって、双極子を有効双極子方向に配向することができる。力が圧電薄膜素子に加わるようにセンサーを配置することによって、力が分極された圧電薄膜素子を有効双極子方向とは反対の方向に変形させるように働いて、電界が膜を横切って生成される。

本技術の範囲を逸脱しない限りにおいて多くの改善及び修正を前述の例示的な実施形態に行なうことができることは当業者には明らかである。

一実施形態によれば、分極電界は、圧電層の材料の抗電界以上であり、圧電層の材料に破壊が生じる電界強度よりも小さい。

一実施形態によれば、分極電界は圧電層の材料の抗電界の１〜２０倍の範囲である。

一実施形態によれば、分極電界は圧電層の材料の抗電界の１〜１０倍の範囲である。

一実施形態によれば、分極電界は圧電層の材料の抗電界の３倍以上である。

一実施形態によれば、分極電界は１０Ｖ／μｍより大きい。

一実施形態によれば、分極電界は、１００℃〜２００℃の範囲の温度で、１〜６０分の範囲の時間印加される。

一実施形態によれば、時間は１〜３０分の範囲を含む。

一実施形態によれば、圧電層を４０℃未満の温度に冷却する間に、分極電界を印加する。

一実施形態によれば、圧電層を分極する前に、圧電薄膜素子は部分的に開放された構成である。

一実施形態によれば、圧電層はＰＺＴ（チタン酸ジルコン酸鉛）を含む。

一実施形態によれば、圧電層は化学溶液堆積により形成される。

一実施形態によれば、方法は圧電層を分極した後に空洞を完全に又は部分的に充填することを更に含む。

一実施形態によれば、方法は圧電層を分極した後に基材の厚さを増加させることを更に含む。

一実施形態によれば、分極電界は、圧電材料の抗電界以上であり、圧電材料に破壊が生じる電界強度よりも小さい。

一実施形態によれば、分極電界は圧電材料の抗電界の１〜２０倍の範囲である。

一実施形態によれば、分極電界は圧電材料の抗電界の１〜１０倍の範囲である。

一実施形態によれば、分極電界は圧電材料の抗電界の３倍以上である。

一実施形態によれば、分極電界は１０Ｖ／μｍより大きい。

一実施形態によれば、分極電界は、１００℃〜２００℃の範囲の温度で、１分〜６０分の範囲の時間印加される。

一実施形態によれば、時間は１〜３０分の範囲を含む。

一実施形態によれば、圧電材料を４０℃未満の温度に冷却する間に、分極電界を印加する。

一実施形態によれば、複数の第１又は第２の電極のうちの１つ又は複数を、接続されるように構成されるパッドに接続し、１つ又は複数の共通のレールを形成する。

一実施形態によれば、方法は、ウェーハをダイシングし、複数のダイを形成することであって、各々のダイは圧電薄膜素子の配列を備える、形成することと、各々の圧電薄膜素子の第１の及び第２の電極を、駆動信号を第１の及び第２の電極へ提供することができる電源に結合することであって、圧電薄膜素子を変形する場合、第２の電極が第１の電極と比較して低い電位である、結合することと、を更に含む。

一実施形態によれば、圧電層を化学溶液堆積により堆積させる。

Claims (28)

1. 圧電薄膜素子を形成する方法であって、前記方法は、
   基材上に第１の電極材料の層を堆積させることと、
   前記第１の電極材料上に圧電材料の層を堆積させることと、
   前記圧電材料上に第２の電極材料の層を堆積させることと、
   前記第２の電極材料及び前記圧電材料をパターニングして第２の電極及び圧電層を形成することと、
   前記第１の電極材料をパターニングして第１の電極を形成することと、
   前記基材をパターニングして前記圧電薄膜素子の前記第１の電極の下方に空洞を形成して、前記圧電薄膜素子を部分的に開放することと、
   前記圧電層を１００℃〜２００℃の範囲の温度に加熱し、前記圧電層を横切って前記第１の電極から前記第２の電極へ分極電界を印加することにより、前記圧電層を分極することであって、前記第２の電極は前記第１の電極と比較してより低い電位にあり、前記圧電層の双極子を前記第１の電極から前記第２の電極へ双極子方向に配向させる、分極することと、を含む、方法。
2. 複数の圧電薄膜素子をウェーハ上に形成する方法であって、前記方法は、
   前記ウェーハ上に第１の電極材料の層を堆積させることと、
   前記第１の電極材料上に圧電材料の層を堆積させることと、
   前記圧電材料上に第２の電極材料の層を堆積させることと、
   前記第２の電極材料及び前記圧電材料をパターニングして複数の第２の電極及び複数の圧電層を形成することと、
   前記第１の電極材料をパターニングして複数の第１の電極を形成することと、
   前記ウェーハをパターニングして前記複数の圧電薄膜素子の前記複数の第１の電極の下方に空洞を形成して、前記複数の圧電薄膜素子を部分的に開放することと、
   前記複数の圧電層を１００℃〜２００℃の範囲の温度に加熱し、前記複数の圧電層を横切って前記複数の第１の電極から前記複数の第２の電極へ分極電界を印加することにより、前記複数の圧電層を分極することであって、前記複数の第２の電極は前記複数の第１の電極と比較してより低い電位にあり、前記複数の圧電層の双極子を前記複数の第１の電極から前記複数の第２の電極へ双極子方向に配向させる、分極することと、を含む、方法。
3. 前記圧電層又は前記複数の圧電層の分極後に、前記一つまたは複数の空洞を完全に又は部分的に充填することを更に含む、請求項１又は２に記載の方法。
4. 前記分極電界は、前記圧電材料の抗電界以上であり、前記圧電材料に破壊が生じる電界強度よりも小さい、請求項１〜３のいずれか一項に記載の方法。
5. 前記分極電界は、前記圧電材料の前記抗電界の１〜２０倍の範囲である、請求項１〜４のいずれか一項に記載の方法。
6. 前記分極電界は、前記圧電材料の前記抗電界の１〜１０倍の範囲である、請求項１〜５のいずれか一項に記載の方法。
7. 前記分極電界は、前記圧電材料の前記抗電界の３倍以上である、請求項１〜６のいずれか一項に記載の方法。
8. 前記分極電界は、１０Ｖ／μｍより大きい、請求項１〜７のいずれか一項に記載の方法。
9. 前記分極電界を１〜６０分の範囲の時間印加することを更に含む、請求項１〜８のいずれか一項に記載の方法。
10. 前記時間は１〜３０分の範囲を含む、請求項９に記載の方法。
11. 前記圧電材料を１００℃〜２００℃の範囲の前記温度から４０℃未満の温度に冷却する間、前記分極電界を保持することを更に含む、請求項１〜１０のいずれか一項に記載の方法。
12. 前記圧電層又は前記複数の圧電層は、ＰＺＴ（チタン酸ジルコン酸鉛）を含む、請求項１〜１１のいずれか一項に記載の方法。
13. 前記圧電材料は、化学溶液堆積により堆積される、請求項１〜１２のいずれか一項に記載の方法。
14. 前記圧電材料は、ゾルゲル法により堆積される、請求項１〜１３のいずれか一項に記載の方法。
15. 分極の間、前記圧電薄膜素子又は前記複数の圧電薄膜素子は、前記双極子方向とは主として反対の変形方向に変形される、請求項１〜１４のいずれか一項に記載の方法。
16. 前記複数の第１又は第２の電極のうちの１つ又は複数は、接続されるように構成されるパッドに接続し、１つ又は複数の共通のレールを形成する、請求項２〜１５のいずれか一項に記載の方法。
17. 前記ウェーハをダイシングし、複数のダイを形成することであって、各々のダイは前記圧電薄膜素子の配列を備える、形成することと、
    各々の前記圧電薄膜素子の前記第１の及び第２の電極を、前記圧電薄膜素子を変形する場合、前記第２の電極が前記第１の電極と比較して低い電位であるように、駆動信号を前記第１の及び第２の電極へ提供することができる電源に結合することと、を更に含む、請求項２〜１６のいずれか一項に記載の方法。
18. 前記第１の電極材料と前記ウェーハとの間に膜を形成することを更に含む、請求項１〜１７のいずれか一項に記載の方法。
19. 前記膜を前記ウェーハから形成する、請求項１８に記載の方法。
20. 前記部分的に開放された圧電薄膜素子は、前記空洞周囲壁に固定される圧電薄膜素子を備える、請求項１〜１９に記載のいずれか一項に記載の方法。
21. 圧電薄膜素子を形成する方法であって、前記方法は、
    基材上に第１の電極材料の層を堆積させることと、
    前記第１の電極材料上に圧電材料の層を堆積させることと、
    前記圧電材料上に第２の電極材料の層を堆積させることと、
    前記第２の電極材料及び前記圧電材料をパターニングして第２の電極及び圧電層を形成することと、
    前記第１の電極材料をパターニングして第１の電極を形成することと、
    前記基材をパターニングして前記基材の厚さを減少させて、前記圧電薄膜素子を部分的に開放することと、
    前記圧電層を１００℃〜２００℃の範囲の温度に加熱し、前記圧電層を横切って前記第１の電極から前記第２の電極へ分極電界を印加することにより、前記圧電層を分極することであって、前記第２の電極は前記第１の電極と比較してより低い電位にあり、前記圧電層の双極子を前記第１の電極から前記第２の電極へ双極子方向に配向させる、分極することと、を含む、方法。
22. 複数の圧電薄膜素子をウェーハ上に形成する方法であって、前記方法は、
    前記ウェーハ上に第１の電極材料の層を堆積させることと、
    前記第１の電極材料上に圧電材料の層を堆積させることと、
    前記圧電材料上に第２の電極材料の層を堆積させることと、
    前記第２の電極材料及び前記圧電材料をパターニングして複数の第２の電極及び複数の圧電層を形成することと、
    前記第１の電極材料をパターニングして複数の第１の電極を形成することと、
    前記ウェーハをパターニングして前記ウェーハの厚さを減少させて、前記圧電薄膜素子を部分的に開放することと、
    前記圧電層を１００℃〜２００℃の範囲の温度に加熱し、前記複数の圧電層を横切って前記複数の第１の電極から前記複数の第２の電極へ分極電界を印加することにより、前記複数の圧電層を分極することであって、前記複数の第２の電極は前記複数の第１の電極と比較してより低い電位にあり、前記複数の圧電層の双極子を前記複数の第１の電極から前記複数の第２の電極へ双極子方向に配向させる、分極することと、を含む、方法。
23. 請求項１〜２２のいずれか一項に記載の方法により形成される圧電薄膜素子を備える圧電アクチュエータ。
24. 請求項２３に記載の前記圧電薄膜素子を備えるセンサー。
25. 圧電薄膜素子であって、
    基材上に形成される第１の電極と、
    ゾルゲル法により前記第１の電極上に形成される圧電層と、
    前記圧電層上に形成される第２の電極と、を備え、
    前記基材をパターニングして前記圧電薄膜素子の前記第１の電極の下方に空洞を形成して、前記圧電薄膜素子を部分的に開放し、
    前記圧電層を分極して、前記圧電層は正のインプリントを含み、
    前記圧電薄膜素子が前記第２の電極から前記第１の電極への変形方向に変形される場合、前記第２の電極は前記第１の電極と比較してより低い電位にあるように、前記第１の及び第２の電極は構成される、圧電薄膜素子。
26. 前記正のインプリントは、５ｋＶ／ｃｍ以上である、請求項２５に記載の圧電薄膜素子。
27. 請求項２５又は２６に記載の前記圧電薄膜素子を備える圧電アクチュエータ。
28. 請求項２５又は２６に記載の前記圧電薄膜素子を備えるセンサー。

Images