WO2014024696A1 - 圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ - Google Patents

圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ Download PDF

Info

Publication number
WO2014024696A1
WO2014024696A1 PCT/JP2013/070208 JP2013070208W WO2014024696A1 WO 2014024696 A1 WO2014024696 A1 WO 2014024696A1 JP 2013070208 W JP2013070208 W JP 2013070208W WO 2014024696 A1 WO2014024696 A1 WO 2014024696A1
Authority
WO
WIPO (PCT)
Prior art keywords
piezoelectric
layer
piezoelectric element
seed layer
crystal
Prior art date
Application number
PCT/JP2013/070208
Other languages
English (en)
French (fr)
Inventor
健児 馬渡
Original Assignee
コニカミノルタ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コニカミノルタ株式会社 filed Critical コニカミノルタ株式会社
Priority to JP2013549082A priority Critical patent/JP5472549B1/ja
Priority to EP13827424.6A priority patent/EP2889927B1/en
Priority to US14/419,389 priority patent/US9318687B2/en
Publication of WO2014024696A1 publication Critical patent/WO2014024696A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14201—Structure of print heads with piezoelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14201—Structure of print heads with piezoelectric elements
    • B41J2/14233—Structure of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/03—Specific materials used
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Definitions

  • the present invention relates to a piezoelectric element in which an electrode, a seed layer, and a piezoelectric layer are laminated in this order on a substrate, a piezoelectric device including the piezoelectric element, an inkjet head including the piezoelectric device, and an inkjet It relates to the printer.
  • piezoelectric materials such as Pb (Zr, Ti) O 3 have been used as electromechanical transducers for application to drive elements and sensors.
  • Such a piezoelectric body is expected to be applied to a micro electro mechanical systems (MEMS) element by being formed as a thin film on a substrate such as Si (silicon).
  • MEMS micro electro mechanical systems
  • the cost can be greatly reduced by manufacturing the elements at a high density on a relatively large Si wafer having a diameter of 6 inches or 8 inches, compared to single wafer manufacturing in which the elements are individually manufactured. it can.
  • the piezoelectric thin film and making the device MEMS the mechanical and electrical conversion efficiency is improved, and new added value such as improved sensitivity and characteristics of the device is also created.
  • a thermal sensor it is possible to increase measurement sensitivity by reducing thermal conductance due to MEMS, and in an inkjet head for a printer, high-definition patterning can be achieved by increasing the density of nozzles.
  • piezoelectric thin film As a material for the piezoelectric thin film (piezoelectric thin film), a crystal made of Pb, Zr, Ti, and O called PZT (lead zirconate titanate) is often used. Since PZT exhibits a good piezoelectric effect when it has an ABO 3 type perovskite structure shown in FIG.
  • the shape of the unit cell of the PZT crystal having the perovskite structure varies depending on the ratio of Ti and Zr, which are atoms entering the B site. That is, when Ti is large, the crystal lattice of PZT is tetragonal, and when Zr is large, the crystal lattice of PZT is rhombohedral.
  • the piezoelectric body is deformed by applying an electric field to the piezoelectric body, or conversely, an electric field (potential difference) is generated in the piezoelectric body by deforming the piezoelectric body is referred to as a piezoelectric effect.
  • FIG. 19 schematically shows the difference in piezoelectric effect due to the difference in crystal orientation of the piezoelectric body.
  • the piezoelectric body Since the polarization direction P and the application direction E of the electric field are aligned, the magnitude of the electric field is completely converted into the deformation force of the piezoelectric body, and the piezoelectric body is efficiently deformed in the direction perpendicular to the substrate.
  • the (100) direction which is the polarization direction P of the piezoelectric body, intersects the electric field application direction E, so that the electric field magnitude is completely converted into the deformation force of the piezoelectric body. In other words, the amount of deformation of the piezoelectric body in the direction perpendicular to the substrate is reduced.
  • the piezoelectric characteristics of the piezoelectric body also change depending on the crystal orientation of the piezoelectric body, and the (100) orientation is higher than the (111) orientation.
  • the orientation is preferably (100) orientation.
  • crystal orientations such as (111) orientation are preferable because of fatigue characteristics and ease of processing. That is, it is desirable to form the piezoelectric thin film with the (111) orientation rather than the (100) orientation in that domain rotation hardly occurs when voltage is applied and patterning processing by etching is easy. In any case, controlling the crystal orientation of the piezoelectric thin film is important for obtaining stable characteristics.
  • a chemical film formation method such as a CVD (Chemical Vapor Deposition) method, a physical method such as a sputtering method or an ion plating method, a liquid phase such as a sol-gel method, etc.
  • a growth method can be used.
  • a technique in which a base layer (buffer layer, seed layer) for controlling the crystallinity of the piezoelectric layer is provided between the substrate and the piezoelectric layer.
  • a base layer made of PLT lead lanthanum zirconate titanate
  • PLZT lead lanthanum zirconate titanate
  • the PLT of the underlayer has a property that a perovskite crystal can be easily formed even on the Si substrate or the lower electrode. Therefore, by forming a piezoelectric layer on such an underlayer, the piezoelectric layer can be easily formed with a perovskite structure.
  • a piezoelectric layer is composed of two layers of a first piezoelectric film and a second piezoelectric film, and a PLT as a buffer layer is provided between the substrate and the piezoelectric layer.
  • PLT consists of columnar particles, and its cross-sectional diameter is 40 nm, for example.
  • the cross-sectional diameter (for example, 160 nm) of the columnar particles constituting the second piezoelectric film is larger than the cross-sectional diameter (for example, 40 nm) of the columnar particles constituting the first piezoelectric film on the buffer layer side. It has become. With such a configuration, high piezoelectric characteristics are realized while improving the adhesion of the piezoelectric layer and suppressing film peeling.
  • JP-A-6-290983 see claim 1, paragraphs [0008] and [0014], FIG. 1 etc.
  • Japanese Patent Laying-Open No. 2005-203725 see claim 2, paragraphs [0017], [0019], [0139] to [0143], etc.
  • the withstand voltage is a limit voltage that can be applied to the piezoelectric element.
  • the withstand voltage exceeds the withstand voltage, dielectric breakdown occurs inside the piezoelectric thin film, and the element is destroyed. Therefore, in order to obtain a high displacement by applying a high electric field to the piezoelectric thin film, it is important to improve the withstand voltage.
  • the withstand voltage is lowered, the reliability as the element is greatly lowered.
  • FIG. 20 is a cross-sectional view schematically showing a schematic configuration of a conventional general piezoelectric element 100 having a seed layer.
  • the piezoelectric element 100 is configured by laminating a lower electrode 102, a seed layer 103, a piezoelectric layer 104, and an upper electrode (not shown) in this order on a substrate 101.
  • the seed layer 103 and the piezoelectric layer 104 are formed by sputtering, generally, the crystals grow in a columnar shape and become columnar crystals (columnar particles). This is also shown in Patent Document 2 described above, but becomes clearer with reference to FIG.
  • FIG. 21 schematically shows a general growth process of the crystal 201 when the seed layer 103 of the conventional piezoelectric element 100 is formed by the sputtering method.
  • crystal nuclei 201a made of the constituent material of the seed layer 103 are generated on the base layer (lower electrode 102), and the crystals 201 grow from the crystal nuclei 201a as a starting point.
  • each crystal 201 grows in the film thickness direction and is formed in a columnar shape.
  • the interface between adjacent columnar crystals and columnar crystallites, that is, the crystal grain boundaries 103 a extend straight in the film thickness direction of the seed layer 103. For this reason, it is considered that when a voltage is applied between the upper and lower electrodes sandwiching the piezoelectric layer 104, the crystal grain boundary 103a becomes a current leakage path, resulting in dielectric breakdown.
  • a triangular wave voltage (frequency 2 kHz) varying from 0 to ⁇ 100 V is applied to the electrode, and the occurrence of film peeling or the like in the piezoelectric element at that time is examined.
  • the maximum voltage (100 V in absolute value in the above example) is applied to the electrode only instantaneously (for 1/2000 seconds in the above example).
  • a direct current voltage is applied to the electrode, and the direct current voltage is continuously applied for a predetermined period according to the drawing position. For this reason, when considering application to an actual device, it can not be said that the withstand voltage is sufficient just because it can withstand the application of a triangular wave voltage varying from 0 to ⁇ 100V.
  • the present invention has been made to solve the above-described problems, and its purpose is to sufficiently ensure a withstand voltage in practical use even in a configuration having a seed layer between a substrate and a piezoelectric layer.
  • An object of the present invention is to provide a piezoelectric element that can be improved, a piezoelectric device including the piezoelectric element, an inkjet head including the piezoelectric device, and an inkjet printer.
  • a piezoelectric element is a piezoelectric element in which an electrode, a seed layer for controlling crystal orientation of a piezoelectric layer, and the piezoelectric layer are laminated in this order on a substrate,
  • the seed layer is formed by laminating two or more layers made of crystals of spherical particles.
  • FIG. 1 is a cross-sectional view schematically showing a schematic configuration of a piezoelectric element according to an embodiment of the present invention. It is sectional drawing which shows typically the growth process of the crystal
  • 5 is a cross-sectional view showing a manufacturing process of the piezoelectric element of Example 1.
  • FIG. 5 is a cross-sectional view showing a manufacturing process of the piezoelectric element of Example 1.
  • FIG. 5 is a cross-sectional view showing a manufacturing process of the piezoelectric element of Example 1.
  • FIG. 5 is a cross-sectional view showing a manufacturing process of the piezoelectric element of Example 1.
  • FIG. 5 is a cross-sectional view showing a manufacturing process of the piezoelectric element of Example 1.
  • FIG. 5 is a cross-sectional view showing a manufacturing process of the piezoelectric element of Example 1.
  • FIG. 4 is a graph showing the results of XRD 2 ⁇ / ⁇ measurement for PLT constituting the seed layer of the piezoelectric element of Example 1.
  • FIG. 3 is a graph showing the results of XRD 2 ⁇ / ⁇ measurement for PZT constituting the piezoelectric layer of the piezoelectric element of Example 1.
  • FIG. It is a perspective view which shows the schematic structure of a piezoelectric displacement measuring meter.
  • 6 is a graph showing measurement results of withstand voltage in the piezoelectric elements of Example 1 and Comparative Example 1.
  • 6 is a graph showing the results of XRD 2 ⁇ / ⁇ measurement for PLT constituting the seed layer of the piezoelectric element of Example 2.
  • 6 is a graph showing the results of 2RD / ⁇ measurement of XRD with respect to PZT constituting the piezoelectric layer of the piezoelectric element of Example 2.
  • 6 is a graph showing the results of 2RD / ⁇ measurement of XRD with respect to PLT constituting the seed layer of the piezoelectric element of Example 3.
  • 6 is a graph showing the results of XRD 2 ⁇ / ⁇ measurement for PZT constituting the piezoelectric layer of the piezoelectric element of Example 3.
  • FIG. 6 is a graph showing the results of 2RD / ⁇ measurement of XRD with respect to PLT constituting the seed layer of the piezoelectric element of Comparative Example 1.
  • FIG. 6 is a graph showing the result of XRD 2 ⁇ / ⁇ measurement with respect to PZT constituting the piezoelectric layer of the piezoelectric element of Comparative Example 1; It is a top view which shows the structure of the piezoelectric device provided with the piezoelectric element of this embodiment.
  • FIG. 15 is a cross-sectional view taken along line A-A ′ of FIG. 14. It is sectional drawing of the inkjet head provided with the said piezoelectric device. It is a perspective view which expands and shows a part of inkjet printer provided with the said inkjet head. It is explanatory drawing which shows typically the crystal structure of PZT.
  • FIG. 1 is a cross-sectional view schematically showing a schematic configuration of the piezoelectric element 10 of the present embodiment.
  • the piezoelectric element 10 is configured by laminating a thermal oxide film 2, a lower electrode 3, a seed layer 4, a piezoelectric layer 5, and an upper electrode 6 in this order on a substrate 1. Note that the portion excluding the upper electrode 6 in the piezoelectric element 10, that is, the one in which up to the piezoelectric layer 5 is laminated on the substrate 1 constitutes a piezoelectric thin film substrate.
  • the substrate 1 is composed of a semiconductor substrate made of a single crystal Si (silicon) or a SOI (Silicon on Insulator) substrate having a thickness of about 300 to 500 ⁇ m, for example.
  • the thermal oxide film 2 is made of, for example, SiO 2 (silicon oxide) having a thickness of about 0.1 ⁇ m, and is formed for the purpose of protecting and insulating the substrate 1.
  • the lower electrode 3 is formed by laminating a Ti (titanium) layer and a Pt (platinum) layer.
  • the Ti layer is formed in order to improve the adhesion between the thermal oxide film 2 and the Pt layer.
  • the thickness of the Ti layer is, for example, about 0.02 ⁇ m, and the thickness of the Pt layer is, for example, about 0.1 ⁇ m.
  • the seed 4 is a layer for controlling the crystallinity of the piezoelectric layer 5 and is also called a buffer layer.
  • the seed layer 4 is made of, for example, PLT (lead lanthanum titanate), and details thereof will be described later.
  • the piezoelectric layer 5 is made of PZT (lead zirconate titanate) which is a solid solution of PTO (PbTiO 3 ; lead titanate) and PZO (PbZrO 3 ; lead zirconate).
  • PZT lead zirconate titanate
  • the thickness of PZT varies depending on the application, it is generally 1 ⁇ m or less for memory and sensor applications, and generally 3 to 5 ⁇ m for actuators, for example.
  • the Ti / Zr ratio of the piezoelectric layer 5 is set to be the ratio (48/52 to 47/53) constituting the composition phase boundary (MPB) described above or a ratio close thereto. .
  • the upper electrode 6 is located on the opposite side of the piezoelectric layer 5 from the lower electrode 3 and is formed by laminating a Ti layer and a Pt layer.
  • the Ti layer is formed in order to improve the adhesion between the piezoelectric layer 5 and the Pt layer.
  • the thickness of the Ti layer is, for example, about 0.02 ⁇ m, and the thickness of the Pt layer is, for example, about 0.1 to 0.2 ⁇ m.
  • the above-described lower electrode 3, seed layer 4, piezoelectric layer 5 and upper electrode 6 are formed by sputtering.
  • the seed layer 4 is formed by laminating two or more layers made of crystals 4a of spherical particles.
  • the “spherical” of the spherical particles means a shape that is not the same cross-sectional shape that extends in one direction, such as “columnar”, and includes not only a perfect spherical shape. Further, a shape obtained by deforming a sphere, a cross-sectional elliptical shape, a polyhedral shape other than a columnar shape, a shape combining a flat surface and a curved surface, a shape having irregularities, and the like are also included.
  • the expression “spherical” is interpreted in this way, but in the drawings, for convenience, the spherical particles are illustrated in a completely spherical shape.
  • the particle diameter (cross-sectional diameter) of the spherical particles is, for example, about 10 nm to 50 nm, which is ten times or more the lattice constant (about 0.4 nm) of PLT. That is, each unit crystal of PLT gathers to form one spherical particle (crystal 4a).
  • the seed layer is usually grown with a columnar crystal as described above.
  • the seed layer 4 can be formed by growing the crystal 4a of the spherical particles as described above by devising the film forming conditions such as the substrate temperature and the sputtering pressure. This will be described in more detail below.
  • FIG. 2 schematically shows the growth process of the crystal 4a when the seed layer 4 is formed by sputtering.
  • the film formation conditions are set so that the kinetic energy of particles (target material component) repelled from the target becomes high, and the crystal nucleus 4a 1 It is easy to generate.
  • growth of crystals 4a STARTING FROM crystal nuclei 4a 1 would be the generation of new crystal nuclei 4a 1 is made almost parallel, underlying crystal 4a is grown columnar Before (after the formation of spherical particles), the upper crystal 4a can be grown starting from the crystal nucleus 4a 1 that has entered the gap between the lower crystal 4a and the crystal 4a.
  • the upper crystal nucleus 4a 1 is smaller than the crystal 4a and tends to enter the gap between the lower crystal 4a and the crystal 4a. Therefore, the upper crystal nucleus 4a 1 is located directly above the spherical particles constituting the lower crystal 4a. Spherical particles constituting the crystal 4a are not formed. That is, the spherical particles are positioned in a direction perpendicular to the film thickness direction of the seed layer 4 between the upper layer and the lower layer constituting the seed layer 4. In FIG.
  • the seed layer 4 has a three-layer structure including the crystal shown in a hemispherical shape in the lowermost layer. As is apparent from this figure, a deformed shape having different sizes in the film thickness direction and the substrate surface direction is also included in the spherical crystal.
  • the positions of the spherical particles are shifted between the upper layer and the lower layer of the seed layer 4 so that the adjacent spherical particles and spherical layers are spherical.
  • the interface (grain boundary) between the particles can be connected in a network. Thereby, it is possible to avoid the formation of a crystal grain boundary that extends straight in the film thickness direction of the seed layer 4, that is, a current leakage path.
  • the withstand voltage in practical use that is, the withstand voltage when a predetermined DC voltage is continuously applied when a device such as an inkjet head is applied, is sufficiently improved. And the reliability of the element can be improved.
  • the specific value of withstand voltage it shows in the subsequent Examples.
  • the upper layer spherical particles constituting the seed layer 4 are positioned in a direction perpendicular to the film thickness direction from directly above the spherical particles in the layer immediately below the seed layer 4, the crystal grain boundaries are surely formed in a mesh shape. A leak path that extends straight in the film thickness direction of the seed layer 4 is not reliably formed. Thereby, the withstand voltage in actual use can be improved reliably.
  • the withstand voltage of the piezoelectric element 10 is improved, a high voltage can be applied between the upper electrode 6 and the lower electrode 3 to greatly displace the piezoelectric layer 5, and a piezoelectric having high piezoelectric characteristics.
  • the element 10 can be realized.
  • FIG. 3A to 3D are cross-sectional views showing the manufacturing process of the piezoelectric element 10 of this embodiment.
  • a thermal oxide film 2 made of SiO 2 having a thickness of about 100 nm is formed on a substrate 1 made of a single crystal Si wafer having a thickness of about 400 ⁇ m.
  • the substrate 1 may be a standard substrate having a thickness of 300 ⁇ m to 725 ⁇ m and a diameter of 3 inches to 8 inches.
  • the thermal oxide film 2 can be formed by exposing the substrate 1 to a high temperature of about 1200 ° C. in an oxygen atmosphere using a wet oxidation furnace.
  • a Ti layer (adhesion layer) having a thickness of about 10 nm and a Pt layer having a thickness of about 100 nm are sequentially formed on the thermal oxide film 2 by a sputtering method.
  • the sputtering conditions of Ti at this time are Ar flow rate: 20 sccm, pressure: 0.9 Pa, RF power applied to the target: 100 W, substrate temperature: 400 ° C.
  • the sputtering conditions for Pt are Ar flow rate: 20 sccm, pressure: 0.8 Pa, RF power applied to the target: 150 W, substrate temperature: 400 ° C.
  • a PLT layer having a thickness of about 100 nm is formed on the Pt layer of the lower electrode 3 by sputtering to form a seed layer 4.
  • the sputtering conditions of PLT at this time are Ar flow rate: 30 sccm, O 2 flow rate: 0.6 sccm, pressure: 0.5 Pa, RF power applied to the target: 150 W, substrate temperature: 600 ° C.
  • the Ti, Pt, and PLT films are formed using a ternary sputtering apparatus having three targets of Ti, Pt, and PLT in the chamber. For this reason, the laminated structure of the PLT / Pt / Ti / Si substrate can be continuously formed in-situ (in situ) without taking out the vacuum (see FIGS. 3B and 3C).
  • FIG. 4 shows the result of 2RD / ⁇ measurement of XRD (X-ray diffraction) for the PLT constituting the seed layer 4 of Example 1.
  • the intensity (diffraction intensity, reflection intensity) on the vertical axis in FIG. 4 is shown in an arbitrary unit (Arbitary Unit) corresponding to the count rate (cps; count per second) of X-rays per second.
  • the method of expressing the intensity on the vertical axis is the same in the drawings showing other XRD measurement results.
  • the seed layer 4 made of PLT is strongly oriented in the (100) plane or (001) plane of the perovskite.
  • the crystal structure of PLT is almost cubic (suspected cubic), and the (100) plane and the (001) plane are almost equivalent. Expressed as a surface.
  • the peak intensities in each plane orientation of the perovskite crystal obtained from X-ray diffraction are (100), (110), and (111), respectively, and the degree of orientation of the (100) plane is (100) / ⁇ (100 ) + (110) + (111) ⁇ ⁇ 100.
  • the orientation degree was 99%. That is, in PLT, the ratio of crystals oriented in the (100) plane or (001) plane of the perovskite was 90% or more of the whole.
  • the PLT crystal grain size is about 40 nm
  • the PLT seed layer 4 is composed of two layers of crystals 4a made of spherical particles.
  • PZT was formed to about 4 ⁇ m on the seed layer 4 made of PLT in the sputtering apparatus, and the piezoelectric layer 5 was formed.
  • the sputtering conditions of PZT at this time were Ar flow rate: 30 sccm, O 2 flow rate: 0.6 sccm, pressure: 0.5 Pa, substrate temperature: 600 ° C., RF power applied to the target: 500 W.
  • the method for forming the piezoelectric layer 5 is not limited to the sputtering method, but other physical film forming methods such as a pulse laser deposition (PLD) method and an ion plating method, MOCVD (Metal Organic Chemical Vapor Deposition); A chemical film formation method such as a vapor phase growth method) or a sol-gel method may be used.
  • PLD pulse laser deposition
  • MOCVD Metal Organic Chemical Vapor Deposition
  • a chemical film formation method such as a vapor phase growth method) or a sol-gel method may be used.
  • a sputtering target having a molar ratio of Zr to Ti (Zr / Ti ratio) of 52/48 was used.
  • Pb contained in the target is likely to be re-evaporated during high-temperature film formation, and the formed thin film tends to be Pb-deficient. Therefore, it is desirable to add the Pb to the target more than the stoichiometric ratio of the perovskite crystal.
  • the amount of Pb added is preferably 10 to 30% higher than the stoichiometric ratio, although it depends on the film formation temperature.
  • FIG. 5 shows the XRD 2 ⁇ / ⁇ measurement results for PZT constituting the piezoelectric layer 5 of Example 1.
  • the degree of orientation of the (100) plane of PZT was calculated from the peak intensities shown in FIG. 5 using the same method (calculation formula) as in PLT. As a result, the degree of orientation was 99%.
  • the crystal structure of PZT is cubic when the Zr / Ti ratio completely matches the ratio constituting MPB, and the (100) plane and (001) plane can be considered equivalent. Therefore, it can be said that the calculation result of the degree of orientation described above indicates that in PZT, the ratio of crystals oriented in the (100) plane or (001) plane of the perovskite is 90% or more of the whole.
  • the piezoelectric layer 5 is sequentially sputtered on the piezoelectric layer 5 to form the upper electrode 6 (see FIG. 1), and the piezoelectric element 10 is completed. Separated and taken out, the piezoelectric displacement was measured by the cantilever method using the piezoelectric displacement measuring instrument shown in FIG. 6, and the piezoelectric constant d 31 was obtained. As a result, the value of the piezoelectric constant d 31 was ⁇ 170 pm / V.
  • the end of the piezoelectric element 10 is clamped by the fixed portion 11 so that the movable length of the cantilever is 10 mm, and a cantilever structure is formed.
  • a maximum voltage of 0 V was applied to 6 and a minimum voltage of ⁇ 20 V was applied to the lower electrode 3 at a frequency of 500 Hz, and the displacement of the end of the piezoelectric element 10 was observed with a laser Doppler vibrometer 13. Then, the piezoelectric constant d 31 was obtained from the obtained piezoelectric displacement by a known method.
  • the withstand voltage of the piezoelectric element 10 was measured by IV measurement using a semiconductor device analyzer B1500A manufactured by Agilent Technologies. As a result, the withstand voltage was + 88V with a positive bias and -89V with a negative bias.
  • the positive bias refers to a state in which a positive voltage is continuously applied to the upper electrode 6 (not periodically) with the lower electrode 3 grounded, and the negative bias refers to the lower electrode 3 grounded. In this state, a negative voltage is applied continuously (not periodically) to the upper electrode 6.
  • FIG. 7 shows the measurement results of withstand voltage in Example 1.
  • Example 2 In this example, after forming the thermal oxide film 2 on the substrate 1 as in Example 1, a Ti layer (adhesion layer) having a thickness of about 6 nm and a Pt having a thickness of about 100 nm are formed on the thermal oxide film 2.
  • the lower electrode 3 was formed by sequentially depositing the layers by sputtering.
  • the sputtering conditions of Ti at this time are Ar flow rate: 20 sccm, pressure: 0.7 Pa, RF power applied to the target: 90 W, substrate temperature: 400 ° C.
  • the sputtering conditions for Pt are Ar flow rate: 20 sccm, pressure: 0.4 Pa, RF power applied to the target: 150 W, substrate temperature: 400 ° C.
  • a PLT layer having a thickness of about 150 nm was formed on the Pt layer of the lower electrode 3 by sputtering to form a seed layer 4.
  • the sputtering conditions of PLT at this time are Ar flow rate: 30 sccm, O 2 flow rate: 0.5 sccm, pressure: 0.5 Pa, RF power applied to the target: 150 W, substrate temperature: 640 ° C.
  • FIG. 8 shows the result of XRD 2 ⁇ / ⁇ measurement for the PLT constituting the seed layer 4 of Example 2.
  • the seed layer 4 made of PLT is strongly oriented in the (100) plane or (001) plane of the perovskite.
  • the orientation degree was 95%. That is, also in the PLT of this example, the ratio of crystals oriented in the (100) plane or (001) plane of the perovskite was 90% or more of the whole.
  • the PLT crystal grain size was about 50 nm
  • the seed layer 4 made of PLT had a structure in which three layers of crystals 4a made of spherical particles were laminated.
  • a sputtering apparatus about 4 ⁇ m of PZT was formed on the seed layer 4 made of PLT, and the piezoelectric layer 5 was formed.
  • the sputtering conditions of PZT at this time were Ar flow rate: 30 sccm, O 2 flow rate: 0.6 sccm, pressure: 0.5 Pa, substrate temperature: 600 ° C., RF power applied to the target: 500 W.
  • FIG. 9 shows the XRD 2 ⁇ / ⁇ measurement results for PZT constituting the piezoelectric layer 5 of Example 2.
  • the degree of orientation of the (100) plane of PZT was calculated from the peak intensities in FIG. 9 using the same method (calculation formula) as in PLT, and the degree of orientation was 99%.
  • the (100) plane and the (001) plane are almost the same. It is considered equivalent (crystal structure is close to cubic). Therefore, it can be said that the calculation result of the degree of orientation described above indicates that in PZT, the ratio of crystals oriented in the (100) plane or (001) plane of the perovskite is 90% or more of the whole.
  • the piezoelectric displacement is measured by a cantilever method using a piezoelectric displacement meter, as in Example 1.
  • the piezoelectric constant d 31 was determined. As a result, the value of the piezoelectric constant d 31 was ⁇ 150 pm / V. Further, as with Example 1, the withstand voltage of the piezoelectric element 10 was measured, and as a result, the withstand voltage was +96 V with a positive bias and ⁇ 84 V with a negative bias. That is, in this example, the piezoelectric constant d 31 was slightly lower than that in Example 1, but the withstand voltage was the same as that in Example 1.
  • Example 3 In this example, after forming the thermal oxide film 2 on the substrate 1 as in Example 1, a Ti layer (adhesion layer) having a thickness of about 6 nm and a Pt having a thickness of about 100 nm are formed on the thermal oxide film 2.
  • the lower electrode 3 was formed by sequentially depositing the layers by sputtering.
  • the sputtering conditions of Ti at this time are Ar flow rate: 20 sccm, pressure: 0.8 Pa, RF power applied to the target: 90 W, substrate temperature: 550 ° C.
  • the sputtering conditions for Pt are Ar flow rate: 20 sccm, pressure: 0.4 Pa, RF power applied to the target: 150 W, substrate temperature: 550 ° C.
  • a PLT layer having a thickness of about 150 nm was formed on the Pt layer of the lower electrode 3 by sputtering to form a seed layer 4.
  • the sputtering conditions of PLT at this time are Ar flow rate: 30 sccm, O 2 flow rate: 0.5 sccm, pressure: 0.5 Pa, RF power applied to the target: 150 W, substrate temperature: 690 ° C.
  • FIG. 10 shows the XRD 2 ⁇ / ⁇ measurement results for the PLT constituting the seed layer 4 of Example 3.
  • the seed layer 4 made of PLT is strongly oriented in the (111) plane of the perovskite.
  • the degree of orientation of the (111) plane is expressed by (111) / ⁇ (100) + (110) + (111) ⁇ ⁇ 100, from the peak intensities in FIG.
  • the degree of orientation was 95%. That is, in the PLT of this example, the ratio of crystals oriented in the (111) plane of the perovskite was 90% or more of the whole.
  • the particle diameter of the PLT crystal was about 40 nm, and the seed layer 4 made of PLT had a structure in which two layers of crystals 4a made of spherical particles were laminated.
  • a sputtering apparatus about 4 ⁇ m of PZT was formed on the seed layer 4 made of PLT, and the piezoelectric layer 5 was formed.
  • the sputtering conditions of PZT at this time were Ar flow rate: 30 sccm, O 2 flow rate: 0.6 sccm, pressure: 0.5 Pa, substrate temperature: 600 ° C., RF power applied to the target: 500 W.
  • FIG. 11 shows the XRD 2 ⁇ / ⁇ measurement results for PZT constituting the piezoelectric layer 5 of Example 3.
  • the degree of orientation of the (111) plane of PZT was calculated from the peak intensities in FIG. 11 using the same method (calculation formula) as in PLT, and the degree of orientation was 99%. That is, in the PZT of Example 3, the ratio of crystals oriented in the (111) plane of the perovskite was 90% or more of the whole.
  • the piezoelectric displacement is measured by a cantilever method using a piezoelectric displacement meter, as in Example 1.
  • the piezoelectric constant d 31 was determined. As a result, the value of the piezoelectric constant d 31 was ⁇ 120 pm / V. Further, as with Example 1, the withstand voltage of the piezoelectric element 10 was measured, and as a result, the withstand voltage was +90 V with a positive bias and ⁇ 86 V with a negative bias. That is, in this example, PZT is preferentially oriented in the (111) plane. As a result, the piezoelectric constant d 31 is lower than those in Examples 1 and 2, but the withstand voltage is equal to that in Examples 1 and 2. Obtained.
  • the thermal oxide film 2 is formed on the substrate 1 in the same manner as in Example 1, and then a Ti layer (adhesion layer) having a thickness of about 20 nm and a Pt having a thickness of about 100 nm are formed on the thermal oxide film 2.
  • the lower electrode 3 was formed by sequentially depositing the layers by sputtering.
  • the sputtering conditions of Ti at this time are Ar flow rate: 20 sccm, pressure: 0.3 Pa, RF power applied to the target: 90 W, substrate temperature: 550 ° C.
  • the sputtering conditions for Pt are Ar flow rate: 20 sccm, pressure: 0.4 Pa, RF power applied to the target: 150 W, substrate temperature: 550 ° C.
  • a PLT layer having a thickness of about 150 nm was formed on the Pt layer of the lower electrode 3 by sputtering to form a seed layer 4.
  • the sputtering conditions of PLT at this time are Ar flow rate: 18 sccm, O 2 flow rate: 0.5 sccm, pressure: 0.5 Pa, RF power applied to the target: 150 W, substrate temperature: 680 ° C.
  • FIG. 12 shows the result of 2RD / ⁇ measurement of XRD for the PLT constituting the seed layer 4 of Comparative Example 1.
  • the degree of orientation of the (100) plane of PLT was calculated from the peak intensities in FIG. 12 in the same manner as in Example 1. As a result, the degree of orientation was 64%. Further, from observation by SEM, it was found that the PLT crystal grain size was about 80 nm, and the seed layer 4 made of PLT was composed of columnar particles in which the crystal grew in the film thickness direction.
  • a sputtering apparatus about 4 ⁇ m of PZT was formed on the seed layer 4 made of PLT, and the piezoelectric layer 5 was formed.
  • the sputtering conditions of PZT at this time were Ar flow rate: 30 sccm, O 2 flow rate: 0.3 sccm, pressure: 0.3 Pa, substrate temperature: 650 ° C., RF power applied to the target: 500 W.
  • FIG. 13 shows the XRD 2 ⁇ / ⁇ measurement results for PZT constituting the piezoelectric layer 5 of Comparative Example 1.
  • the degree of orientation of the (100) plane of PZT was calculated from the peak intensities shown in FIG. 13 using the same method (calculation formula) as in PLT. As a result, the degree of orientation was 95%.
  • Example 1 the piezoelectric displacement is measured by a cantilever method using a piezoelectric displacement meter, as in Example 1.
  • the piezoelectric constant d 31 was determined.
  • the value of the piezoelectric constant d 31 was ⁇ 156 pm / V.
  • the withstand voltage of the piezoelectric element 10 was measured, and as a result, the withstand voltage was +56 V with a positive bias and ⁇ 61 V with a negative bias. That is, in Comparative Example 1, a sufficient value as the withstand voltage was not obtained as in Examples 1 to 3.
  • the withstand voltage measurement results in Comparative Example 1 are also shown in FIG.
  • the seed layer 4 is composed of two or more layers made of spherical particle crystals as in Examples 1 to 3, and the seed layer 4 is composed of columnar particle crystals as in Comparative Example 1.
  • the withstand voltage can be greatly improved, and thereby the reliability of the piezoelectric element 10 can be sufficiently improved.
  • PZT which is a general piezoelectric material
  • the withstand voltage can be sufficiently improved.
  • the crystal constituting the seed layer 4 has a perovskite structure, and 90% or more of the crystals are oriented in the (100) plane or the (001) plane.
  • a piezoelectric layer 5 having a perovskite structure and preferentially oriented in the (100) plane or the (001) plane can be formed on 4.
  • the piezoelectric layer 5 in this way, it is possible to obtain a higher piezoelectric constant d 31 compared to the configuration in which the crystals of the piezoelectric layer 5 are preferentially oriented on the (111) plane, and the efficiency when applying a voltage A large amount of displacement can be obtained by deforming the piezoelectric layer 5 well.
  • the seed layer 4 is composed of PLT (having a perovskite crystal structure), it becomes easy to form the piezoelectric layer 5 on the seed layer 4 with a perovskite crystal structure, A piezoelectric layer 5 having high piezoelectric characteristics can be realized.
  • Example 1 to 3 the example in which the seed layer 4 is formed by stacking two or three crystals 4a made of spherical particles has been described. However, the seed layer 4 is formed by stacking four or more layers. However, since the crystal grain boundary (leak path) that extends straight in the film thickness direction is not formed, it is the same as in Examples 1 to 3, and therefore the withstand voltage can be sufficiently improved.
  • [Application examples of piezoelectric elements] 14 is a plan view showing a configuration of a piezoelectric device 20 in which the piezoelectric element 10 manufactured in the present embodiment is applied to a diaphragm (diaphragm), and FIG. 15 is a cross-sectional view taken along the line AA ′ in FIG. It is.
  • the piezoelectric device 20 is driven by utilizing the d 31 deformation (the electric field direction and the polarization direction are the same and the deformation (extension / contraction) is perpendicular to them) of the piezoelectric layer 5.
  • the piezoelectric device 20 is configured by forming an opening in the substrate 1 of the piezoelectric element 10. More specifically, the substrate 1 is configured by bonding two Si substrates 21 and 22, and an opening 1 a having a circular cross section is formed in one Si substrate 22 (support substrate). In the Si substrate 21, a portion located above the opening 1a (a portion serving as the upper wall of the opening 1a) constitutes the diaphragm 1b.
  • the substrate 1 may be composed of a single Si substrate, and an opening may be formed by removing a portion in the thickness direction of the Si substrate, and a portion remaining above the opening may be a diaphragm. .
  • the piezoelectric layer 5 is arranged in a two-dimensional staggered pattern in a necessary region of the substrate 1.
  • the lower electrode 3 and the upper electrode 6 are connected to an external control circuit by wiring not shown.
  • the piezoelectric layer 5 may be drawn from above the opening 1a to above the side wall of the opening 1a in order to draw out the upper electrode 6. That is, the piezoelectric layer 5 only needs to be positioned at least above the opening 1a.
  • the piezoelectric layer 5 By applying an electrical signal from the control circuit to the lower electrode 3 and the upper electrode 6 sandwiching the predetermined piezoelectric layer 5, only the predetermined piezoelectric layer 5 can be driven. That is, when a predetermined electric field is applied to the upper and lower electrodes of the piezoelectric layer 5, the piezoelectric layer 5 expands and contracts in the left-right direction, and the piezoelectric layer 5 and the diaphragm 1b are bent up and down by the bimetal effect. Therefore, if the opening 1a of the substrate 1 is filled with a gas or a liquid, the piezoelectric device 20 can be used as a pump, which is suitable for an inkjet head, for example. Therefore, the piezoelectric element 10 of the present embodiment described above is very effective as a device capable of improving the withstand voltage when the piezoelectric device 20 is used.
  • the deformation amount of the piezoelectric layer 5 can be detected by detecting the charge amount of the predetermined piezoelectric layer 5 through the lower electrode 3 and the upper electrode 6. That is, when the piezoelectric layer 5 is vibrated by sound waves or ultrasonic waves, an electric field is generated between the upper and lower electrodes due to an effect opposite to the above. By detecting the magnitude of the electric field and the frequency of the detection signal at this time, The piezoelectric device 20 can also be used as a sensor (ultrasonic sensor).
  • the piezoelectric element 10 is replaced with a device such as an infrared sensor (thermal sensor) or a nonvolatile storage memory. It can also be used as
  • FIG. 16 is a cross-sectional view of the inkjet head 30 including the piezoelectric device 20.
  • the inkjet head 30 is configured by joining (for example, anodic bonding) a nozzle plate 25 to a substrate 1 of a piezoelectric device 20 via a glass plate (not shown).
  • the nozzle plate 25 has a nozzle opening 25a, and the opening 1a formed in the substrate 1 communicates with the outside through the nozzle opening 25a.
  • the opening 1a is connected to an ink supply path (not shown), and functions as a pressure chamber that stores ink supplied from the ink supply path.
  • FIG. 17 is an enlarged perspective view showing a part of the inkjet printer 40 including the inkjet head 30 described above.
  • the ink jet printer 40 has a carriage 32 that can move in the left-right direction (B direction in the figure) in a housing 31 that is partially open.
  • inkjet heads 30 corresponding to each of a plurality of colors (for example, four colors of yellow, magenta, cyan, and black) are mounted in a line.
  • a recording medium not shown
  • the carriage 32 is moved left and right to eject ink of each color from the corresponding inkjet head 30, thereby recording the recording medium.
  • a color image can be formed thereon.
  • the electrode layer constituting the lower electrode 3 is not limited to Pt used in the present embodiment, and other metal such as Au, Ir, IrO 2 , RuO 2 , LaNiO 3 , SrRuO 3 , or metal oxide Products, and combinations thereof can also be used.
  • the material constituting the seed layer 4 is not limited to the PLT of the present embodiment, and oxides such as LaNiO 3 , SrRuO 3 , and PbTiO 3 can also be used.
  • the material constituting the piezoelectric layer 5 is not limited to the PZT of the present embodiment, but is obtained by adding impurities such as La, Nb, and Sr to PZT, BaTiO 3 , LiTaO 3 , Pb (Mg, Nb ) O 3 , Pb (Ni, Nb) O 3 , PbTiO 3, or other oxides or combinations thereof can also be used.
  • the piezoelectric element described above is a piezoelectric element in which an electrode, a seed layer for controlling the crystal orientation of the piezoelectric layer, and the piezoelectric layer are stacked in this order on a substrate. Is formed by laminating two or more layers made of crystals of spherical particles.
  • the crystal particles constituting the seed layer are not columnar particles but spherical particles, when two or more layers composed of such spherical particles are laminated, the second spherical particle is replaced with the first spherical particle.
  • the upper layer spherical particles can be positioned at positions shifted from the spherical particles in the layer immediately below, similarly in the third and subsequent layers.
  • the interface between the adjacent spherical particles and the spherical particles (grain boundary) can be connected in a substantially network shape, and a voltage that extends straight along the grain boundary in the film thickness direction of the seed layer. It is possible to avoid the formation of a leak path during application. As a result, even in the configuration in which the seed layer is provided, the withstand voltage in actual use (when the device is applied) can be sufficiently improved, and the reliability of the element can be improved.
  • the spherical particles in the upper layer are shifted from a position directly above the spherical particles in the layer immediately below in a direction perpendicular to the film thickness direction.
  • the crystal grain boundaries are surely connected in a network, and a leak path that extends straight in the film thickness direction of the seed layer is not formed reliably, so that the withstand voltage in actual use can be reliably improved.
  • the crystal constituting the seed layer preferably has a perovskite structure, and 90% or more of the crystal is preferably oriented in the (100) plane or the (001) plane.
  • the piezoelectric layer formed on the seed layer can be preferentially oriented to the (100) plane or the (001) plane with a perovskite structure in a manner that follows the crystal orientation of the seed layer.
  • the crystal constituting the piezoelectric layer has a perovskite structure, and 90% or more of the crystal is preferably oriented in the (100) plane or the (001) plane.
  • the piezoelectric characteristics can be improved by efficiently deforming the piezoelectric layer when a voltage is applied, compared to a configuration in which the crystals of the piezoelectric layer are oriented in the (111) plane.
  • the seed layer may be PLT. Since PLT has a perovskite crystal structure, it is easy to form a piezoelectric layer with a perovskite crystal structure on which a high piezoelectric characteristic can be obtained on a seed layer made of PLT.
  • the piezoelectric layer may be composed of PZT or PZT with an additive added.
  • the piezoelectric layer is made of such a material, the withstand voltage in practical use can be improved.
  • the above-described piezoelectric element may further include an upper electrode formed on the side opposite to the lower electrode with respect to the piezoelectric layer when the electrode is a lower electrode.
  • the piezoelectric device described above includes the piezoelectric element having the above-described configuration, and an opening is formed in the substrate of the piezoelectric element, and the piezoelectric layer is located at least above the opening. It may be a configuration.
  • the opening is filled with a liquid (for example, ink) or gas
  • a voltage is applied to the upper electrode and the lower electrode to deform the piezoelectric layer, and pressure is applied to the liquid in the opening, so that the liquid etc. Can be discharged to the outside. Therefore, in this case, it is possible to realize a piezoelectric device that functions as a pump (including an inkjet head) and has a sufficiently improved withstand voltage.
  • a piezoelectric device that functions as an ultrasonic sensor can be obtained. It can also be realized.
  • the “spherical shape” of the spherical particles in each of the above explanations means a shape that is not a shape extending in one direction with the same cross-sectional shape as “columnar”. That is, it is interpreted that not only a perfect spherical shape but also a deformed shape of a sphere, an elliptical cross-sectional shape, a polyhedral shape other than a columnar shape, a shape combining a plane and a curved surface, a shape having irregularities, and the like are included.
  • the crystal particles constituting the seed layer are spherical particles, and by laminating two or more layers, the spherical particles are shifted from each other in the upper and lower layers, and the seed layer is aligned along the crystal grain boundary. It is possible to avoid the formation of a leak path that extends straight in the film thickness direction. As a result, even with the configuration in which the seed layer is provided, the withstand voltage when the device is applied can be sufficiently improved, and the reliability of the element can be improved.
  • the piezoelectric element of the present invention can be used for various devices such as an inkjet head, an ultrasonic sensor, an infrared sensor, and a nonvolatile memory, and an inkjet printer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Physical Vapour Deposition (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

　圧電素子（１０）は、基板（１）上に、下部電極（３）と、圧電体層（５）の結晶配向性を制御するためのシード層（４）と、上記圧電体層（５）とをこの順で積層して構成される。シード層（４）は、球状粒子の結晶（４ａ）からなる層を２層以上積層して構成されている。

Description

圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ
　本発明は、基板上に、電極と、シード層と、圧電体層とをこの順で積層した圧電素子と、その圧電素子を備えた圧電デバイスと、その圧電デバイスを備えたインクジェットヘッドと、インクジェットプリンタとに関するものである。
　近年、駆動素子やセンサなどに応用するための機械電気変換素子として、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3などの圧電体が用いられている。このような圧電体は、Ｓｉ（シリコン）等の基板上に薄膜として形成することで、ＭＥＭＳ（Micro  Electro　Mechanical　Systems）素子へ応用が期待されている。
　ＭＥＭＳ素子の製造においては、フォトリソグラフィーなど半導体プロセス技術を用いた高精度な加工を適用できるため、素子の小型化や高密度化が可能となる。特に、直径６インチや直径８インチといった比較的大きなＳｉウェハ上に素子を高密度に一括で作製することにより、素子を個別に製造する枚葉製造に比べて、コストを大幅に低減することができる。
　また、圧電体の薄膜化やデバイスのＭＥＭＳ化により、機械電気の変換効率が向上することで、デバイスの感度や特性が向上するといった新たな付加価値も生み出されている。例えば、熱センサでは、ＭＥＭＳ化による熱コンダクタンス低減により、測定感度を上げることが可能となり、プリンター用のインクジェットヘッドでは、ノズルの高密度化による高精細パターニングが可能となる。
　圧電体薄膜（圧電薄膜）の材料としては、ＰＺＴ（チタン酸ジルコン酸鉛）と呼ばれるＰｂ、Ｚｒ、Ｔｉ、Ｏからなる結晶を用いることが多い。ＰＺＴは、図１８に示すＡＢＯ3型のペロブスカイト構造となるときに良好な圧電効果を発現するため、ペロブスカイト単相にする必要がある。ペロブスカイト構造を採るＰＺＴの結晶の単位格子の形は、Ｂサイトに入る原子であるＴｉとＺｒとの比率によって変化する。つまり、Ｔｉが多い場合には、ＰＺＴの結晶格子は正方晶となり、Ｚｒが多い場合には、ＰＺＴの結晶格子は菱面体晶となる。ＺｒとＴｉとのモル比が５２：４８付近では、これらの結晶構造が両方とも存在し、このような組成比を採る相境界のことを、ＭＰＢ（Morphotropic　Phase  Boundary）と呼ぶ。このＭＰＢ組成では、圧電定数、分極値、誘電率といった圧電特性の極大が得られることから、ＭＰＢ組成の圧電薄膜が積極的に利用されている。
　圧電体に電界を印加することによって圧電体が変形したり、逆に、圧電体を変形させることによって圧電体に電界（電位差）が生じることを、ここでは圧電効果と呼ぶ。図１９は、圧電体の結晶配向の違いによる圧電効果の違いを模式的に示している。圧電体が（１００）配向の場合、つまり、圧電体の分極方向Ｐを（１００）方向として、この方向が基板に垂直な方向となる場合、基板に垂直な方向に電界を印加すると、圧電体の分極方向Ｐと電界の印加方向Ｅとが揃っているため、電界の大きさが圧電体の変形の力に完全に変換され、基板に垂直な方向に圧電体が効率よく変形する。一方、圧電体が（１１１）配向の場合、圧電体の分極方向Ｐである（１００）方向が電界の印加方向Ｅと交差するため、電界の大きさが圧電体の変形の力に完全に変換されず、基板に垂直な方向における圧電体の変形量が少なくなる。
　このように、圧電体の圧電特性は、圧電体の結晶配向性によっても変化し、（１００）配向のほうが（１１１）配向よりも圧電特性が高くなる。圧電薄膜をＭＥＭＳ駆動素子として用いる際には、必要な変位発生力を満たすために３～５μｍの厚みで成膜する必要があり、駆動には高い圧電特性が求められることから、圧電薄膜の結晶配向性は（１００）配向であることが望ましい。
　しかし、疲労特性や加工のしやすさなどから、例えば（１１１）配向などの他の結晶配向が好ましい場合もある。つまり、電圧印加時にドメインの回転が起こり難く、エッチングによるパターニング加工がしやすい点では、圧電薄膜を（１００）配向よりも（１１１）配向で形成するほうが望ましい。どちらにせよ、圧電薄膜の結晶配向性を制御することは、安定した特性を得るために重要である。
　圧電薄膜をＳｉなどの基板上に成膜するには、ＣＶＤ（Chemical　Vapor  Deposition ）法などの化学的成膜法、スパッタ法やイオンプレーティング法といった物理的な方法、ゾルゲル法など液相での成長法を用いることができる。
　ところで、Ｓｉ基板上などに圧電体を薄膜（厚さ数ミクロン程度）で形成する場合、所望の特性が得られないことがしばしば起こる。これは、基板や下部電極と圧電薄膜との格子定数の違いや、線膨張係数の違いによる残留応力により、圧電薄膜において必要なペロブスカイト構造や結晶配向が実現できていないためと考えられる。
　そこで、基板と圧電体層との間に、圧電体層の結晶性を制御するための下地層（バッファ層、シード層）を設ける技術が知られている。例えば特許文献１では、基板と圧電体層（例えばＰＬＺＴ；チタン酸ランタンジルコン酸鉛）との間に、ＰＬＴ（チタン酸ランタン酸鉛）からなる下地層を設けるようにしている。下地層のＰＬＴは、Ｓｉ基板や下部電極の上でもペロブスカイト型の結晶ができやすい性質を持っている。したがって、このような下地層上に圧電体層を形成することで、圧電体層をペロブスカイト構造で形成しやすくなる。
　また、例えば特許文献２では、圧電体層（ＰＺＴ）を第１圧電体膜と第２圧電体膜との２層で構成し、基板と上記圧電体層との間にバッファ層としてのＰＬＴを設けている。ＰＬＴは柱状粒子からなり、その断面径は例えば４０ｎｍである。圧電体層においては、バッファ層側の第１圧電体膜を構成する柱状粒子の断面径（例えば４０ｎｍ）よりも、第２圧電体膜を構成する柱状粒子の断面径（例えば１６０ｎｍ）のほうが大きくなっている。このような構成により、圧電体層の密着性を向上させて膜剥がれを抑えながら、高い圧電特性を実現するようにしている。
特開平６－２９０９８３号公報（請求項１、段落〔０００８〕、〔００１４〕、図１等参照） 特開２００５－２０３７２５号公報（請求項２、段落〔００１７〕、〔００１９〕、〔０１３９〕～〔０１４３〕等参照）
　近年では、変位量の大きい圧電素子が益々求められていることから、素子の耐電圧を向上させることが必要となってきている。耐電圧とは、圧電素子に印加できる限界の電圧のことであり、印加電圧が耐電圧を超えると、圧電薄膜の内部で絶縁破壊が生じ、素子が破壊されてしまう。したがって、高い電界を圧電薄膜に印加して高い変位量を得るためには、耐電圧を向上させることが重要であり、耐電圧が低下すると、素子としての信頼性が大きく低下する。
　ところが、基板と圧電体層との間にシード層を有する従来の圧電素子の構成では、耐電圧を十分に向上させることができない。以下、この点について、図面を用いて説明する。
　図２０は、シード層を有する従来の一般的な圧電素子１００の概略の構成を模式的に示す断面図である。この圧電素子１００は、基板１０１上に、下部電極１０２、シード層１０３、圧電体層１０４、上部電極（図示せず）をこの順で積層して構成されている。シード層１０３および圧電体層１０４をスパッタ法で成膜する場合、一般的には、それらの結晶は柱状に成長し、柱状結晶（柱状粒子）となる。このことは、上述した特許文献２でも示されているが、図２１を参照することでより明確となる。
　図２１は、従来の圧電素子１００のシード層１０３をスパッタ法で形成する際の結晶２０１の一般的な成長過程を模式的に示している。まず、下地層（下部電極１０２）の上に、シード層１０３の構成材料からなる結晶核２０１ａが生成され、この結晶核２０１ａを起点として結晶２０１が成長する。そして、成長の過程で隣り合う結晶２０１・２０１がぶつかると、そこからは各結晶２０１が膜厚方向に成長し、柱状に形成される。
　図２０において、シード層１０３が柱状結晶で構成されると、隣り合う柱状結晶と柱状結晶子との界面、すなわち結晶粒界１０３ａが、シード層１０３の膜厚方向にストレートに伸びる。このため、圧電体層１０４を挟む上下の電極間に電圧を印加したときに、結晶粒界１０３ａが電流のリークパスとなり、絶縁破壊が生じると考えられる。
　なお、特許文献２の実施例では、０から－１００Ｖまで変化する三角波電圧（周波数２ｋＨｚ）を電極に印加して、そのときの圧電素子における膜剥がれ等の発生状況を調べているが、三角波電圧の印加では、最大電圧（上記の例では絶対値で１００Ｖ）が瞬間的（上記の例では１／２０００秒の間）にしか電極に印加されない。例えばインクジェットヘッドなどの圧電デバイスでは、直流（Direct　Current）の電圧が電極に印加されることを想定しており、描画位置に応じて直流電圧が所定期間連続して印加される。このため、実際のデバイスへの適用を考えた場合、０から－１００Ｖまで変化する三角波電圧の印加に耐え得るからといって、耐電圧が十分であるとは必ずしも言えない。
　本発明は、上記の問題点を解決するためになされたもので、その目的は、基板と圧電体層との間にシード層を有する構成であっても、実使用上の耐電圧を十分に向上させることができる圧電素子と、その圧電素子を備えた圧電デバイスと、その圧電デバイスを備えたインクジェットヘッドと、インクジェットプリンタとを提供することにある。
　本発明の１側面の圧電素子は、基板上に、電極と、圧電体層の結晶配向性を制御するためのシード層と、前記圧電体層とをこの順で積層した圧電素子であって、前記シード層は、球状粒子の結晶からなる層を２層以上積層して構成されている。
本発明の実施の一形態に係る圧電素子の概略の構成を模式的に示す断面図である。 上記圧電素子のシード層をスパッタ法で形成する際の結晶の成長過程を模式的に示す断面図である。 実施例１の圧電素子の製造工程を示す断面図である。 実施例１の圧電素子の製造工程を示す断面図である。 実施例１の圧電素子の製造工程を示す断面図である。 実施例１の圧電素子の製造工程を示す断面図である。 実施例１の圧電素子のシード層を構成するＰＬＴに対する、ＸＲＤの２θ／θ測定の結果を示すグラフである。 実施例１の圧電素子の圧電体層を構成するＰＺＴに対する、ＸＲＤの２θ／θ測定の結果を示すグラフである。 圧電変位測定計の概略の構成を示す斜視図である。 実施例１および比較例１の圧電素子における耐電圧の測定結果を示すグラフである。 実施例２の圧電素子のシード層を構成するＰＬＴに対する、ＸＲＤの２θ／θ測定の結果を示すグラフである。 実施例２の圧電素子の圧電体層を構成するＰＺＴに対する、ＸＲＤの２θ／θ測定の結果を示すグラフである。 実施例３の圧電素子のシード層を構成するＰＬＴに対する、ＸＲＤの２θ／θ測定の結果を示すグラフである。 実施例３の圧電素子の圧電体層を構成するＰＺＴに対する、ＸＲＤの２θ／θ測定の結果を示すグラフである。 比較例１の圧電素子のシード層を構成するＰＬＴに対する、ＸＲＤの２θ／θ測定の結果を示すグラフである。 比較例１の圧電素子の圧電体層を構成するＰＺＴに対する、ＸＲＤの２θ／θ測定の結果を示すグラフである。 本実施形態の圧電素子を備えた圧電デバイスの構成を示す平面図である。 図１４のＡ－Ａ’線矢視断面図である。 上記圧電デバイスを備えたインクジェットヘッドの断面図である。 上記インクジェットヘッドを備えたインクジェットプリンタの一部を拡大して示す斜視図である。 ＰＺＴの結晶構造を模式的に示す説明図である。 圧電体の結晶配向の違いによる圧電効果の違いを模式的に示す説明図である。 シード層を有する従来の一般的な圧電素子の概略の構成を模式的に示す断面図である。 上記シード層をスパッタ法で形成する際の結晶の一般的な成長過程を模式的に示す断面図である。
　本発明の実施の一形態について、図面に基づいて説明すれば、以下の通りである。
　〔圧電素子の構成〕
　図１は、本実施形態の圧電素子１０の概略の構成を模式的に示す断面図である。この圧電素子１０は、基板１上に、熱酸化膜２と、下部電極３と、シード層４と、圧電体層５と、上部電極６とをこの順で積層して構成されている。なお、圧電素子１０において上部電極６を除いた部分、つまり、基板１上に圧電体層５までを積層したものは、圧電薄膜基板を構成している。
　基板１は、厚さが例えば３００～５００μｍ程度の単結晶Ｓｉ（シリコン）単体からなる半導体基板またはＳＯＩ（Silicon  on  Insulator）基板で構成されている。熱酸化膜２は、例えば厚さが０．１μｍ程度のＳｉＯ2（酸化シリコン）からなり、基板１の保護および絶縁の目的で形成されている。
　下部電極３は、Ｔｉ（チタン）層とＰｔ（白金）層とを積層して構成されている。Ｔｉ層は、熱酸化膜２とＰｔ層との密着性を向上させるために形成されている。Ｔｉ層の厚さは例えば０．０２μｍ程度であり、Ｐｔ層の厚さは例えば０．１μｍ程度である。
　シード４は、圧電体層５の結晶性を制御するための層であり、バッファ層とも呼ばれるものである。このシード層４は、例えばＰＬＴ（チタン酸ランタン酸鉛）で構成されているが、その詳細については後述する。
　圧電体層５は、ＰＴＯ（ＰｂＴｉＯ3；チタン酸鉛）とＰＺＯ（ＰｂＺｒＯ3；ジルコン酸鉛）との固溶体であるＰＺＴ（チタン酸ジルコン酸鉛）で構成されている。ＰＺＴの厚みは、用途によって異なるが、メモリやセンサの用途では例えば１μｍ以下であり、アクチュエータでは例えば３～５μｍであるのが一般的である。本実施形態では、圧電体層５のＴｉ／Ｚｒ比は、前述した組成相境界（ＭＰＢ）を構成する比（４８／５２～４７／５３）またはこれに近い比となるように設定されている。
　上部電極６は、圧電体層５に対して下部電極３とは反対側に位置しており、Ｔｉ層とＰｔ層とを積層して構成されている。Ｔｉ層は、圧電体層５とＰｔ層との密着性を向上させるために形成されている。Ｔｉ層の厚さは例えば０．０２μｍ程度であり、Ｐｔ層の厚さは例えば０．１～０．２μｍ程度である。
　上記した下部電極３、シード層４、圧電体層５および上部電極６の各層は、スパッタ法で成膜される。
　〔シード層の詳細〕
　次に、上記したシード層４の詳細について説明する。図１に示すように、シード層４は、球状粒子の結晶４ａからなる層を２層以上積層して構成されている。ここで、本出願において球状粒子の「球状」とは、「柱状」のように同じ断面形状で一方向に伸びた形状ではない形状を意味しており、これには、完全な球状のみならず、球を変形させた形状、断面楕円形状、柱状以外の多面体形状、その他平面と曲面とを組み合わせた形状、凹凸を有する形状なども含まれるものとする。以下、「球状」の表現は、このように解釈するものとするが、図面では、便宜的に、球状粒子を完全な球状で図示する。
　球状粒子の粒径（断面径）は、例えば１０ｎｍ～５０ｎｍ程度であり、ＰＬＴの格子定数（０．４ｎｍ程度）の十倍以上である。すなわち、ＰＬＴの１つ１つの単位結晶が寄り集まって１つの球状粒子（結晶４ａ）が形成されている。
　スパッタ法でシード層を形成する場合、前述したように、通常であればシード層は柱状結晶で成長する。しかし、基板温度やスパッタ圧等の成膜条件を工夫することにより、上記のような球状粒子の結晶４ａを成長させてシード層４を形成することができる。以下、より詳細に説明する。
　図２は、シード層４をスパッタ法で形成する際の結晶４ａの成長過程を模式的に示している。本実施形態では、スパッタ法でのシード層４の成膜の際に、ターゲットからはじき飛ばされる粒子（ターゲットの材料成分）の運動エネルギーが高くなるように成膜条件を設定して、結晶核４ａ1の生成を起こりやすくしている。このようにすることで、結晶核４ａ1を起点とした結晶４ａの成長と、新たな結晶核４ａ1の生成とがほぼ並行して行われるようになり、下層の結晶４ａが柱状に成長する前に（球状粒子の生成後に）、下層の結晶４ａと結晶４ａとの隙間に入り込んだ結晶核４ａ1を起点として、上層の結晶４ａを成長させることができる。以降、このようなメカニズムにより、球状粒子の結晶４ａからなる層を次々に堆積させることが可能となる。なお、上層の結晶核４ａ1は、結晶４ａよりも小さい粒であり、下層の結晶４ａと結晶４ａとの隙間に入り込もうとするため、下層の結晶４ａを構成する球状粒子の真上に上層の結晶４ａを構成する球状粒子が形成されることはない。つまり、シード層４を構成する上層と下層とで、球状粒子はシード層４の膜厚方向に垂直な方向にずれて位置する。なお、図２においてシード層４は、最下層で半球状に図示されている結晶を含め３層の構造を有している。この図からも明らかなように、膜厚方向と基板面方向に関する大きさが異なる変形形状の場合も球状結晶に含まれるものである。
　このように、シード層４を、球状粒子の結晶４ａからなる２層以上の層で形成することにより、シード層４の上層と下層とで球状粒子の位置をずらして、隣り合う球状粒子と球状粒子との間の界面（結晶粒界）を網目状につなげることができる。これにより、シード層４の膜厚方向にストレートに伸びるような結晶粒界、すなわち電流のリークパスが形成されるのを回避できる。その結果、シード層４を設ける構成であっても、実使用上の耐電圧、つまり、インクジェットヘッド等のデバイス適用時に、所定のＤＣ電圧が連続して印加される場合の耐電圧を十分に向上させることができ、素子の信頼性を向上させることができる。なお、具体的な耐電圧の値については、以降の実施例の中で示す。
　特に、シード層４を構成する上層の球状粒子が、その直下の層の球状粒子の真上から、膜厚方向に垂直な方向にずれて位置することで、結晶粒界は確実に網目状につながり、シード層４の膜厚方向にストレートに伸びるリークパスは確実に形成されない。これにより、実使用上の耐電圧を確実に向上させることができる。
　また、圧電素子１０の耐電圧が向上することで、上部電極６と下部電極３との間に高い電圧を印加して、圧電体層５を大きく変位させることが可能となり、圧電特性の高い圧電素子１０を実現することができる。
　以下、本発明の具体的な実施例について、実施例１～３として説明する。また、実施例１～３との比較のため、比較例についても併せて説明する。
　〔実施例１〕
　図３Ａ～図３Ｄは、本実施例の圧電素子１０の製造工程を示す断面図である。まず、図３Ａに示すように、厚さ４００μｍ程度の単結晶Ｓｉウェハからなる基板１に、例えば厚さ１００ｎｍ程度のＳｉＯ2からなる熱酸化膜２を形成する。なお、基板１としては、厚さが３００μｍ～７２５μｍ、直径が３インチ～８インチなどの標準的なものでよい。また、熱酸化膜２は、ウェット酸化用熱炉を用い、基板１を酸素雰囲気中で１２００℃程度の高温にさらすことで形成可能である。
　次に、図３Ｂに示すように、熱酸化膜２上に、厚さ１０ｎｍ程度のＴｉ層（密着層）と、厚さ１００ｎｍ程度のＰｔ層とを順にスパッタ法で成膜し、下部電極３を形成する。このときのＴｉのスパッタ条件は、Ａｒ流量；２０ｓｃｃｍ、圧力；０．９Ｐａ、ターゲットに印加するＲＦパワー；１００Ｗ、基板温度；４００℃である。Ｐｔのスパッタ条件は、Ａｒ流量；２０ｓｃｃｍ、圧力；０．８Ｐａ、ターゲットに印加するＲＦパワー；１５０Ｗ、基板温度；４００℃である。
　次に、図３Ｃに示すように、下部電極３のＰｔ層上に、スパッタ法により、厚さ１００ｎｍ程度のＰＬＴ層を成膜し、シード層４を形成する。このときのＰＬＴのスパッタ条件は、Ａｒ流量；３０ｓｃｃｍ、Ｏ2流量；０．６ｓｃｃｍ、圧力；０．５Ｐａ、ターゲットに印加するＲＦパワー；１５０Ｗ、基板温度；６００℃である。
　なお、本実施例では、Ｔｉ、Ｐｔ、ＰＬＴの各成膜を、チャンバー内にＴｉ、Ｐｔ、ＰＬＴの３つのターゲットをもつ３元スパッタリング装置を用いて行っている。このため、ＰＬＴ／Ｐｔ／Ｔｉ／Ｓｉ基板の積層構造を、in-situで（その場で）真空から出すことなく連続して形成することができる（図３Ｂ、図３Ｃ参照）。
　Ｔｉ、Ｐｔ、ＰＬＴの膜厚および成膜条件を上記のように設定することにより、球状粒子からなるＰＬＴ結晶が得られる。図４は、実施例１のシード層４を構成するＰＬＴに対する、ＸＲＤ（Ｘ線回折）の２θ／θ測定の結果を示している。なお、図４の縦軸の強度（回折強度、反射強度）は、１秒間あたりのＸ線の計数率（ｃｐｓ；count  per　second）に対応する任意単位（Arbitary　Unit）で示している。なお、縦軸の強度の表し方については、他のＸＲＤ測定結果を示す図面でも同様とする。
　図４より、ＰＬＴからなるシード層４は、ペロブスカイトの（１００）面または（００１）面に強く配向していることがわかる。なお、ＰＬＴの結晶構造は、ほぼ立方晶（疑立方晶）であり、（１００）面と（００１）面とはほぼ等価であるため、以下では特に断らない限り、これらをまとめて（１００）面と表現する。
　ここで、Ｘ線回折から得られるペロブスカイト結晶の各面方位のピーク強度をそれぞれ、（１００）、（１１０）、（１１１）とし、（１００）面の配向度を、（１００）／｛（１００）＋（１１０）＋（１１１）｝×１００で表すものとする。図４の各ピーク強度から、上記演算式に基づいてＰＬＴの（１００）面の配向度を算出した結果、配向度は９９％であった。つまり、ＰＬＴにおいて、ペロブスカイトの（１００）面または（００１）面に配向している結晶の割合は、全体の９０％以上であった。
　また、ＳＥＭ（Scanning　Electron　Microscope；走査型電子顕微鏡）での観察から、ＰＬＴの結晶の粒径は４０ｎｍ程度であり、ＰＬＴからなるシード層４は、球状粒子からなる結晶４ａが２層積層した構成となっていることが分かった。
　次に、図３Ｄに示すように、スパッタリング装置において、ＰＬＴからなるシード層４上にＰＺＴを４μｍ程度形成し、圧電体層５を形成した。このときのＰＺＴのスパッタ条件は、Ａｒ流量；３０ｓｃｃｍ、Ｏ2流量；０．６ｓｃｃｍ、圧力；０．５Ｐａ、基板温度；６００℃、ターゲットに印加するＲＦパワー；５００Ｗであった。なお、圧電体層５の形成方法は、スパッタ法に限定されず、パルスレーザーデポジション（ＰＬＤ）法やイオンプレーティング法などの他の物理成膜法、ＭＯＣＶＤ（Metal  Organic　Chemical　Vapor  Deposition  ；有機金属気相成長法）法やゾルゲル法などの化学成膜法でもよい。
　ここで、スパッタのターゲットには、ＺｒとＴｉとのモル比（Ｚｒ／Ｔｉ比）が５２／４８となっているものを用いた。また、ターゲットに含まれるＰｂは、高温成膜時に再蒸発しやすく、形成された薄膜がＰｂ不足になりやすいため、ペロブスカイト結晶の化学量論比よりも多めにターゲットに添加することが望ましい。例えば、Ｐｂの添加量は、成膜温度にもよるが、化学量論比よりも１０～３０％増やすことが望ましい。
　図５は、実施例１の圧電体層５を構成するＰＺＴに対する、ＸＲＤの２θ／θ測定の結果を示している。図５の各ピーク強度から、ＰＬＴの場合と同様の手法（演算式）を用いて、ＰＺＴの（１００）面の配向度を算出した結果、配向度は９９％であった。なお、ＰＺＴの結晶構造は、Ｚｒ／Ｔｉ比がＭＰＢを構成する比と完全に一致している場合は立方晶となり、（１００）面と（００１）面とは等価と考えることができる。したがって、上記した配向度の演算結果は、ＰＺＴにおいて、ペロブスカイトの（１００）面または（００１）面に配向している結晶の割合が全体の９０％以上であることを示しているとも言える。
　次に、上記した圧電体層５の上に、例えばＴｉおよびＰｔを順にスパッタして上部電極６（図１参照）を形成し、圧電素子１０を完成させた後、ウェハ中心から圧電素子１０を分離して取り出し、図６に示す圧電変位測定計を用いたカンチレバー法により圧電変位を測定し、圧電定数ｄ31を求めた。その結果、圧電定数ｄ31の値は、－１７０ｐｍ/Ｖであった。
　なお、上記の圧電変位測定計では、カンチレバーの可動長さが１０ｍｍになるように、圧電素子１０の端部を固定部１１でクランプして片持ち梁構造とし、関数発生器１２により、上部電極６に最大０Ｖ、下部電極３に最小－２０Ｖの電圧を５００Ｈｚの周波数にて印加し、圧電素子１０の端部の変位をレーザードップラー振動計１３によって観察した。そして、得られた圧電変位から、公知の手法で圧電定数ｄ31を求めた。
　次に、アジレントテクノロジー社の半導体デバイス・アナライザＢ１５００Ａを用いて、Ｉ－Ｖ測定により圧電素子１０の耐電圧を測定した。その結果、耐電圧は、正バイアスで＋８８Ｖ、負バイアスで－８９Ｖであった。なお、正バイアスとは、下部電極３を接地した状態で、上部電極６に正の電圧を（周期的ではなく）連続して印加した状態を指し、負バイアスとは、下部電極３を接地した状態で、上部電極６に負の電圧を（周期的ではなく）連続して印加した状態を指す。実施例１における耐電圧の測定結果を図７に示す。
　〔実施例２〕
　本実施例では、実施例１と同様に基板１上に熱酸化膜２を形成した後、熱酸化膜２上に、厚さ６ｎｍ程度のＴｉ層（密着層）と、厚さ１００ｎｍ程度のＰｔ層とを順にスパッタ法で成膜し、下部電極３を形成した。このときのＴｉのスパッタ条件は、Ａｒ流量；２０ｓｃｃｍ、圧力；０．７Ｐａ、ターゲットに印加するＲＦパワー；９０Ｗ、基板温度；４００℃である。Ｐｔのスパッタ条件は、Ａｒ流量；２０ｓｃｃｍ、圧力；０．４Ｐａ、ターゲットに印加するＲＦパワー；１５０Ｗ、基板温度；４００℃である。
　次に、下部電極３のＰｔ層上に、スパッタ法により、厚さ１５０ｎｍ程度のＰＬＴ層を成膜し、シード層４を形成した。このときのＰＬＴのスパッタ条件は、Ａｒ流量；３０ｓｃｃｍ、Ｏ2流量；０．５ｓｃｃｍ、圧力；０．５Ｐａ、ターゲットに印加するＲＦパワー；１５０Ｗ、基板温度；６４０℃である。
　Ｔｉ、Ｐｔ、ＰＬＴの膜厚および成膜条件を上記のように設定することにより、球状粒子からなるＰＬＴ結晶が得られる。図８は、実施例２のシード層４を構成するＰＬＴに対する、ＸＲＤの２θ／θ測定の結果を示している。
　図８より、ＰＬＴからなるシード層４は、ペロブスカイトの（１００）面または（００１）面に強く配向していることがわかる。また、図８の各ピーク強度から、実施例１と同様に、ＰＬＴの（１００）面の配向度を算出した結果、配向度は９５％であった。つまり、本実施例のＰＬＴにおいても、ペロブスカイトの（１００）面または（００１）面に配向している結晶の割合は、全体の９０％以上であった。
　また、ＳＥＭでの観察から、ＰＬＴの結晶の粒径は５０ｎｍ程度であり、ＰＬＴからなるシード層４は、球状粒子からなる結晶４ａが３層積層した構成となっていることが分かった。
　次に、スパッタリング装置において、ＰＬＴからなるシード層４上にＰＺＴを４μｍ程度形成し、圧電体層５を形成した。このときのＰＺＴのスパッタ条件は、Ａｒ流量；３０ｓｃｃｍ、Ｏ2流量；０．６ｓｃｃｍ、圧力；０．５Ｐａ、基板温度；６００℃、ターゲットに印加するＲＦパワー；５００Ｗであった。また、スパッタのターゲットには、ＺｒとＴｉとのモル比（Ｚｒ／Ｔｉ比）が５０／５０となっているものを用いた。
　図９は、実施例２の圧電体層５を構成するＰＺＴに対する、ＸＲＤの２θ／θ測定の結果を示している。図９の各ピーク強度から、ＰＬＴの場合と同様の手法（演算式）を用いて、ＰＺＴの（１００）面の配向度を算出した結果、配向度は９９％であった。なお、図９のグラフにおいて、ＰＺＴのペロブスカイト（１００）面に対応するピークと、（００１）面に対応するピークとが分離されていないことから、（１００）面と（００１）面とはほぼ等価である（結晶構造が立方晶に近い）と考えられる。したがって、上記した配向度の演算結果は、ＰＺＴにおいて、ペロブスカイトの（１００）面または（００１）面に配向している結晶の割合が全体の９０％以上であることを示しているとも言える。
　次に、上記した圧電体層５の上に上部電極６を形成し、圧電素子１０を完成させた後、実施例１と同様に、圧電変位測定計を用いたカンチレバー法により圧電変位を測定し、圧電定数ｄ31を求めた。その結果、圧電定数ｄ31の値は、－１５０ｐｍ/Ｖであった。また、実施例１と同様に、圧電素子１０の耐電圧を測定した結果、耐電圧は、正バイアスで＋９６Ｖ、負バイアスで－８４Ｖであった。つまり、本実施例では、圧電定数ｄ31については実施例１よりも若干低いが、耐電圧については実施例１と同等の値が得られた。
　〔実施例３〕
　本実施例では、実施例１と同様に基板１上に熱酸化膜２を形成した後、熱酸化膜２上に、厚さ６ｎｍ程度のＴｉ層（密着層）と、厚さ１００ｎｍ程度のＰｔ層とを順にスパッタ法で成膜し、下部電極３を形成した。このときのＴｉのスパッタ条件は、Ａｒ流量；２０ｓｃｃｍ、圧力；０．８Ｐａ、ターゲットに印加するＲＦパワー；９０Ｗ、基板温度；５５０℃である。Ｐｔのスパッタ条件は、Ａｒ流量；２０ｓｃｃｍ、圧力；０．４Ｐａ、ターゲットに印加するＲＦパワー；１５０Ｗ、基板温度；５５０℃である。
　次に、下部電極３のＰｔ層上に、スパッタ法により、厚さ１５０ｎｍ程度のＰＬＴ層を成膜し、シード層４を形成した。このときのＰＬＴのスパッタ条件は、Ａｒ流量；３０ｓｃｃｍ、Ｏ2流量；０．５ｓｃｃｍ、圧力；０．５Ｐａ、ターゲットに印加するＲＦパワー；１５０Ｗ、基板温度；６９０℃である。
　Ｔｉ、Ｐｔ、ＰＬＴの膜厚および成膜条件を上記のように設定することにより、球状粒子からなるＰＬＴ結晶が得られる。図１０は、実施例３のシード層４を構成するＰＬＴに対する、ＸＲＤの２θ／θ測定の結果を示している。
　図１０より、ＰＬＴからなるシード層４は、ペロブスカイトの（１１１）面に強く配向していることがわかる。また、（１１１）面の配向度を、（１１１）／｛（１００）＋（１１０）＋（１１１）｝×１００で表したとき、図１０の各ピーク強度から、ＰＬＴの（１１１）面の配向度を算出した結果、配向度は９５％であった。つまり、本実施例のＰＬＴにおいては、ペロブスカイトの（１１１）面に配向している結晶の割合が、全体の９０％以上であった。
　また、ＳＥＭでの観察から、ＰＬＴの結晶の粒径は４０ｎｍ程度であり、ＰＬＴからなるシード層４は、球状粒子からなる結晶４ａが２層積層した構成となっていることが分かった。
　次に、スパッタリング装置において、ＰＬＴからなるシード層４上にＰＺＴを４μｍ程度形成し、圧電体層５を形成した。このときのＰＺＴのスパッタ条件は、Ａｒ流量；３０ｓｃｃｍ、Ｏ2流量；０．６ｓｃｃｍ、圧力；０．５Ｐａ、基板温度；６００℃、ターゲットに印加するＲＦパワー；５００Ｗであった。また、スパッタのターゲットには、ＺｒとＴｉとのモル比（Ｚｒ／Ｔｉ比）が５２／４８となっているものを用いた。
　図１１は、実施例３の圧電体層５を構成するＰＺＴに対する、ＸＲＤの２θ／θ測定の結果を示している。図１１の各ピーク強度から、ＰＬＴの場合と同様の手法（演算式）を用いて、ＰＺＴの（１１１）面の配向度を算出した結果、配向度は９９％であった。つまり、実施例３のＰＺＴにおいて、ペロブスカイトの（１１１）面に配向している結晶の割合は、全体の９０％以上であった。
　次に、上記した圧電体層５の上に上部電極６を形成し、圧電素子１０を完成させた後、実施例１と同様に、圧電変位測定計を用いたカンチレバー法により圧電変位を測定し、圧電定数ｄ31を求めた。その結果、圧電定数ｄ31の値は、－１２０ｐｍ/Ｖであった。また、実施例１と同様に、圧電素子１０の耐電圧を測定した結果、耐電圧は、正バイアスで＋９０Ｖ、負バイアスで－８６Ｖであった。つまり、本実施例では、ＰＺＴが（１１１）面に優先配向している結果、圧電定数ｄ31が実施例１および２よりも低いが、耐電圧については実施例１および２と同等の値が得られた。
　〔比較例１〕
　本比較例では、実施例１と同様に基板１上に熱酸化膜２を形成した後、熱酸化膜２上に、厚さ２０ｎｍ程度のＴｉ層（密着層）と、厚さ１００ｎｍ程度のＰｔ層とを順にスパッタ法で成膜し、下部電極３を形成した。このときのＴｉのスパッタ条件は、Ａｒ流量；２０ｓｃｃｍ、圧力；０．３Ｐａ、ターゲットに印加するＲＦパワー；９０Ｗ、基板温度；５５０℃である。Ｐｔのスパッタ条件は、Ａｒ流量；２０ｓｃｃｍ、圧力；０．４Ｐａ、ターゲットに印加するＲＦパワー；１５０Ｗ、基板温度；５５０℃である。
　次に、下部電極３のＰｔ層上に、スパッタ法により、厚さ１５０ｎｍ程度のＰＬＴ層を成膜し、シード層４を形成した。このときのＰＬＴのスパッタ条件は、Ａｒ流量；１８ｓｃｃｍ、Ｏ2流量；０．５ｓｃｃｍ、圧力；０．５Ｐａ、ターゲットに印加するＲＦパワー；１５０Ｗ、基板温度；６８０℃である。
　Ｔｉ、Ｐｔ、ＰＬＴの膜厚および成膜条件を上記のように設定することにより、柱状粒子からなるＰＬＴ結晶が得られる。図１２は、比較例１のシード層４を構成するＰＬＴに対する、ＸＲＤの２θ／θ測定の結果を示している。
　図１２の各ピーク強度から、実施例１と同様に、ＰＬＴの（１００）面の配向度を算出した結果、配向度は６４％であった。また、ＳＥＭでの観察から、ＰＬＴの結晶の粒径は８０ｎｍ程度であり、ＰＬＴからなるシード層４は、結晶が膜厚方向に成長した柱状粒子で構成されていることが分かった。
　次に、スパッタリング装置において、ＰＬＴからなるシード層４上にＰＺＴを４μｍ程度形成し、圧電体層５を形成した。このときのＰＺＴのスパッタ条件は、Ａｒ流量；３０ｓｃｃｍ、Ｏ2流量；０．３ｓｃｃｍ、圧力；０．３Ｐａ、基板温度；６５０℃、ターゲットに印加するＲＦパワー；５００Ｗであった。また、スパッタのターゲットには、ＺｒとＴｉとのモル比（Ｚｒ／Ｔｉ比）が５２／４８となっているものを用いた。
　図１３は、比較例１の圧電体層５を構成するＰＺＴに対する、ＸＲＤの２θ／θ測定の結果を示している。図１３の各ピーク強度から、ＰＬＴの場合と同様の手法（演算式）を用いて、ＰＺＴの（１００）面の配向度を算出した結果、配向度は９５％であった。
　次に、上記した圧電体層５の上に上部電極６を形成し、圧電素子１０を完成させた後、実施例１と同様に、圧電変位測定計を用いたカンチレバー法により圧電変位を測定し、圧電定数ｄ31を求めた。その結果、圧電定数ｄ31の値は、－１５６ｐｍ/Ｖであった。また、実施例１と同様に、圧電素子１０の耐電圧を測定した結果、耐電圧は、正バイアスで＋５６Ｖ、負バイアスで－６１Ｖであった。つまり、比較例１では、実施例１～３のように、耐電圧として十分な値が得られなかった。比較例１における耐電圧の測定結果を図７に併せて示す。
　以上の実施例１～３および比較例１の結果より、以下のことが言える。
　実施例１～３のように、シード層４を、球状粒子の結晶からなる２層以上の層で構成することにより、比較例１のように、シード層４を柱状粒子の結晶で構成する場合に比べて、耐電圧を大幅に向上させることができ、これによって、圧電素子１０の信頼性を十分に向上させることができる。特に、圧電体層５として、一般的な圧電材料であるＰＺＴを用いた場合でも、耐電圧を十分に向上させることができる。
　また、実施例１および２のように、シード層４を構成する結晶がペロブスカイト型構造であり、その９０％以上が（１００）面または（００１）面に配向していることにより、そのシード層４の上に、ペロブスカイト構造で（１００）面または（００１）面に優先配向した圧電体層５を形成することができる。また、このように圧電体層５を形成することにより、圧電体層５の結晶が（１１１）面に優先配向した構成に比べて、高い圧電定数ｄ31を得ることができ、電圧印加時に効率よく圧電体層５を変形させて大きな変位量を得ることができる。
　特に、シード層４は、（ペロブスカイト型の結晶構造を有する）ＰＬＴで構成されているので、そのシード層４の上に、圧電体層５をペロブスカイト型の結晶構造で形成することが容易となり、高い圧電特性を持つ圧電体層５を実現することができる。
　なお、実施例１～３では、球状粒子からなる結晶４ａを２層または３層積層してシード層４を構成した例について説明したが、４層以上を積層してシード層４を構成した場合でも、膜厚方向にストレートに伸びる結晶粒界（リークパス）が形成されない点は実施例１～３と同様であるため、耐電圧を十分に向上させることができる。
　〔圧電素子の応用例〕
　図１４は、本実施形態で作製した圧電素子１０をダイヤフラム（振動板）に応用した圧電デバイス２０の構成を示す平面図であり、図１５は、図１４のＡ－Ａ’線矢視断面図である。なお、ここでは、圧電体層５のｄ31変形（電界方向と分極方向とが同一で、変形（伸縮）がそれらに垂直）を利用して圧電デバイス２０を駆動するものとする。
　圧電デバイス２０は、圧電素子１０の基板１に開口部を形成して構成されている。より詳しくは、基板１は、２枚のＳｉ基板２１・２２を貼り合わせて構成されており、一方のＳｉ基板２２（支持基板）には断面円形状の開口部１ａが形成されている。そして、Ｓｉ基板２１において、開口部１ａの上方に位置する部分（開口部１ａの上壁となる部分）は、振動板１ｂを構成している。なお、基板１を１枚のＳｉ基板で構成し、このＳｉ基板の厚さ方向の一部を除去することで開口部が形成され、その上方に残存する部分が振動板となっていてもよい。
　圧電体層５は、基板１の必要な領域に、２次元の千鳥状に配置されている。下部電極３および上部電極６は、図示しない配線により、外部の制御回路と接続されている。なお、圧電体層５は、開口部１ａの上方に位置しているが、上部電極６を引き出すために、開口部１ａの上方から開口部１ａの側壁の上方に引き出されていてもよい。つまり、圧電体層５は、少なくとも開口部１ａの上方に位置していればよい。
　制御回路から、所定の圧電体層５を挟む下部電極３および上部電極６に電気信号を印加することにより、所定の圧電体層５のみを駆動することができる。つまり、圧電体層５の上下の電極に所定の電界を加えると、圧電体層５が左右方向に伸縮し、バイメタルの効果によって圧電体層５および振動板１ｂが上下に湾曲する。したがって、基板１の開口部１ａに気体や液体を充填しておくと、圧電デバイス２０をポンプとして用いることができ、例えばインクジェットヘッドに好適なものとなる。したがって、上述した本実施形態の圧電素子１０は、このような圧電デバイス２０の使用時における耐電圧を向上し得るものとして非常に有効となる。
　また、所定の圧電体層５の電荷量を下部電極３および上部電極６を介して検出することにより、圧電体層５の変形量を検出することもできる。つまり、音波や超音波により、圧電体層５が振動すると、上記と反対の効果によって上下の電極間に電界が発生するため、このときの電界の大きさや検出信号の周波数を検出することにより、圧電デバイス２０をセンサ（超音波センサ）として用いることもできる。
　また、圧電体層５を構成するＰＺＴは、圧電特性の他に焦電性および強誘電性を有しているため、圧電素子１０を赤外線センサ（熱センサ）や不揮発性の記憶メモリなどのデバイスとして利用することもできる。
　上記のインクジェットヘッドについて説明を補足しておく。図１６は、圧電デバイス２０を備えたインクジェットヘッド３０の断面図である。このインクジェットヘッド３０は、圧電デバイス２０の基板１に、図示しないガラスプレートを介してノズルプレート２５を接合（例えば陽極接合）することで構成されている。ノズルプレート２５はノズル開口２５ａを有しており、基板１に形成された開口部１ａと外部とがノズル開口２５ａを介して連通している。また、開口部１ａは、図示しないインク供給路と連結されており、インク供給路から供給されるインクを収容する圧力室として機能している。この構成において、下部電極３および上部電極６に電圧を印加して振動板１ｂを湾曲させ、開口部１ａ内のインクに圧力を付与することにより、上記インクをノズル開口２５ａを介して外部に吐出させることができる。
　また、図１７は、上記のインクジェットヘッド３０を備えたインクジェットプリンタ４０の一部を拡大して示す斜視図である。インクジェットプリンタ４０は、一部が開口した筐体３１内に、左右方向（図中Ｂ方向）に移動可能なキャリッジ３２を有している。このキャリッジ３２には、複数の色（例えばイエロー、マゼンタ、シアン、ブラックの４色）の各々に対応するインクジェットヘッド３０が一列に並んで搭載されている。図示しない記録媒体をプリンタの奥側から手前側（図中Ａ方向）に向かって搬送しながら、キャリッジ３２を左右に移動させて各色のインクを対応するインクジェットヘッド３０から吐出させることにより、記録媒体上にカラーの画像を形成することができる。
　〔その他〕
　下部電極３を構成する電極層は、本実施形態で用いたＰｔに限定されるわけではなく、その他にも、Ａｕ、Ｉｒ、ＩｒＯ2、ＲｕＯ2、ＬａＮｉＯ3、ＳｒＲｕＯ3等の金属または金属酸化物、およびこれらの組み合わせを用いることもできる。
　シード層４を構成する材料は、本実施形態のＰＬＴに限定されるわけではなく、その他にも、ＬａＮｉＯ3、ＳｒＲｕＯ3、ＰｂＴｉＯ3等の酸化物を用いることもできる。
　圧電体層５を構成する材料は、本実施形態のＰＺＴに限定されるわけではなく、ＰＺＴにＬａや、Ｎｂ、Ｓｒなどの不純物を添加したもの、ＢａＴｉＯ3、ＬｉＴａＯ3、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3、Ｐｂ（Ｎｉ，Ｎｂ）Ｏ3、ＰｂＴｉＯ3等の酸化物やこれらの組み合わせを用いることもできる。
　以上説明した圧電素子は、基板上に、電極と、圧電体層の結晶配向性を制御するためのシード層と、前記圧電体層とをこの順で積層した圧電素子であって、前記シード層は、球状粒子の結晶からなる層を２層以上積層して構成されている。
　シード層を構成する結晶粒子が柱状粒子ではなく球状粒子であれば、このような球状粒子からなる層を２層以上積層する際に、２層目の球状粒子を、１層目の球状粒子の真上からずらして位置させることができ、３層目以降も同様に、直下の層の球状粒子とずれた位置に上層の球状粒子を位置させることができる。これにより、隣り合う球状粒子と球状粒子との間の界面（結晶粒界）をほぼ網目状につなげることができ、結晶粒界に沿ってシード層の膜厚方向にストレートに伸びるような、電圧印加時のリークパスが形成されるのを回避できる。その結果、シード層を設ける構成であっても、実使用上の（デバイス適用時の）耐電圧を十分に向上させることができ、素子の信頼性を向上させることができる。
　前記シード層において、上層の球状粒子は、その直下の層の球状粒子の真上から、膜厚方向に垂直な方向にずれて位置していることが望ましい。この場合、結晶粒界は確実に網目状につながり、シード層の膜厚方向にストレートに伸びるようなリークパスは確実に形成されないので、実使用上の耐電圧を確実に向上させることができる。
　前記シード層を構成する前記結晶は、ペロブスカイト型構造であり、その９０％以上が（１００）面または（００１）面に配向していることが望ましい。
　この場合、シード層の上に形成される圧電体層を、シード層の結晶配向性に倣う形で、ペロブスカイト構造で（１００）面または（００１）面に優先配向させることができる。
　前記圧電体層を構成する結晶は、ペロブスカイト型構造であり、その９０％以上が（１００）面または（００１）面に配向していることが望ましい。この場合、圧電体層の結晶が（１１１）面に配向した構成に比べて、電圧印加時に効率よく圧電体層を変形させて圧電特性を向上させることができる。
　前記シード層は、ＰＬＴであってもよい。ＰＬＴは、ペロブスカイト型の結晶構造であるため、ＰＬＴからなるシード層の上に、圧電体層を、高い圧電特性が得られるペロブスカイト型の結晶構造で形成することが容易となる。
　前記圧電体層は、ＰＺＴ、またはＰＺＴに添加物を加えたもので構成されていてもよい。圧電体層をそのような材料で構成した場合において、実使用上の耐電圧を向上させることができる。
　上記した圧電素子は、前記電極を下部電極とすると、前記圧電体層に対して前記下部電極とは反対側に形成される上部電極をさらに備えていてもよい。シード層の上記構成により、耐電圧を十分に向上させることができるので、上部電極と下部電極との間に高い電圧を印加して、圧電体層の変位量を大きくすることができる。
　また、以上説明した圧電デバイスは、上述した構成の圧電素子を備え、前記圧電素子の前記基板には開口部が形成されており、前記圧電体層は、少なくとも前記開口部の上方に位置している構成であってもよい。
　開口部内に液体（例えばインク）や気体を充填しておけば、上部電極および下部電極に電圧を印加して圧電体層を変形させ、開口部内の液体等に圧力を付与することで、液体等を外部に吐出させることができる。したがって、この場合は、ポンプ（インクジェットヘッドも含む）として機能する圧電デバイスであって、耐電圧が十分に向上した圧電デバイスを実現することができる。また、開口部を介して音波や超音波を受信したときの圧電体層の変位によって生じる電位差を、上部電極および下部電極を介して検出するようにすれば、超音波センサとして機能する圧電デバイスを実現することもできる。
　なお、上記各説明における球状粒子の「球状」とは、「柱状」のように同じ断面形状で一方向に伸びた形状ではない形状を意味するものである。すなわち、完全な球状のみならず、球を変形させた形状、断面楕円形状、柱状以外の多面体形状、その他平面と曲面とを組み合わせた形状、凹凸を有する形状なども含まれるものと解釈される。
　以上のように、シード層を構成する結晶粒子が球状粒子であり、これを２層以上積層することで、上下の層で球状粒子を互いにずらして位置させて、結晶粒界に沿ってシード層の膜厚方向にストレートに伸びるようなリークパスが形成されるのを回避できる。その結果、シード層を設ける構成であっても、デバイス適用時の耐電圧を十分に向上させることができ、素子の信頼性を向上させることができる。
　本発明の圧電素子は、例えばインクジェットヘッド、超音波センサ、赤外線センサ、不揮発性メモリなどの種々のデバイスや、インクジェットプリンタに利用可能である。
　　　１　　　基板
　　　１ａ　　開口部
　　　３　　　下部電極
　　　４　　　シード層
　　　４ａ　　結晶
　　　５　　　圧電体層
　　　６　　　上部電極
　　１０　　　圧電素子
　　２０　　　圧電デバイス
　　３０　　　インクジェットヘッド
　　４０　　　インクジェットプリンタ

Claims (10)

  1. 　基板上に、電極と、圧電体層の結晶配向性を制御するためのシード層と、前記圧電体層とをこの順で積層した圧電素子であって、
    　前記シード層は、球状粒子の結晶からなる層を２層以上積層して構成されていることを特徴とする圧電素子。
  2. 　前記シード層において、上層の球状粒子は、その直下の層の球状粒子の真上から、膜厚方向に垂直な方向にずれて位置していることを特徴とする請求項１に記載の圧電素子。
  3. 　前記シード層を構成する前記結晶は、ペロブスカイト型構造であり、その９０％以上が（１００）面または（００１）面に配向していることを特徴とする請求項１または２に記載の圧電素子。
  4. 　前記圧電体層を構成する結晶は、ペロブスカイト型構造であり、その９０％以上が（１００）面または（００１）面に配向していることを特徴とする請求項３に記載の圧電素子。
  5. 　前記シード層は、ＰＬＴであることを特徴とする請求項１から４のいずれかに記載の圧電素子。
  6. 　前記圧電体層は、ＰＺＴ、またはＰＺＴに添加物を加えたもので構成されていることを特徴とする請求項１から５のいずれかに記載の圧電素子。
  7. 　前記電極を下部電極とすると、
    　前記圧電体層に対して前記下部電極とは反対側に形成される上部電極をさらに備えていることを特徴とする請求項１から６のいずれかに記載の圧電素子。
  8. 　請求項１から７のいずれかに記載の圧電素子を備え、
    　前記圧電素子の前記基板には開口部が形成されており、
    　前記圧電体層は、少なくとも前記開口部の上方に位置していることを特徴とする圧電デバイス。
  9. 　前記開口部と外部とを連通するノズル開口を備え、請求項８に記載の圧電素子を用いて前記開口部内のインクを前記ノズル開口から吐出するよう構成されている、インクジェットヘッド。
  10. 　請求項９に記載のインクジェットヘッドを備えたインクジェットプリンタ。
PCT/JP2013/070208 2012-08-10 2013-07-25 圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ WO2014024696A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013549082A JP5472549B1 (ja) 2012-08-10 2013-07-25 圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ
EP13827424.6A EP2889927B1 (en) 2012-08-10 2013-07-25 Piezoelectric element, piezoelectric device, ink-jet head, and ink-jet printer
US14/419,389 US9318687B2 (en) 2012-08-10 2013-07-25 Piezoelectric element, piezoelectric device, ink-jet head, and ink-jet printer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-178777 2012-08-10
JP2012178777 2012-08-10

Publications (1)

Publication Number Publication Date
WO2014024696A1 true WO2014024696A1 (ja) 2014-02-13

Family

ID=50067929

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/070208 WO2014024696A1 (ja) 2012-08-10 2013-07-25 圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ

Country Status (4)

Country Link
US (1) US9318687B2 (ja)
EP (1) EP2889927B1 (ja)
JP (1) JP5472549B1 (ja)
WO (1) WO2014024696A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016052776A (ja) * 2014-07-28 2016-04-14 ローム株式会社 圧電体膜、圧電素子、およびインクジェットヘッド
JPWO2015194452A1 (ja) * 2014-06-20 2017-04-20 株式会社アルバック 多層膜及びその製造方法
EP3306687A4 (en) * 2015-05-25 2018-05-30 Konica Minolta, Inc. Piezoelectric thin film, piezoelectric actuator, inkjet head, inkjet printer, and method for manufacturing piezoelectric actuator
JP2019047114A (ja) * 2017-09-06 2019-03-22 ローム株式会社 圧電素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014024695A1 (ja) * 2012-08-08 2014-02-13 コニカミノルタ株式会社 圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ
US9887344B2 (en) * 2014-07-01 2018-02-06 Seiko Epson Corporation Piezoelectric element, piezoelectric actuator device, liquid ejecting head, liquid ejecting apparatus, and ultrasonic measuring apparatus
JP6721856B2 (ja) * 2015-08-07 2020-07-15 セイコーエプソン株式会社 圧電素子の製造方法
JP7415489B2 (ja) * 2019-11-29 2024-01-17 セイコーエプソン株式会社 圧電アクチュエーターおよびその製造方法
JP2022057129A (ja) * 2020-09-30 2022-04-11 株式会社リコー アクチュエータ、液体吐出ヘッド及び液体吐出装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06290983A (ja) 1993-04-06 1994-10-18 Matsushita Electric Ind Co Ltd 誘電体薄膜及びその製造方法
JP2005203725A (ja) 2003-12-16 2005-07-28 Matsushita Electric Ind Co Ltd 圧電素子及びその製造方法、並びにその圧電素子を備えたインクジェットヘッド、インクジェット式記録装置及び角速度センサ
JP2008042069A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 圧電体素子とその製造方法
WO2012020638A1 (ja) * 2010-08-12 2012-02-16 株式会社村田製作所 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材
JP2012119347A (ja) * 2010-11-29 2012-06-21 Konica Minolta Holdings Inc 圧電モジュール、圧電デバイスおよび圧電モジュールの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520403B2 (ja) * 1998-01-23 2004-04-19 セイコーエプソン株式会社 圧電体薄膜素子、アクチュエータ、インクジェット式記録ヘッド、及びインクジェット式記録装置
JP3379479B2 (ja) * 1998-07-01 2003-02-24 セイコーエプソン株式会社 機能性薄膜、圧電体素子、インクジェット式記録ヘッド、プリンタ、圧電体素子の製造方法およびインクジェット式記録ヘッドの製造方法、
CN100533798C (zh) * 2004-02-27 2009-08-26 佳能株式会社 压电薄膜制造方法
JP2010021375A (ja) * 2008-07-10 2010-01-28 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びに圧電素子
JP5615591B2 (ja) * 2009-07-16 2014-10-29 日本碍子株式会社 結晶粒子の製造方法及び結晶配向セラミックスの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06290983A (ja) 1993-04-06 1994-10-18 Matsushita Electric Ind Co Ltd 誘電体薄膜及びその製造方法
JP2005203725A (ja) 2003-12-16 2005-07-28 Matsushita Electric Ind Co Ltd 圧電素子及びその製造方法、並びにその圧電素子を備えたインクジェットヘッド、インクジェット式記録装置及び角速度センサ
JP2008042069A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 圧電体素子とその製造方法
WO2012020638A1 (ja) * 2010-08-12 2012-02-16 株式会社村田製作所 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材
JP2012119347A (ja) * 2010-11-29 2012-06-21 Konica Minolta Holdings Inc 圧電モジュール、圧電デバイスおよび圧電モジュールの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2889927A4

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015194452A1 (ja) * 2014-06-20 2017-04-20 株式会社アルバック 多層膜及びその製造方法
US9985196B2 (en) 2014-06-20 2018-05-29 Ulvac, Inc. Multi-layered film and method of manufacturing the same
JP2016052776A (ja) * 2014-07-28 2016-04-14 ローム株式会社 圧電体膜、圧電素子、およびインクジェットヘッド
EP3306687A4 (en) * 2015-05-25 2018-05-30 Konica Minolta, Inc. Piezoelectric thin film, piezoelectric actuator, inkjet head, inkjet printer, and method for manufacturing piezoelectric actuator
US10369787B2 (en) 2015-05-25 2019-08-06 Konica Minolta, Inc. Piezoelectric thin film, piezoelectric actuator, inkjet head, inkjet printer, and method for manufacturing piezoelectric actuator
JP2019047114A (ja) * 2017-09-06 2019-03-22 ローム株式会社 圧電素子
JP7107782B2 (ja) 2017-09-06 2022-07-27 ローム株式会社 圧電素子

Also Published As

Publication number Publication date
JP5472549B1 (ja) 2014-04-16
JPWO2014024696A1 (ja) 2016-07-25
EP2889927A4 (en) 2016-04-06
US9318687B2 (en) 2016-04-19
EP2889927A1 (en) 2015-07-01
US20150214465A1 (en) 2015-07-30
EP2889927B1 (en) 2019-04-17

Similar Documents

Publication Publication Date Title
JP5472549B1 (ja) 圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ
US9136459B2 (en) Piezoelectric device and method of manufacturing piezoelectric device
US8864288B2 (en) Piezoelectric device, method of manufacturing piezoelectric device, and liquid ejection head
KR100978145B1 (ko) 에피택셜 산화물막, 압전막, 압전막 소자, 압전막 소자를이용한 액체 토출 헤드 및 액체 토출 장치
JP6699662B2 (ja) 圧電薄膜、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび圧電アクチュエータの製造方法
JP2005333108A (ja) 圧電素子、インクジェットヘッド、角速度センサ及びインクジェット式記録装置
JPWO2017082049A1 (ja) インクジェットヘッドおよびその製造方法、ならびにインクジェット記録装置
JP2008041921A (ja) 圧電薄膜素子およびその製造方法、ならびにインクジェットヘッドおよびインクジェット式記録装置
JP2019522902A (ja) 優先電界駆動方向における圧電薄膜素子の分極
JP6281629B2 (ja) 圧電薄膜付き基板、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび強誘電体薄膜の製造方法
WO2012165110A1 (ja) 強誘電体膜およびそれを備えた圧電素子
JP5194463B2 (ja) 圧電体薄膜素子の製造方法
JP6481686B2 (ja) 強誘電体薄膜、圧電薄膜付き基板、圧電アクチュエータ、インクジェットヘッドおよびインクジェットプリンタ
US9853203B2 (en) Piezoelectric element with underlying layer to control crystallinity of a piezoelectric layer, and piezoelectric device, inkjet head, and inkjet printer including such piezoelectric element
JP5835460B2 (ja) 圧電薄膜、圧電素子、インクジェットヘッド、インクジェットプリンタおよび圧電薄膜の製造方法
JP2008028285A (ja) 圧電体薄膜素子、インクジェットヘッドおよびインクジェット式記録装置
JP5354876B2 (ja) 圧電体の製造方法、圧電体素子及び液体吐出ヘッド
JP5861404B2 (ja) 圧電素子およびその製造方法
JP2007335489A (ja) 圧電体薄膜素子、薄膜アクチュエータ、インクジェットヘッドおよびインクジェット式記録装置
JP6468881B2 (ja) 圧電薄膜、圧電薄膜の製造方法、圧電薄膜付き基板、圧電アクチュエータ、圧電センサ、インクジェットヘッドおよびインクジェットプリンタ
JP2016072568A (ja) 電気機械変換素子及び液滴吐出ヘッド

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2013549082

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13827424

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2013827424

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14419389

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE