JP6334713B2 - 基板足場構造物および関連装置と方法 - Google Patents

基板足場構造物および関連装置と方法 Download PDF

Info

Publication number
JP6334713B2
JP6334713B2 JP2016542219A JP2016542219A JP6334713B2 JP 6334713 B2 JP6334713 B2 JP 6334713B2 JP 2016542219 A JP2016542219 A JP 2016542219A JP 2016542219 A JP2016542219 A JP 2016542219A JP 6334713 B2 JP6334713 B2 JP 6334713B2
Authority
JP
Japan
Prior art keywords
substrate
scaffold structure
thin film
scaffold
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016542219A
Other languages
English (en)
Other versions
JP2017504197A (ja
Inventor
アレン マーク
アレン マーク
コットン ダリル
コットン ダリル
バウアー クリス
バウアー クリス
アンドリュー ピアーズ
アンドリュー ピアーズ
Original Assignee
ノキア テクノロジーズ オサケユイチア
ノキア テクノロジーズ オサケユイチア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノキア テクノロジーズ オサケユイチア, ノキア テクノロジーズ オサケユイチア filed Critical ノキア テクノロジーズ オサケユイチア
Publication of JP2017504197A publication Critical patent/JP2017504197A/ja
Application granted granted Critical
Publication of JP6334713B2 publication Critical patent/JP6334713B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/0283Stretchable printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1208Pretreatment of the circuit board, e.g. modifying wetting properties; Patterning by using affinity patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0166Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Structure Of Printed Boards (AREA)
  • Micromachines (AREA)

Description

本発明はデバイス製造の分野、関連する方法および装置、特に、可逆変形可能回路ボードの製造に使用される基板足場構造物に関する。本発明で開示された態様/実施形態は携帯電子デバイス、特に、使用中は手に保持される(使用中はクレードルに入れることもできるが)いわゆるハンド携帯電子デバイスに関する。このようなハンド携帯電子デバイスはいわゆる個人向け携帯型情報機器(PDA)およびタブレットPCを含む。
1つ以上の態様/実施形態に係る携帯電子デバイス/装置は1つ以上のオーディオ/テキスト/ビデオ通信機器(たとえば、電気通信、ビデオ通信、および/またはテキスト通信、ショートメッセージサービス(SMS)、マルチメディアメッセージサービス(MMS)/eメール機能、対話的/非対話的視聴機能(たとえばウェブブラウザ、ナビゲーション、TV/プログラム視聴機能)、音楽録音/再生機能(たとえば、MP3または他のフォーマットおよび/またはFM/AMラジオ放送録音再生)、データのダウンロード/送信機能、(たとえば内蔵デジタルカメラを用いた)イメージキャプチャ機能およびゲーム機能を提供することができる。
伸縮性エレクトロニクスの発達は機械的変形に耐える材料の相対的無力(relative inability)によって制限される。特に、有機薄膜誘電体および半導体は、フォトエレクトロニクスにおいて用いられる透明導体と同様に、脆く、破損し易く、機械的に変形したときには割れ易い。
本発明の1つ以上の態様/実施形態はこの問題を解決するであろう。
公知文献のリストまたは議論または本明細書のいかなる背景技術も必ずしもこれらの文献または背景技術がその当業者技術の一部または通常の一般的知識と認識しているととるべきでない。
第1の態様によれば、可逆変形可能回路ボードの製造に使用される基板足場構造物を形成することを具備する方法であって、前記基板足場構造物は予め規定された波形トポグラフィを具備し、該波形トポグラフィ上に前記可逆変形可能回路ボードの電子回路要素の形成に用いられる1つ以上の足場順応薄膜層を堆積でき、前記基板足場構造物の波形トポグラフィは前記回路ボードの可逆変形動作を促進できるように予め規定される方法が提供される。
前記基板足場構造物の波形トポグラフィは前記回路ボードの可逆変形動作中に前記電子回路要素の可逆変形動作を促進できるように予め規定される。
前記基板足場構造物の波形トポグラフィは、可逆変形動作の期待レベル、電子回路要素の形式、前記1つ以上の足場順応薄膜層を形成する材料、および前記1つ以上の足場順応薄膜層の厚さ、の1つ以上に従って予め規定される。
上述の方法は、前記回路ボードの基板足場構造物からまたはその上に前記基板足場構造物を形成することを具備する。
上述の方法は前記基板足場構造物の上に前記1つ以上の足場順応薄膜層を堆積することを具備する。上述の方法は、前記可逆変形基板(基板足場構造物自身でもある)が緩和状態にあるときに前記基板足場構造物の上に前記1つ以上の足場順応薄膜層を堆積することを具備する。
上述の方法は、前記1つ以上の足場順応薄膜層の堆積の前に前記基板足場構造物の上に足場順応支持層を堆積することを具備し、前記基板足場構造物の除去によって前記1つ以上の足場順応薄膜層に生じた欠陥を減少させる。
上述の方法は、前記基板足場構造物の除去後にかつ前記可逆変形可能基板が緩和状態にあるときに前記1つ以上の足場順応薄膜層を前記回路ボードの可逆変形可能基板の上に移行させることを具備する。
上述の方法は、スパッタ、蒸着、化学的気相堆積、原子層堆積、スピンコーティング、スプレコーティング、スクリーン印刷、インクジェット印刷およびエーロゾル堆積、スロットダイコーティング、バーロッドコーティング、ブレードコーティング、スライドホッパコーティング、ディップコーティング、ロールコーティングの1つ以上を用いて前記基板足場構造物の上に1つ以上の足場順応薄膜層を堆積することを具備する。上述の方法は、ロール・ツー・ロールまたはシート供給プロセスを用いて前記基板足場構造物の上に前記1つ以上の足場順応薄膜層を堆積することを具備する。
前記基板足場構造物を形成することは、材料層をシボ加工して前記予め規定された波形トポグラフィを与えること、材料層を成形して前記予め規定された波形トポグラフィを与えること、材料層を前記予め規定された波形トポグラフィに対応するパターンの入射粒子ビームまたは電磁放射に曝して溶剤を用いて前記パターン化した層を現像させること、材料層を前記予め配置された波形トポグラフィに対応するパターンを有するマスクを介してエッチングすること、材料層を前記予め規定された波形トポグラフィに対応するパターンの入射粒子ビームまたは電磁放射を用いて切除すること、材料層を前記予め規定された波形トポグラフィに対応したパターンの基板の上に材料層を堆積することの少なくとも1つを具備する。
前記基板弁格構造物を形成することは、前記予め規定された波形トポグラフィに対応するパターンの基板の界面化学を改質すること、前記基板の改質された表面にインクを堆積すること、前記インクと前記改質された表面との間を相互作用させて前記改質された表面と同一パターンの複数のインク滴を形成すること、前記基板を加熱して前記インク滴を硬化させることを具備する。インクは流体である。基板の界面化学を改質することは基板の表面に疎流体性および/または親流体性領域のパターンを形成することを具備する。
前記基板足場構造物を形成することは、予め規定された波形トポグラフィに対応するパターンで基板上に直接書込み印刷(インクジェット印刷、エーロゾルジェット印刷、ディスペンシングを含む)で材料層を印刷すること、予め規定された波形トポグラフィに対応するパターンで基板上に(グラビア印刷、フレキソ印刷、オフセット印刷、スクリーン印刷、ステンシル印刷、パッド印刷で)材料層を印刷すること、予め規定された波形トポグラフィに対応するパターンを有するマスクを介して材料層を堆積することを具備する。
上述の方法は前記1つ以上の足場順応薄膜層の堆積後に前記基板足場構造物を加熱することを具備し、前記1つ以上の足場順応薄膜層を降下させる。
上述の方法は前記1つ以上の足場順応薄膜層の堆積後前記基板足場構造物を除去することを具備する。前記基板足場構造物を除去することは前記基板足場構造物の昇華、溶解およびエッチングの1つ以上を具備する。
上述の方法は前記1つ以上の足場順応薄膜層を形成することを具備し、その下層の基板足場構造物に接触してその除去を可能とする。
上述の方法は、前記基板足場構造物の上に複数の足場順応薄膜層を堆積することを具備する。上述の方法は第1番目の薄膜層の堆積後最後の薄膜層の堆積前に前記基板足場構造物を除去することを具備する。
ここに開示された方法のステップは、明白に述べてなくまたは当業者が理解していなければ、開示された正確な順序で実行される必要はない。
また、ここに開示された1つ以上の方法を実行するための対応するコンピュータプログラム(キャリアに記録されても記録されなくてもよい)は本発明の開示の範囲であり、1つ以上の実施形態に包含されている。
他の態様によれば、可逆変形可能回路ボードの製造に使用される基板足場構造物であって、前記基板足場構造物は予め規定された波形トポグラフィを具備し、該波形トポグラフィ上に前記可逆変形可能回路ボードの電子回路要素の形成に用いられる1つ以上の足場順応薄膜層を堆積でき、前記基板足場構造物の波形トポグラフィは前記回路ボードの可逆変形動作を促進できるように予め規定された基板足場構造物が提供される。
前記基板足場構造物の波形トポグラフィは前記回路ボードの可逆変形動作中に前記電子回路要素の可逆変形動作を促進できるように予め規定される。
前記基板足場構造物の波形トポグラフィは、可逆変形動作の期待レベル、電子回路要素の形式、前記1つ以上の足場順応薄膜層を形成する材料、および前記1つ以上の足場順応薄膜層の厚さの1つ以上に従って予め規定される。
前記基板足場構造物は連続または不連続の波形トポグラフィを具備する。
前記予め規定された波形トポグラフィは前記基板足場構造物に亘って実質的に均一または前記基板足場構造物の1つの領域から他の領域に変化する。前記予め規定された波形トポグラフィの周期、振幅、方向および形状の1つ以上が前記基板足場構造物の1つの領域から他の領域に変化する。
前記予め規定された波形トポグラフィは10ないし100μmの周期および1ないし50μmのピーク・ツー・ピーク振幅を有する。これらの値はある応用には制限となるが、他の応用には役立つ。たとえば、PCB上にフォトリソグラフィを用いるときには、100μmは下限のトラック幅となり、最大トラック幅はmmのスケールとなる。このように、ある応用においては、予め規定された波形のピーク・ツー・ピーク振幅は100μmからmmの範囲となる。集積回路におけるナノスケールの場合、厚さ0.05nm範囲(たとえばグラフェンに対して)および可能であれば幅1nmにおけるトラック寸法は周期および振幅を小さくてナノスケールまで減少し、結果としてデバイスの体積減少となる。このように、ある応用においては、予め規定された波形周期およびピーク・ツー・ピーク振幅はナノメートル範囲になる。ウェアラブルデバイスの場合、ライクラ基板を有し、波形はnmスケールの周期および/またはピーク・ツー・ピーク振幅を有する。
前記基板足場構造物は一般的に平面構造物を有する。前記予め規定された波形トポグラフィは前記基板足場構造物の平面上に1軸波形、2軸波形および径波形の1つ以上を具備する。
前記予め規定された波形トポグラフィは、正方波形、矩形波形、三角波形および鉾歯波形の1つ以上を具備する。
前記予め規定された波形トポグラフィはメイン波形および該メイン波形の上のサブ波形を具備する。前記サブ波形は前記メイン波形より小さい周期および振幅を有する。前記予め規定された波形トポグラフィは前記メイン波形および前記サブ波形上にさらなるサブ波形を具備する。各さらなるサブ波形は階層化された上述の波形よりも小さい周期および振幅を有する。
前記基板足場構造物は昇華する(固定から蒸気へ直接相変化する)材料から形成できる。
前記基板足場構造物はポリウレタン、ポリジメチルシロキサンおよび低密度のポリエチレンを具備する。このような材料のヤング率は典型的には0.1ないし100MPaの範囲である。
さらなる態様によれば、可逆変形可能回路ボードであって、前記可逆変形可能回路ボードの1つ以上の薄膜層よりなる電子回路要素を具備し、前記1つ以上の電子回路要素は前記回路ボードの可逆変形動作を緩和状態と歪み状態との間で容易にする予め規定された波形構造物を具備し、前記可逆変形可能回路ボードが前記緩和状態にあるときに前記電子回路要素は実質的に中立的な歪み状態にある可逆変形可能回路ボードが提供される。
前記可逆変形可能回路ボードは前記1つ以上の薄膜層が形成された予め規定された波形トポグラフィを有する基板足場構造物を具備する。前記1つ以上の薄膜層の予め規定された波形構造物は実質的に前記基板足場構造物の前記予め規定された波形トポグラフィに対応する。
前記基板足場構造物は回路ボードの可逆変形可能基板である。基板足場構造物は可逆変形可能基板の上に形成できる。可逆変形可能基板は金属、ガラス、ポリマおよびテキスタイルの少なくとも1つを具備する。
前記1つ以上の薄膜層は、導電層、半導体層、エレクトロルミネセント層、圧電層、圧抵抗層、感知層および/または絶縁層と共に、水蒸気の侵入を防止する障壁層を具備する。前記1つ以上の薄膜層は10−3000nm(またはグラフェンに対して0.05nm)の個々の厚さおよび5μmより小さいトータル厚さ(mmスケールの場合、厚さはたとえば500μmよりずっと大きい)を有する。前記1つ以上の薄膜層は可逆変形可能材料および/または脆い材料より形成される。前記1つ以上の薄膜層は、カーボンナノチューブ、グラフェンフレークまたは金属ナノワイヤまたは微細な線金属の連続的な内部結線アレイから形成できる。
前記電子回路要素は1つ以上の電子部品および/または電子部品を接続する電子トレースを具備する。電子部品は1つ以上のトランジスタ、ダイオード、フォトダイオード、有機発光ダイオード(OLED)、発光電子化学セル(LEC)、太陽電池、センサ、アンテナおよびタッチセンサを具備する。前記電子回路要素は光学的透明導電性トレースおよび電子部品を具備する。又、前記1つ以上の足場順応薄膜層は水蒸気の障壁層である。
前記可逆変形可能回路ボードは電子デバイスのマザーボードまたはモジュールである。
さらなる態様によれば、上述のいかなる可逆変形可能回路ボードを具備する装置が提供される。この装置は電子デバイス、モバイルフォン、PDA、デスクトップコンピュータ、ラップコンピュータおよびタブレットコンピュータの1つ以上である。
本発明は1つ以上の態様、実施形態または特徴を単独でまたは種々の組合せを、そのような単独でまたは組合せが(請求の範囲を含んで)記載されているか否かにかかわらず、含む。1つ以上の上述の機能を実行するための対応する手段もまた本発明の範囲内である。
上述の発明の概要は単なる例示であり、非制限的なものである。
以下に添付図面を参照して例としてのみ説明する。
従来のフレキシブル/伸縮可能回路ボードの電子層の可逆変形を概略的に示す。 フレキシブル/伸縮可能回路ボードが緩和状態のときに電子層の圧縮応力および引張応力を概略的に示す。 (a)可逆変形可能基板の上の基板足場構造物の形成を概略的に示す。(b)基板足場構造物の上の1つ以上の足場順応薄膜層の堆積を概略的に示す。(c)1つ以上の足場順応薄膜層の堆積後の基板足場構造物の除去を概略的に示す。 基板足場構造物の除去を促進する孔を具備する1つ以上の足場順応薄膜層を概略的に示す。 図3a−図3cの方法を用いて形成された1つ以上の足場順応薄膜層の生じた波形構造物を概略的に示す。 引張応力下の1つ以上の足場順応薄膜層を概略的に示す。 基板から形成された連続的な波形トポグラフィを具備する基板足場構造物を概略的に示す。 基板の上に形成された連続的な波形トポグラフィを具備する基板足場構造物を概略的に示す。 基板の上に形成された不連続的な波形トポグラフィを具備する基板足場構造物を概略的に示す。 化学的に改質された基板表面にインクを堆積することによって形成された基板足場構造物を概略的に示す。 1軸波形トポグラフィを具備する基板足場構造物を概略的に示す。 2軸波形トポグラフィを具備する基板足場構造物を概略的に示す。 メイン波形およびサブ波形を具備する予め規定された波形トポグラフィを概略的に示す。 基板足場構造物の形成に適切に使用されるインクを示す。 図10aのインクを使用するインク滴の形成を示す。 インクを基板上に印刷することによって形成される連続平行線を示す。 図11bの平行線の中における不連続を示す。 平行線の輪郭スキャンを示す。 線輪郭の測定値を示す。 図11aの平行線の上に堆積したチタンおよび金の薄膜層を示す。 図12aの上から見た第1の拡大図である。 図12aの上から見た第2の拡大図である。 図12の下から見た拡大図である。 インクの昇華後の図12aの基板を示す。 図13aの上から見た拡大図である。 薄膜層の抵抗測定を示す。 薄膜層の輪郭スキャンを示す。 薄膜輪郭の測定値を示す。 インクの昇華によって生じた薄膜層の亀裂を示す図13aの上から見た拡大図である。 インクの昇華によって生じた薄膜層の亀裂を示す図13aの下から見た拡大図である。 上述の基板足場構造物を使用して形成された回路ボードを具備する装置を概略的に示す。 上述の基板足場構造物を使用して可逆変形可能回路ボードを製造する方法のメインステップを示す。 図16の方法ステップの1つ以上を実行、制御または可能にするように構成されたコンピュータプログラムを具備するコンピュータ読込み媒体を示す。
伸縮性電子回路を製造する一方法は、スプリングのような引張および/または圧縮を受けた歪みに適応できる波状またはリップル上の薄膜または層から製造することである。典型的には、これらの層は1軸引張、2軸引張または径方向引張状態で保持された伸縮性基板の上に堆積される。一実施態様では、薄膜は基板に全体的よりも局所的に接着され、基板は緩和されてその元の形状に戻ることができ、規定された周期および振幅形式の波状構造物となる(各波谷は接着位置に対応する)。第2の態様では、電子層は基板全体に接着され、この場合、波状構造物の周期および振幅は電子層の厚さおよび材質特性および基板の材質特性、および印加された初期歪みに依存する。
上述の2つの方法は基板が初期伸張されていることを要求しており、これは通常は連続的なロール・ツー・ロール製造と両立しない。一方向の初期伸張は2方向の初期伸張より単純であるが、制御は難しい。
他の問題は、基板が緩和状態に戻るようにされていることであり、この結果生ずる波状部分は予め付加された曲げ応力を有することになる。図1は緩和状態102、伸張状態103および圧縮状態103との間の電子層101の可逆変形を示し、図2は回路ボードが緩和状態のときの電子層に作用する応力を示す。図2に示すように、山の頂面(谷の底面)で最大の引張応力205が存在し、山の底面(谷の頂面)で最大の圧縮応力206が存在する。従って、このように形成された電子層は緩和状態で応力下に置かれ、多くの電子(特に光電)材料が、圧縮応力206より低い引張応力205で脆くかつ破損する(たとえば割れる)ので、問題となる。
上述の製造プロセスでさらなる問題は、回路ボードが緩和状態から圧縮されると、電子層201に作用する引張応力205および圧縮応力206が増大することであり、これは電子部品およびトレースにより大きな損害を与えることになる。
次に、上述の1つ以上の問題に解決を提供するであろう装置および関連する方法を説明する。
本発明のアプローチは可逆変形可能回路ボードの製造に使用される基板足場構造物の形成に関係する。
基板足場構造物の特別な予め規定された形状トポグラフィにより1つ以上の足場順応薄膜層が堆積したときに実質的に対応する波状形状を採用できる。この予め規定された波形トポグラフィにより足場順応薄膜層および薄膜層から形成された電子回路要素が回路ボードの可逆変形動作に適応できる。さらに、薄膜層の波形構造物が運用の使用状態に従って予め規定されるので、足場順応薄膜層上の応力および歪みの位置は従来の製造プロセスに比べてよく制御できる。
技術は、図3に概略的に示される。第1のステップは、基板足場構造物307の形成である。基板足場構造物307は図3aに示す回路ボードの可逆変形可能基板308の上に形成され、または、別個の基板上に形成することができる。または、以下に詳述するように、基板足場構造物307は基板308(可逆変形可能基板または上記別個の基板)自身から形成することもできる。
基板足場構造物307を形成するのに異なる複数のプロセスを用いることができる。
パターン化された堆積は異なる方法で実行できる。1つの方法は予め規定された波形トポグラフィに対応するパターンで基板308上に直接書込み印刷(インクジェット印刷、エーロゾルジェット印刷、ディスペンシングを含む)で基板足場構造物307を印刷すること、または予め規定された波形トポグラフィに対応するパターンで基板308上にグラビア印刷、フレキソ印刷、オフセット印刷、スクリーン印刷またはステンシル印刷、またはパッド印刷で骨格形成材料307を印刷することである。他の方法は、予め規定された波形トポグラフィに対応するパターンを有するマスクを介して材料層を堆積することである。他の方法は、予め規定された波形トポグラフィに対応するパターンで基板の界面化学を改質し、基板の改質した表面上にインクを堆積することである。このように、インクと改質された表面との相互作用を用いて改質された表面の実質的に同一パターンの複数のインク滴を形成でき、その後、基板を加熱することによって硬化できる。基板の表面は疎流体性領域および/または親流体性領域のパターンを形成することによって改質できる。たとえば、インクが水をベースとしていれば、パターンは疎水性領域および/または親水性領域によって形成できる。他方、インクが油をベースとしていれば、パターンは疎脂性/疎液性(疎油性)領域および/または親脂性/親液性(親油性)領域によって形成できる。
次のステップは、図3bに示すように、基板足場構造物307の上への1つ以上の足場順応薄膜層309の堆積である。基板足場構造物307を回路ボードの可逆変形可能基板308からまたはその上に形成すると、薄膜層309は、可逆変形可能基板308が緩和状態(すなわち、実質的に伸張、圧縮、または曲げ状態でない)のときに堆積する。同様に、基板足場構造物307を別個の基板からまたはその上に形成すると、可逆変形可能基板308が緩和状態のときに薄膜層309は(基板足場構造物307および別個の基板と共にまたはなしで)回路ボードの可逆変形可能基板308の上に移行すべきである。これにより、2つの理由から1つ以上の薄膜層309上の応力/歪みの大きさが減少する。第1に、回路ボードが緩和されているときに薄膜層309上に作用する予め負荷された曲げ応力が存在しない。従って、従来の電子層101、201(参照:図2)と異なり、薄膜層309および薄膜層309から形成された電子回路要素は実質的に中立応力状態にある。従って、中立応力状態における山/谷の頂においては従来と比較してほとんど応力集中効果は観察されない。第2に、回路ボードが緩和されていると薄膜層309は実質的に中立応力状態にあるので、回路ボードが緩和状態から圧縮状態へ圧縮されると、層309および回路要素は導入された圧縮応力によく適応できる(図1の左の従来と比較)。
回路ボードの可逆変形可能基板308が緩和状態にあるときに1つ以上の薄膜層の堆積/移行に伴う利点は堆積/移行ステップはロール・ツー・ロールまたはシート供給プロセスを用いて実行できる点であり、これは従来技術では不可能である。
1つ以上の足場順応薄膜層309が基板足場構造物307に堆積した後には、基板足場構造物307自体は除去できる。これは図3cに示される。基板足場構造物307を除去すべきか否かはその材料に依存する。基板足場構造物307が可逆変形可能材料より形成されれば、回路ボードの付加的な基板層として保持できる。しかしながら、基板足場構造物が剛性材料より形成されれば、基板足場構造物を除去すべきであり、これにより、回路ボードの可逆変形動作を促進する。基板足場構造物307を除去すべきか否かの決定に影響する他の要因は、基板足場構造物307の重量(基板足場構造物307の材料および厚さに依存する)、薄膜層309が(薄膜層309の材料および厚さに依存する)基板足場構造物307の存在なしに予め規定された波型構造物を保持できるか否か、および基板足場構造物307の除去によって上位に薄膜層に与えられる損傷を含む。
図3cは(図示しない開口を介しての)昇華によって基板足場構造物307の除去を示すが、この代りに、溶解またはエッチングのような他の方法を用いることもできる。基板足場構造物307の除去によって生ずる1つ以上の足場順応薄膜層309における欠陥の形成を減少させるために、薄膜層309の堆積の前に足場順応支持層(図示せず)を基板足場構造物307の上に堆積させることができる。さらに加えてまたはこれに代えて、1つ以上の足場順応薄膜層309を堆積させてその下に位置する骨格構造物307に接触できるように形成することもできる。図4に示すように、これは薄膜層409の堆積の間または後に、1つ以上の孔413を薄膜層409に形成することによって構成される。
基板足場構造物307の除去前に足場順応薄膜層311の最後の層を堆積させるまで上述のことは絶対的に必ずしも待つ必要はない。実際には、薄膜層310の第1層を堆積(および乾燥)した後にはいつでも基板足場構造物307を除去できる。その理由はその後の層311が第1層の薄膜層310の波形形状に一致するからである。
基板足場構造物307が除去されると、1つ以上の足場順応薄膜層309は可逆変形可能回路ボード基板308の表面上に残留し(または移行し)、この結果、谷の底面312のみが基板308に接触する。図5aに示すごとく、基板が緩和状態にあるとき、薄膜層509はトータル厚さt、振幅A1および周期P1の波形構造物を有する。その後、基板508が緩和状態から伸張または圧縮されると、薄膜層509の振幅および周期が変化して変化に適応する。これは図5bに示され、可逆変形可能基板508が伸張して振幅が減少しかつ周期P2が増加する。
基板足場構造物は種々の異なる波形トポグラフィで形成できる。実際に、波形トポグラフィは、可逆変形動作の期待レベル、電子回路要素の型式、および1つ以上の足場順応薄膜層の厚さの1つ以上に従って予め規定される。可逆変形動作の期待レベルは回路ボードが製造される装置/デバイスに依存する。たとえば、終端デバイスがコンパクトで固定したケーシングよりなれば、回路ボードは曲げる必要がありおよび/または設置中には伸張させる必要がある。しかしながら、デバイスのケーシングが繰返し変形すると(たとえば、ラップトップが開閉する場合)、回路ボードは規則的な曲げおよび/または伸張に耐える必要がある。この規則的な曲げおよび/または伸張に耐える能力は、特に、電子回路要素が布上または布の中に形成されるテキスタイルエレクトロニクスに対して特に重要である。
基板足場構造物は連続または不連続な波形トポグラフィで構成できる。図6aは可逆変形回路ボード基板608から形成された連続的な波形トポグラフィを有する基板足場構造物607の一例を示し、図6bは別個の基板から形成してから(平坦な)可逆変形回路ボード基板608に移行した連続な波形トポグラフィを有する基板足場構造物607の一例を示す。この意味での用語“連続的”は、単純に、波形トポグラフィが複数の連結された突起614を意味する。これとは反対に、図6cに示す基板足場構造物607は可逆変形回路ボード基板608の上に形成された不連続な波形トポグラフィを有する。この例では、波形トポグラフィは基板608の表面上の島に似た複数の不連続な突起614よりなる。
不連続な波形トポグラフィは1つ以上の足場順応薄膜層の堆積後に基板足場構造物607を除去する状況において有利とすることができる。これは、このような波形トポグラフィにより薄膜層が基板足場構造物607の空隙における回路ボードの可逆変形回路ボード基板608上に堆積できるからであり、これにより、薄膜層はその下の基板608上に確実に位置できる。
特に不連続な波形トポグラフィを形成するのに役立つ技術は化学的に改質された表面上へのインクの堆積である。上述したように、疎流体性領域および/または親流体性領域のパターンを基板表面上に発生してインク滴の位置および形状を制御する。特に、領域の疎性/親性を変化させることによって表面上のインクの接触角度つまりこれから生ずる波形の形状を慎重に制御することができる。これは図7に示され、90°より大きい接触角、90°の接触角および90°より小さい接触角のインク滴を示している。90°以下の接触角がより好ましい。その理由は90°を超える接触角を有する下地の基板足場構造物707のトポグラフィに一致した層709を堆積させるのは困難であるからである(この目的のために原子層堆積または化学的気相堆積を用いることはできるが)。
基板足場構造物の波形トポグラフィは基板足場構造物に亘って実質的に均一、または基板足場構造物の領域毎に変化できる。たとえば、波形トポグラフィの周期、振幅および/または形状は隣接領域毎に変化できる。この特徴は回路ボードのある領域が他の領域に比較してより曲がりまたは伸縮すると期待されているときに役立つ。一例はラップトップコンピュータのキーボードとディスプレイとの間のヒンジに亘るフレキシブル/伸縮性回路ボードである。このシナリオにおいては、回路ボードのヒンジ領域に形成された電子回路要素はキーボードおよび回路ボードのディスプレイ領域に形成される電子回路要素よりも曲がりまたは伸張することが期待される。
基板足場構造物の波形トポグラフィは、1つ以上の足場順応薄膜層が異なる方向での機械的変形に適応できるように予め規定される。たとえば、予め規定された波形トポグラフィは可逆変形可能基板808の面でもある基板足場構造物807の面における1軸波形(図8a)、2軸波形(図8b)および径方向波形(図示せず、中央点からリップル)の1つ以上により構成できる。
波形は種々の異なるサイズおよび形状が可能である。多くの場合、予め規定された波形トポグラフィは10−100μmの周期、1−50μmのピーク・ツー・ピーク振幅および正弦波形状を有するであろう。しかし、実質的に正方形、三角形および鋸歯波形も用いることができ、上述の範囲の振幅および周期を有する場合も有しない場合もある。さらに、図9はメイン波形916およびメイン波形916上に形成されたサブ波形917よりなる構造物を示し、サブ波形917はメイン波形916よりも小さい周期(P1、P2)および振幅(A1)を有する。この階層的構造物は単一波形よりも応力解放を与え、また、上述の階層的な波形より小さい周期および振幅を有する複数のサブ波形に拡張することもできる。
種々の異なる材料を基板足場構造物の形成に用いることができる。しかし、特定の材料は、薄膜層の堆積の後に基板足場構造物を除去すべきか否か、基板足場構造物を除去すべきでない場合の可逆変形動作の期待レベル、基板足場構造物の形成に用いられるプロセス、および/または基板足場構造物の除去に用いられるプロセスに依存する。たとえば、薄膜層の堆積の後に基板足場構造物を除去すべきでない場合、ポリウレタン、ポリジメチルシロキサンおよび低密度のポリエチレンのような可逆変形可能高分子材料を用いることができる。このような材料のヤング率は典型的には0.1ないし100MPaの範囲である。しかし、基板足場構造物を昇華によって除去すべき場合には、トリメチロールエタンが適当な候補である。
1つ以上の足場順応薄膜層の材料および厚さは特定のデバイスに要求される特定の電子回路要素に依存するが、典型的には、個々の層厚が10ないし500nmおよびトータル層厚が5μm未満である導電性材料、半導体材料および/または絶縁性材料よりなる。薄膜層が予め規定された波形構造物で形成され、従って、対応する機械的変形度に適応できれば、薄膜層は可逆変形可能材料から形成する必要はない。たとえば、薄膜層はセラミックのような脆い材料で構成できる。
図10ないし14は本明細書に記載の概念を例示するために実行された実験の結果を示す。
GEOスペシャルティケミカルズから純粋顆粒として購入されたトリメチロールエタン(TME)をヘキサレングリコール、エタノールおよび脱イオン水よりなる溶媒に溶解し(各重量比25重量%)、50℃で撹拌ホットプレート上で混合する。結果として生じたインクの粘度は、図10aで示すように、(ReoSence μViscシステム上測定で)11mPa・sと測定された。TMEインクはデマックスマテリアルズプリンタ(Dimax Materials Printer)のカートリッジに封入して0.2μmでろ過された。図10bに示すごとく、16Vで駆動したとき、16ノズル(10pL定格滴容量を有する)ですばらしいジェットが観察された。
印刷プラテンを60℃に保持してインクをデュポンテオネックス(Dupont Teonex)PEN Q65FA基板1108上に40μm滴で印刷された。結果としての特徴は明瞭であり、図11aの写真および図11bの顕微鏡写真に示すように、残存の凝固したTME線1107は不連続であった(乾燥および凝固段階で発生した)。印刷を5回繰り返して図11c、dに示すごとく、約8ないし10μmの線厚を達成した。
厚さ5nmのチタン層上に厚さ100nmの金層を形成し、マスクを介して電子ビーム蒸着を行って図12aに示すようなインクジェット印刷のTME線の列を横切る連続線1209(1mm幅、50mm長さ)を形成した。図12bないしdは図12aの拡大図である。
次に、TME線のサンプルは約150℃の炉にて昇華させた。図13aの写真によれば、昇華後肉眼でTMEのトレースは視認されなかったが、チタン金薄膜層構造物1309はほとんど無傷であった。結果として波形構造物は図13bの顕微鏡画像および、図11d、eに示される輪郭スキャンで視認される。次に、線1309の端子間抵抗を図13cに示すごとく測定したところ、46Ω、つまり大体1Ω/□であった。これは100nm厚さの純金の約4倍以上である。しかし、裸のポリエチレンナフタレート(PEN)基板上には何の基準構造物も蒸着されず、リプル構造物の抵抗効果の正しい測定ができた。
図14a、bに示すごとく、金層が部分的に破壊されて孔1418が視認された。上述したように、このような欠陥1418は機能性薄膜層1409を層として形成した所に薄い支持層を堆積させることによって避けることができる。
図15は装置1519の一例を示し、基板足場構造物を用いて形成された可逆変形回路ボード1520、データバス1523によって電気的に相互に接続されたプロセッサ1521および記憶媒体1522よりなる。プロセッサ1521および記憶媒体1522は可逆変形回路ボード1520の一部を構成してもしなくてもよく、可逆変形回路ボード1520は装置1519のマザーボードまたはモジュールである。装置1519は、電子デバイス、携帯電子デバイス、携帯電気通信デバイス、モバイルフォン、PDA、デスクトップコンピュータ、ラップトップコンピュータおよびタブレットコンピュータの1つ以上である。
可逆変形回路ボード1520は可逆変形回路ボード1520の1つ以上の薄膜層から形成された電子回路要素1524よりなる。1つ以上の薄膜層は予め規定された波形構造物を有して緩和状態と引張状態との間の回路ボード1520の可逆変形動作を促進し、また、可逆変形回路ボード1520が緩和状態のときに電子回路要素1524は実質的に中立な応力状態にある。また、可逆変形回路ボード1520は1つ以上の薄膜層が形成された基板足場構造物よりなり、基板足場構造物は薄膜層の予め規定された波形構造物に実質的に対応する予め規定された波形トポグラフィよりなる。電子回路要素1524は1つ以上の電子部品(たとえば、トランジスタ、ダイオード、OLED、LEC、太陽電池、センサ、アンテナまたはタッチセンサ)および/または電子部品を接続する導電性トレースと共にOLED画素の感知薄膜層のような下層の感知薄膜層を保護する障壁層よりなる。
プロセッサ1521は他の部品へ信号を提供し他の部品から信号を受け取ることによりこれら他の部品の動作を管理するように構成される。また、記憶媒体1522は他の部品の設定値を記憶するように構成される。プロセッサ1521は記憶媒体1522をアクセスして部品の設定値を検索し、他の部品の動作を管理するように構成される。プロセッサ1521は特定用途向け集積回路(ASIC)を含むマイクロプロセッサである。記憶媒体1522は揮発性ランダムアクセスメモリのような一時的な記憶媒体である。他方、記憶媒体1522はハードディスクドライブ、フラッシュメモリ、または不揮発性ランダムアクセスメモリのようなパーマネントランダムアクセスメモリでもある。
基板足場構造物を用いて可逆変形回路ボードを形成する方法のメインステップ1625−1627は図16に示される。一般的に、この方法は、基板足場構造物を形成すること1625と、基板足場構造物の上に1つ以上の足場順応薄膜層を堆積すること1626と、(特別の動作要件および基板足場構造物の特性に依存して)可能であれば1つ以上の足場順応薄膜層の堆積後に基板足場構造物を除去すること1627とによって構成される。上述のごとく、この方法の各ステップを実行するために種々の異なるプロセスを用いることができる。
図17は一実施形態に係るコンピュータプログラムを提供するコンピュータ/プロセッサ読込可能媒体1728を概略的に示す。コンピュータプログラムは図16の方法ステップ1625−1627の1つ以上を実行、制御または可能にするように構成されたコンピュータコードよりなる。この例では、コンピュータ/プロセッサ読込可能媒体1728はディジタルバーサタイルディスク(DVD)またはコンパクトディスク(CD)のようなディスクである。他の実施形態では、コンピュータ/プロセッサ読込可能媒体1728は発明機能を実行するようにプログラムされたいかなる媒体も含む。コンピュータ/プロセッサ読込可能媒体1728はメモリスティックまたはメモリカード(SD、ミニSD、μSDまたはナノSD)のような取り外し可能メモリデバイスでもよい。
図面によって記載された他の実施形態は上述の実施形態の同様の特徴に対応する参照番号を備えている。たとえば、特徴番号1は番号101、201、301等に対応することができる。これらの番号による特徴は図面に現れるが、これら特定の実施形態の記載の範囲において直接参照されない。これらはなお図面においてさらなる実施形態特に上述の実施形態と似た特徴に関して理解を助長するように設けられる。
いかなる上述の装置/デバイスおよび/または上述の特別の装置/デバイスの他の特徴は可能状態たとえばスイッチオン等の場合のみ好ましい動作を実行できるように構成された装置によって提供されることを技術的熟練の読者は理解するであろう。このような場合、彼らは非可能状態(たとえばスイッチオフ状態)の活性メモリにロードされた適当なプログラムを必ずしも有している必要はなく、可能状態(たとえばオン状態)に適当なプログラムをロードすればよい。装置はハードウェア回路および/またはファームウェアによっても構成できる。このようなソフトウェア/コンピュータプログラムは同一のメモリ/プロセッサ/機能ユニットおよび/または1つ以上のメモリ/プロセッサ/機能ユニットに記録できる。
ある実施形態において、特別の上述の装置/デバイスは適当なソフトウェアを用いて予めプログラムされて好ましい動作を実行し、適当なソフトウェアはユーザによってたとえば“キー”をダウンロードすることにより実行可能となり、ソフトウェアおよび関連する機能をアンロック/可能とすることができる。このような実施形態の利点はデバイスにさらなる機能が必要なときにデータをダウンロードする要求を少なくすることができることであり、また、デバイスがユーザによって実行されない機能を予めプログラムしたソフトウェアを記憶する十分な容量を有している例に役立つことができる。
いかなる上述の装置/回路/要素/プロセッサも上述の機能に加えて他の機能を有し、これらの機能も同一の装置/回路/要素/プロセッサによって実行できることを理解できるであろう。1つ以上の開示された態様は連携するコンピュータプログラムおよび適当なキャリア(たとえば、メモリ、信号)上に記録された(ソース/トランポート符号化されている)コンピュータプログラムの電子的分布を包含する。
上述の“コンピュータ”は同一の回路ボード、または回路ボードの同一の領域/位置、または同一のデバイスに存在しても存在しなくてもよい1つ以上の個々のプロセッサ/処理要素の集合によって構成される。ある実施形態においては、上述のプロセッサは複数のデバイスに亘って分布している。同一または異なるプロセッサ/処理要素は上述の1つ以上の機能を実行できる。
“信号(signalling)”とは連続する1つ以上の送信信号および/または受信信号として送信された1つ以上の信号である。連続の信号とは上述の信号(signalling)を構成する1、2、3またはそれ以上の個別的信号部品または明確な信号によって構成される。これらの個別的な信号のいくつかまたは全部は同時にシーケンス的におよび/または一時的にオーバーラップして送信/受信される。
上述のコンピュータおよび/またはプロセッサおよびメモリ(たとえばROM、CD−ROM等を含む)の議論を参照すると、これらはコンピュータプロセッサ、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、および/または本発明の機能を実行できるようにプログラムされた他のハードウェア部品によりなる。
本願出願人は個別の特徴およびこれらの2つ以上の特徴の組合せを開示し、これらの特徴および組合せは、本明細書で開示された課題を解決するか否かに関係なしまたは特許請求の範囲の限定なしに、本明細書の全体に基づいて実行できる。本願出願人は開示された態様、実施形態が個別的な特徴およびいかなる組合せの特徴よりなることを指摘する。上述の記載に基づき、当業者が開示の範囲内において種々の変更をできることは明らかである。
異なる実施形態に適用されたものとしての基本的に新規な特徴が示され、記載され指摘しているが、デバイスおよび方法の形式および詳細において種々のおよび代用が、本発明の精神から離れることなく、当業者によってなされることは理解される。たとえば、実質的に同一の機能を実質的に同一の方法で実行して同一の結果を達成するこれらの要素およびまたは方法ステップのいかなる組合せも本発明の範囲内にあることを明白に意味する。さらに、開示された形式または実施形態に関係して示されおよび/または記載された構造物および/または要素および/または方法ステップは一般的な設計選択事項として他の開示または記載または示唆された形式または実施形態に導入することを認識すべきである。さらにまた、請求の範囲において、ミーズ・プラス・ファンクション節は列挙された機能を実行できるものとして記載された構造物を保護し、また構造物的均等物だけでなく、均等構造物も保護する。このように、釘は円筒状面を用いて木の部分に固定され、ねじはらせん状質を用いているので、釘とねじとは構造物的均等物でないが、木の部分を締めるという環境において釘とねじとは均等的構造物である。

Claims (28)

  1. 可逆変形可能回路ボードの製造に使用される基板足場構造物を形成することを含む方法であって、
    前記基板足場構造物は所定の波形トポグラフィを備え、
    該波形トポグラフィの上に前記可逆変形可能回路ボードの電子回路要素の形成に用いられる1つ以上の足場順応薄膜層を堆積でき、
    前記基板足場構造物の波形トポグラフィは、前記可逆変形可能回路ボードの可逆変形動作を促進できるように予め規定され、
    前記基板足場構造物の上に前記1つ以上の足場順応薄膜層を堆積すること、
    前記1つ以上の足場順応薄膜層の堆積後に前記基板足場構造物を除去すること
    を含み、
    前記基板足場構造物の除去後であって、可逆変形可能基板が緩和状態にある間に、前記1つ以上の足場順応薄膜層を前記可逆変形可能回路ボードの該可逆変形可能基板の上に移行させることを含む、
    方法。
  2. 可逆変形可能回路ボードの製造に使用される基板足場構造物を形成することを含む方法であって、
    前記基板足場構造物は所定の波形トポグラフィを備え、
    該波形トポグラフィの上に前記可逆変形可能回路ボードの電子回路要素の形成に用いられる1つ以上の足場順応薄膜層を堆積でき、
    前記基板足場構造物の波形トポグラフィは、前記可逆変形可能回路ボードの可逆変形動作を促進できるように予め規定され、
    前記基板足場構造物の上に前記1つ以上の足場順応薄膜層を堆積すること、
    前記1つ以上の足場順応薄膜層の堆積後に前記基板足場構造物を除去すること
    を含み、
    前記1つ以上の足場順応薄膜層の堆積の前に前記基板足場構造物の上に足場順応支持層を堆積することを含み、
    前記基板足場構造物の除去によって前記1つ以上の足場順応薄膜層に生じた欠陥を減少させる、
    方法。
  3. 可逆変形可能回路ボードの製造に使用される基板足場構造物を形成することを含む方法であって、
    前記基板足場構造物は所定の波形トポグラフィを備え、
    該波形トポグラフィの上に前記可逆変形可能回路ボードの電子回路要素の形成に用いられる1つ以上の足場順応薄膜層を堆積でき、
    前記基板足場構造物の波形トポグラフィは、前記可逆変形可能回路ボードの可逆変形動作を促進できるように予め規定され、
    前記基板足場構造物の上に複数の足場順応薄膜層を堆積すること、
    前記複数の足場順応薄膜層の最初の薄膜層が堆積した後に、しかし、最後の薄膜層が堆積する前に、前記基板足場構造物を除去すること、
    を含む、
    方法。
  4. 前記基板足場構造物の波形トポグラフィは前記可逆変形可能回路ボードの可逆変形動作中に、前記電子回路要素の可逆変形動作を促進できるように予め規定される、請求項1ないし3のいずれか1項に記載の方法。
  5. 前記基板足場構造物の波形トポグラフィは、
    可逆変形動作の期待レベル、
    電子回路要素の形式、
    前記1つ以上の足場順応薄膜層を形成する材料、および、
    前記1つ以上の足場順応薄膜層の厚さ、
    のうちの1つ以上に従って予め規定される、
    請求項1ないし4のいずれか1項に記載の方法。
  6. 前記可逆変形可能回路ボードの可逆変形可能基板から、または、その上に前記基板足場構造物を形成することを含む請求項1ないしのいずれか1項に記載の方法。
  7. 前記可逆変形可能基板が緩和状態にある間に、前記基板足場構造物の上に前記1つ以上の足場順応薄膜層を堆積することを含む、請求項に記載の方法。
  8. 前記1つ以上の足場順応薄膜層を形成することを含み、
    その下の基板足場構造物に接触して除去する、請求項1または2に記載の方法。
  9. ロール・ツー・ロールまたはシート供給プロセスを用いて前記基板足場構造物の上に、前記1つ以上の足場順応薄膜層を堆積すること
    を含む請求項1ないしのいずれか1項に記載の方法。
  10. 前記基板足場構造物を形成することは、
    材料層をシボ加工して前記所定の波形トポグラフィを与えること、
    材料層を成形して前記所定の波形トポグラフィを与えること、
    材料層を前記所定の波形トポグラフィに対応するパターンにおいて、入射粒子ビームまたは電磁放射に曝して溶剤を用いて前記パターンの層を現像させること、
    材料層を前記予め配置された波形トポグラフィに対応するパターンを有するマスクを介してエッチングすること、
    材料層を前記所定の波形トポグラフィに対応するパターンの入射粒子ビームまたは電磁放射を用いて切除すること、
    材料層を前記所定の波形トポグラフィに対応したパターンの基板の上に材料層を堆積すること、
    の少なくとも1つを含む請求項1ないしのいずれか1項に記載の方法。
  11. 前記基板足場構造物を形成することは、
    前記所定の波形トポグラフィに対応するパターンの基板の界面化学を改質すること、
    前記基板の改質された表面にインクを堆積すること、
    前記インクと前記改質された表面との間を相互作用させて前記改質された表面と同一パターンの複数のインク滴を形成すること、
    前記基板を加熱して前記インク滴を硬化させること
    を含む請求項1ないし10のいずれか1項に記載の方法。
  12. スパッタ、蒸着、化学的気相堆積、原子層堆積、スピンコーティング、スプレコーティング、スクリーン印刷、インクジェット印刷およびエーロゾル堆積、スロットダイコーティング、バーロッドコーティング、ブレードコーティング、スライドホッパコーティング、ディップコーティング、ロールコーティングのうちの1つ以上を用いて前記基板足場構造物の上に1つ以上の足場順応薄膜層を堆積することを含む請求項1ないし11のいずれか1項に記載の方法。
  13. 前記基板足場構造物を除去することは前記基板足場構造物の昇華、溶解およびエッチングのうちの1つ以上を含む請求項に記載の方法。
  14. 可逆変形可能回路ボードの製造に使用される基板足場構造物であって、
    前記基板足場構造物は所定の波形トポグラフィを備え、
    該波形トポグラフィの上に前記可逆変形可能回路ボードの電子回路要素の形成に用いられる1つ以上の足場順応薄膜層を堆積でき、前記基板足場構造物の波形トポグラフィは前記可逆変形可能回路ボードの可逆変形動作を促進できるように予め規定され、
    前記基板足場構造物の上に前記1つ以上の足場順応薄膜層を堆積すること、
    前記1つ以上の足場順応薄膜層の堆積後に前記基板足場構造物を除去すること
    を含み、
    前記基板足場構造物の除去後であって、可逆変形可能基板が緩和状態にある間に、前記1つ以上の足場順応薄膜層を前記可逆変形可能回路ボードの該可逆変形可能基板の上に移行させる、
    基板足場構造物。
  15. 可逆変形可能回路ボードの製造に使用される基板足場構造物であって、
    前記基板足場構造物は所定の波形トポグラフィを備え、
    該波形トポグラフィの上に前記可逆変形可能回路ボードの電子回路要素の形成に用いられる1つ以上の足場順応薄膜層を堆積でき、前記基板足場構造物の波形トポグラフィは前記可逆変形可能回路ボードの可逆変形動作を促進できるように予め規定され、
    前記基板足場構造物の上に前記1つ以上の足場順応薄膜層を堆積し、
    前記1つ以上の足場順応薄膜層の堆積後に前記基板足場構造物を除去し、
    前記1つ以上の足場順応薄膜層の堆積の前に前記基板足場構造物の上に足場順応支持層を堆積し、
    前記基板足場構造物の除去によって前記1つ以上の足場順応薄膜層に生じた欠陥を減少させる、
    基板足場構造物。
  16. 可逆変形可能回路ボードの製造に使用される基板足場構造物であって、
    前記基板足場構造物は所定の波形トポグラフィを備え、
    該波形トポグラフィの上に前記可逆変形可能回路ボードの電子回路要素の形成に用いられる1つ以上の足場順応薄膜層を堆積でき、前記基板足場構造物の波形トポグラフィは前記可逆変形可能回路ボードの可逆変形動作を促進できるように予め規定され、
    前記基板足場構造物の上に複数の足場順応薄膜層を堆積し、
    前記複数の足場順応薄膜層の最初の薄膜層が堆積した後に、しかし、最後の薄膜層が堆積する前に、前記基板足場構造物を除去する、
    基板足場構造物。
  17. 前記基板足場構造物の波形トポグラフィは、前記可逆変形可能回路ボードの可逆変形動作中に前記電子回路要素の可逆変形動作を促進できるように予め規定される、請求項14ないし16のいずれか1項に記載の基板足場構造物。
  18. 前記基板足場構造物の波形トポグラフィは、
    可逆変形動作の期待レベル、
    電子回路要素の形式、
    前記1つ以上の足場順応薄膜層を形成する材料、および、
    前記1つ以上の足場順応薄膜層の厚さ
    のうちの1つ以上に従って予め規定される、請求項14ないし17のいずれか1項に記載の基板足場構造物。
  19. 前記基板足場構造物は、連続または不連続の波形トポグラフィを含む、請求項14ないし18のいずれか1項に記載の基板足場構造物。
  20. 前記所定の波形トポグラフィは、前記基板足場構造物にわたって実質的に均一、または、前記基板足場構造物の1つの領域から他の領域において変化する、請求項14ないし19のいずれか1項に記載の基板足場構造物。
  21. 前記所定の波形トポグラフィの周期、振幅、方向および形状のうちの1つ以上が、前記基板足場構造物の1つの領域から他の領域において変化する、請求項14ないし20のいずれか1項に記載の基板足場構造物。
  22. 前記所定の波形トポグラフィは10ないし100μmの周期、および、1ないし50μmのピーク・ピーク振幅を有する、請求項14ないし21のいずれか1項に記載の基板足場構造物。
  23. 前記基板足場構造物は一般的に平面構造物を有し、前記所定の波形トポグラフィは前記基板足場構造物の平面上に1軸波形、2軸波形および径波形のうちの1つ以上を含む、請求項14ないし22のいずれか1項に記載の基板足場構造物。
  24. 前記所定の波形トポグラフィは、正方波形、矩形波形、三角波形および鉾歯波形のうちの1つ以上を含む請求項14ないし23のいずれか1項に記載の基板足場構造物。
  25. 前記所定の波形トポグラフィはメイン波形および該メイン波形の上のサブ波形を備え、 前記サブ波形は前記メイン波形より小さい周期および振幅を有する、
    請求項14ないし24のいずれか1項に記載の基板足場構造物。
  26. 可逆変形可能回路ボードであって、
    該可逆変形可能回路ボードの1つ以上の薄膜層よりなる電子回路要素を備え、
    前記1つ以上の電子回路要素は、緩和状態と歪み状態との間の前記可逆変形可能回路ボードの可逆変形動作を容易にする所定の波形構造物を備え、
    前記可逆変形可能回路ボードが前記緩和状態にあるときに、前記電子回路要素が実質的に中立的な歪み状態にあ
    前記可逆変形可能回路ボードは、請求項14ないし25のいずれか1項に記載の基板足場構造物を備える
    可逆変形可能回路ボード。
  27. 前記1つ以上の薄膜層の所定の波形構造物は、実質的に前記基板足場構造物の前記所定の波形トポグラフィに対応する、
    請求項26に記載の可逆変形可能回路ボード。
  28. 前記電子回路要素は、1つ以上の電子部品、および/または、電子部品、および/または、薄膜障壁層を接続するための導電性トレース、を備える、請求項26または27に記載の可逆変形可能回路ボード。
JP2016542219A 2013-12-23 2014-11-27 基板足場構造物および関連装置と方法 Active JP6334713B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1322885.3A GB2521616A (en) 2013-12-23 2013-12-23 A substrate scaffold structure and associated apparatus and methods
GB1322885.3 2013-12-23
PCT/FI2014/050919 WO2015097340A1 (en) 2013-12-23 2014-11-27 A substrate scaffold structure and associated apparatus and methods

Publications (2)

Publication Number Publication Date
JP2017504197A JP2017504197A (ja) 2017-02-02
JP6334713B2 true JP6334713B2 (ja) 2018-05-30

Family

ID=50114657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016542219A Active JP6334713B2 (ja) 2013-12-23 2014-11-27 基板足場構造物および関連装置と方法

Country Status (4)

Country Link
EP (1) EP3087811A1 (ja)
JP (1) JP6334713B2 (ja)
GB (1) GB2521616A (ja)
WO (1) WO2015097340A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449426B (zh) * 2016-09-29 2018-10-26 昆山工研院新型平板显示技术中心有限公司 一种柔性基板及其制备方法
WO2019064488A1 (ja) * 2017-09-29 2019-04-04 シャープ株式会社 フレキシブルディスプレイ用の弾性支持基板、フレキシブルディスプレイ、及びフレキシブルディスプレイ積層体
CN108847452B (zh) * 2018-06-13 2020-11-06 云谷(固安)科技有限公司 一种可拉伸显示装置及其制备方法
CN111326662B (zh) * 2018-12-14 2022-06-24 昆山工研院新型平板显示技术中心有限公司 可拉伸衬底及其制备方法、可拉伸显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US7465678B2 (en) * 2003-03-28 2008-12-16 The Trustees Of Princeton University Deformable organic devices
US7491892B2 (en) * 2003-03-28 2009-02-17 Princeton University Stretchable and elastic interconnects
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
JP2007194265A (ja) * 2006-01-17 2007-08-02 Dainippon Printing Co Ltd フレキシブルプリント配線板、およびその製造方法
TWI339087B (en) * 2007-04-18 2011-03-11 Ind Tech Res Inst Stretchable flexible printed circuit (fpc) and fabricating method thereof
TWI429339B (zh) * 2008-12-31 2014-03-01 Taiwan Tft Lcd Ass 電路板用之基材、電路板以及電路板的製造方法
KR101372505B1 (ko) * 2010-01-18 2014-03-11 서울대학교산학협력단 스트레칭 및 벤딩이 가능한 배선구조체 및 이의 제조방법
WO2015052029A1 (en) * 2013-10-07 2015-04-16 Koninklijke Philips N.V. Flexible conductive track arrangement and manufacturing method

Also Published As

Publication number Publication date
JP2017504197A (ja) 2017-02-02
GB201322885D0 (en) 2014-02-12
WO2015097340A1 (en) 2015-07-02
GB2521616A (en) 2015-07-01
EP3087811A1 (en) 2016-11-02

Similar Documents

Publication Publication Date Title
JP6334713B2 (ja) 基板足場構造物および関連装置と方法
US10453853B2 (en) Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate
US8865298B2 (en) Article with metal grid composite and methods of preparing
US8628840B2 (en) Electronically conductive laminate donor element
Kim et al. Inkjet-printed lines with well-defined morphologies and low electrical resistance on repellent pore-structured polyimide films
KR102254683B1 (ko) 패턴화된 나노와이어 투명 전도체들에 대한 전자 컴포넌트들의 본딩
US10452888B2 (en) Flexible touch panel, flexible display panel and flexible display apparatus, and fabricating method thereof
JP2016509332A5 (ja)
JP2016509332A (ja) 基板上に透明導電体を製作する方法
JP2008544519A (ja) 強誘電体メモリ・デバイスの作製方法
TW201626192A (zh) 薄膜式觸控感測器及其製備方法
US9600105B2 (en) Touch panel device and method for manufacturing the same
CN113409991B (zh) 柔性复合导电膜及其制备方法和应用
EP3118853B1 (en) Short circuit reduction in an electronic component comprising a stack of layers arranged on a flexible substrate
CN105393334A (zh) 压印有图案以形成隔离器件区域的基板
CN108027457B (zh) 外覆的图案化导电层和方法
JP2010251630A (ja) 情報記録素子及び情報記録装置並びにその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180426

R150 Certificate of patent or registration of utility model

Ref document number: 6334713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250