KR102254683B1 - 패턴화된 나노와이어 투명 전도체들에 대한 전자 컴포넌트들의 본딩 - Google Patents

패턴화된 나노와이어 투명 전도체들에 대한 전자 컴포넌트들의 본딩 Download PDF

Info

Publication number
KR102254683B1
KR102254683B1 KR1020167003895A KR20167003895A KR102254683B1 KR 102254683 B1 KR102254683 B1 KR 102254683B1 KR 1020167003895 A KR1020167003895 A KR 1020167003895A KR 20167003895 A KR20167003895 A KR 20167003895A KR 102254683 B1 KR102254683 B1 KR 102254683B1
Authority
KR
South Korea
Prior art keywords
layer
conductive
substrate
nanowires
adhesive
Prior art date
Application number
KR1020167003895A
Other languages
English (en)
Other versions
KR20160036571A (ko
Inventor
매튜 에스 스테이
미하일 엘 페쿠로브스키
숀 씨 도드스
앤 엠 길먼
다니엘 제이 테이스
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 캄파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 캄파니
Publication of KR20160036571A publication Critical patent/KR20160036571A/ko
Application granted granted Critical
Publication of KR102254683B1 publication Critical patent/KR102254683B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/026Nanotubes or nanowires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10128Display
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469Circuit made after mounting or encapsulation of the components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Abstract

전자 어셈블리를 제작하는 방법은 기판 상의 패턴화된 전도성 나노와이어 층 위에 놓인 레지스트 층에 전도성 접착제를 적용하는 단계, 및 전자 컴포넌트의 전기 접점을 전도성 접착제와 맞물리게 하여, 전자 컴포넌트와 전도성 나노와이어 층 사이에 전기적 접속을 제공하는 단계를 포함한다.

Description

패턴화된 나노와이어 투명 전도체들에 대한 전자 컴포넌트들의 본딩{BONDING ELECTRONIC COMPONENTS TO PATTERNED NANOWIRE TRANSPARENT CONDUCTORS}
본 발명은, 패턴화된 나노와이어 투명 전도체들에 전자 컴포넌트들을 본딩하여 전자 어셈블리를 제작하는 방법에 관한 것이다.
투명 전도체들은 터치 스크린들 상에 사용되어 컴퓨터들, 스마트 폰들, 및 기타 그래픽 기반 스크린 인터페이스들과의 사람의 터치 또는 제스처 상호작용들을 가능하게 한다. 나노와이어들은 투명 전도체들을 제작하기에 적합한 하나의 재료이다. 예를 들어, 제목이 "나노와이어 기반 투명 전도체(Nanowire-Based Transparent Conductors)"인 PCT 공개공보 제WO 2007/022226호는 컴퓨터들과의 이용을 위한 터치 스크린들의 생성을 가능하게 하는 적합한 격자(grid)로 패턴화될 수 있는, 캠브리오스 테크날러지즈 코포레이션(Cambrios Technologies Corporation)이 판매하는 나노와이어 재료를 개시한다.
3M 파일 제69879US003호는 전도성 재료가 기판 상에 전기 트레이스들로 패턴화되는 (예를 들어, 인쇄되는) 터치 스크린 디바이스들의 효율적인 생성에 대한 공정을 설명한다. 이러한 공정은 기판이 감기지 않는 롤-투-롤 공정으로 수행될 수 있어서, 인쇄 및 건조/경화와 같은 전환 작업들이 수행되고, 이어서 패턴화된 기판이 추가적인 수송 및 가공을 위해 롤로 다시 감긴다.
3M 파일 제69879호에 기재된 공정들에 의해 형성된 패턴화된 전도성 재료는 전자 회로 컴포넌트에 접속되어, 예를 들어, 터치-스크린 디스플레이에서의 이용을 위한 터치 센서와 같은 전자 어셈블리를 생성할 수 있다. 본 개시물은 전자 디바이스의 컴포넌트로서 이용될 수 있는 전자 어셈블리를 형성하기 위해, 3M 파일 제69879US003호에서 설명된 공정들에 의해 형성된 패턴화된 전도성 층들을, 예를 들어, 가요성 회로들과 같은 전자 회로 컴포넌트들에 접속시키기 위한 공정들에 관한 것이다. 본 개시물은 또한, 예를 들어, 이러한 상호접속 공정들을 이용하여 구성된 터치-스크린 디스플레이들과 같은 전자 디바이스들에 관한 것이다.
일 실시양태에서, 본 개시물은 기판 상의 패턴화된 전도성 나노와이어 층 위에 놓이는 레지스트(resist) 층에 전도성 접착제를 적용하는 단계, 및 전자 컴포넌트의 전기 접점을 전도성 접착제와 맞물리게 하여, 전자 컴포넌트와 전도성 나노와이어 층 사이에 전기적 접속을 제공하는 단계를 포함하는 전자 어셈블리의 제조 방법에 관한 것이다.
다른 실시양태에서, 본 개시물은 그 위에 전도성 나노와이어들의 패턴을 갖는 기판(여기서, 전도성 나노와이어들은 레지스트 매트릭스 재료의 층이 그 위에 놓인다); 레지스트 매트릭스 재료의 층 상의 전도성 접착제; 및 전도성 접착제와 접촉하는 전자 컴포넌트의 전기 접점을 포함하는 전자 어셈블리에 관한 것이다.
또 다른 실시양태에서, 터치 스크린 디스플레이는 액정 디스플레이 및 전자 어셈블리를 포함한다. 전자 어셈블리는 액정 디스플레이 상에 유리 기판을 포함하며, 여기서 유리 기판은 그 위에 전도성 나노와이어들의 패턴을 갖는다. 전도성 나노와이어들은 레지스트 매트릭스 재료의 층이 그 위에 놓인다. 전도성 접착제는 레지스트 매트릭스 재료의 층 상에 있고; 가요성 회로의 전기 접점은 전도성 접착제와 접촉하고 있다. 가요성의 투명 표면이 전자 어셈블리 위에 놓인다.
본 발명의 하나 이상의 실시양태들의 세부 사항들은 첨부 도면 및 이하의 설명에서 제시된다. 본 발명의 다른 특징들, 목적들, 및 이점들은 설명 및 도면들로부터, 그리고 청구범위로부터 자명할 것이다.
도 1은 기판 상의 전도성 나노와이어 층의 개략적 단면도로서, 여기서 전도성 나노와이어 층은 패턴화된 레지스트 매트릭스 재료가 그 위에 놓인다.
도 2는 박리 가능한 중합체 층이 그 위에 놓인 도 1의 구성의 개략적 단면도이다.
도 3은 박리 가능한 중합체 층을 제거한 후의 도 2의 구성의 개략적 단면도이다.
도 3a는 박리 가능한 중합체 층을 제거한 후에 돌출되는 나노와이어들을 나타내는 전도성 나노와이어 층의 일부분의 개략적 단면도이다.
도 4는 전자 컴포넌트에 대한 본딩을 위한 준비 시에 전도성 접착제가 그 위에 적용된 도 3의 구성의 개략적 단면도이다.
도 5는 전자 컴포넌트에 본딩된 도 4의 구성을 포함하는 라미네이트 구성부의 개략적 단면도이다.
도 6은 기판 상의 전도성 나노와이어 층의 개략적 단면도로서, 여기서 전도성 나노와이어 층은 패턴화된 박리 가능한 중합체 층이 그 위에 놓인다.
도 7은 박리 가능한 중합체 층을 제거한 후의 도 6의 구성의 개략적 단면도이다.
도 8은 터치-스크린 디스플레이의 개략적 단면도이다.
도면에서 유사한 부호들은 유사한 소자들에 대한 것이다.
이제 도 1을 참조하면, 기판(14)은 나노와이어들을 포함하는 전도성 층(16)으로 코팅된다. 전도성 나노와이어 층(16)은 실질적으로 기판(14)의 제1 주 표면(15)의 적어도 일부분에 걸쳐서, 바람직하게는 제1 주 표면의 구역의 적어도 50%, 60%, 70%, 80%, 또는 90%에 걸쳐서 실질적으로 계속된다. 전도성 나노와이어 층(16)은 기판을 따라 계속하여 코팅될 수도 있거나, 그 사이에 코팅되지 않은 기판 구역들을 남기며 이산 블록들 또는 직사각형들로 적용될 수도 있으며, 블록들 또는 직사각형들은 생성되는 의도한 터치 스크린의 전체 사이즈와 유사한 사이즈를 갖는다. "실질적으로 계속하여"는 나노와이어들이 전도성 기판의 표면을 제공하기에 충분한 밀도로 적용되는 것을 의미하며, 이는, 예를 들어, 제WO 2007/022226호의 도 15b에 도시되어 있는 바와 같이, 나노와이어 층이 그 사이에 개구들 또는 공간들을 갖는 개개의 와이어들을 포함할 것으로 인식된다.
전도성 나노와이어 층(16)은 전도성 나노와이어들을 포함한다. 이러한 응용에서, 용어 나노와이어는 높은 종횡비들(예를 들어, 10보다 높음)을 갖는 전도성 금속 혹은 비금속 필라멘트들, 파이버들, 로드(rod)들, 스트링들, 스트랜드들, 위스커들, 또는 리본들을 지칭한다. 비금속 전도성 나노와이어들의 예들은, 이로 제한되지는 않으나, 탄소 나노튜브(carbon nanotube; CNT)들, 금속 산화물 나노와이어들(예를 들어, 오산화바나듐), 반금속 나노와이어들(예를 들어, 실리콘), 전도성 중합체 파이버들 등을 포함한다.
본원에 이용되는 바와 같은, "금속 나노와이어"는 원소 금속, 금속 합금들, 또는 (금속 산화물들을 포함하는) 금속 화합물을 포함하는 금속성 와이어를 지칭한다. 금속 나노와이어의 적어도 하나의 단면 치수는 500 nm 미만, 또는 200 nm 미만, 또는 바람직하게는 100 nm 미만이다. 언급된 바와 같이, 금속 나노와이어는 10 초과, 바람직하게는 50 초과, 그리고 더욱 바람직하게는 100 초과의 종횡비(길이:폭)를 갖는다. 적합한 금속 나노와이어들은, 제한 없이, 은, 금, 구리, 니켈, 및 금-도금 은(gold-plated silver)을 포함하는 임의의 금속에 기초할 수 있다.
금속 나노와이어들은 공지의 방법들에 의해 제조될 수 있다. 특히, 은 나노와이어들은 폴리올(예를 들어, 에틸렌 글리콜 및 폴리비닐 피롤리돈)의 존재 하에 은염(예를 들어, 질산은)의 용액-상 환원을 통해 합성될 수 있다. 균일한 사이즈의 은 나노와이어들의 대량 생성은, 예를 들어, 문헌[Xia, Y. et al., Chem. Mater. (2002), 14, 4736-4745 및 Xia, Y. et al., Nanoletters (2003) 3(7), 955-960]에 설명된 방법들에 따라 준비될 수 있다. 생물학적 템플릿들을 이용하는 것과 같은, 나노와이어들을 제작하는 보다 많은 방법들이 제WO 2007/022226호에 개시되어 있다.
소정의 실시양태들에서, 나노와이어들은 액체로 분산되고, 기판 상에 나노와이어들을 포함하고 있는 액체를 코팅하고, 이어서 액체가 증발하거나(건조되거나) 경화되도록 함으로써 기판 상에 나노와이어 층이 형성된다. 나노와이어 층들은 통상적으로 액체 속에 분산되어 코팅기 또는 분무기를 이용함으로써 기판 상의 보다 균일한 침착을 용이하게 한다.
나노와이어들이 안정적인 분산을 형성할 수 있는 임의의 비부식성 액체("나노와이어 분산제"라고도 불림)가 이용될 수 있다. 바람직하게는, 나노와이어들은 물, 알코올, 케톤, 에테르, 탄화수소, 또는 방향족 용매(벤젠, 톨루엔, 크실렌 등) 속에 분산된다. 보다 바람직하게는, 액체는 휘발성이며, 200℃ 이내, 150℃ 이내, 또는 100℃ 이내의 끓는 점을 갖는다.
또한, 나노와이어 분산제는 점도, 부식, 접착력, 및 나노와이어 분산을 제어하기 위한 첨가제들 또는 바인더들을 포함하고 있을 수도 있다. 적합한 첨가제들 또는 바인더들의 예들은, 이로 제한되지는 않으나, 카르복시 메틸 셀룰로오스(carboxy methyl cellulose; CMC), 2-하이드록시 에틸 셀룰로오스(hydroxy ethyl cellulose; HEC), 하이드록시 프로필 메틸 셀룰로오스(hydroxy propyl methyl cellulose; HPMC), 메틸 셀룰로오스(MC), 폴리비닐 알코올(PVA), 트리프로필렌 글리콜(TPG), 및 크산탄 검(XG), 및 계면활성제 예컨대 에톡실레이트, 알콕실레이트, 에틸렌 옥사이드 및 프로필렌 옥사이드 및 이들의 공중합체, 술폰산염, 황산염, 디술폰산염, 술포석시네이트, 포스페이트 에스테르, 및 플루오르 계면활성제(예를 들어, 듀폰으로부터의 상표명 조닐(Zonyl) 하에 구입 가능한 것들)를 포함한다.
일 예에서, 나노와이어 분산제 또는 "잉크"는, 중량이, 0.0025% 내지 0.1% 계면활성제(예를 들어, 바람직한 범위는 조닐® FSO-100에 있어서 0.0025% 내지 0.05%이다), 0.02% 내지 4% 점도 개선제(예를 들어, 바람직한 범위는 HPMC에 있어서 0.02% 내지 0.5%이다), 94.5% 내지 99.0% 용매, 및 0.05% 내지 1.4% 금속 나노와이어들을 포함한다. 적합한 계면활성제의 대표적인 예들은 조닐 FSN, 조닐 FSO, 조닐 FSH, 트리톤(x100, x114, x45), 다이놀(Dynol)(604, 607), n-도데실 b-D-말토사이드(maltoside) 및 노벡(Novek)을 포함한다. 적합한 점도 개선제들의 예들은 하이드록시프로필 메틸 셀롤로오스(HPMC), 메틸 셀룰로오스, 크산탄 검, 폴리비닐 알코올, 카르복시 메틸 셀룰로오스, 하이드록시 에틸 셀룰로오스를 포함한다. 앞서 언급된 바인더들 또는 첨가제들을 포함하는, 나노와이어 분산제에 존재할 수도 있는 적합한 용매들의 예들은 물 및 이소프로판올을 포함한다.
위에서 개시된 것으로부터 분산제의 농도를 변화시킬 것이 요구된다면, 용매의 퍼센트가 증가되거나 감소될 수 있다. 바람직한 실시양태들에서는, 다른 성분들의 상대적 비율들은, 그러나, 동일하게 남아 있을 수 있다. 특히, 점도 개선제에 대한 계면활성제의 비율은 바람직하게는 약 80:1 내지 약 0.01:1의 범위이며; 나노와이어들에 대한 점도 개선제의 비율은 바람직하게는 약 5:1 내지 약 0.000625:1의 범위이고; 계면활성제에 대한 나노와이어들의 비율은 바람직하게는 약 560:1 내지 약 5:1의 범위이다. 분산제의 성분들의 비율들은 이용되는 기판 및 응용의 방법에 따라 변경될 수도 있다. 나노와이어 분산제에 대한 바람직한 점도 범위는 약 1 내지 1000 cP(0.001 내지 1 Pa-s)이다.
도 1에서의 기판(14)은 경질이거나 유연할 수 있다. 기판은 투명하거나 불투명할 수 있다. 적합한 경질 기판들은, 예를 들어, 유리, 폴리카보네이트, 아크릴 등을 포함한다. 적합한 가요성 기판들은, 이로 제한되지는 않으나: 폴리에스테르(예를 들어, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 및 폴리카보네이트(PC)), 폴리올레핀(예를 들어, 선형, 측쇄형, 및 사이클릭 폴리올레핀), 폴리비닐(예를 들어, 폴리비닐 클로라이드, 폴리비닐리덴 클로라이드, 폴리비닐 아세탈, 폴리스티렌, 폴리아크릴레이트 등), 셀룰로오스 에스테르 베이스(cellulose ester bases)(예를 들어, 셀룰로오스 트리아세테이트, 셀룰로오스 아세테이트), 폴리술폰 예컨대 폴리에테르술폰, 폴리이미드, 실리콘 및 다른 종래의 중합체 막들을 포함한다. 적합한 기판들의 추가적인 예들은, 예를 들어, 미국 특허 제6,975,067호에서 찾을 수 있다.
선택적으로, 기판의 표면은 나노와이어들의 후속의 침착을 보다 잘 수용하도록 표면을 준비하기 위해 전처리될 수 있다. 표면 전처리들은 다수의 기능들을 제공한다. 예를 들어, 균일한 나노와이어 분산층의 침착을 가능하게 한다. 또한, 후속하는 공정 단계들을 위해 기판 상에 나노와이어들을 고정시킬 수 있다. 또한, 전처리는 나노와이어들의 패턴화된 침착물을 생성하기 위해 패턴화 단계와 연계하여 이행될 수 있다. 제WO 2007/02226호에 설명되어 있는 바와 같이, 전처리들은 나노와이어 분산제에 적절한 화학적 또는 이온 상태를 주기 위한 선택적 패턴화된 중간층의 용매 또는 화학적 세척, 가열, 침착뿐만 아니라 플라즈마 처리, 자외선 조사 (UV)-오존 처리, 또는 코로나 방전과 같은 다른 표면 처리들을 포함할 수 있다.
나노와이어 층(16)을 형성하는 나노와이어 분산제는 원하는 광학적 및 전기적 속성들을 달성하도록 선택된 소정의 두께로 기판에 적용될 수 있다. 이러한 적용은 공지된 코팅 방법들, 예컨대 슬롯 코팅, 롤 코팅, 메이어 로드 코팅(Mayer rod coating), 딥 코팅, 커튼 코팅, 슬라이드 코팅, 나이프 코팅, 그라비어 코팅, 노치 바 코팅 또는 분무를 이용하여 수행되어, 기판 상에 전도성 나노와이어 층을 생성한다. 나노와이어 층(16)은 또한, 이로 제한되지는 않으나, 그라비어, 플렉소그래픽, 스크린, 활판인쇄, 잉크-젯 인쇄 등을 포함하는, 인쇄 기법들을 이용해 비연속적으로 침착될 수도 있다. 이러한 코팅 단계는 롤-투-롤 공정으로서 또는 조각-부분 방식으로 수행될 수 있다.
침착 다음에, 분산액의 액체는 통상적으로 증발에 의해 제거된다. 증발은 (예를 들어, 건조기를 이용하여) 가열에 의해 촉진될 수 있다. 생성된 전도성 나노와이어 층은 보다 많은 전기 전도성을 제공하기 위해 후-처리를 요구할 수도 있다. 이러한 후-처리는, 제WO 2007/02226호에 추가로 설명되어 있는 바와 같이, 열, 플라즈마, 코로나 방전, UV-오존, 또는 압력에 대한 노출을 수반하는 공정 단계일 수 있다. 선택적으로 나노와이어 층으로 기판을 코팅하는 것은 나노와이어 층을 강화(hardening) 또는 경화(curing)하는 것이 뒤따를 수 있다.
선택적으로, 전도성 나노와이어 층(16)은 층이 액체 분산액 코팅 이외의 수단을 이용하여 기판 표면(15)에 전달되는 공정에 의해 기판(14) 상에 코팅될 수 있다. 예를 들어, 나노와이어 층은 도너 기판(donor substrate)으로부터 기판 표면에 건식-전사(dry-transfer)될 수 있다. 추가적인 예로서, 나노와이어들은 가스 상 현탁액(gas phase suspension)으로부터 기판 표면에 전달될 수 있다.
특정한 일 실시양태에서, 나노와이어들의 수성 분산액(예를 들어, 상표명 ClearOhm Ink 하에 캄브리오스로부터 구입 가능한 분산액)의 층이 슬롯 다이 코팅 기법을 이용하여 10.0 내지 25 미크론 두께의 범위로 PET 기판에 적용되었다. 코팅 제형(예를 들어, 총 고형물 중량% 및 은 나노와이어 고형물 중량%)은, 지정된 전기적 및 광학적 속성들을 갖는 나노와이어 층, 예를 들어, 원하는 시트 저항(Ohm/Sq) 및 투과율(%) 및 헤이즈(haze)(%)와 같은 광학적 속성들을 생성하기 위해, 코팅 및 건조 공정 조건들과 함께 선택될 수 있다.
기판 상에 나노와이어들을 코팅하는 것으로부터(예를 들어, 나노와이어 분산액으로부터) 기인하는 전도성 나노와이어 층(16)은 나노와이어들 및 선택적으로 바인더 또는 첨가제들을 포함한다. 나노와이어 층은 바람직하게는 상호접속된 나노와이어들의 네트워크를 포함한다. 나노와이어 층을 이루는 나노와이어들은 바람직하게는 서로 전기적으로 접속되어, 거의 또는 사실상 시트 전도체를 초래한다. 나노와이어 층은 층을 이루는 개개의 나노와이어들 사이에 개방된 공간을 포함하여, 적어도 부분적 투명성을 초래한다(즉, 광 투과). 개개의 나노와이어들 사이의 개방된 공간을 구비한 상호접속된 나노와이어들의 네트워크를 갖는 나노와이어 층들은 투명 전도체층들로 설명될 수도 있다.
통상적으로, 나노와이어 층(16)의 광학적 품질은 광 투과율 및 헤이즈를 포함하여 측정 가능한 속성들에 의해 양적으로 설명될 수 있다. "광 투과율"은 매체를 통해 투과되는 입사광의 백분율을 지칭한다. 다양한 실시양태들에서, 전도성 나노와이어 층의 광 투과율은 적어도 80%이고 높게는 99.9%일 수 있다. 다양한 실시양태들에서, 나노와이어 층과 같은 전도성 층의 광 투과율은 적어도 80%이고 높게는 99.9%(예를 들어, 90% 내지 99.9%, 95% 내지 99.5%, 97.5% 내지 99%)일 수 있다. 나노와이어 층이 기판(예를 들어, 투명 기판) 상에 침착되거나 라미네이트되는(예를 들어, 코팅되는) 투명 전도체에 있어서, 전체 구조물의 광 투과율은 구성 나노와이어 층의 광 투과율과 비교하여 살짝 줄어들 수도 있다. 전도성 나노와이어 층 및 기판과 결합하여 존재할 수도 있는 다른 층들, 예컨대 접착제 층, 반사 방지 층, 눈부심 방지 층(anti-glare layer)이 투명 전도체의 전체 광 투과율을 향상시키거나 감소시킬 수도 있다. 다양한 실시양태들에서, 기판 및 하나 이상의 다른 층들 상에 침착되거나 라미네이트된 전도성 나노와이어 층을 포함하는 투명 전도체의 광 투과율은 적어도 50%, 적어도 60%, 적어도 70%, 적어도 80%, 적어도 90%, 또는 적어도 91%일 수 있고, 높게는 적어도 91% 내지 99%일 수도 있다.
헤이즈는 광 확산의 지수이다. 이는 입사 광으로부터 분리되고 투과 중에 산란된 광의 양의 백분율을 지칭한다. 대체로 매체의 속성인 광 투과율과는 달리, 헤이즈는 보통 생성 관련사항이고 통상적으로 매체에서의 표면 거칠기 및 내장된 입자들 또는 구성요소들의 이종성들에 의해 야기된다. ASTM 표준 번호 D1003-11에 따르면, 헤이즈는 2.5도보다 큰 각도로 편향된 투과된 광의 비율로 정의될 수 있다. 다양한 실시양태들에서, 전도성 나노와이어 층의 헤이즈는 10% 이하, 8% 이하, 5% 이하, 2% 이하, 1% 이하, 0.5% 이하, 또는 0.1% 이하(예를 들어, 0.1% 내지 5%, 또는 0.5% 내지 2%)이다. 전도성 나노와이어 층이 기판(예를 들어, 투명 기판) 상에 침착되거나 라미네이트되는(예를 들어, 코팅되는) 투명 전도체에 있어서, 전체 구조의 헤이즈는 구성 나노와이어 층의 헤이즈와 비교하여 약간 증가될 수도 있다. 전도성 나노와이어 층 및 기판과 결합하여 존재할 수도 있는 다른 층들, 예컨대 접착제 층, 반사 방지 층, 눈부심 방지 층은 나노와이어 층을 포함하는 투명 전도체의 전체 헤이즈를 향상시키거나 감소시킬 수도 있다. 다양한 실시양태들에서, 기판 상에 침착되거나 라미네이트된 전도성 나노와이어 층을 포함하는 투명 전도체의 헤이즈는 10% 이하, 8% 이하, 5% 이하, 2% 이하, 1% 이하, 0.5% 이하, 또는 0.1% 이하(예를 들어, 0.1% 내지 5%, 또는 0.5% 내지 2%)이다. "투명도"는 2.5도 미만의 각도로 편향된 투과된 광의 비율이다.
전도성 나노와이어 층(16)의 시트 저항, 투과율, 및 헤이즈는 층의 다양한 소정의 속성들 및 그것의 구성 재료들, 예컨대 나노와이어들에 의해 조정될 수 있다. 나노와이어들과 관련하여, 예를 들어, 구성요소(예를 들어, Ag, Cu, Cu-Ni 합금, Au, Pd), 길이(예를 들어, 1 마이크로미터, 10 마이크로미터, 100 마이크로미터, 또는 100 마이크로미터 초과), 단면 치수(예를 들어, 10 나노미터, 20 나노미터, 30 나노미터, 40 나노미터, 50 나노미터, 75 나노미터, 또는 75 나노미터 초과의 직경)가 달라질 수 있다. 나노와이어들을 포함하는 전도성 층과 관련하여, 예를 들어, 그것의 다른 컴포넌트들(예를 들어, 셀룰로오스 결합제, 계면활성제와 같은 가공 보조제, 또는 도전성 중합체와 같은 컨덕턴스 증강제), 또는 그것의 나노와이어들의 구역 밀도(예를 들어, 제곱 밀리미터당 10 초과, 제곱 밀리미터당 100 초과, 제곱 밀리미터당 1000 초과, 또는 심지어 제곱 밀리미터당 10000 초과)가 달라질 수도 있다. 이에 따라, 전도성 층 또는 나노와이어 층의 시트 저항은 1,000,000 Ohm/Sq 미만, 1,000 Ohm/Sq 미만, 100 Ohm/Sq 미만, 또는 심지어 10 Ohm/Sq 미만(예를 들어, 1 Ohm/Sq 내지 1,000 Ohm/Sq, 10 Ohm/Sq 내지 500 Ohm/Sq, 20 Ohm/Sq 내지 200 Ohm/Sq, 또는 25 내지 150 Ohm/Sq)일 수도 있다. 전도성 층 또는 나노와이어 층의 투과율은 적어도 80%일 수도 있고, 높게는 99.9%(90% 내지 99.9%, 95% 내지 99.5%, 또는 97.5% 내지 99%)일 수 있다. 전도성 층 또는 나노와이어 층의 헤이즈는 10% 이하, 8% 이하, 5% 이하, 2% 이하, 1% 이하, 0.5% 이하, 또는 0.1% 이하(예를 들어, 0.1% 내지 5% 또는 0.5 내지 2%)일 수도 있다.
다시 도 1을 참조하면, 레지스트 매트릭스 재료의 패턴은 전도성 나노와이어 층(16) 상에 적용되어, 노출된 전도성 나노와이어 층의 하나 이상의 제1 영역들(17) 및 레지스트 매트릭스 재료의 하나 이상의 제2 영역들(22)을 기판(14) 상에 생성시킨다(예를 들어, 터치 스크린을 위한 회로 패턴). 레지스트 매트릭스 재료(20)는, 예를 들어, 인쇄에 의해 전도성 나노와이어 층(16) 상에 적용되거나 패턴화될 수 있고, 그렇게 적용된 후에 기판에 대해 보다 접착력 있고 보호되는 전도성 나노와이어 층을 제공한다.
소정의 실시양태들에서, 매트릭스 재료(20)는 중합체 및 바람직하게는 광학적으로 투명한 중합체를 포함한다. 적합한 중합체 레지스트 매트릭스 재료들의 예들은, 이로 제한되지는 않으나, 폴리아크릴 예컨대 폴리메타크릴레이트, 폴리아크릴레이트 및 폴리아크릴로니트릴, 폴리비닐 알코올, 폴리에스테르(예를 들어, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 및 폴리카보네이트(PC)), 페놀 수지 또는 크레졸-포름알데히드와 같은 고도(high degree)의 방향성을 갖는 중합체(Novolacs®), 폴리스티렌, 폴리비닐톨루엔, 폴리비닐크실렌, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르이미드, 폴리술파이드, 폴리술폰, 폴리페닐렌, 및 폴리페닐 에테르, 폴리우레탄(PU), 에폭시, 폴리올레핀(예를 들어, 폴리프로필렌, 폴리메틸펜텐, 및 사이클릭 올레핀(cyclic olefins)), 아크릴로니트릴-부타디엔-스티렌 공중합체(ABS), 셀룰로직(cellulosics), 실리콘 및 다른 실리콘-함유 중합체(예를 들어, 폴리실세스퀴옥산 및 폴리실란), 폴리비닐 클로라이드(PVC)), 폴리아세테이트, 폴리노르보르넨, 합성 고무(예를 들어, EPR, SBR, EPDM), 및 풀루오로 중합체(예를 들어, 폴리비닐리덴 플루오라이드(PVDF), 폴리테트라플루오로에틸렌(PTFE) 또는 폴리헥사플루오로프로필렌), 플루오로-올레핀과 하이드로카본 올레핀의 공중합체(예를 들어, Lumiflon®), 및 비정질 플루오카본 중합체 또는 공중합체(예를 들어, 아사히 글래스 캄파니(Asahi Glass Co.)의 CYTOP®, 또는 듀폰 코포레이션(DuPont Corp.)의 Teflon® AF)를 포함한다.
다른 실시양태들에서, 레지스트 매트릭스 재료(20)는 프리폴리머를 포함한다. "프리폴리머"는, 본원에서 설명된 바와 같은, 중합체 매트릭스를 형성하기 위해 중합하고/하거나 가교결합할 수 있는 단량체들의 혼합물 또는 올리고머들 또는 부분 중합체들의 혼합물을 지칭한다. 바람직한 중합체 매트릭스의 관점에서, 적합한 단량체 또는 부분 중합체를 선택하는 것은 당업자의 지식 내에 있다.
일부 실시양태들에서, 프리폴리머는 광-경화성인데, 즉 프리폴리머는 조사에 대한 노출 시에 중합하고/하거나 가교-결합한다. 광-경화성 프리폴리머들에 기초한 레지스트 매트릭스 재료들은 선택적 영역들에서의 조사에 대한 노출에 의해, 또는 기판 상의 프리폴리머의 선택적 배치에 뒤따르는 조사에 대한 균일한 노출에 의해 패턴화될 수 있다. 다른 실시양태들에서, 프리폴리머는 열-경화성인데, 이는 유사한 방식으로 패턴화될 수 있으나, 조사에 대한 노출 대신에 열원에 대한 노출이 이용된다.
통상적으로, 레지스트 매트릭스 재료(20)는 액체로서 적용된다. 레지스트 매트릭스 재료는 선택적으로 (예를 들어, 적용 동안) 용매를 포함할 수도 있다. 선택적으로, 용매는 적용 공정 동안, 예를 들어, 박리 가능한 중합체 층으로 오버-코팅하기 전에 제거될 수도 있다. 매트릭스 재료를 효과적으로 용매화하거나 분산시킬 수 있는 임의의 비부식성 용매가 이용될 수 있다. 적합한 용매의 예들은 물, 알코올, 케톤, 에테르, 테트라하이드로푸란, 하이드로카본(예를 들어, 사이클로헥산), 또는 방향성 용매(벤젠, 톨루엔, 크실렌 등)를 포함한다. 용매는 휘발성일 수 있으며, 200℃ 이하, 150℃ 이하, 또는 100℃ 이하의 끓는 점을 갖는다.
일부 실시양태들에서, 레지스트 매트릭스 재료(20)는 가교-결합제, 중합 개시제, 안정제들(예를 들어, 보다 긴 제품 수명을 위한 산화방지제 및 UV 안정제들 및 보다 좋은 품질-수명을 위한 중합 억제제를 포함함), 계면활성제 등을 포함할 수도 있다. 일부 실시양태들에서, 매트릭스 재료(20)는 부식 억제제를 더 포함할 수도 있다. 일부 실시양태들에서, 레지스트 매트릭스 재료 그 자체는 전도성이다. 예를 들어, 매트릭스는 전도성 중합체를 포함할 수 있다. 전도성 중합체들은, 이로 제한되지 않으나, 폴리아닐린, 폴리티오펜 및 폴리디아세틸렌(polydiacetylenes)을 포함하는 것으로 공지되어 있다.
일부 실시양태들에서, 레지스트 매트릭스 재료는 약 10 나노미터 및 약 300 나노미터, 약 20 나노미터 내지 약 200 나노미터, 약 40 나노미터 내지 200 나노미터, 또는 약 50 나노미터 내지 200 나노미터의 두께를 갖는다.
일부 실시양태들에서, 레지스트 매트릭스 재료는 약 1.3 내지 2.5, 약 1.40 내지 1.70, 또는 약 1.35 내지 1.80의 굴절률을 갖는다.
레지스트 매트릭스 재료(20)는 전도성 나노와이어 층(16)에 무결성(integrity)을 더하고 기판(14)의 표면(15)에 대한 전도성 나노와이어 층(16)의 향상된 접착력을 증진시킬 수 있다.
통상적으로, 레지스트 매트릭스 재료(20)는 광학적으로 투명한 재료이다. 재료는 재료의 광 투과율이 가시 영역(400 nm 내지 700 nm)의 적어도 80%이면 광학적으로 투명한 것으로 고려된다. 달리 명시되지 않는 한, 본원에서 설명된 (기판을 포함하여) 모든 층들은 바람직하게는 광학적으로 투명하다. 레지스트 매트릭스 재료의 광학적 투명도는 통상적으로, 제한 없이, 굴절률(refractive index; RI), 두께, 평활도, 두께에 걸친 RI의 일관성, (인터페이스를 포함하여) 표면 반사도, 및 표면 거칠기 및/또는 내장된 입자들에 의해 야기되는 산란을 포함하여, 다수의 인자들에 의해 결정된다.
위에서 논의된 바와 같이, 레지스트 매트릭스 재료(20)는 선택된 영역들에서 보호층으로 경화되고/되거나 강화되어 전도성 나노와이어 층(16) 위에 패턴을 형성할 수도 있다. "경화 또는 경화시키기"는 단량체 또는 부분 중합체들(예를 들어, 150보다 적은 단량체 단위들을 포함하는 올리고머들)이 고체 중합 매트릭스를 형성하도록 중합하거나, 중합체들이 가교-결합하는 공정을 지칭한다. 적합한 중합 또는 가교-결합 조건들은 공지되어 있고, 예로서, 단량체의 가열, 가시 또는 자외(UV) 광, 전자 빔 등을 사용하는 단량체의 조사를 포함한다. 그렇지 않고, "강화(들) 또는 강화시키기"는, 예를 들어, 중합 또는 가교-결합 없이, 레지스트 매트릭스 재료의 건조 도중에 용매 제거에 의해 야기될 수 있다.
레지스트 매트릭스 재료(20)는 적합한 패턴화 공정에 의해 패턴화된다. 적합한 패턴화 공정들은 포토리소그래피와 같은 서브트랙티브법(subtractive method)들을 포함한다(여기서, 레지스트 매트릭스 재료는 포토레지스트이다). 적합한 패턴화 공정들은 또한 직접 인쇄를 포함한다. 위에서 논의된 바와 같이, 인쇄된 레지스트의 강화 또는 경화는 다음 공정 단계 전에 일어난다. 적합한 인쇄기들 및 패턴화 방법들은 공지되어 있고, 예시된 플렉소그래픽 인쇄기, 그라비어 인쇄, 잉크 젯 인쇄, 스크린 인쇄, 분무 코팅, 바늘 코팅, 포토리소그래픽 패턴화, 및 오프셋 인쇄를 포함한다.
적합한 패턴들은 폭 또는 길이 중 가장 작은 치수가 제로 미크론보다 큰, 예컨대 0.001 미크론보다 크고 1 미크론보다 작은, 10 미크론보다 작은, 100 미크론보다 작은, 1 mm보다 작은, 또는 10 mm보다 작은 특징들을 수반한다. 특징 사이즈에 대한 임의의 상한은 오직 인쇄가 일어나는 기판의 사이즈에 의해 제한된다. 롤-투-롤 인쇄의 경우, 이는 웹의 기계 방향에서 사실상 무한정이다. 이러한 특징들은 별형들, 정사각형들, 직사각형들, 또는 원형들과 같이, 패턴화될 수 있는 임의의 형상을 취할 수 있다. 보통 특징들은 터치 스크린에서의 컴포넌트로서 이용을 위해 터치에 감응하는 병렬 라인들 또는 격자일 것이다.
도 2를 참조하면, 박리 가능한 중합체 재료(30)가 기판(14) 상의 전도성 나노와이어 층(16) 및 레지스트 층(20) 위에 적용된다(기판(14) 상의 전도성 나노와이어 층(16)의 하나 이상의 영역들 상에, 예를 들어, 인쇄에 의해, 예를 들어, 코팅되거나; 패턴화된다). 그렇게 적용되면, 박리 가능한 중합체 재료(30)는 (예를 들어, 박리 가능한 중합체 재료(30)가 패턴화된 하나 이상의 영역들에서) 박리에 의해 제거 가능한 전도성 나노와이어 층(16)을 제공한다. 일반적으로, 전도성 나노와이어 층(16)에 적용된 박리 가능한 중합체 재료(30)는 기판 상에 코팅된 동일한 전도성 나노와이어 층에 적용된 레지스트 매트릭스 재료보다 기판에 대해 덜 접착된다. 일반적으로, 전도성 나노와이어 층(16)에 적용된 레지스트 매트릭스 재료(20)에 적용된 박리 가능한 중합체 재료(30)는 레지스트 매트릭스 재료가 전도성 나노와이어 층(16)에 접착되는 것보다 레지스트 매트릭스 재료(20)에 덜 접착된다.
적합한 박리 가능한 중합체 재료들은 전도성 나노와어어층(16)에 쉽게 코팅되고 접착되나, 층(30)이 레지스트 매트릭스 재료(20) 및 기판(14) 양자로부터 박리될 수 있도록 기판(14) 또는 레지스트 매트릭스 재료(20)에 과도하게 접착되지는 않는다. 박리 가능한 중합체 층(30)에 대한 화학 조성의 선택은 기판(14), 레지스트 매트릭스 재료(20), 및 전도성 나노와이어 층(16)의 특정 조성물의 선택에 의존한다.
한 가지 적합한 박리 가능한 중합체 층은 폴리비닐 알코올(PVA)을 포함한다. PVA에 있어서 대략 8,000 내지 9,000 Da의 분자량이 바람직한 것으로 몇몇 실시양태들에서 밝혀졌다. PVA를 포함하는 적합한 상업적으로 이용 가능한 코팅 조성물은 일리노이주 롤링 미도우즈의 맥더미드 오토타입, 인코포레이티드(MacDermid Autotype, Inc.)로부터 구입 가능한 맥더미즈 프린트 앤드 필(MacDermid's Print & Peel)이다. 프린트 앤드 필은 쉽게 제거 가능한 보호 마스크로서 작용하도록 표면 마감재들의 범위 상에서 선택적으로 인쇄되게 설계된 수성 기반 스크린 인쇄 가능 니스(varnish)이다. 놀랍게도, 나노와이어 층(16)에 대한 이러한 조성물의 접착력은, 후속하는 박리 동작 중에, 원치 않는 구역들에서 기판(14)으로부터 그것을 완전히 제거하기에 충분하나, 기판에 부착된 레지스트 패턴(26)에 의해 커버된 나노와이어 구역들은 순조롭게 그대로 두는 것으로 밝혀졌다.
다른 상업적으로 구입 가능한 박리 가능한 중합체 재료는 캔사스주 쇼니의 나즈다 잉크 테크날러지즈(Nazdar Ink Technologies)로부터 구입 가능한 Nazdar 303440WB Waterbase Peelable Mask이다. 다른 적합한 박리 가능한 중합체 층은 폴리비닐 알코올(PVA)과 유니온 카바이드(Union Carbide)로부터 구입 가능한 트리톤(Triton) X-114(또는 다른 적합한 계면활성제)와 탈이온수를 혼합함으로써 제조될 수 있다. 하나의 적합한 제조법은 20 중량% PVA(8,000 내지 9,000 Da 분자량), 2 중량% Triton X-114 및 잔여량의 탈이온수를 포함할 수 있다.
바람직하게는, 박리 가능한 중합체(30)는 액체 상태로 레지스트 매트릭스 재료(20)가 패턴화된 기판(14)에 전달된다. 박리 가능한 중합체 재료(30)는 레지스트 매트릭스 재료가 패턴화된 기판에 박리 가능한 중합체 층-형성 액체를 적용함으로써 형성된다. 코팅기에 의한 적용 후에 박리 가능한 중합체 층(30)을 강화하거나 경화시키기 위해 건조기가 선택적으로 이용될 수 있다. 박리 가능한 중합체 층-형성 액체는 공지의 적용 방법들, 예컨대 슬롯 코팅, 그라비어 코팅, 롤 코팅, 플러드 코팅, 노치 바 코팅, 분무, 열 압착 라미네이션, 또는 진공 라미네이션을 이용하여 기판에 적용된다.
도 1에 도시되어 있는 바와 같이, 전도성 나노와이어 층(16) 및 레지스트 매트릭스 재료 패턴(20)을 갖는 기판의 표면(15)은 i) 노출된 전도성 나노와이어 층(16)의 하나 이상의 제1 영역들(17), 및 ii) 레지스트 매트릭스 재료가 그 위에 놓인 전도성 나노와이어 층의 하나 이상의 제2 영역들(22)을 포함한다. 일반적으로, 레지스트 매트릭스 재료 영역들은 노출된 전도성 나노와이어 층 영역들에 대해 올려 놓아진다. 일반적으로, 레지스트 매트릭스 재료 영역과 노출된 전도성 나노와이어 층 영역 사이의 경계에, 양각(relief)의 변화가 존재한다. 그러한 양각에서의 변화의 예는 노출된 전도성 층 영역과 레지스트 매트릭스 재료의 레지스트 매트릭스 재료 영역 사이의 계단형 에지이다. 계단형 에지는 (앞서 언급된 예에서 레지스트 매트릭스 재료의 두께에 의해 근사치가 계산되는) 높이를 가질 수도 있고, 측방향 확장을 가질 수도 있다(예를 들어, 계단형 에지가 존재하는 기판에 대해 거의 평행한 평면에서의 거리). 양각에서의 변화에 따라, 그리고 레지스트 매트릭스 재료 및 노출된 전도성 층 영역들의 평면 내의 기하학적 구조들(예를 들어, 형상들 및 사이즈들)에 따라, 실질적으로 전체 노출된 전도성 재료 표면을 박리 가능한 중합체 층과 접촉하게 하는 것은 힘들 수도 있다. 노출된 전도성 나노와이어 층 영역의 일부분이 박리 가능한 중합체 층에 의해 접촉되지 않는다면, 후속하는 박리 단계 중에, 해당 부분은 성공적으로 또는 고 패턴 충실도로 제거되지 않을 수도 있다. 이에 따라, 일부 실시양태들에서, 박리 가능한 중합체-형성 액체 층은 레지스트 매트릭스 재료가 패턴화된 기판에 적용되며, 여기서 노출된 전도층의 적어도 50%, 바람직하게는 적어도 75%, 보다 바람직하게는 적어도 90%, 보다 바람직하게는 적어도 95%, 보다 바람직하게는 적어도 99%, 그리고 가장 바람직하게는 100%가 박리 가능한 중합체 층 재료에 의해 접촉된다.
레지스트 매트릭스 재료가 패턴화된 기판으로 전달되는 박리 가능한 중합체 층-형성 액체와 관련하여, 그것은 중합체 용액, 중합체 분산액, 단량체 용액, 단량체, 단량체들의 혼합물, 또는 용융물(melt)일 수도 있다. 액체는 소량의 부차적인 성분들(예를 들어, 광 개시제, 표면 활성제, 점도 개선제)을 포함할 수도 있다. 박리 가능한 중합체 층은 고체로 전달되지 않는다(예를 들어, 점탄성 고체, 예컨대 접착제와 노출된 나노와이어 재료 영역들에서의 노출된 전도성 또는 나노와이어 재료 사이의 접촉의 정도를 제한할 상당한 항복 응력을 보이는 가교-결합된 감압성 접착제). 액체 상태인 박리 가능한 층의 적용은 레지스트 매트릭스 재료가 패턴화된 기판으로부터 박리 가능한 중합체 층을 박리한 후에 전도성 또는 나노와이어 층의 고해상도 (고충실도) 패턴화를 초래한다.
박리 가능한 중합체 층-형성 액체의 점도는 레지스트 매트릭스 재료 패턴화된 기판에 박리 가능한 중합체 층-형성 액체를 전달하는 데 이용될 적용 방법을 고려하여 선택될 수 있다. 예를 들어, 슬롯 코팅, 롤 코팅, 그라비어 코팅, 플러드 코팅(flood coating), 노치 바 코팅, 또는 중합체 용액, 단량체, 또는 단량체 용액의 분무에 있어서 점도는 1 cps 내지 10,000 cps(0.001 내지 10 Pa-s), 바람직하게는 10 cps 내지 2,500cps(0.01 내지 2.5 Pa-s)일 수 있다. 중합체 용융물의 열 압착 또는 진공 라미네이션에 있어서, 점도는 10,000 cps 내지 100,000,000 cps(10 Pa-s 내지 100 Pa-s)일 수도 있다. 박리 가능한 중합체 층-형성 액체는 바람직하게는 제로 항복 응력을 갖는다. 일부 유용한 박리 가능한 중합체 층-형성 액체는 바람직하게는 100 Pa 미만, 보다 바람직하게는 50 Pa 미만, 보다 더 바람직하게는 5 Pa 미만, 보다 더 바람직하게는 1 Pa 미만의 매우 낮은 항복 응력을 나타낼 수 있다.
박리 가능한 중합체 층(30)은 기판의 제1 주 표면의 적어도 일부분에 걸쳐서, 그리고 바람직하게는 제1 주 표면의 구역의 적어도 50%, 60%, 70%, 80%, 또는 90%에 걸쳐서 실질적으로 계속된다. 박리 가능한 중합체 층은 그 사이에 코팅되지 않은 기판 구역들을 남기며 이산 블록들 또는 직사각형들로 적용될 수도 있으며, 블록들 또는 직사각형들은 생성되는 의도된 터치 스크린의 전체 사이즈와 유사한 사이즈를 갖는다. "실질적으로 계속되는"은 박리 가능한 중합체 층이 패턴화된 레지스트 매트릭스 재료(20)뿐만 아니라 패턴화된 레지스트 매트릭스 재료 사이에 존재하는 전도성 나노와이어 층(16)도 커버하도록 박리 가능한 중합체 층이 다수의 패턴화된 레지스트 매트릭스 재료 라인들, 트레이스들, 또는 이산 특징들 위에 적용된다는 것을 의미한다. 통상적으로, 박리 가능한 중합체 재료의 균일한 두께 및 계속되는 코팅은 기판의 적어도 일부 부분에 걸쳐 적용되나, 반드시 기판의 전체 폭 또는 길이에 걸쳐 적용되는 것은 아니다. 예를 들어, 기판의 중간 부분은 박리 가능한 중합체 재료로 코팅될 수 있으나, 각각의 에지를 따르는 스트립 또는 마진은 코팅되지 않은 채로 있게 된다.
본원에서 설명된 해결책은 여러 이점들을 가진다. 첫째로, 액체로부터 박리 가능한 중합체 층을 캐스팅함으로써, 박리 가능한 중합체 층과 전도성 나노와이어 층 사이에 매우 밀접한 접촉을 생성하는 것이 가능하다. 둘째로, 이러한 밀접한 접촉은 전도성 나노와이어 층의 제거된 부분들이 박리 가능한 중합체 층이 제거된 후에 기판 상으로 떨어지는 것을 방지하여, 생성 수율(product yields)을 상당히 감소시킬 수 있는 기판의 오염을 막는다. 마지막으로, 오버 코팅 단계 후에, 박리 가능한 중합체 층은 운반, 처리, 및 변환 동작들 중에 제자리에 남아 있을 수 있어서, 보호막으로서의 역할을 하고, 전도성 나노와이어 재료가 레이저 어블레이션(laser ablation)을 이용하여 패턴화된 경우에 해당할 수 있는, 추가적인 라이너가 적용될 필요성을 없앤다.
박리 가능한 중합체 층은 패턴화된 레지스트 매트릭스 재료(20) 및 전도성 나노와이어 층(16) 양자를 커버하기에 충분한 두께로 적용된다. 박리 가능한 중합체 층의 통상적인 두께는 약 2 μm 내지 약 10 μm, 또는 10 μm 내지 25 μm, 또는 약 25 μm 내지 100 μm이다. 박리 가능한 중합체 층을 적용한 후에, 층은 필요에 따라 강화되거나 경화된다. 강화 또는 경화 공정의 속도를 높이기 위해 선택적 건조기가 이용될 수 있다. 보다 얇은 박리 가능한 중합체 재료의 층이 바람직한데, 코팅 조성물로부터 용매를 제거하는 데 보다 적은 에너지를 요구하여, 보다 빠른 건조, 및 그에 따른 공정 시간들을 초래하기 때문이다. 일부 실시양태들에서, 박리 단계 중에 기계적 지지를 제공하기 위해 선택적 프리-마스크(도 2에 미도시)가 박리 가능한 중합체 층(30)의 표면에 라미네이트될 수도 있다. 이제 도 3을 참조하면, 박리 가능한 중합체 층(30)이 박리된다. 박리 가능한 중합체 층(30)은 매우 다양한 기법들에 의해, 예를 들어, 박리 닙(delaminating nip)(도 3에 미도시)이 있긴 하지만 적용된 층들의 모두를 기판(14)에 전달함으로써 제거될 수도 있다. 패턴화된(예를 들어, 인쇄된) 레지스트 매트릭스 재료(20)에 의해 보호되지 않은 기판의 구역들에서 부착된 전도성 나노와이어 층(16)을 갖는 박리 가능한 중합체 층(30)이 기판(14)으로부터 제거된다. 기판(14)으로부터 박리 가능한 중합체 층(30)을 박리하는 것은 기판의 선택된 영역들에서 전도성 나노와이어 층(16)을 제거함으로써, 패턴화된 나노와이어 층을 형성하며, 여기서 기판(14) 상에 남아 있는 나노와이어 층의 각각의 영역은 레지스트 매트릭스 재료(20)가 그 위에 놓여 있다.
도 3a는 박리 가능한 중합체 층의 제거 후의 레지스트 매트릭스 재료(20)가 그 위에 놓여 있는 전도성 나노와이어 층(16)의 영역의 확대된 개략적 단면도를 나타낸다. 복수의 나노와이어들(13)이 나노와이어 층(16)에서 비롯되고 레지스트 매트릭스 재료(20)로 넘어간다. 나노와이어들(13)은 전도성 나노와이어 층(16) 및 그 위에 놓인 레지스트 매트릭스 재료(20)로부터 돌출된다. 나노와이어들(13) 중 적어도 일부 나노와이어들은 레지스트 매트릭스 재료(20) 위로 확장하고 전도성 나노와이어 층(16)과의 추가적인 전기적 상호접속을 위한 사이트(site)들을 제공한다.
도 4를 참조하면, 레지스트 매트릭스 재료(20)가 그 위에 놓인 전도성 나노와이어 층(16)의 패턴에 전도성 접착제의 층(50)이 적용된다. 일부 실시양태들에서, 전도성 접착제 층(50)은 전도성 재료들(54)을 갖는 접착제 매트릭스(52)를 포함한다. 전도성 재료들(54)은, 이로 제한되지는 않으나, 은, 금, 구리, 알루미늄 등의 금속 입자들 또는 스크림(scrim), 및 이들의 혼합물을 포함한다. 전도성 재료들(54)은, 도 4에 도시되어 있는 바와 같이, z 방향인 접착제 매트릭스(52)의 두께에 걸쳐서 접착제 매트릭스(52)를 통해 전도성을 제공할 수도 있다. 다른 공간적 방향들을 따라서가 아니라 z 방향을 따른 이러한 전도성은 나노와이어 층(16) 또는 전자 컴포넌트에서의 콘택 패드들 사이의 바람직하지 않은 "단락들"을 유발하지 않으면서, 나노와이어 층(16)과 전자 컴포넌트의 콘택 패드 사이의 전기적 접속을 가능하게 한다. 접착제 층(50)에서의 전도성 재료들(54)은 레지스트 매트릭스 재료(20)로부터 돌출되는 나노와이어들(13)과 접촉하여 전도성 층(16)에서의 나노와이어들(13)과 전기적 상호접속을 형성한다. 이러한 전기적 상호접속은 결과적으로 전도성 접착제 층(50)과 전도성 층(16) 사이에 전기적 접촉을 생성한다.
전도성 접착제 층(50)은 상당히 다를 수도 있지만, 일부 실시양태들에서, 이로 제한되지는 않으나, 상표명 3M Anisotropically Conductive Film 5363, 7303, 7371, 7376, 및 7379 하의, 미네소타주 세인트폴의 3M으로부터 구입 가능한 이방성 전도성 막들을 포함한다. 이러한 막들은 전도성 입자들을 갖는 접착제 매트릭스를 포함한다. 일부 실시양태들에서, 접착제 매트릭스는 아크릴레이트 접착제, 에폭시 접착제, 실리콘 접착제, 또는 이들의 혼합물이나 조합물로부터 선택된다. 다양한 실시양태들에서, 전도성 입자들은, 이로 제한되지는 않으나, 은, 금, 구리, 알루미늄 등, 및 이들의 혼합물뿐만 아니라, 예를 들어 은, 금, 구리, 알루미늄, 및 이들의 혼합물과 조합물로 이루어진 전도성 코팅을 갖는 비전도성 입자들(예를 들어, 중합체들) 또는 다른 금속들을 포함한다.
일부 실시양태들에서, 전도성 접착제들은 약 10 미크론 내지 약 50 미크론의 두께를 가지고, 박리 가능한 라이너 상에 공급된다. 라이너가 제거되면, 전도성 접착제는 열, 압력, 또는 이들의 조합으로 전자 컴포넌트에 본딩될 수 있다. 일부 실시양태들에서, 전도성 접착제들은 약 1 내지 2 MPa의 본딩 압력 하에 약 140℃ 내지 약 170℃의 온도에서 본딩될 수 있다.
다른 실시양태에서, 전도성 접착제 층은 전도성 전사 테이프이다. 전사 테이프의 제1 주 표면은 위에서 설명된 바와 같은 제1 전도성 접착제의 층으로 코팅되고, 전사 테이프의 제2 반대면은 제1 전도성 접착제와 동일하거나 상이할 수도 있는 위에서 설명된 바와 같은 제2 전도성 접착제의 층으로 코팅된다. 적합한 전도성 전사 테이프들의 예들은, 이로 제한되지는 않으나, 상표명 3M 전기 전도성 접착제 전사 테이프(Electrically Conductive Adhesive Transfer Tape) 8703, 9703, 9704 및 9705 하의, 미네소타주 세인트폴의 3M으로부터 구입 가능한 것들을 포함한다. 이러한 접착제 전사 테이프들은 은 입자(silver particle)들이 담지된 아크릴 감압성 접착제 매트릭스들을 포함하고, z 방향을 따라 접착제 매트릭스를 통해 전도할 수도 있다.
다양한 예시적인 실시양태들에서, 이러한 전사 테이프들은 약 0.05 mm 내지 0.55 mm, 약 0.05 mm 내지 약 0.10 mm, 또는 약 0.05 mm 내지 약 0.127 mm의 두께를 갖는다.
다시 도 4를 참조하면, 금속 접점들(62)(예를 들어, 전도성 패드들)을 포함하는 전자 컴포넌트(60)는 금속 접점들(62)이 전도성 접착제 층(50)과 맞물릴 때까지 화살표 A의 방향을 따라 이동될 수도 있다. 이러한 물리적 맞물림은 전자 컴포넌트(60)와 접착제 층(50) 사이에, 그리고 결과적으로 접착제 층(50)과 전도성 나노와이어 층(16) 사이에 전기적 접속을 생성한다.
접착제 층(50)을 통한 나노와이어 층(16)과 전자 컴포넌트(60) 사이의 이러한 직접적인 본딩은 전자 컴포넌트(60)의 금속 접점들(62)과 투명 나노와이어 층(16) 사이에 임의의 다른 중간 전도성 페이스트 또는 인쇄 전도체의 필요성을 완화시키며, 이는 전자 어셈블리의 구성을 간소화한다.
전자 컴포넌트는 의도하는 응용에 따라 상당히 다를 수도 있고, 일부 실시양태들에서는 가요성 회로, 인쇄 회로 기판(PCB), 유리 패널, 또는 와이어들의 패턴을 포함한다.
전자 컴포넌트(60)에서의 접점들(62)은 전도성 접착제 층(50)과 맞물려 도 5에 도시된 바와 같은 라미네이트 전자 어셈블리 구성부(70)를 형성한다. 전자 어셈블리(70)는 표면(15) 상에 나노와이어들(13)을 포함하는 전도성 층(16)을 갖는 기판(14)을 포함한다. 전도성 나노와이어 층(16)은 돌출되는 나노와이어들(13)을 또한 포함하는 레지스트 매트릭스 재료(20)가 그 위에 놓여진다. 돌출되는 나노와이어들(13)은 전도성 접착제 층(50)에서 전도성 재료들(54)과 접촉하고, 접착제 매트릭스(52)는 전자 컴포넌트(60)를 기판(14)에 본딩된다. 전도성 접착제 층(50)에서의 전도성 재료들(54)은 전자 컴포넌트(60) 상의 금속 접점들(62)에 접촉하는데, 이는 전자 컴포넌트(60)와 전도성 층(16) 사이의 좋은 전기적 상호접속을 보장한다.
이제 도 6을 참조하면, 다른 실시양태에서, 나노와이어들을 포함하는 전도성 층(116)이 기판(114) 상에 코팅되면, 노출된 나노와이어 층들의 하나 이상의 제1 영역들(117) 및 박리 가능한 중합체 재료의 하나 이상의 제2 영역들(132)을 기판 상에 생성시키기 위해 박리 가능한 중합체 재료(130)로 층에 패턴이 적용될 수 있다(통상적으로, 터치 스크린에 대한 회로 패턴에 상호 보완적인 패턴).
박리 가능한 중합체 재료(130)는 적합한 패턴화 공정에 의해 패턴화된다. 적합한 패턴화 공정들은 포토리소그래피(여기서 박리 가능한 중합체 재료는 포토레지스트이다)와 같은 서브트랙티브법들을 포함한다. 박리 가능한 중합체 재료에 대한 바람직한 패턴화 공정들은 직접적인 인쇄를 포함한다. 위에서 논의된 바와 같이, 박리 가능한 중합체 재료(130)의 강화 또는 경화는 다음 공정 단계 전에 일어난다. 적합한 인쇄기들 및 패턴화 방법들은 공지되어 있고, 예시된 플렉소그래픽 인쇄기, 그라비어 인쇄, 잉크 젯 인쇄, 스크린 인쇄, 분무 코팅, 바늘 코팅, 포토리소그래픽 패턴화, 및 오프셋 인쇄를 포함한다.
적합한 패턴들은 폭 또는 길이 중 가장 작은 치수가 제로 미크론보다 큰, 예컨대 0.001 미크론보다 크고 1 미크론보다 작은, 10 미크론보다 작은, 100 미크론보다 작은, 1 mm보다 작은, 또는 10 mm보다 작은 특징들을 수반한다. 특징 사이즈에 대한 임의의 상한은 오직 인쇄가 일어나는 기판의 사이즈에 의해 제한된다. 롤-투-롤 인쇄의 경우, 이는 웹의 기계 방향에서 사실상 무한정이다. 이러한 특징들은 별형들, 정사각형들, 직사각형들, 또는 원형들과 같이, 패턴화될 수 있는 임의의 형상을 취할 수 있다. 보통 특징들은 터치 스크린에서의 컴포넌트로서 이용을 위해 터치에 감응하는 병렬 라인들 또는 격자일 것이다.
박리 가능한 중합체 재료의 패턴(132)(박리 가능한 중합체 층)이 전도성 나노와이어 층(116)에 적용되면, 이는 다음 단계에서 층(116)을 패턴화하는 데 이용될 수 있다. 박리 가능한 중합체 층은 기판의 하나 이상의 제2 영역들(132)에서 전도성 나노와이어 층을 제거하여 기판으로부터 박리되며, 그렇게 함으로써 패턴화된 전도성 나노와이어 층을 형성한다.
이제 도 7을 참조하면, 박리 가능한 중합체 층이 제거되었으며, 이는 또한 박리 가능한 중합체 층 아래에 있는 영역들로부터 전도성 나노와이어 층(116)을 제거한다. 그 위에 패턴화된 박리 가능한 중합체 재료를 갖지 않는 영역들에서, 전도성 나노와이어 층(116)은 기판(114) 상에 남아 있다. 그와 같이, 박리 단계 중에, 전도성 나노와이어 층의 노출된 영역들은 라이너에 의해 기판으로부터 제거되지 않는다. 박리 가능한 중합체 층을 제거한 후에, 전도성 나노와이어 층(116)을 전자 디바이스에 전기적으로 접속시키기 위해 위에서 설명된 바와 같이 전도성 접착제 층이 적용될 수 있다.
도 8을 참조하면, 터치-스크린 어셈블리(200)의 일 예는 전자 어셈블리 구성부(270)에 대한 기판을 제공하는, 유리 층(214)에 인접한 LCD 층(272)을 포함한다(도 5 참조). 전자 어셈블리 구성부(270)는 전도성 접착제 층(250)을 통해 가요성 회로들(260)에 전기적으로 접속되는, 전도성 나노와이어 층(216)을 포함한다(도 5 참조). 가요성 회로들(260) 상의 전기적 트레이스들(280)은 컴퓨터, 모바일 전화기, 태블릿 등과 같은 디스플레이 디바이스의 컴포넌트들에 어셈블리(200)를 접속시킨다. 전자 어셈블리 구성부(270) 위에 놓인 가요성의 투명 기판(276)은 디스플레이 디바이스의 사용자와의 상호작용의 지점을 제공한다.
실시예
95 중량%의 ClearOhmTM Ink-N G4-02(캘리포니아주 서니베일의 캠브리오스 테크날러지즈 코포레이션으로부터 구입 가능함)와 5 중량%의 이소프로필 알코올(미주리주 세인트 루이스의 시그마 알드리치(Sigma Aldrich)로부터 구입 가능함)로 구성된 혼합물을 1 리터의 투명한 병 속에서 교반하여 하기에서 나노와이어 제형이라고 지칭되는 코팅 제형을 생성시켰다.
10 ft (3 m)/min의 웹 속도로 대략 15.0 um의 사전-계량된 습식 필름 두께를 목표로 하면서, 슬롯 다이를 이용하여 5 mil (0.13 mm) 두께의 폴리에틸렌 테레프탈레이트(PET) 기판(델라웨어주 윌밍턴의 듀폰으로부터 구입 가능한 멜리넥스(Melinex) ST-504 필름) 상에 6 inch (15 cm)의 너비로 나노와이어 제형을 코팅하여 기판 상에 나노와이어 층을 형성했다. 이어서, 대략 2분 동안 공기 충격 오븐 속에서 나노와이어 층을 105℃의 온도로 가열하여, 코팅되고 건조된 투명한 전기 전도성 나노와이어 층을 생성시켰다.
나노와이어 층과 기판의 광 투과율과 헤이즈를 헤이즈 가드 플러스(Haze Gard Plus)(메릴랜드주 콜럼비아의 비와이케이 가드너 유에스에이(BYK Gardner USA))로 측정하였고, 각각 92.2% 및 1.4%로 결정되었다. 시트 저항도는, 2-포인트 프로브(probe) 측정으로 결정한 바와 같이, 50 내지 75 Ohms/Sq.인 것으로 측정되었다.
2.5 중량%의 UV-경화성 인쇄 잉크(일리노이주 바타비아의 플린트 그룹 프린트 미디어 노쓰 아메리카(Flint Group Print Media North America))와 97.5 중량%의 메틸 에틸 케톤(MEK)의 혼합물을 패턴화된 광중합체 스탬프를 이용하여, 플렉소그래픽 인쇄에 의해 나노와이어-코팅된 기판 위로 패턴으로서 침착시켰다. 인쇄된 패턴은 6 mm 피치(pitch)로 3 mm 너비의 다운-웹의 어레이로 구성되고, 패턴을 제작하는 데 이용된 플렉소그래픽 툴은 패턴을 정의한 이미지에 기초하여 써던 그래픽스 시스템스(Southern Graphics Systems)(미네소타주 미네아폴리스의 SGS)에 의해 제조되었다. 레지스트 매트릭스 재료는 (대략 0.3 내지 2.0 미크론의 습식 코팅을 제공하는 것으로 평가되는) 1.0 비씨엠/스퀘어 인치(BCM/sq. in.) 아닐록스 롤(anilox roll)을 이용하여 10 m/min의 속도로 인쇄되었다. 혼합물을 공기 충격 오븐 속을 통과시켜 MEK를 증발시키고, 생성된 패턴화된 UV-경화성 층들을 236 Watt/㎠ 퓨전 에이치 벌브(Fusion H bulb)(퓨전 유브이 시스템즈, 인코포레이티드(Fusion UV Systems, Inc.)로부터 구입 가능함)를 사용하여 질소-퍼지된 대기 속에서 고강도 UV 광으로 조사했다.
99 중량%의 맥더미드 프린트 앤드 필(콜로라도주 덴버의 맥더미드 인코포레이티드(MacDermid Inc.))과 1.0 중량%의 트리톤 X-114 계면활성제(미주리주 세인트 루이스의 시그마-알드리치로부터 구입 가능함)로 구성된 혼합물을 박리 가능한 중합체 층으로서 사용하기 위해 준비했다. #14 메이어 로드(뉴욕주 웹스터의 알. 디. 스페셜티즈(R.D. Specialties)로부터 구입 가능함)를 이용하여 이전 단계로부터의 패턴화된 레지스트 상에 박리 가능한 중합체 조성물을 오버-코팅하고, 이어서 오븐 속에 넣어 두어 2분 동안 건조했다. 박리 가능한 코팅이 건조되고 상온으로 식으면, 인쇄된 레지스트에 의해 보호되지 않는 영역들에서 나노와이어들을 떼어 내도록 기판으로부터 필름을 박리했다.
2개 층의 3M 8703 전기 전도성 접착제 전사 테이프를 너비 3 mm의 투명 전극들의 10개의 대향하는 접속 말단부에 적용시켰다. 이어서 2 개의 패턴화된 구리 플렉스 테일들을 패턴화된 투명 전극들과 함께 정렬시키고, 노출된 3M 8703 전기 전도성 접착제에 적층시켰다. 이어서 플렉스 회로들을 키틀리 멀티미터(Kiethly multimeter)로 테스트하여 플렉스 회로의 말단부들 사이의 격리되고 전도성인 리드(lead)들을 보여주어, 투명 전도체와 패턴 투명 나노와이어 층 사이의 직접적인 테일 본딩(tail bonding)을 확인했다.
본 발명의 다양한 실시양태들이 설명되었다. 이들 실시양태와 다른 실시양태들은 다음의 청구항들의 범주 내에 있다.

Claims (22)

  1. 기판 상의 패턴화된 전도성 나노와이어 층 위에 놓인 레지스트(resist) 층에 전도성 접착제를 적용하는 단계; 및
    전자 컴포넌트의 전기 접점과 상기 전도성 접착제를 맞물리게 하여, 상기 전자 컴포넌트와 상기 전도성 나노와이어 층 사이에 전기적 접속을 제공하는 단계
    를 포함하는, 전자 어셈블리의 제조 방법으로서,
    상기 나노와이어는 상기 패턴화된 전도성 나노와이어 층 및 상기 패턴화된 전도성 나노와이어 층 위에 놓인 레지스트 층으로부터 돌출되어, 상기 나노와이어 중 적어도 일부가 상기 전도성 접착제로 연장되는, 전자 어셈블리의 제조 방법.
  2. 제1항에 있어서,
    상기 전도성 접착제는 내부에 금속 입자들을 갖는 접착제의 층을 포함하는, 전자 어셈블리의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 기판 상의 상기 패턴화된 전도성 나노와이어 층은,
    나노와이어들을 포함하는 전도성 층으로 기판을 코팅하는 단계;
    레지스트 매트릭스 재료로 상기 전도성 층 상에 패턴을 적용하여, 노출된 전도성 층의 하나 이상의 제1 영역들 및 레지스트 매트릭스 재료의 하나 이상의 제2 영역들을 상기 기판 상에 생성시키는 단계;
    상기 레지스트 매트릭스 재료를 강화(hardening)시키거나 경화시키는 단계;
    박리 가능한 중합체 층으로 상기 패턴을 오버 코팅하는 단계;
    상기 박리 가능한 중합체 층을 강화시키거나 경화시키는 단계;
    상기 기판으로부터 상기 박리 가능한 중합체 층을 박리하는 단계; 및
    상기 기판의 상기 하나 이상의 제1 영역들에서 상기 기판으로부터 상기 노출된 전도성 층을 제거하여, 상기 기판 상에 패턴화된 전도성 층을 형성하는 단계로서, 이때 상기 패턴화된 전도성 층은 상기 레지스트 매트릭스 재료가 그 위에 놓인 나노와이어들을 포함하는, 단계
    에 의해 생성되는, 전자 어셈블리의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 기판 상의 상기 패턴화된 전도성 나노와이어 층은,
    나노와이어들을 포함하는 전도성 층으로 기판을 코팅하는 단계;
    박리 가능한 중합체 액체-형성 층으로 상기 전도성 층 상에 패턴을 적용하여, 노출된 전도성 층의 하나 이상의 제1 영역들 및 박리 가능한 중합체 액체-형성 층으로 커버된 하나 이상의 제2 영역들을 상기 기판 상에 생성시키는 단계;
    상기 박리 가능한 중합체 액체-형성 층을 박리 가능한 중합체 층으로 강화시키거나 경화시키는 단계; 및
    상기 기판으로부터 상기 박리 가능한 중합체 층을 박리하고 상기 기판의 상기 하나 이상의 제2 영역들에서 상기 전도성 층 부분들을 제거하여, 상기 기판 상에 패턴화된 전도성 층을 형성하는 단계
    에 의해 생성되는, 전자 어셈블리의 제조 방법.
  5. 제1항에 있어서,
    상기 전도성 접착제는,
    기판 상의 상기 패턴화된 전도성 나노와이어 층 위에 놓인 상기 레지스트 층에 전사 테이프의 제1 면을 적용하는 단계로서, 상기 전사 테이프의 상기 제1 면은 금속 입자들을 포함하는 접착제 매트릭스를 포함하는 제1 전도성 접착제 층을 포함하고, 상기 접착제 매트릭스는 감압성 접착제, 열 접합성 접착제 또는 이들의 조합을 포함하며, 상기 금속 입자들은 상기 레지스트 층으로부터 돌출되는 나노와이어들에 접촉하는, 단계; 및
    상기 전자 컴포넌트의 금속 접점을 상기 제1 면의 반대편인 상기 전사 테이프의 제2 면 상의 전도성 접착제 층과 맞물리게 하여, 상기 전자 컴포넌트와 상기 전도성 나노와이어 층 사이에 전기적 접속을 제공하는 단계
    에 의해 적용되는, 전자 어셈블리의 제조 방법.
  6. 전도성 나노와이어들의 패턴을 그 위에 포함하는 기판으로서, 상기 전도성 나노와이어들은 레지스트 매트릭스 재료의 층이 그 위에 놓이는, 기판;
    상기 레지스트 매트릭스 재료의 층 상의 전도성 접착제; 및
    상기 전도성 접착제와 접촉하고 있는 전자 컴포넌트의 전기 접점
    을 포함하는, 전자 어셈블리로서,
    상기 나노와이어는 상기 패턴화된 전도성 나노와이어 층 및 상기 패턴화된 전도성 나노와이어 층 위에 놓인 레지스트 매트릭스 재료로부터 돌출되어, 상기 나노와이어 중 적어도 일부가 상기 전도성 접착제로 연장되는, 전자 어셈블리.
  7. 제6항에 있어서,
    상기 레지스트 매트릭스 재료는 10 나노미터 내지 300 나노미터의 두께를 갖는, 전자 어셈블리.
  8. 제6항 또는 제7항에 있어서,
    상기 전도성 접착제는 전사 테이프를 포함하고, 상기 전사 테이프는 상기 레지스트 매트릭스 재료의 층에 접촉하는 제1 전도성 접착제 층을 그 위에 갖는 제1 면, 및 상기 제1 면의 반대편인 제2 면을 포함하며, 상기 제2 면은 상기 전자 컴포넌트의 상기 전기 접점에 접촉하는 제2 전도성 접착제 층을 포함하는, 전자 어셈블리.
  9. 제8항에 있어서,
    상기 제1 전도성 접착제 층은 금속 입자들을 포함하는 접착제 매트릭스를 포함하고, 상기 금속 입자들은 은, 금, 구리, 알루미늄 및 이들의 조합을 포함하는, 전자 어셈블리.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020167003895A 2013-07-31 2014-07-18 패턴화된 나노와이어 투명 전도체들에 대한 전자 컴포넌트들의 본딩 KR102254683B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361860841P 2013-07-31 2013-07-31
US61/860,841 2013-07-31
PCT/US2014/047212 WO2015017143A1 (en) 2013-07-31 2014-07-18 Bonding electronic components to patterned nanowire transparent conductors

Publications (2)

Publication Number Publication Date
KR20160036571A KR20160036571A (ko) 2016-04-04
KR102254683B1 true KR102254683B1 (ko) 2021-05-21

Family

ID=52432333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167003895A KR102254683B1 (ko) 2013-07-31 2014-07-18 패턴화된 나노와이어 투명 전도체들에 대한 전자 컴포넌트들의 본딩

Country Status (8)

Country Link
US (1) US9980394B2 (ko)
EP (1) EP3028126B1 (ko)
JP (1) JP6426737B2 (ko)
KR (1) KR102254683B1 (ko)
CN (1) CN105453001B (ko)
BR (1) BR112016002093A2 (ko)
SG (2) SG11201600591VA (ko)
WO (1) WO2015017143A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105593796B (zh) * 2013-09-30 2019-01-04 3M创新有限公司 用于图案化的纳米线透明导体上的印刷导电图案的保护性涂层
US20150108632A1 (en) * 2013-10-23 2015-04-23 Nano And Advanced Materials Institute Limited Thin film with negative temperature coefficient behavior and method of making thereof
JP6592246B2 (ja) * 2015-01-27 2019-10-16 株式会社コムラテック 電子回路基板およびその製造方法
US10298152B2 (en) * 2015-04-20 2019-05-21 Lawrence Livermore National Security, Llc Harvesting mechanical and thermal energy by combining nanowires and phase change materials
WO2017006952A1 (ja) * 2015-07-08 2017-01-12 シャープ株式会社 タッチパネル装置
US20190114003A1 (en) * 2016-04-05 2019-04-18 3M Innovative Properties Company Nanowire contact pads with enhanced adhesion to metal interconnects
TWI732892B (zh) * 2016-07-26 2021-07-11 日商松下知識產權經營股份有限公司 透視型電極用積層板、透視型電極素材、組件及透視型電極用積層板之製造方法
WO2019032846A1 (en) * 2017-08-10 2019-02-14 Molex, Llc METHOD AND APPARATUS FOR FORMING AN ELECTRICAL CIRCUIT COMPRISING ALUMINUM AND ONE OR MORE DISSOLVABLE METALS
CA2985254A1 (en) * 2017-11-14 2019-05-14 Vuereal Inc Integration and bonding of micro-devices into system substrate
DE102018106959A1 (de) 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2020150902A1 (zh) * 2019-01-22 2020-07-30 深圳市柔宇科技有限公司 柔性显示面板及其制作方法
US11387202B2 (en) * 2019-03-01 2022-07-12 Invensas Llc Nanowire bonding interconnect for fine-pitch microelectronics
CN113677970B (zh) 2019-04-15 2024-03-26 威卡亚力山大维甘德欧洲两合公司 用于检测压力、料位、密度、温度、质量和流量的传感器
DE112020001959A5 (de) 2019-04-17 2021-12-30 Wika Alexander Wiegand Se & Co. Kg Sensor zur Erfassung von Druck und/oder Füllstand und/oder Durchfluss und/oder Dichte und/oder Masse und/oder Temperatur
CN112860130A (zh) * 2019-11-26 2021-05-28 英属维尔京群岛商天材创新材料科技股份有限公司 触控面板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178149A (ja) * 2011-02-04 2012-09-13 Shin Etsu Polymer Co Ltd 静電容量式センサーシートおよびその製造方法
WO2012145157A1 (en) * 2011-04-15 2012-10-26 3M Innovative Properties Company Transparent electrode for electronic displays

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037005A (en) * 1998-05-12 2000-03-14 3M Innovative Properties Company Display substrate electrodes with auxiliary metal layers for enhanced conductivity
US6975067B2 (en) 2002-12-19 2005-12-13 3M Innovative Properties Company Organic electroluminescent device and encapsulation method
CN101194540B (zh) 2005-04-11 2010-06-16 3M创新有限公司 导电产品的连接方法和具有由该连接方法连接的部分的电气或电子元件
SG183720A1 (en) 2005-08-12 2012-09-27 Cambrios Technologies Corp Nanowires-based transparent conductors
SG10201502808UA (en) 2006-10-12 2015-05-28 Cambrios Technologies Corp Nanowire-Based Transparent Conductors And Applications Thereof
EP2252662A1 (en) * 2008-02-26 2010-11-24 Cambrios Technologies Corporation Methods and compositions for ink jet deposition of conductive features
WO2010018733A1 (ja) * 2008-08-11 2010-02-18 コニカミノルタホールディングス株式会社 透明電極、有機エレクトロルミネッセンス素子及び透明電極の製造方法
KR101938011B1 (ko) * 2009-11-20 2019-01-11 쓰리엠 이노베이티브 프로퍼티즈 컴파니 표면-개질된 접착제
KR101219139B1 (ko) * 2009-12-24 2013-01-07 제일모직주식회사 이방 도전성 페이스트, 필름 및 이를 포함하는 회로접속구조체
TWI549900B (zh) * 2010-03-23 2016-09-21 坎畢歐科技公司 奈米結構透明導體之圖案化蝕刻
JP4870836B1 (ja) * 2010-11-19 2012-02-08 日本写真印刷株式会社 狭額縁タッチ入力シートの製造方法
EP2592533A4 (en) 2010-07-05 2014-08-13 Dainippon Ink & Chemicals SUBSTRATE WITH A TRANSPARENT CONDUCTIVE LAYER, PRODUCTION METHOD FOR THE SUBSTRATE, TRANSPARENT CONDUCTIVE FILMLAMINATE FOR USE IN A TOUCH PANEL AND TOUCH PANEL
US20120247527A1 (en) 2010-12-21 2012-10-04 Alphabet Energy, Inc. Electrode structures for arrays of nanostructures and methods thereof
JP2013077435A (ja) * 2011-09-30 2013-04-25 Oji Holdings Corp 導電性転写シートおよび導電性積層体
KR20130071863A (ko) 2011-12-21 2013-07-01 삼성전기주식회사 터치패널
JP5993028B2 (ja) * 2012-11-08 2016-09-14 アルプス電気株式会社 導電体及びその製造方法
US10254786B2 (en) 2012-12-07 2019-04-09 3M Innovative Properties Company Method of making transparent conductors on a substrate
JP6322188B2 (ja) * 2013-03-26 2018-05-09 株式会社カネカ 導電性フィルム基板、透明導電性フィルムおよびその製造方法、ならびにタッチパネル

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178149A (ja) * 2011-02-04 2012-09-13 Shin Etsu Polymer Co Ltd 静電容量式センサーシートおよびその製造方法
WO2012145157A1 (en) * 2011-04-15 2012-10-26 3M Innovative Properties Company Transparent electrode for electronic displays

Also Published As

Publication number Publication date
WO2015017143A1 (en) 2015-02-05
EP3028126A1 (en) 2016-06-08
CN105453001B (zh) 2018-10-16
BR112016002093A2 (pt) 2017-08-01
JP6426737B2 (ja) 2018-11-21
KR20160036571A (ko) 2016-04-04
CN105453001A (zh) 2016-03-30
US9980394B2 (en) 2018-05-22
JP2016530622A (ja) 2016-09-29
SG11201600591VA (en) 2016-02-26
EP3028126A4 (en) 2017-01-25
SG10201808518RA (en) 2018-10-30
EP3028126B1 (en) 2020-10-07
US20160143153A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
KR102254683B1 (ko) 패턴화된 나노와이어 투명 전도체들에 대한 전자 컴포넌트들의 본딩
US10831233B2 (en) Method of making transparent conductors on a substrate
US20190114003A1 (en) Nanowire contact pads with enhanced adhesion to metal interconnects
KR102264357B1 (ko) 패턴화된 나노와이어 투명 전도체 상의 인쇄된 전도성 패턴을 위한 보호 코팅
CN107850958B (zh) 图案化外覆层
JP2012151095A (ja) 透明導電性フィルム、静電容量式タッチパネルの透明電極及びタッチパネル
CN107835974B (zh) 包括通孔的电子设备以及形成此类电子设备的方法
US20190357360A1 (en) Methods for Preparing Electrically Conductive Patterns and Articles Containing Electrically Conductive Patterns

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right