CN101213661A - 组件、子组件和制造它们的方法 - Google Patents

组件、子组件和制造它们的方法 Download PDF

Info

Publication number
CN101213661A
CN101213661A CNA2006800237133A CN200680023713A CN101213661A CN 101213661 A CN101213661 A CN 101213661A CN A2006800237133 A CNA2006800237133 A CN A2006800237133A CN 200680023713 A CN200680023713 A CN 200680023713A CN 101213661 A CN101213661 A CN 101213661A
Authority
CN
China
Prior art keywords
thermal conductance
semiconductor equipment
layer
encapsulation
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800237133A
Other languages
English (en)
Inventor
R·德克
T·M·米切尔森
E·J·梅杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101213661A publication Critical patent/CN101213661A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的组件(100)包括设有接合焊盘(32)的至少一个半导体设备(30)、封装(40)、互联元件(20)和散热器(90)。这种元件包括电气互联(12)的系统并在第一侧面(1)至少基本上由热导电气绝缘层(11)覆盖并且在第二侧面(2)设有电气隔离(13)，以使隔离(13)和热导层(11)将电气互联(12)相互电气隔离。封装(40)和散热器(90)中的至少一个器件具有与互联元件(20)的接触面，这种接触面基本上在器件(40、90)所附接的整个侧面(1、2)上方延伸。

Description

组件、子组件和制造它们的方法
技术领域
本发明涉及用于至少一个半导体设备的组件，这种组件包括：
设有接合焊盘的至少一个半导体设备，以及
带有第一侧面和相对的第二侧面的互联元件，这种元件包括电气互联系统，这种电气互联系统在第一侧面至少基本上由热导层覆盖并在第二侧面设有电气隔离，这种电气隔离设有孔，这些孔暴露限定在这些互联中的接触垫，该至少一个半导体设备的接合焊盘电气联接到这些接触垫，该互联元件设有至少一个终端。
本发明还涉及这种组件的子组件。
本发明还涉及制造这种子组件的方法并涉及制造这种组件的方法。
背景技术
可从US 6,486,499获知这种组件。公知的组件是目的在于用于一个或多个发光二极管的组件。互联元件设有热导层。热导层的示例包括Si、AlN和BeO，尤其是Si。若希望在半导体设备与互联元件之间有电气隔离，则可有附加的SiO2层。将发光二极管组装在这种元件中，且用焊球将这些发光二极管的接合焊盘电气联接到互联元件上的接触垫。将互联元件组装到组件中的远载体。用线接合将互联元件的至少一个终端联接到这种载体。可通过互联元件提供另一个终端。
不过，公知的设备的缺点在于，对于在硅基板的基础上通过互联元件的适当的热传递而言，要求小于250微米的厚度。同时，具有这种厚度的硅基板往往非常脆弱并易于破碎。若进一步降低基板的厚度，硅可能会有柔性，但互联元件就不再适合作为组件的支撑元件。
发明内容
因此，本发明的目的在于提供一种在开始段落中所提及的类型的组件，这种组件允许足够的散热，同时在机械上足够地稳定。
通过一种组件来实现这种目的，这种组件包括封装至少一个半导体设备的封装和热联接到热导层上面的互联元件的散热器，其中，封装和散热器的至少一个器件具有与互联元件的接触面，这种接触面基本上在该器件所附接的整个侧面上方延伸，且热导层电气绝缘，以使该隔离和热导层将这些电气互联相互电气隔离。
在本发明中，互联元件的热容量得到了提高，因为热导层不再是支撑元件。目前的支撑元件是封装或散热器或二者都是。为了使它们之中的一个可起到用于互联元件的支撑元件的作用，在支撑元件与互联元件之间有基本上连续的接触面。这种连续的接触面基本上在互联元件的整个侧面上方延伸。术语“基本上延伸”在本说明书中理解为基本上连续的同义词。此外，这种接触面显然并不出现在半导体设备和/或半导体设备的接触垫与互联元件之间的一个电气连接所出现的区域。而且，接触面可不出现在分离通道和类似的结构中。不过，支撑元件或在互联元件的大部分上方延伸，以起到支撑元件的作用。
此外，这种结构还具有热导层可足够地并且在几个位置联接到散热器的优点。显然，这就改进了散热。为了避免任何短路的存在，将这些互联相互电气隔离。大多数互联还与散热器电气隔离。这尤其是在无热阻增加的情况下实现，因为将热导层选择为电气绝缘。为了清楚起见，另外说明将散热器通常用作触点中的一个，更明确地来讲是接地触点。因此，应接地的任何互联可具有暴露给散热器的垫。显然，这些垫的精确数量取决于特定用途。
本发明的组件的另一个优点在于这种组件自支撑。实际上，若有要求，无需另外的载体。这就降低了组装成本和复杂性，并且也减小了组件的厚度，而组件的厚度在几种用途中是一种重要参数，尤其是在便携式设备中。若要求表面安装终端，那么可将在本发明中可以是实终端而并不仅仅是内接触垫的这些终端设在互联元件的第二侧面，并邻近于散热器。不过，作为选择，可将这些终端设计成适于联接到任何连接器，包括基于弹簧的连接器和挠性箔。
显然，本发明的组件特别设计用于需要功率散发的用途中。发光二极管是这些用途的一个示例。不过，半导体设备还可以是微处理器，如用在便携式计算机终端微处理器，并且可作为便携式用途如移动电话中的收发器和基带IC。此外，半导体设备还可以是功率设备，如用于移动电话或用于计算机的功率管理装置，或者可以是用于RF用途的功率放大器。
此外，若有一个以上的半导体设备出现，自可有效地利用本发明的组件。在这种多片组件的一个实施例中，这些设备相互临近。这样，封装就非常有效地产生机械上稳定的组件。在另一个实施例中，第一半导体设备组装到第二半导体设备的表面。这些系统也称为叠层芯片组件或芯片堆叠组件并在相对受限的区域上提供高密度。此外，可将两个半导体设备中的至多一个附接到散热器。本发明的好处在于在此位置的适当热传递。利用适当的设计，甚至两个设备均可联接到互联元件：一个用其后侧，另一个通过倒装取向。
在一个重要实施例中，热导层设有应力释放通道。热导层通常是诸如金刚石或氮化铝这样的材料。这种材料的热膨胀系数不同于散热器材料且有可能也不同于封装材料的热膨胀系数。因此，热导层适合于设有这些应力释放通道。在这些通道中将热导层除去。这当然会减少以侧向方向的热扩散，但并不认为这会有问题。首先，散热器也会具有热扩散效果。其次，热导层中热扩散的主要作用在于从较大表面区域上方的类似于点的半导体设备扩散。这种主要作用根本不受影响。第三，尤其是在带有发光二极管的实施例中，所产生的热大致与每个区域所产生的热相同。
在该实施例的另一种变化形式中，这些互联设有在热循环期间能够收缩和扩张的弹簧结构，这种弹簧结构出现在这些应力释放通道中。这种弹簧结构允许进一步的应力释放。这种变化形式同样也非常适用于安装在印刷电路板上的组件。因此，弹簧结构导致扩张在局部较大，以保护这种结构，因为一个或多个组装的半导体设备不能够实质性地扩张。这些类似于弹簧的结构在与金刚石制成的热导材料结合时得到适当的体现，但当然也可用其它层来适当地实现这些类似于弹簧的结构。此外，在总体上并不排除可有一个以上的热导层，且仅有一个层电气绝缘。例如，可使用BeO与Si的组合或者AlN与Si的组合。
本发明还涉及这种组件的子组件和制造这种子组件的方法。特别地，有两个子组件：一个子组件带有附接到互联元件的封装，另一个带有附接到互联元件的散热器。
这些子组件自支撑并可用在组装工厂。此外，可利用本发明的方法来制备这些子组件。这涉及随后除去的牺牲基板的使用。最适合的牺牲基板是半导体基板，因为加工半导体基板是公知的，且可得到加工半导体基板的设备和设施。另一个优点在于半导体基板的使用允许半导体元件的集成，如在现有技术的文件中已提及的用于传感器用途的ESD保护装置、驱动电路和光电二极管。
附图说明
将参考附图对本发明的这些和其它方面进行进一步描述，在这些图中：
图1至图3示出了制造根据本发明的第一子组件的三个阶段的示意性截面图；
图4示出了用示于图3中的子组件制造的本发明的组件；
图5至图7示出了制造根据本发明的第二子组件的三个阶段的示意性截面图；
图8示出了用示于图7中的子组件制造的本发明的组件；
图9示出了本发明的组件的第三实施例；
图10示出了本发明的组件的第四实施例；
图11至图13示出了制造根据本发明的第三子组件的三个阶段的示意性截面图；
图14示出了用示于图13中的子组件制造的本发明的组件。
具体实施方式
附图并不是按比例绘制且仅是示意性的。不同附图中相同的附图标记与相等或对应的部分有关。绘制附图的目的仅在于示范，且不应理解为对本发明进行限制。实际上，熟练的技术人员在这些附图描述的基础上会明白更多的示例。虽然这些附图仅示出了单器件的制造中的几个阶段，但现已发现，在该方法中的这些步骤通常会在板水平上发生，之后发生分裂成单个元件。可用常规的技术来实现这种分裂。在制造过程期间已将分裂通道特别地限定在子组件50、150中是适当的。
图1示出了子组件50的制造中的第一阶段的截面图，子组件50包括封装但并包括散热器。子组件50在此阶段仅是在上面带有几个层的基板10。在此示例中，基板10是半导体基板，尤其是用Si制成的半导体基板，并且设有氧化物层，不过，该氧化物层并未示出。根据常规的工艺过程制备这种氧化物层。互联元件20在基板10的顶部，互联元件20具有第一侧面1和第二侧面2。热导电气绝缘层11在互联元件20的第一侧面1设在基板10上。在此情形中，该层是金刚石层。在此示例中，这种金刚石层是多晶层并且通过化学汽相淀积尤其是通过PECVD在800℃时提供。通常以小于10微米优选在介于1至5μm的厚度范围内进行淀积。金刚石层被图案化以产生终端区域。通过反应离子蚀刻进行金刚石层的图案化。用导电材料如Cu、Al、ITO、TiN或这些金属的合金填充这些终端区域，以产生终端23。虽然并未指明，但使用常规的阻挡层和/或粘附层是适当的。而且，用这种导电材料制成的互联12的制造在本领域中是公知的且可通过各种技术来实现，如通过溅射、汽相淀积、喷墨打印或通过非电镀生长或电镀等电方式。在本实施例中采用Cu电镀。在此示例中，以5至10微米的厚度淀积材料。导电材料在热导层11上延伸以形成互联12的系统。预先限定互联12的系统的设计。在此与发光二极管有关的示例中，这种设计相对简单，因为在相邻的设备的接触垫22之间实现了互联。然后将这些设备串联联接。虽然图中仅示出了单分层互联12的系统，但系统12可以是多分层，以使单独的层由电气绝缘材料电气隔离。这种材料可具有热导性。或者，可在这些接触垫22与热导层11之间产生特定热路径。接着在互联元件22的第二侧面2将这些互联12用电气隔离13覆盖。在此示例中，这种隔离13包括阻焊材料，但也可以是无机钝化层、树脂层或其它任何电气绝缘层。隔离13适当地包括光敏层，以允许照相平版印刷术，而并不使用另外的掩模。不过，作为选择，可通过任何印刷或汽相淀积方法来提供这种层。在此示例中，这种层用聚酰亚胺的光敏形式制成，如可从商业上得到的聚酰亚胺。隔离13在互联12的顶部上延伸，并且也在这些互联12之间的区域21中延伸。隔离13将这些互联相互绝缘并将它们与热导层绝缘。这样就形成互联元件20，这种互联元件20基本上包括这些互联12以及热导层11和电气隔离13。或者，互联元件20可包含限定在半导体基板10内并保持在半导体基板10的岛内的元件。
图2示出了在第二阶段的子组件50。将这些半导体设备30在此阶段组装到互联元件20，并将这些设备30的接合焊盘32电气联接到互联元件20的接触垫22。在此示例中，这通过焊球31来实现。若有将这种子组件与另一种元件连接的其它焊球，那么这些焊球31可含有高熔点焊料，如含铅材料。不过，正如焊接领域中的专家所知的那样，这并不是必要的。这些焊球31由未充满材料33包围。可将这些设备30朝上组装，而不是以倒装取向组装到互联元件20。然后通过另外的连接元件如线连接器将接合焊盘32联接到接触垫22。
用封装40将这些有源设备30封装，在本实施例中，这些有源设备是发光二极管。在本示例中，封装40包括粘合剂41和玻璃板42的双层系统。或者，可使用包覆成型封装40。特定的材料对于本领域中熟练的技术人员而言是公知的。使用适当的丙烯酸脂粘合剂41，因为这种粘合剂具有相对较低的玻璃转化温度，并因此而允许容纳这些半导体设备的热膨胀。特别地，无需硅酮浆填料，而在现有技术中则需要硅酮浆填料。出于用途的考虑，这种封装适当地透明。在另一种变化形式中，在将这些半导体设备30组装到互联元件20之前将这些半导体设备30设在封装40中。这可通过在封装中提供凹处来适当地实现，这些半导体设备30安装在这些凹处之中。利用模片固定粘合剂来适当地实现这些设备到这些凹处中的附接。利用粘合剂或未充满填料来适当地实现带有半导体设备30的封装40到互联元件的附接。在组装步骤之前已将粘合剂或未充满填料设在互联元件20与封装40中的至少一个上尤为适当。适当的示例是未充满材料的使用，这种未充满材料在温和加热时液化，以使这些焊球31通过这种材料下沉并与接触垫22接触。然后可在升高的温度下将这种材料如丙烯酸盐或聚酰亚胺固化。
另外的这种变化形式特别适用于发光二极管。在此情形中有多个二极管，优选这些二极管均有相同的大小。这样，腔体的限定就不会成为问题。在此情形中，封装40适当地是玻璃板或其它陶瓷材料，一组理想的波长可适当地透过这种材料。或者，可利用复制模压技术来提供封装40。
图3示出了在最后的第三阶段的子组件50。在此示例中，已将基板10完全除去。这一直以来通过研磨和蚀刻来实现，但并不排除将基板剥离。这样就将这些终端23暴露。热导层11的接触区域24也暴露。然后将金属垫25限定为如Ni或NiAu，即将焊料润湿的材料。之后金属垫25设有焊球26。在本示例中适当地使用焊剂(未示出)。
图4示出了合成的组件100，在组件100中，散热器60附接到热导层的接触区域24上的焊球。在此示例中，挠性箔90附接到终端20上的焊球。显然，也可将其它元件设在终端20，如一个或多个接合线、类似于弹簧的连接器等。或者，可用其它方式将散热器60加到热导层11，如用胶粘剂。
图5至图8示出了本发明的另一个实施例。在此实施例中，将应力释放通道71设在热导层11中。设置类似于弹簧的结构72作为互联12的一部分。这通过利用牺牲层73来实现。
图5示出了在第一阶段的子组件50，该图对应于图1。在与终端区域23相同的步骤中同样通过热导层11的图案化来限定这些应力释放通道71。将会理解，优选这些应力释放通道71以两个或更多的方向延伸，以产生热导层11的岛。这些通道还可以是圆形或椭圆形或类似的形状。然后选择性地淀积牺牲层73，即仅淀积在这些应力释放通道71中。这种牺牲层73适当地是氧化物，这种氧化物作为TEOS(原硅酸四乙烯酯)提供并且在随后的热处理中转化。牺牲层的提供可由通过掩模的淀积、通过印刷和/或通过随后的在不需要这种层的区域中将这种层除去来完成。牺牲层72在热导层11的顶部上延伸对于在互联12中的类似于弹簧的结构72的产生是重要的。牺牲层73比热导层11薄是适当的。
图6示出了在第二阶段的子组件50，该图对应于图3。在此阶段组装半导体设备30。用导电连接将半导体设备30的接合焊盘32联接到接触垫22，在此阶段中，导电连接是焊球31。同样也提供封装40。之后已通过研磨和蚀刻将基板10从封装40的第二侧面除去。这已将这些终端23和接触区域24暴露给热导层。此外也将牺牲层73暴露。在将牺牲层去除之前，将金属垫25施加于接触区域24和终端23。也可提供焊球，但在本示例中并不提供。原因在于可容易地在平面基板上提供层。
图7示出了去除牺牲层73并提供了焊球26之后的最终的子组件50。正如可从图中清楚地看出的那样，将类似于弹簧的结构72释放且这种类似于弹簧的结构72可侧向扩张，而热导层11和这些半导体设备30均不必这样进行。这样就将应力局部释放，且并不在整个表面区域上方展开。
图8示出了带有散热器60和挠性箔90的合成组件。该图清楚地示出了应力释放通道71和类似于弹簧的结构的优点，因为一方面可足够而且是局部地补偿散热器90与互联12之间的热膨胀差异，另一方面可足够而且是局部地补偿热导层11与半导体设备30之间的热膨胀差异。
图9示出了组件100的另一个实施例。与图8的组件的主要差异在于也以非平面形式提供热导层11，以释放应力。这种结构75允许由半导体设备30与热导层11的材料的失配所导致的应力释放。可在热导层11的淀积之前通过在半导体基板10中蚀刻凹槽来适当地制成这种结构。
图10示出了这种设备的另一个实施例的细节的截面图。在本实施例中，仅部分地将半导体基板10去除，且在这种半导体基板中限定电气元件80。在此示例中，元件80是光电二极管，这种光电二极管带有n类区域81和p区域82，在n类区域81与p区域82之间有本征区域(I类)83。在热导层11的淀积之前限定这些区域和结。这是兼容的，因为以800℃淀积金刚石层11，这个温度低于这些结的淀积所需的温度，并且并不对这些结造成损害。特定互联84、85通过热导层11限定并且在热导层11上。这些互联比用于发光二极管的互联薄是适当的，但可对其进行修改和优化。这些互联由电气隔离13隔离并且还通过触点联接到互联12的系统，这些触点并未在图中示出。而且或作为选择，元件80可设有用于外部连接的分立的终端。可将光电二极管用作光电探测器或温度传感器尤其是发光二极管，光电探测器或温度传感器接近于单个半导体设备30或在单个半导体设备30的下面。
图11示出了本发明的另一个实施例的第一步骤。在此情形中，用散热器90和互联元件20制成子组件150。因此，可提供半导体设备30和封装40来制造组件。在此情形中，互联元件20的第二侧面2而不是前面的实施例中的第一侧面1出现在基板10上。在此实施例中，将绝缘13淀积在基板10上，并且由氧化物层131所覆盖。适当地提供这种第一氧化物131作为热氧化物。此示例中的绝缘13包括氮化物132和氧化物133的堆叠。通过化学汽相淀积适当地淀积氮化物132和氧化物133。然后将氮化物132和氧化物133图案化以限定接触垫22。可用焊球将半导体设备30组装到这些接触垫22。将互联12限定在绝缘13上。用足够厚度的Cu通过电镀制成这些互联同样也是适当的。然后用绝缘层115覆盖合成的结构。在此示例中，绝缘层115是氮化物。现已观察到绝缘层115的淀积是备选步骤，且可将其略去。
图12示出了在第二步骤中的子组件150。在此示例中，首先将导热电气绝缘层11淀积在绝缘层115上(若存在的话)。在此示例中，使用AlN。在绝缘层115的图案化之后淀积热导层11。在仅有热导层的区域，在热导层11(和其上的互联12)与散热器之间限定接触区域24。此外，将热导层11图案化，并在之后将绝缘层115图案化。这样就产生了中的20。最后，通过电镀来提供散热器90。散热器具有约50至100微米的厚度，但可根据需要增加或减小。电镀具有这种厚度的散热器的优点在于提供带有低预应力的散热器，这种低预应力非常有规律。
图13示出了去除基板10之后的子组件150。另外将氧化物层131去除。这样就将接触垫22暴露。子组件150从散热器90的出现获取其稳定性，散热器90与互联元件20有接触面，这种接触面基本上连续，如基本上在互联元件20的一整个侧面上方延伸。
图14示出了提供了至少一个半导体设备30和封装40之后的合成组件100。在此示例中，以倒装取向组装半导体设备30，且半导体设备30的接合焊盘32提供焊球31电气联接到互联元件20的接触垫22。半导体设备30位于互联元件20的第二侧面2上。提供未充满材料33以填充半导体设备30与互联元件20之间的空间。这种封装是如环氧树脂包覆成型(overmould)，并且可以是透明环氧树脂包覆成型。

Claims (16)

1.一种用于至少一个半导体设备的组件，所述组件包括：
至少一个半导体设备，所述至少一个半导体设备设有接合焊盘，
封装，所述封装将所述至少一个半导体设备封装，
互联元件，所述互联元件带有第一侧面和相对的第二侧面，所述元件包括电气互联的系统，所述电气互联的系统在所述第一侧面至少基本上由热导电气绝缘层覆盖并在所述第二侧面设有电气隔离，以使所述隔离和所述热导层将所述电气互联相互电气隔离，所述电气隔离设有孔，所述孔暴露限定在所述互联中的接触垫，所述至少一个半导体设备的接合焊盘电气联接到所述接触垫，所述电气互联的系统设有至少一个终端，以及
散热器，所述散热器在所述热导电气绝缘层上方热联接到所述互联元件，
其中：所述封装和所述散热器的至少一个器件具有与所述互联元件的接触面，所述接触面基本上在所述器件所附接的整个侧面上方延伸。
2.一种子组件，所述子组件包括：
至少一个半导体设备，所述至少一个半导体设备设有接合焊盘，
互联元件，所述互联元件带有第一侧面和相对的第二侧面，所述元件包括电气互联的系统，所述电气互联的系统在所述第一侧面至少基本上由热导电气绝缘层覆盖并在所述第二侧面设有电气隔离，以使所述隔离和所述热导层将所述电气互联相互电气隔离，所述电气隔离设有孔，所述孔暴露限定在所述互联中的接触垫，所述至少一个半导体设备的接合焊盘电气联接到所述接触垫，所述电气互联的系统设有至少一个终端，
封装，所述封装将所述至少一个半导体设备封装并具有与所述互联元件的接触面，所述接触面基本上在整个所述第一侧面上方延伸。
3.一种子组件，所述子组件包括：
至少一个半导体设备，所述至少一个半导体设备设有接合焊盘，
互联元件，所述互联元件带有第一侧面和相对的第二侧面，所述元件包括电气互联的系统，所述电气互联的系统在所述第一侧面至少基本上由热导电气绝缘层覆盖并在所述第二侧面设有电气隔离，以使所述隔离和所述热导层将所述电气互联相互电气隔离，所述电气隔离设有孔，所述孔暴露限定在所述互联中的接触垫，所述至少一个半导体设备的接合焊盘电气联接到所述接触垫，所述电气互联元件的系统设有至少一个终端，
散热器，所述散热器在所述热导电气绝缘层上方热联接到所述互联元件，并具有与所述互联元件的接触面，所述接触面基本上在整个所述第二侧面上方延伸。
4.一种制造如权利要求2所述的子组件的方法，所述方法包括以下步骤：
提供临时基板；
在所述基板上提供热导电气绝缘层；
图案化所述热导层以限定至少一个终端区域；
在所述图案化热导层上提供电气互联的系统，其中，在所述至少一个终端区域中形成终端；
施加电气隔离，所述电气隔离除了接触垫之外覆盖所述电气互联，以使所述隔离和所述热导层将所述电气互联相互电气隔离；
将所述至少一个半导体设备组装到系统，且将所述至少一个半导体设备的接合焊盘电气联接到所述接触垫，
提供封装，所述封装将所述至少一个半导体设备封装，以使所述封装具有与所述电气隔离的接触面，所述接触面基本上在整个所述电气隔离上方延伸，以及
至少部分地除去所述临时基板，以暴露所述至少一个终端区域和所述热导层的接触区域。
5.一种制造如权利要求3所述的子组件的方法，所述方法包括以下步骤：
提供临时基板；
在所述基板上提供电气绝缘；
图案化所述电气绝缘以限定接触垫区域；
在所述图案化电气绝缘上提供电气互联的系统，其中，在所述接触垫区域中形成接触垫；
施加电气绝缘热导层，所述电气绝缘热导层除了终端之外基本上覆盖所述电气互联，以使所述隔离和所述热导层将所述电气互联相互电气隔离；
在所述热导层上提供散热器，以使所述散热器与热导层之间的接触面基本上在整个所述热导层上方延伸，以及
至少部分地除去所述临时基板，以暴露所述接触垫。
6.如权利要求4或5所述的方法，其中：所述临时基板是半导体基板。
7.如权利要求6所述的方法，其中：所述半导体基板包括至少一个电气器件，所述电气器件通过所述电气互联的系统联接到所述组装后的半导体设备。
8.如权利要求4所述的方法，其中：所述封装在所述组装之前附接到所述半导体设备，这样就利用所述半导体设备的组装来提供所述封装。
9.如权利要求1所述的组件或如权利要求2所述的子组件，其中：所述半导体设备是发光器件。
10.如权利要求1或9所述的组件或如权利要求2或9所述的子组件，其中：将多个半导体设备组装。
11.如权利要求1所述的组件或如权利要求2所述的子组件，其中：将所述热导层局部去除以限定应力释放通道。
12.如权利要求11所述的组件，其中：所述互联设有弹簧结构，所述弹簧结构在热循环期间能够收缩和扩张，且所述弹簧结构出现在所述应力释放通道中。
13.如权利要求4所述的方法，其中：
在所述热导层的图案化时限定应力释放通道，
在所述电气互联的系统的提供之前在所述应力释放通道中施加牺牲层，所述牺牲层的厚度小于所述热导层并在所述热导层上延伸；
提供所述电气互联的系统，以使所述互联填充所述应力释放通道，
所述临时基板的去除也将所述牺牲层暴露在所述应力释放通道内，以及
除去所述牺牲层以在所述互联中产生类似于弹簧的结构。
14.一种制造如权利要求1所述的组件的方法，其中：将散热器应用于如权利要求2所述的子组件，以使所述散热器热联接到所述热导层。
15.一种制造如权利要求1所述的组件的方法，其中：将至少一个半导体设备组装到如权利要求3所述的子组件中的互联元件的所述第二侧面，所述至少一个半导体设备的接合焊盘电气联接到所述接触垫，且提供封装，所述封装将所述至少一个半导体设备封装。
16.如权利要求15所述的方法，其中：在组装之前已将所述封装提供至所述至少一个半导体设备，以在所述至少一个半导体设备的组装时将所述封装提供至所述子组件。
CNA2006800237133A 2005-06-29 2006-06-22 组件、子组件和制造它们的方法 Pending CN101213661A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05105830.3 2005-06-29
EP05105830 2005-06-29

Publications (1)

Publication Number Publication Date
CN101213661A true CN101213661A (zh) 2008-07-02

Family

ID=37308790

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800237133A Pending CN101213661A (zh) 2005-06-29 2006-06-22 组件、子组件和制造它们的方法

Country Status (7)

Country Link
US (1) US20090127702A1 (zh)
EP (1) EP1900023A2 (zh)
JP (1) JP2008545263A (zh)
CN (1) CN101213661A (zh)
BR (1) BRPI0612113A2 (zh)
TW (1) TW200707677A (zh)
WO (1) WO2007000695A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194962A (zh) * 2010-03-04 2011-09-21 展晶科技(深圳)有限公司 侧向发光之半导体组件封装结构
CN103165800A (zh) * 2011-12-08 2013-06-19 新世纪光电股份有限公司 电子元件
CN105221954A (zh) * 2014-06-27 2016-01-06 日亚化学工业株式会社 发光装置
CN105280564A (zh) * 2014-07-16 2016-01-27 英飞凌科技股份有限公司 载体、半导体模块及其制备方法
TWI596406B (zh) * 2009-03-05 2017-08-21 Ｉｔｉ蘇格蘭有限公司 光導元件
CN107968066A (zh) * 2013-07-29 2018-04-27 晶元光电股份有限公司 半导体装置
CN111211116A (zh) * 2018-11-21 2020-05-29 欣兴电子股份有限公司 发光二极管封装及其制作方法
US11251350B2 (en) 2018-11-21 2022-02-15 Unimicron Technology Corp. Light-emitting diode package and manufacturing method thereof
CN116565105A (zh) * 2023-07-04 2023-08-08 惠科股份有限公司 发光芯片的转移方法、发光结构和显示面板

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101551A1 (en) * 2008-02-12 2009-08-20 Koninklijke Philips Electronics N.V. Light emitting device
DE102008049777A1 (de) * 2008-05-23 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
GB2464916B (en) 2008-10-21 2013-07-31 Iti Scotland Ltd Light Guides
WO2010100505A1 (en) 2009-03-05 2010-09-10 Iti Scotland Limited Light guides
GB2475511A (en) * 2009-11-20 2011-05-25 Iti Scotland Ltd Light guide with heat sink
GB2475510A (en) * 2009-11-20 2011-05-25 Iti Scotland Ltd Light guides
GB2475738A (en) * 2009-11-30 2011-06-01 Iti Scotland Ltd Light guide with heat sink
JP5398644B2 (ja) * 2010-06-07 2014-01-29 株式会社東芝 半導体発光装置を用いた光源装置
EP3118853B1 (en) * 2011-06-27 2018-06-06 Thin Film Electronics ASA Short circuit reduction in an electronic component comprising a stack of layers arranged on a flexible substrate
JP5869112B2 (ja) 2011-06-27 2016-02-24 シン フイルム エレクトロニクス エイエスエイ フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減
DE102012213343B4 (de) * 2012-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHES HALBLEITERBAUTEILs MIT SAPHIR-FLIP-CHIP
JP5592963B2 (ja) * 2013-01-30 2014-09-17 株式会社東芝 半導体発光装置を用いた光源装置
CN105027278A (zh) * 2013-03-07 2015-11-04 住友电木株式会社 装置、粘合剂用组合物、粘合片
US20150221570A1 (en) * 2014-02-04 2015-08-06 Amkor Technology, Inc. Thin sandwich embedded package
US10847469B2 (en) * 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
US20190355886A9 (en) * 2015-03-31 2019-11-21 Cree, Inc. Light emitting diodes and methods
DE102016103585B4 (de) * 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
JP6555247B2 (ja) * 2016-12-28 2019-08-07 日亜化学工業株式会社 発光装置及びその製造方法
US10332899B2 (en) * 2017-09-29 2019-06-25 Intel Corporation 3D package having edge-aligned die stack with direct inter-die wire connections
US10453827B1 (en) 2018-05-30 2019-10-22 Cree, Inc. LED apparatuses and methods
WO2021087726A1 (zh) * 2019-11-05 2021-05-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN112786462B (zh) * 2020-12-25 2023-08-22 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
JP3792954B2 (ja) * 1999-08-10 2006-07-05 株式会社東芝 半導体装置の製造方法
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
JP3788268B2 (ja) * 2001-05-14 2006-06-21 ソニー株式会社 半導体装置の製造方法
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
US7189595B2 (en) * 2001-05-31 2007-03-13 International Business Machines Corporation Method of manufacture of silicon based package and devices manufactured thereby
TW577178B (en) * 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode
US7101729B2 (en) * 2002-03-28 2006-09-05 Seiko Epson Corporation Method of manufacturing a semiconductor device having adjoining substrates
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
US7098070B2 (en) * 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
US7855397B2 (en) * 2007-09-14 2010-12-21 Nextreme Thermal Solutions, Inc. Electronic assemblies providing active side heat pumping

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596406B (zh) * 2009-03-05 2017-08-21 Ｉｔｉ蘇格蘭有限公司 光導元件
CN102194962A (zh) * 2010-03-04 2011-09-21 展晶科技(深圳)有限公司 侧向发光之半导体组件封装结构
CN103165800A (zh) * 2011-12-08 2013-06-19 新世纪光电股份有限公司 电子元件
CN105789153A (zh) * 2011-12-08 2016-07-20 新世纪光电股份有限公司 发光装置
CN107968066A (zh) * 2013-07-29 2018-04-27 晶元光电股份有限公司 半导体装置
CN105221954B (zh) * 2014-06-27 2019-10-11 日亚化学工业株式会社 发光装置
US10141491B2 (en) 2014-06-27 2018-11-27 Nichia Corporation Method of manufacturing light emitting device
CN105221954A (zh) * 2014-06-27 2016-01-06 日亚化学工业株式会社 发光装置
CN105280564A (zh) * 2014-07-16 2016-01-27 英飞凌科技股份有限公司 载体、半导体模块及其制备方法
CN105280564B (zh) * 2014-07-16 2018-11-06 英飞凌科技股份有限公司 载体、半导体模块及其制备方法
CN111211116A (zh) * 2018-11-21 2020-05-29 欣兴电子股份有限公司 发光二极管封装及其制作方法
US11251350B2 (en) 2018-11-21 2022-02-15 Unimicron Technology Corp. Light-emitting diode package and manufacturing method thereof
CN111211116B (zh) * 2018-11-21 2022-03-01 欣兴电子股份有限公司 发光二极管封装及其制作方法
CN116565105A (zh) * 2023-07-04 2023-08-08 惠科股份有限公司 发光芯片的转移方法、发光结构和显示面板
CN116565105B (zh) * 2023-07-04 2024-01-30 惠科股份有限公司 发光芯片的转移方法、发光结构和显示面板

Also Published As

Publication number Publication date
TW200707677A (en) 2007-02-16
JP2008545263A (ja) 2008-12-11
US20090127702A1 (en) 2009-05-21
EP1900023A2 (en) 2008-03-19
BRPI0612113A2 (pt) 2016-09-06
WO2007000695A3 (en) 2007-04-12
WO2007000695A2 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
CN101213661A (zh) 组件、子组件和制造它们的方法
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
US8466542B2 (en) Stacked microelectronic assemblies having vias extending through bond pads
TWI445140B (zh) 半導體封裝基板
US7898058B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
US9030029B2 (en) Chip package with die and substrate
US8835221B2 (en) Integrated chip package structure using ceramic substrate and method of manufacturing the same
US7847415B2 (en) Method for manufacturing a multichip module assembly
KR101614960B1 (ko) 반도체 다이 어셈블리 및 반도체 다이 준비 방법
US7122904B2 (en) Semiconductor packaging device and manufacture thereof
CN104851812B (zh) 半导体元件及其制作方法
US6717252B2 (en) Semiconductor device
US20040046254A1 (en) Integrated chip package structure using metal substrate and method of manufacturing the same
TW202343782A (zh) 半導體裝置以及其製造方法
US7727799B2 (en) Integrated circuit package
JP2001291801A (ja) 直接取付けチップスケール・パッケージ
CN115362549A (zh) 电子设备、半导体晶片、芯片封装结构及其制作方法
US6977436B2 (en) Semiconductor packaging device
CN115527961A (zh) 带有散热板的多芯片互连封装结构及其制备方法
CN111341739B (zh) 一种封装构件及其制备方法
WO2008021797A1 (en) Thermally enhanced bga package apparatus and method
CN116033673A (zh) 电路板级封装方法及电路板
CN115602666A (zh) 芯片组件
CN116995049A (zh) 一种转接板、封装结构及其制备方法
CN111816645A (zh) 天线整合式封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080702