JP6555247B2 - 発光装置及びその製造方法 - Google Patents

発光装置及びその製造方法 Download PDF

Info

Publication number
JP6555247B2
JP6555247B2 JP2016254851A JP2016254851A JP6555247B2 JP 6555247 B2 JP6555247 B2 JP 6555247B2 JP 2016254851 A JP2016254851 A JP 2016254851A JP 2016254851 A JP2016254851 A JP 2016254851A JP 6555247 B2 JP6555247 B2 JP 6555247B2
Authority
JP
Japan
Prior art keywords
light emitting
bump
electrode
emitting element
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016254851A
Other languages
English (en)
Other versions
JP2018107371A (ja
Inventor
健司 小関
健司 小関
後藤　彰
彰 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2016254851A priority Critical patent/JP6555247B2/ja
Priority to US15/841,769 priority patent/US10243106B2/en
Priority to EP17207588.9A priority patent/EP3343645B1/en
Priority to CN201711418262.XA priority patent/CN108269900B/zh
Publication of JP2018107371A publication Critical patent/JP2018107371A/ja
Priority to US16/268,158 priority patent/US10615310B2/en
Application granted granted Critical
Publication of JP6555247B2 publication Critical patent/JP6555247B2/ja
Priority to US16/803,589 priority patent/US11024771B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、発光装置及びその製造方法に関する。
発光ダイオードの結晶品質の向上によって、高出力及び高輝度等が実現されている。その結果、一般照明分野、車載照明分野等での種々の利用に加え、さらなる高品質化が提案されている。
例えば、高輝度で良好な輝度分布を得るために、ｐ型半導体層及び発光層から露出したｎ型半導体層に接続されるｎ型電極を、絶縁膜を介してｐ型半導体層上に配置する構造の発光素子が知られている（例えば、特許文献１）。
特開２０１２−１９２０９９号公報 特開２０１４−２０７２６７号公報
本発明の一実施形態は、良好な輝度分布を得ることができる発光装置及びその製造方法を提供することを目的とする。
本発明の一実施形態は、以下を含む。
（１）上面に配線パターンを有する基板と、該基板の前記配線パターン上にバンプを介してフリップチップ実装される発光素子と、前記発光素子、前記バンプ及び前記基板を被覆する被覆部材とを備える発光装置であって、
前記発光素子は、第１半導体層、発光層及び第２半導体層を順に有し、かつ前記第２半導体層の上面側に前記第２半導体層から前記第１半導体層が露出する複数の露出部を有する半導体積層体と、該半導体積層体を覆うととともに、複数の前記露出部の上方に開口部を有する絶縁膜と、前記開口部にて前記露出部と接続され、かつ一部が前記絶縁膜を介して前記第２半導体層上に配置された第１電極と、前記第２半導体層上に接続された第２電極とを備え、
前記バンプは、前記第１電極と接合される第１バンプと、前記第２電極と接合される第２バンプとを含み、
平面視において、前記第１バンプは、前記露出部と離間し、かつ平面積が異なる２種を有する発光装置。
（２）上面に配線パターンを有する基板を準備する工程と、前記配線パターン上に発光素子を接合するためのバンプを形成する工程と、前記バンプ上に発光素子をフリップチップ実装する工程と、前記発光素子及び前記バンプの側面を被覆する被覆部材を形成工程とを有し、
前記バンプは、前記発光素子の第１電極と接合される第１バンプと、前記発光素子の第２電極と接合される第２バンプとを含み、
平面視において、前記第１バンプは平面積が異なる２種を有することを特徴とする発光装置の製造方法。
本発明によれば、良好な輝度分布を得ることができる発光装置及びその製造方法を提供することができる。
本発明の発光装置の一実施形態を表す概略斜視図である。 図１ＡのＡ−Ａ’線端面図である。 図１Ａの発光装置に用いられる発光素子を表す概略平面図である。 図２ＡのＢ−Ｂ'線部分端面図である。 本発明の発光装置に用いられる別の発光素子を表す概略平面図である。 本発明の発光装置の製造方法における基板準備工程を説明するための概略平面図である。 本発明の発光装置の製造方法におけるバンプ形成工程を説明するための概略平面図である。 本発明の発光装置の製造方法における素子実装工程を説明するための概略平面図である。 本発明の発光装置の製造方法における透光部材配置工程を説明するための概略平面図である。 本発明の発光装置の製造方法における被覆部材形成工程を説明するための概略平面図である。 本発明の発光装置の製造方法における被覆部材形成工程を説明するための概略平面図である。 本発明の発光装置の製造方法における被覆部材形成工程を説明するための概略平面図である。 比較の発光素子を表す概略平面図である。
以下に図面を参照しながら、本発明を実施するための形態を説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。さらに、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、重複した説明は適宜省略する。
〔発光装置〕
本実施形態に係る発光装置１０は、図１Ａ及び１Ｂに示すように、基板１１と、発光素子２０と、被覆部材１３とを備える。
基板１１は、図１Ｂ、４Ａ、４Ｂに示すように、その上面に配線パターン１４を有する。配線パターン１４の上には、第１バンプ１５及び第２バンプ１６が配置されており、これらの第１バンプ１５及び第２バンプ１６を介して発光素子１２が基板１１の配線パターン１４上にフリップチップ実装されている。さらに、基板１１上には、発光素子２０、第１バンプ１５及び第２バンプ１６を被覆する被覆部材１３が配置されている。
発光素子２０は、図２Ｂに示すように、第１半導体層２１、発光層及び第２半導体層２２を順に有し、かつ第２半導体層２２の上面側に第２半導体層２２から第１半導体層２１が露出する複数の露出部２１ａを有する半導体積層体２３と、半導体積層体２３を覆うととともに、複数の露出部２１ａの上方に開口部２４ａを有する絶縁膜２４と、開口部２４ａの底面にて露出部２１ａと接続され、かつ一部が絶縁膜２４を介して第２半導体層２２上に配置された第１電極２５と、第２半導体層２２上に接続された第２電極２６とを備えている。
バンプは、第１電極２５と接合される第１バンプ１５と、第２電極２６と接合される第２バンプ１６とを含み、平面視において、第１バンプ１５は、露出部２１ａと離間し、かつ平面積が異なる２種を有する。
発光素子２０は、半導体積層体２３における第２半導体層の上面側に第２半導体層から第１半導体層が露出する露出部を複数備える。これらの露出部と第１バンプとがオーバーラップするように配置されると、つまり露出部２１ａの直上に第１バンプが配置されると、フリップチップ時の衝撃により、半導体積層体を覆う絶縁膜に割れが生じる虞がある。絶縁膜の割れを発生させないために、第１バンプと露出部とが平面視において離間していることが好ましい。発光装置１０では、第１バンプ１５が平面積の異なる大小のバンプを有することにより、露出部の直上を避けながら、第１電極上により多くの第１バンプを高密度に配置することができる。これにより、発光素子に供給される電流密度の偏りが抑制され、輝度ムラが抑制される。
また、バンプを発光素子の直下に高密度に配置することにより、発光素子の発光によって発生する熱をバンプを介して基板側から逃がす経路を増大させることができる。また、バンプの高密度の配置によって、発光素子及びバンプの側面を覆う被覆部材を基板上に形成する際に、発光素子と基板との間を、被覆部材を形成する未硬化の樹脂材料が流動しやすくなり、発光素子の直下におけるボイド等の発生を抑制することができる。その結果、発光素子の下面からの光漏れを回避することができるとともに、発光装置の周辺の温度変化に伴うボイドの膨張により発光素子の基板からの剥がれを効果的に抑制することができ、より高品質の発光装置を提供することができる。
（基板１１）
基板１１は、上面に配線パターン１４を有し、配線パターン１４上に発光素子２０がバンプ１４、１５を介してフリップチップ実装される。基板の材料としては、例えば、ガラスエポキシ、樹脂、セラミックスなどの絶縁性部材、表面に絶縁性部材を形成した金属部材等が挙げられる。なかでも、基板の材料は、耐熱性及び耐候性の高いセラミックスを利用したものが好ましい。セラミックス材料としては、アルミナ、窒化アルミニウムなどが挙げられる。
基板１１は、その上面に、複数の配線パターン１４を有する。
このような配線パターン１４は、発光素子に電流を供給し得るものであればよく、当該分野で通常使用されている材料、厚み、形状等で形成されている。具体的には、配線パターン１４は、例えば、銅、アルミニウム、金、銀、プラチナ、チタン、タングステン、パラジウム、鉄、ニッケル等の金属又はこれらを含む合金等によって形成することができる。特に、基板の上面に形成される配線パターンは、発光素子２０からの光を効率よく取り出すために、その最表面が銀又は金などの反射率の高い材料で覆われていることが好ましい。配線パターンは、電解めっき、無電解めっき、蒸着、スパッタ等によって形成される。例えば、発光素子の基板への実装にＡｕバンプを用いる場合、配線パターンの最表面にＡｕを用いることで、発光素子と基板との接合性が向上できる。
配線パターン１４は、基板１１の上面に正負一対のパターンを有していることが好ましい。このような配線パターンによって、後述する発光素子における第１の半導体積層体の第１電極と、第２の半導体積層体の第２電極とをフリップチップ実装により接続することができる。配線パターン１４は、基板１１の上面のみならず、内部及び／又は下面に配置されていてもよい。
（バンプ１５、１６）
配線パターン１４は上面に、後述する発光素子をフリップ実装するために、発光素子の第１電極と接続される第１バンプ１５と、第２電極と接続するための第２バンプ１６とを備える。これらのバンプは、それぞれ複数配置される。本実施形態では、第１バンプ１５は、図４Ｂに示すように、互いに平面積が異なる２種のバンプを含む。バンプの平面視形状は、例えば、円形又は略円形等が挙げられる。互いに平面積が異なる２種の第１バンプは、例えば、第１大バンプ１５Ｂと、第１大バンプ１５Ｂよりも平面積が小さい第１小バンプ１５Ｓを含む。第２バンプ１６は、第１バンプ１５と異なる大きさでもよいが、第１大バンプ１５Ｂと同等の大きさであることが好ましい。２種の第１バンプ１５の各平面積は、用いる発光素子の大きさ等によって適宜設定される。放熱性及び接合強度の観点からは、１つの発光素子に接合されるバンプの総平面積は大きいほど好ましい。しかしながら露出部の配置等を考慮すると、例えば、第１大バンプ１５Ｂは、第１大バンプ１５Ｂの平面視形状に含まれる最も長い線分（例えば円形であれば直径）の長さが、１つの露出部と、それに近接する露出部のそれぞれの中心間距離より小さいことが好ましい。第１小バンプ１５Ｓは、第１大バンプの平面積の３０〜７０％程度とすることが好ましい。これにより、第１大バンプを配置できない領域に第１小バンプを配置できるため、バンプの総平面積を大きくすることができる。
このように、第１バンプが平面積が異なる２種のバンプを有することにより、半導体積層体上に配置される複数の露出部とオーバーラップすることなく、バンプを高密度に発光素子の表面に配置することができる。これにより、発光素子に供給される電流密度が分散され、輝度むらが抑制される。
特に、第１小バンプ１５Ｓは、発光素子２０の平面視形状が矩形である場合、少なくとも、互いに対向する２辺の近傍において、その２辺に沿って配置されることが好ましい。また、互いに対向する２対の辺それぞれの近傍において、その２対の辺それぞれに沿って配置されていてもよい。このような配置によって、発光素子の外縁近傍においても、均一に電流を注入できることとなり、輝度の分布をより一層均一にすることができ、発光素子の面内において、均一な放熱性を確保することができる。
平面積が異なる２種の第１バンプは、同程度の高さであってもよいが、その高さが異なっていてもよい。例えば、第１大バンプ１５Ｂは、第１小バンプよりも高さが高いことが好ましい。第１小バンプ１５Ｓは、主に、第１大バンプ１５Ｂを配置できないような狭い領域に配置されるため、第１大バンプ１５Ｂよりもその高さを低くすることで、第１大バンプ１５Ｂよりも接合時の衝撃が抑制され、バンプ潰れによるバンプの平面積の広がりが抑えられる。
第１大バンプ１５Ｂと第１小バンプ１５Ｓとは、規則的又はランダムに混在していてもよいが、発光素子２０に供給される電流密度が偏らないように、規則的に配列されていることが好ましい。
第１バンプ１５及び第２バンプ１６は、例えば、金、銀、銅、錫、白金、亜鉛、ニッケル又はこれらの合金により形成することができ、例えば当該分野で公知のスタッドバンプにより形成することができる。スタッドバンプは、スタッドバンプボンダー、ワイヤボンディング装置等により形成することができる。
（発光素子２０）
発光素子２０は、図２Ｂに示すように、第１半導体層２１、発光層及び第２半導体層２２をこの順に積層した半導体積層体２３と、絶縁膜２４と、第１電極２５及び第２電極２６とを有する。半導体積層体２３は、第２半導体層２２の上面側に第２半導体層２２から第１半導体層２１を露出する複数の露出部２１ａを有する。絶縁膜２４は、半導体積層体２３を覆うととともに、複数の露出部２１ａの上方に開口部２４ａを有する。第１電極２５は、開口部２４ａにて露出部２１ａと接続され、かつ一部が絶縁膜２４を介して第２半導体層２２上に配置されている。第２電極２６は、第２半導体層２２と電気的に接続され、第２半導体層２２上に配置されている。
発光素子２０及び／又は半導体積層体の平面形状は、例えば、略矩形状、六角形等の多角形、これらの角に丸みを帯びた形状、円形又は楕円形等が挙げられる。
（半導体積層体２３）
半導体積層体２３は、第１半導体層２１（例えば、ｎ型半導体層）、発光層及び第２半導体層２２（例えば、ｐ型半導体層）が、成長基板２７上にこの順に積層されたものである。ただし、発光素子２０の状態では、成長基板２７が除去されたものでもよい。
第１半導体層、発光層及び第２半導体層は、例えば、III-V族化合物半導体、II-VI族化合物半導体等、種々の半導体が挙げられる。具体的には、ＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化物系の半導体材料が挙げられ、ＩｎＮ、ＡｌＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等を用いることができる。各層の膜厚及び層構造は、当該分野で公知のものを利用することができる。
（成長基板２７）
成長基板２７は、半導体層をエピタキシャル成長させることができるものであればよい。このような成長基板の材料としては、サファイア（Ａｌ2Ｏ3）、スピネル（ＭｇＡ１2Ｏ4）のような絶縁性基板等が挙げられる。
（露出部２１ａ）
半導体積層体２３は、第２半導体層２２及び発光層が膜厚方向の全てにわたって除去され、第１半導体層２１が第２半導体層及び発光層から露出する露出部２１ａを複数有する。つまり、半導体積層体２３は、第２半導体層側の表面に孔を有し、孔の底面に第１半導体層２１が露出している。そして、孔の側面には第２半導体層２２、発光層及び第１半導体層２１が露出している。
露出部の形状、大きさ、位置、数は、意図する発光素子の大きさ、形状、電極パターン等によって適宜設定することができるが、半導体積層体の縁部よりも内側に複数形成されていることが好ましい。露出部は、規則的に配置していることが好ましい。これによって、発光素子の輝度ムラを抑制して、均一に光取り出しすることができる。
露出部２１ａは、後述する第１電極と電気的に接続される。露出部と接続される第１電極は後述する絶縁膜２４を介して第２半導体層上に形成される。このような露出部は、平面視においてそれぞれが離間して配列されていることが好ましく、それぞれが一定の距離をあけて、整列して配置されていることがより好ましい。複数の露出部はすべてが同じ形状、大きさであってもよいし、それぞれ又は一部が異なる形状、大きさであってもよいが、複数の露出部は、全てが同程度の大きさ及び形状であることが好ましい。露出部は発光層を有さない領域であるため、同程度の大きさの複数の露出部を規則的に整列して配置することで、発光面積及び電流の供給量の偏りを抑制することができる。その結果、発光素子全体として、輝度ムラを抑制することができる。
露出部の形状は、例えば、平面視において円又は楕円、三角形、四角形、六角形等の多角形等が挙げられ、なかでも、円形又は円形に近い形状（例えば楕円又は六角形以上の多角形）が好ましい。露出部の大きさは、半導体積層体の大きさ、求められる発光素子の出力、輝度等によって適宜調整することができ、例えば、直径が数十〜数百μｍ程度の大きさであることが好ましい。別の観点から、直径が、半導体積層体の一辺の１／２０〜１／５程度の大きさであることが好ましい。
露出部は、半導体積層体の縁部の内側に配置されるものの合計面積が、半導体積層体の平面積の３０％以下、２５％以下、２０％以下、１８％以下、１５％以下が好ましい。このような範囲とすることで、第１半導体層及び第２半導体層への電流供給のバランスを図ることができ、供給される電力の偏りによる輝度ムラを抑制することができる。
（絶縁膜２４）
絶縁膜２４は、半導体積層体２３の上面及び側面を被覆するとともに、露出部２１ａの上方に開口部２４ａを有する。絶縁膜２４が半導体積層体２３を被覆し、かつ露出部２１ａの上方に開口部２４ａを有することにより、絶縁膜２４の上面の広範囲に第１電極２５を形成することができる。
絶縁膜２４は、当該分野で公知の材料を、電気的な絶縁性を確保し得る材料及び厚みで形成されている。具体的には、絶縁膜２４には、金属酸化物や金属窒化物を用いることができ、例えば、Ｓｉ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ａｌからなる群より選択された少なくとも一種の酸化物又は窒化物を好適に用いることができる。
（第１電極２５及び第２電極２６）
第１電極２５及び第２電極２６は、半導体積層体の上面側（つまり、成長基板とは反対側、第２半導体層側）に配置されている。第１電極及び第２電極は、第１半導体層及び第２半導体層と、それぞれ直接接触しておらず、後述する光反射性電極を介して電気的に接続されていてもよい。
第１電極及び第２電極は、例えば、Ａｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｎｉ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ａｌ、Ｃｕ等の金属又はこれらの合金の単層膜又は積層膜によって形成することができる。具体的には、これら電極は、半導体層側からＴｉ／Ｒｈ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｗ／Ｐｔ／Ａｕ、Ｒｈ／Ｐｔ／Ａｕ、Ｎｉ／Ｐｔ／Ａｕ、Ａｌ-Ｃｕ合金／Ｔｉ／Ｐｔ／Ａｕ、Ａｌ-Ｓｉ-Ｃｕ合金／Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｒｈなどの積層膜によって形成することができる。膜厚は、当該分野で用いられる膜の膜厚のいずれでもよい。
第１電極及び第２電極の形状は、半導体積層体が矩形の場合、同様に矩形又は略矩形であることが好ましい。第１電極及び第２電極は、平面視、１つの半導体積層体において、一方向に並行して交互に配置されていることが好ましい。例えば、平面視、第１電極が第２電極を挟むように配置されていることが好ましい。
第１電極は、上述した半導体積層体の第２半導体層側に配置される露出部と電気的に接続される。この場合、第１電極は複数の露出部を覆うように接続されることが好ましく、全ての露出部に一体的に接続されることがより好ましい。従って、第１電極は、第１半導体層上のみならず、第２半導体層上方にも配置される。この場合、第１電極２５は絶縁膜２４を介して、露出部を形成する孔の側面（つまり発光層及び第２半導体層の側面）及び第２半導体層上に配置される。
第２電極は、上述した半導体積層体の第２半導体層上に配置され、第２半導体層と電気的に接続される。第２電極は、第２半導体層と直接接していてもよいが、後述する光反射性電極を介して第２半導体層上に配置されることが好ましい。
（光反射性電極）
図２Ｂに示すように、発光素子２０は、第２電極と第２半導体層との間に介在する光反射性電極２８を有する。
光反射性電極２８としては、銀、アルミニウム又はこれらのいずれかの金属を主成分とする合金を用いることができ、特に発光層から発せられる光に対して高い光反射性を有する銀又は銀合金がより好ましい。光反射性電極２８は、発光層から出射される光を効果的に反射することができる厚みを有することが好ましく、例えば、２０ｎｍ〜１μｍ程度が挙げられる。光反射性電極と第２半導体層との接触面積は大きいほど好ましく、このため、光反射性電極２８は、第１電極２５と第２半導体層２２との間にも配置されることが好ましい。具体的には、光反射性電極２８の総平面積は、半導体積層体の平面積の５０％以上、６０％以上、７０％以上が挙げられる。
光反射性電極２８が銀を含む場合には、銀のマイグレーションを防止するために、その上面、好ましくは、上面及び側面を被覆する保護層２９を設けてもよい。
保護層２９としては、通常、電極材料として用いられている金属及び合金等の導電性部材によって形成してもよいし、絶縁性部材を用いても形成してもよい。導電性部材としては、アルミニウム、銅、ニッケル等の金属を含有する単層又は積層層が挙げられる。絶縁性部材としては、上述した絶縁膜２４と同様の材料が挙げられるが、なかでもＳｉＮを用いることが好ましい。ＳｉＮは膜が緻密なため、水分の侵入を抑制する材料として優れている。保護層２９の厚みは、効果的に銀のマイグレーションを防止するために、数百ｎｍ〜数μｍ程度が挙げられる。
保護層２９を絶縁性部材で形成する場合、保護層２９が光反射性電極の上方に開口を有することで光反射性電極と第２電極とを電気的に接続することができる。
なお、発光素子２０が第２半導体層上に光反射性電極２８及び保護層２９を有する場合、半導体積層体２３を覆う絶縁膜２４は光反射性電極２８及び保護層２９を覆い、かつ、第２電極２６の直下の領域に開口を有し、これにより第２電極２６と光反射性電極２８とが電気的に接続される。
（被覆部材１３）
被覆部材１３は、図１Ｂに示すように、発光素子２０、第１バンプ１５、第２バンプ１６及び基板１１上面の一部又は全部を被覆する。なかでも、被覆部材１３は、発光素子２０の側面、発光素子２０と基板１１との間、基板１１の上面、第１バンプ１５及び第２バンプ１６の側面の全てを被覆していることが好ましい。
被覆部材１３は、光反射性、透光性、遮光性等を有する樹脂、これらの樹脂に光反射性物質、蛍光体、拡散材、着色剤等を含有した樹脂等によって形成することができる。なかでも、被覆部材は、光反射性及び／又は遮光性を有することが好ましい。被覆部材を構成する樹脂、光反射性物質等は、当該分野で通常使用されているもののいずれをも利用することができる。
例えば、樹脂としては、シリコーン樹脂、変性シリコーン樹脂、エポキシ樹脂、変性エポキシ樹脂、アクリル樹脂の１種以上を含む樹脂又はハイブリッド樹脂等が挙げられる。光反射性物質としては、酸化チタン、酸化ケイ素、酸化ジルコニウム、チタン酸カリウム、アルミナ、窒化アルミニウム、窒化ホウ素、ムライトなどが挙げられる。
被覆部材１３を構成する材料は、発光素子と基板との間に入り込みやすく、ボイドの発生を防止しやすいという観点から、流動性が高く、熱又は光の照射により硬化する樹脂を含むことが好ましい。このような材料は、例えば、０．５〜３０Ｐａ・ｓの粘度での流動性を示すものが挙げられる。また、被覆部材１３を構成する材料における光反射性物質等の含有量等によって光の反射量、透過量等を変動させることができる。被覆部材は、例えば、光反射性物質を２０ｗｔ％以上含有することが好ましい。
被覆部材１３は、例えば、射出成形、ポッティング成形、樹脂印刷法、トランスファーモールド法、圧縮成形などで成形することができる。
（透光部材１７）
図１Ａ及び図１Ｂに示すように、発光装置１０は、発光素子２０の上に透光部材１７を有する。発光素子２０は第１電極及び第２電極を有する面を下面として配線パターン上にフリップチップ実装される。発光素子２０は、下面と反対側の上面を主な光取り出し面として、この上面と透光部材１７の下面とが接合される。
透光部材１７は、発光素子の光取り出し面を被覆し、発光素子から出射される光の５０％以上又は６０％以上、好ましくは７０％以上を透過させ、外部に放出することが可能な部材である。透光部材は、光拡散材や、発光素子２０から出射される光の少なくとも一部を波長変換可能な蛍光体を含有することができる。
透光部材の下面は、発光素子の上面面積の８０〜１５０％程度の面積を有することが好ましい。透光部材の下面外縁は、発光素子の上面外縁と一致するか、上面外縁より内側又は外側のどちらかのみに位置していることが好ましい。つまり、平面視において、発光素子の上面と透光部材の下面のどちらか一方がもう一方に内包されることが好ましい。透光部材の厚みは、例えば、５０〜３００μｍが挙げられる。
透光部材は、例えば、樹脂、ガラス、無機物等により形成することができる。また、蛍光体を含有する透光部材は、例えば蛍光体の焼結体や、樹脂、ガラス又は他の無機物に蛍光体を含有させたもの等が挙げられる。また、平板状の樹脂、ガラス、無機物等の成形体の表面に蛍光体を含有する樹脂層を形成したものでもよい。透光部材は、透明度が高いほど、被覆部材との界面において光を反射させやすいため、輝度を向上させることが可能となる。
透光性部材に含有させる蛍光体としては、例えば、発光素子２０として、青色発光素子又は紫外線発光素子を用いる場合には、セリウムで賦活されたイットリウム・アルミニウム・ガーネット系蛍光体（ＹＡＧ：Ｃｅ）、セリウムで賦活されたルテチウム・アルミニウム・ガーネット系蛍光体（ＬＡＧ：Ｃｅ）、ユウロピウム及び／又はクロムで賦活された窒素含有アルミノ珪酸カルシウム系蛍光体（ＣａＯ−Ａｌ2Ｏ3−ＳｉＯ2：Ｅｕ）、ユウロピウムで賦活されたシリケート系蛍光体（例えば（Ｓｒ，Ｂａ）2ＳｉＯ4：Ｅｕ）、β サイアロン系蛍光体（例えばＳｉ６−ｚＡｌｚＯｚＮ8−ｚ：Ｅｕ（０＜Ｚ＜４．２））、ＣＡＳＮ系蛍光体、ＳＣＡＳＮ系蛍光体等の窒化物系蛍光体、ＫＳＦ系蛍光体（Ｋ2ＳｉＦ6：Ｍｎ）、硫化物系蛍光体、量子ドット蛍光体等が挙げられる。これらの蛍光体と、青色発光素子又は紫外線発光素子との組み合わせにより、所望の発光色の発光装置（例えば白色系の発光装置）を得ることができる。このような蛍光体を透光部材に含有される場合、蛍光体の濃度を、例えば５〜５０％程度とすることが好ましい。
透光部材は、発光素子の光取り出し面を被覆するように接合されている。透光部材と発光素子との接合は、接着材１８を介して接合することができる。接着材１８は、例えば、エポキシ又はシリコーンのような周知の樹脂を用いることができる。また、透光部材と発光素子との接合には、圧着、焼結、表面活性化接合、原子拡散接合、水酸基接合による直接接合法を用いてもよい。
発光装置１０が、透光部材１７を有する場合、透光部材１７の側面の一部又は全部が被覆部材１３で被覆されていることが好ましい。
発光装置は、任意に、保護素子１９等の別の素子、電子部品等を有していてもよい。これらの素子及び部品は、被覆部材１３内に埋設されていることが好ましい。
〔発光装置の製造方法〕
本実施形態の発光装置は、主に、基板準備工程と、バンプ形成工程と、発光素子実装工程と、被覆部材形成工程とを有する。なお、各部材の材質や配置等については前記した発光装置１０の説明で述べたとおりであるので、ここでは適宜説明を省略する。
また、任意に、被覆部材１３を形成する前に、発光素子２０の上に透光部材１７を配置する工程、保護素子等の電子部品を搭載する工程を有することができる。
（基板準備工程）
上面に配線パターン１４が形成された基板１１を準備する。図４Ａ及び４Ｂに示すように、基板１１には、配線パターン１４として、発光素子２０の第１電極と接続される第１配線パターン１４ａ及び発光素子２０の第２電極と接続される第２配線パターン１４ｂの一対の配線パターン１４が形成されていればよい。
基板１１は、複数の発光装置を同時に製造するために、複数の基板１１が連なった集合基板を用いることが好ましい。集合基板を用いることにより、複数の発光装置を一括して形成し、製造効率を向上させることができる。集合基板は、最終的に発光装置ごとに個片化する（図４Ｇ）ことができる。
（バンプ形成工程）
図４Ｂに示すように、第１配線パターン１４ａ上に、平面積の異なる２種の第１バンプ１５、つまり、平面積の小さい第１小バンプ１５Ｓと、第１小バンプより平面積の大きい第１大バンプ１５Ｂを形成する。また、第２配線パターン１４ｂ上には、第２バンプ１６を形成する。第２バンプ１６の平面積は、任意の大きさとすることができるが、製造効率の向上のために第１大バンプ１５Ｂ又は第１小バンプ１５Ｓと同等の大きさとすることが好ましい。第２バンプと接合される第２電極の平面視形状を考慮して、第２バンプの総平面積が大きくなるよう適宜選択することが好ましい。
配線パターン１４に対するバンプの配置は、そこに実装する発光素子の、露出部及び電極のレイアウト等に応じて、後述する発光素子の実装を可能とするように決定される。
第１バンプ及び第２バンプは、例えば、市販のスタッドバンプボンダー又はワイヤボンダーを用いて形成することができる。具体的には、スタッドバンプボンダーのキャピラリから導出された金属ワイヤの先端を溶融させてボールを形成し、形成されたボールを超音波熱圧着等によって配線パターン１４上に固着させ、固着されたボールを金属ワイヤから分断する。これにより配線パターン上にスタッドバンプが形成される。ボールの分断は、ボールを配線パターン上に固着した後に金属ワイヤを保持したままキャピラリを上昇させ、さらにキャピラリを水平移動させることにより、変形したボールをキャピラリ先端のエッジによって擦り切って金属ワイヤの上端を比較的平坦になるように分断することが好ましい。
バンプの平面積の大小は、溶融する金属ワイヤの量、キャピラリの先端形状、押圧の大きさ等によって適宜調整することができる。キャピラリの持ち上げ高さ等、水平移動のタイミング等によって、バンプの高さを適宜調整することができる。バンプの上端は、エッチング、ブラスト、研磨等の平坦化処理に付してもよい。また、形成されたスタッドバンプに電圧を印加してスパークを発生させ、スタッドバンプの上端を溶融、再結晶させ、軟質化又は平滑化させてもよい。
このような方法によって、２種類の異なる平面積のバンプを形成する。これによって、バンプ間の距離を縮めて、バンプを高密度に配置することができる。また、スタッドバンプの上端を軟質化させることにより、フリップチップ実装時に上端が容易に変形して発光素子の電極と密着させやすくし、常温でも強度の高い接合をすることができる。
第１バンプ及び第２バンプの間隔は、発光素子の大きさ、バンプの数等によって適宜設定することができる。例えば、後述する被覆部材形成工程における樹脂材料の流動性を考慮して、一方向に配列される第２バンプ１６間の距離は、同方向に配列される第１大バンプ１５Ｂ間の距離よりも小さいことが好ましい。同様に、同方向に配列される第１小バンプのバンプ間距離は、第１大バンプ間距離よりも小さいことが好ましい。具体的には、第１大バンプ１５Ｂ間の距離は２０〜５０μｍ、第２バンプ１６間の距離は０〜２０μｍ、第１小バンプ１５Ｓ間の距離は５０〜８０μｍが挙げられる。
また、放熱性の観点から、バンプと発光素子との接合面積は大きいほど好ましく、例えば、第１電極と接続された第１バンプの総平面積は、第１電極の平面積の２５％以上であることが好ましい。また、第２電極と接続された第２バンプの総平面積は、第２電極の平面積の５０％以上であることが好ましい。
（素子実装工程）
図４Ｃに示すように、配線パターン１４上に、発光素子２０をフリップチップ実装する。発光素子２０の第１電極２５を第１バンプ１５に、第２電極２６を第２バンプ１６にそれぞれ接合する。この場合、第１バンプ１５は、第１大バンプ１５Ｂ及び第１小バンプ１５Ｓいずれも、発光素子２０における第１半導体層の露出部２１ａと、平面視においてオーバーラップしないように配置する。このように、バンプを露出部から離間して配置することにより、バンプとの接合時に発光素子に負荷される押圧力に起因する発光素子２０のクラックを防止することができる。図２Ａ及び図２Ｂに示すように、発光素子２０の第１電極２５は、絶縁膜２４を介して第２半導体層上に形成されている。絶縁膜２４は半導体積層体２３を被覆し、露出部２１ａの上方に開口部２４ａを有する。第１電極２５は、開口部２４ａの底面にて第１半導体層２１と電気的に接続され、半導体積層体を覆う絶縁膜２４を介して露出部２１ａの側面（つまり露出部２１ａを形成する孔の側面）及び第２半導体層の上面を被覆するように形成される。半導体積層体２３は、露出部２１ａと第２半導体層表面との間には段差を有するため、この段差部分に大きな荷重がかかると、発光素子２０にクラックが生じる懸念がある。特に、絶縁膜２４を形成する金属酸化物や金属窒化物は、電極を形成する金属材料と比較すると硬くてもろいためクラックが生じやすく、仮に絶縁膜にクラックが生じると、第１電極と第２半導体層とが導通し、発光素子２０が短絡する虞がある。つまり、平面視において、バンプと露出部とを離間して配置することにより、絶縁膜２４のクラックの発生を効果的に回避することができる。ここでの離間とは、発光素子を押圧してバンプに接続し、バンプが圧力によって横方向に広がり平面積が大きくなった後においても、平面視においてバンプの外縁が露出部の外縁と重ならないことを意味する。
また、第１バンプのうち、第１小バンプ１５Ｓが、発光素子２０の対向する２辺の近傍において配置されている場合には、上述したバンプと発光素子との接合時の押圧によるバンプの平面積の広がりが、第１大バンプ１５Ｂと比較して小さいために、横方向に広がったバンプが発光素子２０の側面に這い上がったりすることによる短絡を回避することができる。さらに、第１小バンプ１５Ｓの高さが第１大バンプよりも小さくすることで、例えば発光素子２０に反りが生じていた場合においても、その反りに応じて、適切な圧力の負荷、バンプの広がり、バンプとの接続を可能にする。
（透光部材配置工程）
本実施形態の発光装置の製造方法は、透光部材配置工程を有していてもよい。透光部材配置工程では、図４Ｄに示すように、発光素子の上面を被覆する透光部材１７を配置する。透光部材１７は、当該分野で公知の透明な接着材１８を用いて配置することができる。
なお、透光部材配置工程は素子実装工程の前に行ってもよく、例えば透光部材と発光素子とを接着材１８を用いずに直接接合する場合は、透光部材配置工程は、素子実装工程の前に行うことが好ましい。
（被覆部材形成工程）
被覆部材形成工程は、発光素子２０の載置後に、基板１１上に発光素子２０を被覆する被覆部材１３を形成する工程である。被覆部材１３は、発光素子２０の下面（つまり発光素子２０と基板１１との間）において、バンプの側面を覆うように形成される。発光装置１０が発光素子を被覆する透光部材１７を備える場合は、被覆部材１３は透光部材１７の側面を被覆するように形成される。この際、透光部材１７の上面を被覆部材１３から露出させることで、透光部材１７の上面を発光面とする発光装置１０が形成される。
被覆部材１３は、基板１１の上方に樹脂吐出装置のノズルを配置し、ノズルの先端から未硬化の樹脂材料を吐出させながら、ノズルを移動させることにより形成される。
被覆部材１３の形成は複数回に分けて行うことが好ましい。
まず、図４Ｅに示すように、未硬化の樹脂材料を、例えば、集合基板上に行列状に載置された複数の発光素子２０の行間又は列間（例えば図４Ｅにおける矢印の位置）を一行飛ばし又は一列飛ばしに、発光装置ごとの境界線に沿って、樹脂材料を吐出させる。樹脂材料は基板１１上を流動し、図４Ｆに示すように、発光素子２０の下面を流動して基板１１上に濡れ広がる。
次に、同様の行間又は列間を一行又は一列ずつ（例えば図４Ｆにおける矢印の位置）発光装置ごとの境界線に沿って樹脂材料を吐出させて、発光素子の側面を被覆させる。
このように二回にわけて樹脂材料を供給することにより、発光素子の下方に配置される樹脂材料のボイドの発生を抑えることができる。つまり、一回目の供給時に一行又は一列飛ばしで樹脂材料を供給することで、発光素子の下面において、一方向側からのみ樹脂材料が流動してくるため、他方側に空気を逃がすことができる。発光素子の下方に樹脂材料が配置された後で、二回目の供給を行い、発光素子の側面を被覆する樹脂材料を形成する。このようにして、流動性のある樹脂材料を、発光素子と基板との間に効率的に流し込むことができる。
また、上述したようにバンプを高密度で配置していることにより、樹脂材料がバンプ間の隙間に沿って流動しやすくなり（いわゆる毛管現象）、ボイドの発生を抑制しながら、簡便に被覆部材を適所に形成することができる。
さらに、本実施形態では、発光素子の直下を樹脂材料が流動する方向（つまり基板１１上面における、樹脂材料を供給するノズルの移動する方向と垂直な方向）に沿って、発光素子の中央のバンプ間距離を、発光素子の端部のバンプ間距離よりも短くなるようにバンプを配置している。これにより、上述した毛管現象により、発光素子直下において発光素子の中央ほど樹脂材料が流動しやすくなるため、樹脂材料が端部から回り込むことによるボイドの発生を抑制することができる。なお、本実施形態では、ノズルの移動する方向と垂直な方向において、もっとも外側（基板１１の縁部側）に第１小バンプ１５Ｓを配列し、最も内側（発光素子直下の中央近傍）に第１大バンプ１５Ｂと同程度の大きさの第２バンプ１６を、第１大バンプよりも高密度に配列している。
（発光装置の分割）
図４Ｇに示すように、被覆部材１３が形成された基板１１を、任意に、発光装置１０ごとに、例えば、図４Ｇ中の点線に沿って分割することにより、１つの発光素子２０が搭載された発光装置１０を得ることができる。分割は、ダイシングソー等、当該分野で公知の手段によって実行することができる。
実施例１
実施例１の発光装置は、上述した発光装置の製造方法によって製造し、平面視形状が略正方形状で一辺が１．０ｍｍの発光素子２０を用いた。
図２Ａ及び図２Ｂに示すように、この発光素子２０は、中央部分を縦断するように細長い形状の第２電極２６が配置されており、第２電極２６の両側に第１電極２５が配置されている。第２電極２６の両側の第１電極２５は、第２電極２６の長手方向の両端部において連続している。つまり、第１電極２５は、細長い形状の第２電極２６を囲むように配置されている。第２電極２６の幅（つまり短手方向における長さ）は約１４０μｍであり、第２電極を挟む第１電極の幅は、それぞれ約３７０μｍである。第１電極２５の下方には、第１半導体層の露出部２１ａが配置されている。露出部２１ａは、直径が５３μｍの略円形であり、第２電極２６を挟んで７×３個の露出部が、それぞれ等間隔で配置されている。第２電極２６を挟んで対向する露出部の間隔は、例えば、０．２８μｍである。半導体積層体の外縁から、その外縁に最も近い露出部までの距離は、例えば、０．０７μｍである。
このような発光素子２０が実装された基板１１は、発光素子２０が配線パターン１４上に搭載された状態で、露出部２１ａとオーバーラップせず、離間する位置、例えば、図２Ａの発光素子２０において、二点差線で表した位置に、第１バンプ１５が配置されている。第１バンプとしては、第１大バンプ１５Ｂが、４つの露出部２１ａを角部とする最も小さな四角形で囲まれる領域ごとに配置されている。第１大バンプ１５Ｂは、第２電極の両側の領域の第１電極２５上に、それぞれ６×２個ずつ配置されている。第１大バンプ１５Ｂは、直径が約１００μｍの略円形である。第１小バンプ１５Ｓは、半導体積層体の外縁に沿って配列される露出部２１ａの間に、６×１個ずつ配置されている。第１小バンプ１５Ｓは、直径が約８０μｍの略円形である。
第２バンプ１６は、発光素子２０が配線パターン１４上に搭載された状態で、第２電極２６に沿って、８×１個等間隔で配置されている。第２バンプ１６は、直径が約１００μｍの略円形である。隣接する第２バンプ１６の間隔は、同方向に配列される第１大バンプ１５の間隔よりも小さい。
実施例１の発光装置において、第１電極２５の平面積は約０．６９４ｍｍ2、第１バンプの総平面積は約０．２３５ｍｍ2であるので、第１バンプの総平面積は第１電極の平面積の３４％程度である。また、第２電極２６の平面積は約０．１２０ｍｍ2、第２バンプの総平面積は０．０６３ｍｍ2であるので、第２バンプの総平面積は、第２電極の平面積の５３％程度である。
実施例２
実施例２の発光装置は、上述した発光装置の製造方法によって製造し、平面視形状が略正方形状で一辺が０．８ｍｍの発光素子３０を用いた。
図３に示すように、この発光素子３０は、実施例１の発光素子２０と同様に、中央部分を分断するように細長い形状の第２電極５６が配置されており、第２電極５６を囲むように第１電極５５が配置されている。
第１電極５５の下方には、第１半導体層の露出部３１ａが配置されている。露出部３１ａは、直径が５３μｍの略円形であり、第２電極５６の両側に５×２個ずつ、それぞれ等間隔、例えば隣接する露出部の中心間の距離が０．１６ｍｍで整列して配置されている。第２電極５６を挟んで対向する露出部の中心間の距離は、例えば、０．２８ｍｍである。半導体積層体の外縁から、その外縁に最も近い露出部の中心までの距離は、例えば、０．００７ｍｍである。
このような発光素子３０が実装された基板は、発光素子３０が配線パターン上に搭載された状態で、露出部２１ａとオーバーラップせず、離間する位置、例えば、図３の発光素子３０において、二点差線で表した位置に、第１バンプ３５及び第２バンプ３６が配置されている。第１バンプとしては、第１大バンプ３５Ｂが、４つの露出部３１ａを角部とする最も小さな四角形で囲まれる領域ごとに配置されている。第１大バンプ３５Ｂは第2電極５６の両側の領域の第１電極５５上に、それぞれ４×１個ずつ配置されている。第１大バンプ３５Ｂは、直径が約１００μｍの略円形である。第１バンプ３５Ｓは、半導体積層体の外縁に沿って配列される露出部３１ａの間に、それぞれ４×１個ずつ配置されている。さらに、一列に配列される第１大バンプ３５Ｂの両側に、１個ずつ第１小バンプ３５Ｓが配置されている。第１小バンプ３５Ｓは、直径が約８０μｍの略円形である。
第２バンプ３６は、発光素子３０が配線パターン上に搭載された状態で、第２電極５６に沿って、６×１個等間隔で配置されている。第２バンプ３６は、直径が約１００μｍの略円形である。隣接する第２バンプ３６の間隔は、同方向に配列される第１大バンプ３５Ｂの間隔よりも小さい。
実施例２の発光装置において、第１電極５５の平面積は約０．３９６ｍｍ2、第１バンプの総平面積は約０．１１７ｍｍ2であるので、第１バンプの総平面積は第１電極の平面積の３０％程度である。また、第２電極５６の平面積は約０．０８９ｍｍ2、第２バンプの総平面積は０．０４８ｍｍ2であるので、第２バンプの総平面積は、第２電極の平面積の５４％程度である。
比較例として、図５に示すように、発光素子２０に対して、第２バンプ６６の数を６×１個とした発光素子６０を用いた発光装置を作成した。比較例の発光装置は、第１バンプ６５のみで第１小バンプを含まない点、第２バンプ６６の数が少ない点以外は、実施例１と同様の構成を有する。
（評価）
実施例１及び比較例の発光装置について、熱抵抗及びバンプ強度を測定した。
その結果、比較例の発光装置に比べて、熱抵抗（℃/Ｗ）が６．５％低下し、発光素子と基板との接合強度（ｇｆ）が４．５％上昇した。
本発明の発光素子は、照明用光源、各種インジケーター用光源、車載用光源、ディスプレイ用光源、液晶のバックライト用光源、センサー用光源、信号機、車載部品、看板用チャンネルレター等、種々の光源に使用することができる。
１０ ：発光装置
１１ ：基板
２０、３０、６０ ：発光素子
１３ ：被覆部材
１３ａ ：枠体
１４ ：配線パターン
１４ａ ：第１配線パターン
１４ｂ ：第２配線パターン
１５、３５ ：第１バンプ
１５Ｂ、３５Ｂ ：第１大バンプ
１５Ｓ、３５Ｓ ：第１小バンプ
１６ ：第２バンプ
１７ ：透光部材
１８ ：接着材
１９ ：保護素子
２１ ：第１半導体層
２１ａ、３１ａ ：露出部
２２ ：第２半導体層
２３ ：半導体積層体
２４ ：絶縁膜
２４ａ ：開口部
２５、５５ ：第１電極
２６、５６ ：第２電極
２７ ：基板
２８ ：光反射性電極
２９ ：保護層

Claims (12)

  1. 上面に配線パターンを有する基板と、該基板の前記配線パターン上にバンプを介してフリップチップ実装される発光素子と、前記発光素子、前記バンプ及び前記基板を被覆する被覆部材とを備える発光装置であって、
    前記発光素子は、第１半導体層、発光層及び第２半導体層を順に有し、かつ前記第２半導体層の上面側に前記第２半導体層から前記第１半導体層が露出する複数の露出部を有する半導体積層体と、該半導体積層体を覆うととともに、複数の前記露出部の上方に開口部を有する絶縁膜と、前記開口部にて前記露出部と接続され、かつ一部が前記絶縁膜を介して前記第２半導体層上に配置された第１電極と、前記第２半導体層上に接続された第２電極とを備え、
    前記バンプは、前記第１電極と接合される第１バンプと、前記第２電極と接合される第２バンプとを含み、
    平面視において、前記第１バンプは、前記露出部と離間し、かつ平面積が異なる２種を有することを特徴とする発光装置。
  2. 平面視において、前記第１電極は、第２電極の両側に配置されている請求項１に記載の発光装置。
  3. 前記発光素子は平面視形状が矩形であり、平面積が小さい前記第１バンプは前記矩形の対向する２辺に沿って配置される請求項１又は２に記載の発光装置。
  4. 前記第１電極は、前記複数の露出部を一体的に覆う請求項１〜３のいずれか一項に記載の発光装置。
  5. 前記第１バンプ及び前記第２バンプは、それぞれ規則的に配列されており、
    前記第２バンプ間の距離は、前記第１バンプ間の同方向に配列されるバンプ間の距離よりも小さい請求項１〜４のいずれか一項に記載の発光装置。
  6. 前記第２電極は、光反射性電極を介して前記第２半導体層に接続されている請求項１〜５のいずれか一項に記載の発光装置。
  7. 前記第１電極と接続された第１バンプの総平面積は、第１電極の平面積の２５％以上である請求項１〜６のいずれか一項に記載の発光装置。
  8. 前記第２電極と接続された第２バンプの総平面積は、第２電極の平面積の５０％以上である請求項１〜７のいずれか一項に記載の発光装置。
  9. 平面視において、前記発光素子の最も外側に平面積が小さい前記第１バンプが配列され、その内側に平面積が大きな第１バンプが配列されている請求項１〜８のいずれか一項に記載の発光装置。
  10. 上面に配線パターンを有する基板を準備する基板準備工程と、
    前記配線パターン上に発光素子を接合するためのバンプを形成するバンプ形成工程と、
    前記バンプ上に発光素子をフリップチップ実装する素子実装工程と、
    前記発光素子及び前記バンプの側面を被覆する被覆部材を形成する被覆部材形成工程とを含み、
    前記発光素子は、第１半導体層、発光層及び第２半導体層を順に有し、かつ前記第２半導体層の上面側に前記第２半導体層から前記第１半導体層が露出する複数の露出部を有する半導体積層体と、該半導体積層体を覆うとともに、複数の前記露出部の上方に開口部を有する絶縁膜と、前記開口部にて前記露出部と接続され、かつ一部が前記絶縁膜を介して前記第２半導体層上に配置された第１電極と、前記第２半導体層上に接続された第２電極とを有し、
    前記バンプは、前記発光素子の第１電極と接合される第１バンプと、前記発光素子の第２電極と接合される第２バンプとを含み、平面視において、前記第１バンプは、前記露出部と離間し、平面積が異なる２種を有する発光装置を製造する、発光装置の製造方法。
  11. 前記バンプ形成工程は、
    前記第１バンプ及び第２バンプを、前記配線パターン上にスタッドバンプとして形成する請求項１０に記載の発光装置の製造方法。
  12. 前記バンプ形成工程は、
    前記平面積の異なる２種の前記第１バンプを、前記配線パターンからの高さが異なるように形成する請求項１０又は１１に記載の発光装置の製造方法。
JP2016254851A 2016-12-28 2016-12-28 発光装置及びその製造方法 Active JP6555247B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016254851A JP6555247B2 (ja) 2016-12-28 2016-12-28 発光装置及びその製造方法
US15/841,769 US10243106B2 (en) 2016-12-28 2017-12-14 Light emitting device and method for manufacturing the same
EP17207588.9A EP3343645B1 (en) 2016-12-28 2017-12-15 Light emitting device and method for manufacturing the same
CN201711418262.XA CN108269900B (zh) 2016-12-28 2017-12-25 发光装置及其制造方法
US16/268,158 US10615310B2 (en) 2016-12-28 2019-02-05 Light emitting device
US16/803,589 US11024771B2 (en) 2016-12-28 2020-02-27 Method for manufacturing light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016254851A JP6555247B2 (ja) 2016-12-28 2016-12-28 発光装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018107371A JP2018107371A (ja) 2018-07-05
JP6555247B2 true JP6555247B2 (ja) 2019-08-07

Family

ID=60915220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016254851A Active JP6555247B2 (ja) 2016-12-28 2016-12-28 発光装置及びその製造方法

Country Status (4)

Country Link
US (3) US10243106B2 (ja)
EP (1) EP3343645B1 (ja)
JP (1) JP6555247B2 (ja)
CN (1) CN108269900B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6854715B2 (ja) 2017-06-30 2021-04-07 日亜化学工業株式会社 発光装置の製造方法
JP6912731B2 (ja) 2018-07-31 2021-08-04 日亜化学工業株式会社 半導体発光素子
JP7161105B2 (ja) * 2018-12-18 2022-10-26 日亜化学工業株式会社 発光素子及び発光装置
JP6844606B2 (ja) * 2018-12-28 2021-03-17 日亜化学工業株式会社 発光素子及びその製造方法ならびに発光装置
JP7057508B2 (ja) 2019-03-28 2022-04-20 日亜化学工業株式会社 発光装置
JP7267836B2 (ja) * 2019-05-16 2023-05-02 スタンレー電気株式会社 発光装置
EP4138148A1 (en) 2019-06-06 2023-02-22 Nuvoton Technology Corporation Japan Semiconductor light-emitting element and semiconductor light-emitting device
JP7410381B2 (ja) * 2019-12-18 2024-01-10 日亜化学工業株式会社 発光素子及び発光装置
EP4071945A4 (en) * 2020-01-13 2023-09-06 Nuvoton Technology Corporation Japan SEMICONDUCTOR DEVICE
CN113363366B (zh) 2020-03-06 2024-04-19 隆达电子股份有限公司 发光元件
EP3905326B1 (en) * 2020-04-28 2023-01-04 Nichia Corporation Light-emitting device
TWI731712B (zh) * 2020-06-12 2021-06-21 友達光電股份有限公司 發光裝置及發光裝置的製造方法
JP7208563B2 (ja) * 2021-02-04 2023-01-19 日亜化学工業株式会社 発光素子及び発光装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059743B2 (ja) * 1978-09-22 1985-12-26 株式会社日立製作所 半導体集積回路装置
JPH03190238A (ja) * 1989-12-20 1991-08-20 Matsushita Electric Ind Co Ltd 半導体チップおよびそれを用いた実装構造体
JPH03218039A (ja) * 1990-01-23 1991-09-25 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JPH10303249A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
JP2001007155A (ja) * 1999-06-21 2001-01-12 Sharp Corp フリップチップ接続構造体
KR100721139B1 (ko) * 2000-02-10 2007-05-25 인터내쇼널 렉티파이어 코포레이션 단일면 상에 돌출 접촉부를 갖는 수직 전도성의 플립칩디바이스
WO2002089221A1 (en) * 2001-04-23 2002-11-07 Matsushita Electric Works, Ltd. Light emitting device comprising led chip
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
JP3657246B2 (ja) * 2002-07-29 2005-06-08 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP3780996B2 (ja) * 2002-10-11 2006-05-31 セイコーエプソン株式会社 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器
TWI285946B (en) * 2002-10-25 2007-08-21 Siliconware Precision Industries Co Ltd Semiconductor device with reinforced flip-chip structure and method for fabricating the same
JP4186055B2 (ja) * 2003-04-17 2008-11-26 ソニー株式会社 電子部品装置及び電子部品の製造方法
JP3811467B2 (ja) * 2003-05-19 2006-08-23 沖電気工業株式会社 半導体パッケージ
US7667236B2 (en) * 2003-12-24 2010-02-23 Lumination Llc Optimized contact design for thermosonic bonding of flip-chip devices
JP4688594B2 (ja) 2004-08-06 2011-05-25 パナソニック株式会社 発光光源、照明装置及び表示装置
JP5255745B2 (ja) * 2005-01-31 2013-08-07 三菱化学株式会社 窒化物半導体発光素子
KR100609118B1 (ko) * 2005-05-03 2006-08-08 삼성전기주식회사 플립 칩 발광다이오드 및 그 제조방법
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
CN101213661A (zh) * 2005-06-29 2008-07-02 皇家飞利浦电子股份有限公司 组件、子组件和制造它们的方法
JP5347219B2 (ja) * 2006-10-25 2013-11-20 日亜化学工業株式会社 半導体発光素子
JP2008108952A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Ind Co Ltd 半導体発光装置および半導体発光装置の製造方法
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP2009049499A (ja) 2007-08-14 2009-03-05 Fujifilm Corp 半導体チップの実装方法及び半導体装置
CN101855734B (zh) * 2007-11-15 2011-11-02 松下电器产业株式会社 半导体发光装置
JP2011124484A (ja) * 2009-12-14 2011-06-23 Stanley Electric Co Ltd 半導体素子の実装方法
JP2011210789A (ja) 2010-03-29 2011-10-20 Fujitsu Ltd 半導体装置及びその製造方法
JP4866491B2 (ja) * 2010-04-01 2012-02-01 パナソニック株式会社 発光ダイオード素子および発光ダイオード装置
US20130087763A1 (en) * 2011-10-06 2013-04-11 Electronics And Telecommunications Research Institute Light emitting diode and method of manufacturing the same
JP2013110179A (ja) * 2011-11-18 2013-06-06 Citizen Holdings Co Ltd 半導体発光装置
JP5943731B2 (ja) * 2012-06-19 2016-07-05 シチズンホールディングス株式会社 半導体発光素子
JP6015242B2 (ja) 2012-08-24 2016-10-26 日本電気株式会社 半導体装置及び回路基板
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
JP6094345B2 (ja) * 2013-04-11 2017-03-15 日亜化学工業株式会社 発光素子及びそれを用いた発光装置
US20150097286A1 (en) * 2013-04-12 2015-04-09 Xintec Inc. Chip package and method for fabricating the same
WO2015011586A1 (en) * 2013-07-26 2015-01-29 Koninklijke Philips N.V. Led dome with inner high index pillar
KR102099439B1 (ko) * 2013-10-08 2020-04-09 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
US9196812B2 (en) * 2013-12-17 2015-11-24 Samsung Electronics Co., Ltd. Semiconductor light emitting device and semiconductor light emitting apparatus having the same
JP6299336B2 (ja) 2014-03-28 2018-03-28 日亜化学工業株式会社 発光素子及びそれを用いた発光装置
US9824952B2 (en) * 2015-03-31 2017-11-21 Lumens Co., Ltd. Light emitting device package strip
US10396036B2 (en) * 2015-12-26 2019-08-27 Intel Corporation Rlink-ground shielding attachment structures and shadow voiding for data signal contacts of package devices; vertical ground shielding structures and shield fencing of vertical data signal interconnects of package devices; and ground shielding for electro optical module connector data signal contacts and contact pins of package devices
CN205645857U (zh) * 2016-04-27 2016-10-12 首尔伟傲世有限公司 紫外线发光二极管及具有其的紫外线发光元件

Also Published As

Publication number Publication date
US20200194627A1 (en) 2020-06-18
CN108269900A (zh) 2018-07-10
JP2018107371A (ja) 2018-07-05
US10243106B2 (en) 2019-03-26
US11024771B2 (en) 2021-06-01
EP3343645B1 (en) 2019-05-15
EP3343645A1 (en) 2018-07-04
US20190172976A1 (en) 2019-06-06
US10615310B2 (en) 2020-04-07
US20180182929A1 (en) 2018-06-28
CN108269900B (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
JP6555247B2 (ja) 発光装置及びその製造方法
JP7054025B2 (ja) 発光装置
US10141491B2 (en) Method of manufacturing light emitting device
JP6269702B2 (ja) 発光装置の製造方法
US9666567B2 (en) Light emitting device having underlying protective element
JP6844606B2 (ja) 発光素子及びその製造方法ならびに発光装置
TWI649899B (zh) 發光裝置及其製造方法
US11171274B2 (en) Light emitting element and light emitting device
JP2016127052A (ja) 発光装置及びその実装方法、並びに光源装置の製造方法
JP6638748B2 (ja) 発光素子及び発光装置
JP5919753B2 (ja) 発光装置および発光装置の製造方法
JP6773104B2 (ja) 発光素子及び発光装置
JP6349953B2 (ja) 発光装置の製造方法
JP7216296B2 (ja) 発光素子及び発光装置
JP6597135B2 (ja) 発光装置
JP7161105B2 (ja) 発光素子及び発光装置
JP2022121373A (ja) 発光素子及び発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190624

R150 Certificate of patent or registration of utility model

Ref document number: 6555247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250